DE1910736C3 - Verfahren zum Herstellen von gegeneinander elektrisch isolierten, aus Aluminium bestehenden Leiterbahnen und Anwendung des Verfahrens - Google Patents

Verfahren zum Herstellen von gegeneinander elektrisch isolierten, aus Aluminium bestehenden Leiterbahnen und Anwendung des Verfahrens

Info

Publication number
DE1910736C3
DE1910736C3 DE1910736A DE1910736A DE1910736C3 DE 1910736 C3 DE1910736 C3 DE 1910736C3 DE 1910736 A DE1910736 A DE 1910736A DE 1910736 A DE1910736 A DE 1910736A DE 1910736 C3 DE1910736 C3 DE 1910736C3
Authority
DE
Germany
Prior art keywords
aluminum
layer
aluminum oxide
production
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1910736A
Other languages
English (en)
Other versions
DE1910736A1 (de
DE1910736B2 (de
Inventor
Hans Grafe
Hans Dipl.- Phys. Dr. Ullrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1910736A priority Critical patent/DE1910736C3/de
Priority to NL6916904A priority patent/NL6916904A/xx
Priority to US00006357A priority patent/US3759798A/en
Priority to CA073420A priority patent/CA918301A/en
Priority to CH287870A priority patent/CH503373A/de
Priority to AT191070A priority patent/AT297828B/de
Priority to GB9856/70A priority patent/GB1253645A/en
Priority to FR7007352A priority patent/FR2034611B1/fr
Priority to SE02816/70A priority patent/SE363427B/xx
Publication of DE1910736A1 publication Critical patent/DE1910736A1/de
Publication of DE1910736B2 publication Critical patent/DE1910736B2/de
Application granted granted Critical
Publication of DE1910736C3 publication Critical patent/DE1910736C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von gegeneinander elektrisch isolierten, aus Aluminium bestehenden Leiterbahnen für elektrische Bauelemente, bei dem zunächst eine erste Leiterbahn zur Isolation in ihren Oberflächenbereich in eine Aluminiumoxidschicht übergeführt wird.
Für die rationelle Fertigung von Halbleiterbauelementen, insbesondere von solchen, deren Herstellung auf der Planartechnik beruht, ist das Anbringen von Leiterbahnen und die Isolierung dieser Leiterbahnen von großer Bedeutung.
Während man zur Isolation von Kontaktierungsdrähten an elektrischen Bauelementen überwiegend Lacküberzüge verwendet, ist man bei Bauelementen in der Mikroelektronik auf Aufdampf- und Oxidationsprozesse unter Anwendung fotolithographischer Verfahren oder Maskentechnik angewiesen. Dabei werden die einen integrierten Schaltkreise bildenden Bauelemente durch Aufdampfen von metallischen Alumiiiiumleiterbahnen auf die isolierende und zugleich die Bauelemente schützende Oxidschicht miteinander verbunden.
Aus IBM Technical Disclousure Bulletin, Vol. 10, Juli 1967, Nr. 2, S. 160, ist es bekannt, eine Aluminiumkontaktschicht auf einer Siliciumdiode anzubringen, die durch eine S1O2- und eine A^Os-Schicht teilweise von der Halbleiteroberfläche isoliert ist.
Aus der FR-PS 15 57 396 ist es bekannt, auf Halbleiteroberflächen zwei übereinander angeordnete Aluminiumkontaktschichten anzubringen, die durch eine isolierende Aluminiumoxidschicht voneinander getrennt sind.
Das Aufbringen mehrerer zur Verschaltung der einzelnen Bauelemente notwendiger Leiterbahnen, welche sich kreuzen oder sogar übereinanderliegen und nur durch eine Isolationsschicht getrennt sind, bereitet selbst bei Anwendung sehr komplizierter Maskierungsund Oxidationsprozesse sowie der bekannten Methode der Fotoätztechnik erhebliche Schwierigkeiten und führt oft zu großen Streuungen der elektrischen Werte sowie zu elektrischen und mechanischen Ausfällen.
Aufgabe der vorliegenden Erfindung ist es deshalb, das bekannte Verfahren zur Anbringung von übereinandergeschichteten Aluminiumleiterbahnen auf einem Halbleiterbauelement, das zur elektrischen Isolation der Leiterbahnen untereinander Aluminiumoxidschichten vorsieht, durch eine geeignete Maßnahme so weiter zu entwickeln, daß die elektrische Isolation der übereinander angeordneten Leiterbahnen technisch hinreichend zuverlässig ist und die übrigen Eigenschaften des Halbleiterbauelements beibehalten, wenn nicht verbessert werden.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale des kennzeichnenden Teils von Anspruch 1 gelöst. Eine zusätzliche, auf der Aluminiumoxidschicht angebrachte Isolierschicht hat für die nach dem Verfahren gefertigten elektrischen Bauelemente den Vorteil, die Ausfallquote ei heblich zu verringern und die Betriebssicherheit dieser Bauelemente wesentlich zu verbessern.
Eine Verstärkung der Aluminiumoxidschicht, wie sie είπε zusätzliche Isolierschicht bewirkt, hat außerdem
eine kapazitive Entkoppelung der an die Isolierschichten angrenzenden, benachbarten Leiterbahnen zur Folge, was wiederum eine erhebliche Verbesserung für das hiernach gefertigte elektrische Bauelement darstellt, da kapazitive Koppelungen störend wirken. Eine derartige Qualitätsverbesserung der nach diesem Verfahren gefertigten elektrischen Bauelemente wäre mit einer durch Oxidation der Aluminiumschicht gewonnenen Aluminiumoxidschicht allein nicht möglich, da es technisch nicht möglich ist, hiermit ausreichend dicke Aluminiumoxidschichten herzustellen.
Bei Verwendung einer zusätzlichen Siliciumnitridschicht zeigt diese darüber hinaus noch eine gute passivierende Wirkung. Auch dadurch wird die Qualität der hiernach gefertigten elektrischen Bauelemente verbessert.
Es liegt im Rahmen der Erfindung, die zusätzliche SiC>2-Schicht durch Aufstäuben (Sputtern) mittels Kathodenzerstäubung und die zusätzlichen Isolierschichten aus S1O2 oder S13N4 durch Pyrolyse der entsprechenden Silane aufzubringen. Die doppelte Isolation ist für spezielle Anwendungszwecke, z. B. für großflächige Bauelemente von großem Nutzen.
Es liegt ferner im Rahmen der Erfindung, die auf der Aluminiumleiterbahn vorgesehene Aluminiumoxidschicht durch anodische Oxidation zu erzeugen. Als Elektrolyt ist dabei vorzugsweise eine solche Lösung zu verwenden, welche die zu bildende Oxidschicht nicht angreift. Gemäß einem besonders günstigen Ausf'ihrungsbeispiel nach der Lehre der Erfindung wird deshalb eine schwache organische Säurelösung wie beispielsweise eine dreiprozentige Oxalsäurelösung verwendet. Als Kathode dient zweckmäßigerweise, um metallische Verunreinigungen vollkommen auszuschließen, ein Graphitstab.
Das Verfahren nach der Lehre der Erfindung ist aber nicht nur auf die anodische Oxidationsmethode beschränkt, sondern kann auch mittels einer chemischen Oxidation durchgeführt werden. Dabei wird die Aluminiumoxidschicht unter Verwendung einer mindestens 90°C heißen, sodahaltigen Alkalichromatlösung gebildet.
Die nach dem Verfahren auf Aluminiummetallisierungen zu einem Teil aus Aluminiumoxid bestehenden Isolierschichten zeichnen sich durch eine besonders gleichmäßige und homogene Ausbildung aus. Außerdem wird die Haftfestigkeit der Aluminiumschicht auf der Kristalloberfläche noch zusätzlich verbessert.
Ein weiterer Vorteil des Verfahrens besteht darin, daß in der gleichen Reihenfolge mehrere aus Aluminium, Aluminiumoxid und einer weiteren Isolierschicht bestehende Schichten übereinander aufgebracht werden können, welche gegebenenfalls zur Erzeugung spezieller geometrischer Strukturen an bestimmten, hierfür vorgesehenen Stellen, evtl. unter Verwendung von Maskierungsschichten und der Fotoätztechnik, wieder entfernt werden können.
Das Verfahren nach der Lehre der Erfindung ist deshalb besonders gut geeignet zur Herstellung von nach der Planartechnik gefertigten integrierten Schaltkreisen.
Es ist aber ebenso vorteilhaft anwendbar zur Herstellung von Halbleiterbauelementen, welche unter Verwendung von Kontaktierungsdrähten aus Aluminium in ein Kunststoffgehäuse eingebaut werden. Dies ist besonders dann von Bedeutung, wenn die Kunststofftirnhülliing durch Hie Kunststoffspritztechnik erfolgt.
weil bei dieser Methode sehr leicht eine Berührung der dicht beieinanderliegenden Kontaktdrähte stattfinden kann. Durch die aufgewachsene Isolierschicht aus Aluminiumoxid und einer weiteren Isolierschicht wird ein Kurzschluß verhindert.
Ein weiterer Anwendungsbereich des Verfahrens ergibt sich bei der Herstellung von Dünnfilmschaltungen. in welchen Widerstände und Kondensatoren in Mehrfachschaltung miteinander verbunden sind.
Weitere Einzelheiten der Erfindung und des Standes der Technik werden im folgenden anhand der F i g. 1 bis 4 und an Ausführungsbeispielen noch näher erläutert.
Fig. 1 zeigt im Schnittbild eine herkömmliche Leiterbahnfolge (vgl. FR-PS 15 57 396), welche zur Kontaktierung beispielsweise eines integrierten Halbleiterschaltkreises verwendet werden kann. Dabei wird auf den die Halbleiterbauelemente enthaltenden Kristallkörper 1 durch Aufdampfen im Vakuum von 4.10"5 Torr mit Hilfe einer aus einer Wolframwendei bestehenden, einen Aluminiumdraht enthaltenden Aufdampfquelle (in der Figur nicht abgebildet) eine etwa 1 μπι dicke Alumiumschicht 2 als untere Leiterbahn abgeschieden. Durch eine anschließende anodische Oxidation in dreiprozentiger Oxalsäurelösung werden die Oberflächenbereiche dieser Aluminiumschicht 2 in eine Aluminiumoxidschicht 3 übergeführt. Dabei wird der zu oxidierende Kristallkörper (1, 2) als Anode geschaltet und zur Spannungsführung neben der aufgedampften Aluminiumschicht 2 am Rand des Kristallkörpers — welcher übrigens eine Vielzahl gleichartiger Schaltkreise enthält und erst vor der Montage in die einzelnen Bauelemente zerteilt wird — eine Zinnperle (in der Figur nicht dargestellt) in den Kristallkörper in HCI-Atmosphäre einlegiert. Am Zinnkontakt wird dann ein dünner Draht angelötet und der Kristallkörper bis auf die zu oxidierende Aluminiumfläche mit Pizein oder Fotolack abgedeckt. Ah Kathode wird ein Graphitstab verwendet. Bei einer Stromstärke von 0,4 mA, das entspricht ungefähr 15 mA/cm2 und 60 V, ist die vollständige Oxidation der Aluminiumoberfläche nach ungefähr 20 Minuten erreicht und die mit dem Bezugszeichen 3 bezeichnete Schicht entstanden. Im Anschluß daran wird die gesamte Anordnung einem erneuten Aufdampfprozeü, wie bereits beschrieben, unterworfen und die zweite, also obere Leiterbahn 4 aus Aluminium hergestellt. Die beiden Leiterbahnen 2 und 4 sind durch die AbOj-Schicht 3 elektrisch voneinander isoliert.
Bei einer Mehrlagenverdrahtung, d. h. wenn mehr als zwei Leiterbahnen voneinander isoliert geführt werden sollen, ist der Vorgang zu wiederholen. Soll Kontaktkorrosion der oberen Leiterbahnebene mit dem Kunststoff vermieden werden, so ist auch diese mit einer Oxidschicht 16 zu versehen.
Die F i g. 2 und 3 zeigt ein anderes Beispiel nach dem Stande der Technik, bei dem zum Unterschied gegenüber dem Beispiel nach F i g. 1 zusätzlich die Verfahrensschritte der Fotoätztechnik angewandt wurden. Dabei wird, wie in F i g. 2 dargestellt, wieder von einem Halbleiterkristallkörper 1, der die für die Schaltung notwendigen Bereiche enthält (in der Figur nicht dargestellt) ausgegangen, auf welchem zunächst ganzflächig eine Aluminiumschicht 2 aufgedampft worden ist, welche unter Verwendung der Fototechnik an bestimmten hierfür vorgesehenen Stellen 5 von der Oberfläche wieder entfernt worden ist. Auf diese Aluminiumstruktur ? wird durch anodische Oxidation, wie bereits bei F i e. 1 beschrieben, eine Aluminiumoxid-
schicht 3 erzeugt, nachdem vorher ein bestimmter Bereich 6 der Aluminiumschicht 2 mit einem Fotolack 7 maskiert worden ist.
F i g. 3 zeigt diese Anordnung nach dem Aufdampfen einer zweiten oberen Leiterbahn 8. Mit dem Bezugszeichen 1 ist wieder der Halbleiterkristallkörper, mit 2 die erste Leiterbahn und mit 3 die isolierende Aluminiumoxidschicht bezeichnet. Dabei treten an der mit dem Bezugszeichen 9 bezeichneten Stelle Übergangskontaktstellen für die obere (8) und die untere (2) Leiterbahn auf, während an der mit 10 bezeichneten Stelle die beiden Leiterbahnen (2 und 8) durch die aufgewachsene Aluminiumoxidschicht 3 voneinander isoliert sind. Die obere Leiterbahnebene kann nun erneut einem fototechnischen Ätzprozeß unterworfen werden und dadurch eine spezielle Leiterbahnstruktur hergestellt werden. Ebenso ist es auch möglich, eine weitere Aluminiumoxidschicht zu erzeugen.
Fig.4 zeigt ein Ausführungsbeispiel nach der Lehre der Erfindung, bei dem zusätzlich auf die zwischen den Leiterbahnen 12, 14 erzeugte Aluminiumoxidschicht 13 eine besondere, aus S1O2 bestehende Zwischenschicht 15 aufgebracht ist. Dabei wird von einem Halbleiterkristallkörper 11 ausgegangen, auf welchem ganzflächig oder selektiv eine Aluminiumschicht 12 als erste Leiterbahn in einer Schichtdicke von 0,8 μπι, wie bereits beschrieben, aufgedampft wird. Diese Aluminiumschicht 12 wird einer anodischen Oxidation unterworfen und dadurch eine Aluminiumoxidschicht 13 auf ihrer Oberfläche in einer Schichtdicke von 0,5 μΐη erzeugt. Bevor die zweite Leiterbahn 14 durch Aufdampfen von Aluminium, wie bereits beschrieben, in einer Schichtdikke von 0,8 μηι erzeugt wird, wird die gesamte Oberfläche des Halbleiterkörpers mit einer S1O2-Schicht 15 versehen. Dies kann entweder durch Kathodenzerstäubung (Sputtern) oder durch Pyrolyse von Silanen, beispielsweise von Tetraäthoxisilan, erfolgen. Diese zusätzliche, aus S1O2 bestehende Isolationsschicht garantiert eine doppelte Isolation der beiden Leiterbahnebenen.
Eine Strukturierung der Leiterbahnen unter Verwendung der Fotoätztechnik ist in gleicher Weise auch hier anwendbar wie bei dem Beispiel nach F i g. 2.
Hierzu 1 Blatt Zeichnungen

Claims (15)

Patentansprüche:
1. Verfahren zum Herstellen von gegeneinander elektrisch isolierten, aus Aluminium bestehenden Leiterbahnen für elektrische Bauelemente, bei dem zunächst eine erste Leiterbahn zur Isolation in ihren Oberflächenbereich in eine Aluminiumoxidschicht übergeführt wird, dadurch gekennzeichnet, daß auf die Aluminiumoxidschicht (AbOj) (13) eine zusätzliche, aus S1O2 oder S13N4 bestehende Isolierschicht (15) und darauf eine zweite Leiterbahn (14) aufgebracht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zusätzliche SiC>2-Schicht durch Aufstäuben mittels Kathodenzerstäubung aufgebracht wird.
3. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß die S1O2- oder SijN.i-Schicht durch Pyrolyse der entsprechenden Silane erzeugt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Aluminiumoxidschicht durch anodische Oxidation hergestellt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß als Elektrolyt bei der anodischen Oxidation, eine schwache organische Sä'ure verwendet wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß als Elektrolyt eine dreiprozentige Oxalsäurelösung verwendet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß bei der anodischen Oxidation als Kathode ein Graphitstab verwendet wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß bei der anodischen Oxidation eine Stromdichte von ungefähr 15 mA/cm2 eingestellt wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Zeitdauer der anodischen Oxidation auf etwa 20 Minuten eingestellt wird.
10. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Aluminiumoxidschicht durch chemische Oxidation hergestellt wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die chemische Oxidation unter Verwendung einer mindestens 90°C heißen, sodahaltigen Alkalichromatlösung durchgeführt wird.
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß in der gleichen Reihenfolge mehrere aus Aluminium, Aluminiumoxid und einer weiteren Isolierschicht bestehende Schichten übereinander aufgebracht werden, die gegebenenfalls zur Erzeugung spezieller geometrischer Strukturen an bestimmten, hierfür vorgesehenen Stellen, evtl. unter Verwendung von Maskierungsschichten und der Fotoätztechnik, wieder entfernt werden.
13. Anwendung des Verfahrens nach einem der Ansprüche 1 bis 12 zur Herstellung von nach der Planartechnik gefertigten integrierten Schaltkreisen.
14. Anwendung des Verfahrens nach einem der Ansprüche 1 bis 12, zur Herstellung von Halbleiterbauelementen, welche unter Verwendung von Kontaktierungsdrähten aus Aluminium in ein Kunststoffgehäuse eingebaut werden.
15. Anwendung des Verfahrens nach einem der Ansprüche 1 bis 12, zur Herstellung von Dünnfi'rnschaltungen, in denen Widerstände und Kondensatoren in Mehrfachschaltung miteinander verschaltet sind.
DE1910736A 1969-03-03 1969-03-03 Verfahren zum Herstellen von gegeneinander elektrisch isolierten, aus Aluminium bestehenden Leiterbahnen und Anwendung des Verfahrens Expired DE1910736C3 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE1910736A DE1910736C3 (de) 1969-03-03 1969-03-03 Verfahren zum Herstellen von gegeneinander elektrisch isolierten, aus Aluminium bestehenden Leiterbahnen und Anwendung des Verfahrens
NL6916904A NL6916904A (de) 1969-03-03 1969-11-10
US00006357A US3759798A (en) 1969-03-03 1970-01-28 Method of producing electrically insulated aluminum contacts
CA073420A CA918301A (en) 1969-03-03 1970-01-29 Production of electrically insulated contacts
CH287870A CH503373A (de) 1969-03-03 1970-02-27 Verfahren zum Herstellen von elektrisch isolierten, aus Aluminium bestehenden Anschlüssen oder Verbindungen
AT191070A AT297828B (de) 1969-03-03 1970-03-02 Verfahren zum Herstellen von elektrisch isolierten, aus Aluminium bestehenden Kontaktschichten
GB9856/70A GB1253645A (en) 1969-03-03 1970-03-02 Improvements in or relating to the production of electrically insulated contacts
FR7007352A FR2034611B1 (de) 1969-03-03 1970-03-02
SE02816/70A SE363427B (de) 1969-03-03 1970-03-03

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE1910736A DE1910736C3 (de) 1969-03-03 1969-03-03 Verfahren zum Herstellen von gegeneinander elektrisch isolierten, aus Aluminium bestehenden Leiterbahnen und Anwendung des Verfahrens
US635770A 1970-01-28 1970-01-28

Publications (3)

Publication Number Publication Date
DE1910736A1 DE1910736A1 (de) 1970-09-10
DE1910736B2 DE1910736B2 (de) 1977-09-01
DE1910736C3 true DE1910736C3 (de) 1978-05-11

Family

ID=25757078

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1910736A Expired DE1910736C3 (de) 1969-03-03 1969-03-03 Verfahren zum Herstellen von gegeneinander elektrisch isolierten, aus Aluminium bestehenden Leiterbahnen und Anwendung des Verfahrens

Country Status (7)

Country Link
US (1) US3759798A (de)
AT (1) AT297828B (de)
CH (1) CH503373A (de)
DE (1) DE1910736C3 (de)
FR (1) FR2034611B1 (de)
GB (1) GB1253645A (de)
NL (1) NL6916904A (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3863332A (en) * 1973-06-28 1975-02-04 Hughes Aircraft Co Method of fabricating back panel for liquid crystal display
JPS5722885B2 (de) * 1974-02-18 1982-05-15
US3894919A (en) * 1974-05-09 1975-07-15 Bell Telephone Labor Inc Contacting semiconductors during electrolytic oxidation
FR2285716A1 (fr) * 1974-09-18 1976-04-16 Radiotechnique Compelec Procede pour la fabrication d'un dispositif semi-conducteur comportant une configuration de conducteurs et dispositif fabrique par ce procede
US3986897A (en) * 1974-09-30 1976-10-19 Motorola, Inc. Aluminum treatment to prevent hillocking
DE2539193C3 (de) * 1975-09-03 1979-04-19 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen
DE2555187A1 (de) * 1975-12-08 1977-06-16 Siemens Ag Verfahren zum herstellen einer halbleitervorrichtung
US4433004A (en) * 1979-07-11 1984-02-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and a method for manufacturing the same
US4394678A (en) * 1979-09-19 1983-07-19 Motorola, Inc. Elevated edge-protected bonding pedestals for semiconductor devices
DE3616233A1 (de) * 1986-05-14 1987-11-19 Semikron Elektronik Gmbh Halbleiterbauelement
DE3616185A1 (de) * 1986-05-14 1987-11-19 Semikron Elektronik Gmbh Halbleiterbauelement
US4839715A (en) * 1987-08-20 1989-06-13 International Business Machines Corporation Chip contacts without oxide discontinuities
US5665644A (en) * 1995-11-03 1997-09-09 Micron Technology, Inc. Semiconductor processing method of forming electrically conductive interconnect lines and integrated circuitry
US6091150A (en) * 1996-09-03 2000-07-18 Micron Technology, Inc. Integrated circuitry comprising electrically insulative material over interconnect line tops, sidewalls and bottoms

Also Published As

Publication number Publication date
FR2034611A1 (de) 1970-12-11
CH503373A (de) 1971-02-15
DE1910736A1 (de) 1970-09-10
FR2034611B1 (de) 1975-01-10
US3759798A (en) 1973-09-18
DE1910736B2 (de) 1977-09-01
GB1253645A (en) 1971-11-17
AT297828B (de) 1972-04-10
NL6916904A (de) 1970-09-07

Similar Documents

Publication Publication Date Title
DE1910736C3 (de) Verfahren zum Herstellen von gegeneinander elektrisch isolierten, aus Aluminium bestehenden Leiterbahnen und Anwendung des Verfahrens
DE2637667C2 (de) Halbleiteranordnung
DE1614872C3 (de) Halbleiteranordnung
DE1817434C3 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
EP1144968B1 (de) Platintemperatursensor und herstellungsverfahren für denselben
DE2401333A1 (de) Verfahren zur herstellung von isolierfilmen auf verbindungsschichten
DE2540300A1 (de) Verfahren zur herstellung einer anordnung mit einem leitermuster
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE2252832C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2361804C2 (de) Verfahren zur Herstellung von supraleitenden Kontakten in Tieftemperatur-Schaltkreisen und Anwendung des Verfahrens bei der Herstellung von Tieftemperatur-Schaltkreisen mit Josephson-Elementen
DE102016216308A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE2823881C3 (de) Verfahren zur Herstellung von elektrischen Dünnschichtschaltungen für die Herstellung integrierter Leiterbahnüberkreuzungen
EP0177845A1 (de) Integrierter Schaltkreis mit Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
DE2548060C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3146103C2 (de) Verfahren zum Herstellen einer elektrochromen Anzeigevorrichtung
DE3730953C2 (de)
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE1957500B2 (de) Halbleiterbauelement mit schottky sperrschicht
DE2234408A1 (de) Verfahren zur herstellung einer elektrischen leiteranordnung
DE2543079A1 (de) Verfahren zum herstellen von festkoerperkondensatoren
DE1521518C3 (de) Verfahren zur Herstellung von Schichten aus grauem Mangandioxid
DE613731C (de) Elektrischer kondensator mit festem, vorgeformtem Dielektrikum
DE2828762A1 (de) Verfahren zur herstellung geaetzter strukturen in kupferschichten
DE1564821C (de) Elektrischer Kondensator
WO2005022647A1 (de) Vertikaler nano-transistor, verfahren zu seiner herstellung und speicheranordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EF Willingness to grant licences