DE2539193C3 - Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen - Google Patents

Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen

Info

Publication number
DE2539193C3
DE2539193C3 DE2539193A DE2539193A DE2539193C3 DE 2539193 C3 DE2539193 C3 DE 2539193C3 DE 2539193 A DE2539193 A DE 2539193A DE 2539193 A DE2539193 A DE 2539193A DE 2539193 C3 DE2539193 C3 DE 2539193C3
Authority
DE
Germany
Prior art keywords
layer
metal layer
mask
exposed
conductor track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2539193A
Other languages
English (en)
Other versions
DE2539193B2 (de
DE2539193A1 (de
Inventor
Guido Dipl.-Chem. Dr. 8031 Gilching Bell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2539193A priority Critical patent/DE2539193C3/de
Priority to GB3164/76A priority patent/GB1510605A/en
Priority to US05/714,599 priority patent/US4098637A/en
Priority to NL7609403A priority patent/NL7609403A/xx
Priority to IT26683/76A priority patent/IT1077002B/it
Priority to JP51104207A priority patent/JPS5232273A/ja
Priority to FR7626378A priority patent/FR2323230A1/fr
Publication of DE2539193A1 publication Critical patent/DE2539193A1/de
Publication of DE2539193B2 publication Critical patent/DE2539193B2/de
Application granted granted Critical
Publication of DE2539193C3 publication Critical patent/DE2539193C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines planaren Leiterbahnsystems für integrierte Halbleiterschaltungen, bei dem auf einer Unterlage zunächst ganzflächig eine Metallschicht
ι: aufgebracht wird, bei dem dann mit Hilfe von fotolithografischen Verfahrensschritten auf dieser Metallschicht eine Maske aufgebracht wird, wobei die Maske an den Oberflächenteilen der Metallschicht aufgebracht wird, an denen Leiterbahnstrukturen erzeugt werden sollen, und bei dem schließlich die frei liegenden Oberflächenbereiche der Metallschicht in das Oxid umgewandelt werden.
Es ist bekannt, Leiterbahnen auf einer Halbleiteroberfläche mittels einer fotolithografischen Ätztechnik herzustellen, die auf eine an der Halbleiteroberfläche angebrachte Metallschicht angewendet wird (vergleiche DE-OS 23 13 106, S. 1. letzte Zeile bis S. 2. vorletzte Zeile). Dabei werden die außerhalb der eigentlichen Leiterbahnen befindlichen Teile der Metallschicht entfernt Dies führt zu einer starken Profilierung der Halbleiteroberfläche. Eine darüber aufgebrachte Passivierungsschicht, die beispielsweise aus gesputtertem SiO2 bestehen kann, bedeckt die Kanten der geätzten Stufen häufig nur mangelhaft und kann dann die angestrebte Funktion nicht erfüllen. So ist beispielsweise die Passivierungsschicht für eine darauf aufzubringende zweite Metallschicht nicht hinreichend plan genug.
Zur Vermeidung einer starten Profilierung der Metallisierungsebene ist es bekannt, anstatt der Entfernung des nicht benötigten Teiles der Metallschicht diesen Teil in eine nichtleitende Verbindung umzuwandeln.
So wird beispielsweise bei H.Tsanemitsu und H.
S h i b a, NEC Research & Development, 25, S. 74-90 (1972) das Aluminium wie folgt umgewandelt: Zunächst wird das Aluminium ganzflächig auf die Halbleiteranordnung aufgebracht Die Geometrien der Leiterbahnen werden anschließend in einem fotolithografischen
so Prozeß mit dünnem, aber porendichtem Formieroxid bedeckt. Nach der Entfernung des für den fotolithografischen Prozeß notwendigen Fotolackes wird das frei liegende, nicht benötigte Aluminium in einem weiteren Anodisierangsprozeß ganz in poröses Oxid umgewandelt. Hierbei dient das erste dichte Oxid als Schutzmaske für das darunterliegende Metall. Die Metallbahnen werden so durch das poröse Oxid voneinander getrennt. In dem »IBM Technical Disclosure Bulletin«, Band. 16, Nr. 3 (August 1973),S. 1010und 1011, wird ein Verfahren zum Heriitellen von Leiterbahnen auf einer Halbleiteroberfläche beschrieben, bei dem auf eine ganzflächig auf die Halbleiteroberflache aufgebrachte Metallschicht eine ebenfalls ganzflächige Formieroxidschicht aufgebracht wird. Hierbei wird die Maske für einen nachfolgenden Anodisierungsprozeß, bei dem die außerhalb der Maske liegenden, nicht benötigten Teile der Metallschicht in nichtleitendes, poröses Oxid umgewandelt werden, aus dieser ganzfläcbigen For-
mieroxidschicht mit Hilfe von fotolithografischen Verfahrensschritten erzeugt.
In der DE-OS 23 13 106 ist auf S.4, Zeilen 10 bis 20 ein sehr ähnliches Verfahren zum Herstellen von Leiterbahnen auf einer Halbleiteroberfläche beschrieben. Die Leiterbahnen bestehen hierbei aus einer Doppelschicht, deren untere Schicht aus einer Aluminiumlegierung gebildet ist, und deren obere Schicht aus reinem Aluminium besteht. Die Maske für den bereits erwähnten Anodisierungsprozeß wird auch hierbei aus einer Formieroxidschicht gebildet, wobei im Gegensatz zu dem vorstehend angedeuteten Verfahren auf der ganzflächigen Oberschicht aus reinem Metall zunächst eine poröse Oxidschicht gebildet wird. Auf dieser wird sodann eine Fotolackschicht ganzflächig aufgebracht, selektiv belichtet und entwickelt, so daß eine Fotolackmaske entsteht, die an den Stellen der späteren Leiterbahnen Ausnehmungen aufweist, wobei in diesen Ausnehmungen durch eine zunächst vorgenommene anodische Oxidation eine porenfreie Formieroxidschicht gebildet wird, die a!s Maske für den späteren Anodisierungsprozeß dient.
Aus der US-PS 37 74 079, Spalte 4, Zeilen M bis 46, ist es weiterhin bekannt, die Maske für den Anodisierungsprozeß aus einer ganzflächig auf eine Metallschicht aufgebrachten Fotolackschicht durch selektives Belichten und Entwickeln der letzteren zu bilden, wobei an den Stellen, an denen sich später die Leiterbahnstrukturen befinden. Teile der Fotolackschicht bestehen bleiben, die genannte Maske unmittelbar darstellen.
Ein prinzipieller Nachteil aller dieser Verfahren besteht jedoch darin, daß das dicke, poröse Oxid auf elektrochemischem Weg erzeugt wird. Dies erfordert zum einen zusätzliche Leiterbahnen allein für diesen Prozeß, zum anderen ist die Stromzufuhr durch die umzuwandelnde Metallschicht am Ende des Prozesses nicht mehr gewährleistet Dies hat zur Folge, daß Reste von Metall am Grund, das ist die Fläche, an der das Aluminium bzw. die Al-Legierung auf der Unterlage aufgebracht ist, der oxidierten Bereiche bestehen bleiben. Sie sind nach unten mit der Unterlage, beispielsweise mit isolierendem SiO2, verbunden. Von der stromführenden, aber immer dünner werdenden Metallisierungsschicht trennt sie das neu gebildete Oxid. Es ist somit eine sichere und vollständige Umwandlung der Bereiche zwischen den Leiterbahnen nur zufällig möglich. Dieser Fehler kann im Betrieb zu Kurzschlüssen führen.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren i/izugeben, bei dem eine sichere und vollständige Umwandlung der nicht als Leiterbahnen dietvznden Teile der Metallschicht in ein nichtleitendes Oxid erzielt wird.
Diese Aufgabe wird durch ein Verfahren der eingangs erwähnten Art gelöst, bei dem die frei liegenden Oberflächenbereiche der Metallschicht stromlos in wäßrigen Lösungen oxidiert werden.
Vorteilhafterweise kann bei dem erfindungsgemäßen Verfahren als Maske für die nicht umzuwandelnden Bereiche außer porenfreiem Formieroxid auch Fotolack verwendet werden.
Im folgenden wird die Erfindung anhand der Beschreibung und der Figuren näher erläutert.
Die Fig. I bis 5. 6 bis IO und 11 bis 14 zeigen in schematischer Darstellung verschiedene Varianten des ftj erfindungsgemäßen Verfahrens.
Zunächst soll anha.» J der F i g. I bis 5 das Verfahren beschrieben werden. Mit I ist die Unterlage, auf der die Aluminium-Leiterbahnen aufgebracht werden sollen, bezeichnet. Bei dieser Unterlage kann es sich beispielsweise um eine auf einem Halbleitermaterial aufgebrachte Isolierschicht handeln. Beispielsweise kann es sich um eine auf einem Silizium-Halbleiterkörper aufgebrachte SiO2-Schicht handeln. Bei der Unterlage 1 kann es sich aber auch um das Halbleitermaterial selber, vorzugsweise um einen Siliziumkörper, handeln. Auf der Unterlage I wird zunächst ganzflächig eine Aluminiumschicht 2 oder eine Schicht aus einer Aluminium-Legierung, beispielsweise aus einer Aluminium-Kupfer-Legierung, aufgebracht Ebenfalls ganzflächig wird zunächst auf der Aluminium- bzw. Aluminium-Legierungsschicht 2 eine Formierschicht (Al2O3) 3 aufgebracht Diese Schicht 3 wird durch ganzflächiges Formieren auf der Schicht 2 abgeschieden. Dabei wird die natürliche Oxidschicht die sich wegen der hohen Affinität zwischen Aluminium und Sauerstoff ständig auf der Aluminiumschicht abscheidet, durch anodische Oxidation zu einer Schicht verstärkt, die eine hohe Oberflächengüte ;V,fweist und weitere gewünschte günstige Eigenschaften bc-sitzt Die Aluminium- bzw. Aluminium-Legierungsschicht 2 dient als Anode. Bei der geeigneten Wahl des Elektrolyten lassen sich in bekannter Weise porenfreie und dünne Schichten abscheiden. Die Schichtdicke wird dabei bei konstantem Strom durch die angelegte Spannung bestimmt In der DE-OS 23 13 106 ist dieses Verfahren näher beschrieben.
Mit Hilfe von fotolithografischen Verfahrensschritten wird nun die Struktur der Leiterbahnen bzw. des Leiterbahnsystems hergestellt Zu diesem Zweck wird die Aluminiumoxidschicht 3, wie dies in F i g. 2 dargestellt ist beispielsweise zunächst ganzflächig mit einer Fotolackschicht 6 bedeckt Anschließend wird diese Fotolackschicht 6 in einem weiteren Verfahrensschritt belichtet und entwickelt Dabei bleiben, wie dies in Fig.3 dargestellt ist, nach dem Ätzen der nichtmaskierten Teile der Formierschicht 3 und Entfernen des restlichen Fotolackschicht die Teile 31 der Formierschicht 3 stehen, unter denen eine leiterbahn bzw. eine elektrisch leitende Aluminiumschicht hergestellt werden solL
In einem anschließenden Verfahrensächritt erfolgt nun, wie dies in F i g- 4 dargestellt ist das Oxidieren der frei liegenden, nicht von Alumiumoxidschichten 31 bedeckten Bereiche der Aluminium- bzw. Aluminium-Legierungsschicht 2. Dieses Oxidieren wird nun nicht elektrolytisch mit den dabei auftretenden nachteiligen Effekten durchgeführt, sondern erfolgt stromlos in wässerigen Lösungen, wie sie beispielsweise in dem »Handbuch der Galvano-Technik«, Dettner-Elze, Band III, S. 2 bis 7 beschrieben sind. Die dabei entstehenden Oxidschichten 4 sind vorteilhafterweise porös, weshalb ein schnelles Wachstum gewährleistet ist, da die wässerigen Lösungen immer bis zu dem verbleibenden Aluminium bzw. bis zu der verbleibenden Aluminium-Legierung durch das bereits porös oxidierte Aluminium bzw. die porös oxidierte Aluminium-Legierung durchdringen könnet.. Mit Hilfe dieses Verfahrensschrittes werden Metallisierungsschichten in technologisch üblicher Schichtdicke in der Größenordnung von μπι vollständig umgewandelt Bei der Umwandlung dient die porenfreie Formieroxidschicht 31 als Maske. Beispielsweise erfolgt das Oxidieren in einer wäßrigen Lösung aus 1% Hexamethylen in H2O bei einer Temperatur von 900C etwa 1 Stunde lang.
Wie in Fig. 5 dargestellt wird anschließend auf die Anordnung nach F i e. 4 durch Soutiern eine Schutz-
schicht 5, bei der es sich beispielsweise um eine SiOrSchicht handelt, aufgebracht.
In weiteren Verfahrensschritten werden in an sich bekannter Weise Anschlußflecken zur Kontaktierung geätzt. Dabei werden öffnungen, die ciurch die .'· Schutzschicht 5 und durch das Formieroxid 31 hindurchreichen, erzeugt. In F i g. 5 ist eine solche öffnung durch die strichlierte Linie 7 angedeutet.
Anhand der Fig.6 bis 10 soll nun eine Variante de? Verfahrens beschrieben werden. Dabei wird wieder von n> den bereits im Zusammenhang mit Fig. 1 beschriebenen Schichten 1 und 2 ausgegangen. Auf der Schicht 2 aus Aluminium bzw. aus einer Aluminium-Legierung wird, wie dies in Fig.6 dargestellt ist, zunächst ganzflächig eine Fotolackschicht 61 aufgebracht. ι<,
Diese Fotolackschicht 61 wird nun zur Erzeugung der Leiterbahnstrukturen belichtet und entwickelt. Dabei bleiben Teile 62 der Fotolackschicht 61 bestehen, unter denen spater kein Aluminium bzw. keine Aluminium- Legierung der Schicht 2 angeordnet sein soll. An den Bereichen, an denen später die Leiterbahnstrukturen verlaufen sollen, wird die Fotolackschicht 61 entfernt. In die dadurch entstandenen öffnungen werden Formieroxidschichten 32 auf die bereits im Zusammenhang mit F i g. 1 beschriebene Weise eingebracht.
Wie in F i g. 8 dargestellt, werden zunächst die Teile %7 der Fotolackschicht 61 entfernt, so daß auf der Aluminium- bzw. AIuminium-LegierungsscHeht 2 die Formieroxidschichten 32, die als Maske für den folgenden Oxidierungsschritt dienen, stehenbleiben. In Fig.9 ist dieser im Zusammenhang mit Fig.4 bereits beschriebene Vorgang dargestellt. Dabei sind die entstehenden porösen Aluminiumoxidschichten, die den Schichten 4 der Fig.4 entsprechen, mit 41 bezeichnet. Die unterhalb der Formieroxidschichten 32 stehenbleibenden Leiterbahnen sind mit 22 bezeichnet.
In Fig. 10 ist das Aufsputtern der bereits im
Zusammenhang mit F i g. 5 beschriebenen Schutzoxidschicht 5 dargestellt. Durch die strichlierte Linie 7 ist wiederum eine durch die Schutzschicht 5 und durch das Formieroxid 32 hindurchragende IContaktöffnung dargestellt.
Anhand der Fig. 11 bis 14 soll nun eine weitere Variante des Verfahrens beschrieben werden. Bei dieser Variante wird wieder ausgegangen von den bereits im Zusammenhang mit Fig. 1 beschriebenen Schichten 1 und 2. Auf dieser Anordnung wird, wie dies auch bereit·: im Zusammenhang mit F i g. 6 schon bescii'icberi ist, ganzflächig zunächst eine Fotolackschicht 61 aufgebracht.
Diese Fotolackschicht wird belichtet und einwickelt. so daß, wie dies in F i g. 12 dargestellt ist, an den Stellen, an denen später die Leiterbahnstrukturen verlaufen sollen, Teile 63 der Fotolackschicht 61 stehenbleiben. Diese Teile 63 der Fotolackschirht 61 dienen in de·-; iulgciiucn. in Fig. iO uaigcMciiicii Veifaiireiisscnriii als Maske für die stromlose Oxidierung.
In Fig. 13 ist diese Oxidierung dargestellt. Dabei entstehen die oxidierten Bereiche 42. Unterhalb der als Maske dienenden Lackschicht 63 bleibt die Leiterbahn 23 stehen.
Die Anordnung der Fig. 14 wird vorzugsweise durch Aufsputtern mit einer Schutzschicht 52, bei der es sich vorzugsweise wicJer um eine Siliziumdioxidschicht handelt, Virsehen. Zur Kontaktierung werden oberhalb der Leiterbahn 23 in diese Schutzschicht 52 die durch die strichlierte Linie 71 angegebene öffnung geätzt. Gegenüber den in den Fig. 5 ur.d !0 dargestellten öffnungen der beiden anderen Varianten des erfindungsgemäßen Verfahrens ist die öffnung 71 nur durch das Schutzoxid 52 zu ätzen, da bei dieser Variante keine Formieroxidschicht vorhanden ist und da vor dem Aufbringen der Schutzschicht 52 die Fotolackschicht 6J entfernt wurde.
Hierzu 2 Blatt Zeichnungen

Claims (11)

Patentansprüche:
1. Verfahren zum Herstellen eines planaren Leiterbahnsystems für integrierte Halbleiterschaltungen, bei dem auf einer Unterlage zunächst ganzflächig eine Metallschicht aufgebracht wird, bei dem dann mit Hilfe von fotolithografischen Verfahrensschritten auf dieser Metallschicht eine Maske aufgebracht wird, wobei die Maske an den Oberflächenteilen der Metallschicht aufgebracht wird, an denen Leiterbahnstrukturen erzeugt werden sollen, und bei dem schließlich die frei liegenden Oberflächenbereiche der Metallschicht in das Oxid umgewandelt werden, dadurch gekennzeichnet, daß die frei liegenden Oberflächenbereiche der Metallschicht (2) stromlos in wässerigen Lösungen oxidiert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf die Metallschicht (2) eine Formien&-;idschicht (3) ganzflächig aufgebracht wird, daß die Maske für die stromlose Oxidierung aus dieser Formierschicht (3) mit Hilfe von fotolithografischen Verfahrensschritten erzeugt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf die Metallschicht (2) ganzflächig eine Fotolackschicht (61) aufgebracht wird, daß diese Fotolackschicht (61) belichtet und entwickelt wird, wobei die Metallschicht (2) an den Stellen, an denen die Leiterbahnstrukturen erzeugt werden sollen, freigelegt wird, daß an den freigelegten Stellen der Metallschicht (2) Formieroxidschichten (32) als Maske für die stromlose Oxidierung erzeugt werden und daß die restliche Fotolackschicht (62) entfernt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf der Metallschicht (2) ganzflächig eine Fotolackschicht (61) aufgebracht wird, daß diese Fotolackschicht (61) belichtet und entwickelt wird, wobei an den Stellen, an denen später die Leiterbahnstrukturen erzeugt werden, Teile (63) der Fotolackschicht (61) bestehen bleiben, die als Maske für die stromlose Oxidierung dienen.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß auf die Anordnung nach dem stromlosen Oxidieren eine Schutzschicht (5,52) aufgespu ttert wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß oberhalb der Leiterbahnstruktur (21, 22,23) mit Hilf« von fotolithografischen Verfahrensschritten eine Öffnung (7, 71), die durch die aufgesputterte Schicht (S, 52) und durch die Maske (31,32) hindurclhreicht, eingebracht wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß als Unterlage (1) eine auf einem Halbleiterkörper aus Silizium aufgebrachte Siliziumdioxidschicht verwendet wird.
8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß als Unterlage (1) eine Halbleiterschidil aus Silizium verwendet wird.
9. Verfahren nach einem der Ansprüche I bis 8, dadurch gekennzeichnet, daß als Metallschicht (2) eine Aluminiunischicht oder eine Aluminium-Legierungsschicht verwendet wird.
10. Verfahren nach einem der Ansprüche I bis 4 und 5 bis 9, dadurch gekennzeichnet, daß als Formieroxidschicht (3, 32) eine AljOj-Schicht gebildet wird.
11. Verfahren nach einem der Ansprüche I bis IO1 dadurch gekennzeichnet, daß als wässerige Lösung I % Hexamethylen in Wasser verwendet wird.
IZ Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß das Oxidieren bei Temperaturen bis 90° C etwa 1 Stunde lang erfolgt.
DE2539193A 1975-09-03 1975-09-03 Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen Expired DE2539193C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2539193A DE2539193C3 (de) 1975-09-03 1975-09-03 Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen
GB3164/76A GB1510605A (en) 1975-09-03 1976-08-09 Planar conductor path systems for integrated semiconductor circuits
US05/714,599 US4098637A (en) 1975-09-03 1976-08-16 Process for the production of a planar conductor path system for integrated semiconductor circuits
NL7609403A NL7609403A (nl) 1975-09-03 1976-08-24 Werkwijze voor het vervaardigen van een plat geleiderbanenstelsel voor een geintegreerde halfgeleiderschakeling.
IT26683/76A IT1077002B (it) 1975-09-03 1976-08-31 Procedimento per produrre un sistema di piste conduttrici planare per circuiti a semiconduttori integrati
JP51104207A JPS5232273A (en) 1975-09-03 1976-08-31 Method of manufacturing flat conductor system for semiconductor integrated circuit
FR7626378A FR2323230A1 (fr) 1975-09-03 1976-09-01 Procede pour fabriquer un systeme planar de voies conductrices pour des circuits integres a semi-conducteurs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2539193A DE2539193C3 (de) 1975-09-03 1975-09-03 Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen

Publications (3)

Publication Number Publication Date
DE2539193A1 DE2539193A1 (de) 1977-03-10
DE2539193B2 DE2539193B2 (de) 1977-09-29
DE2539193C3 true DE2539193C3 (de) 1979-04-19

Family

ID=5955506

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2539193A Expired DE2539193C3 (de) 1975-09-03 1975-09-03 Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen

Country Status (7)

Country Link
US (1) US4098637A (de)
JP (1) JPS5232273A (de)
DE (1) DE2539193C3 (de)
FR (1) FR2323230A1 (de)
GB (1) GB1510605A (de)
IT (1) IT1077002B (de)
NL (1) NL7609403A (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4183781A (en) * 1978-09-25 1980-01-15 International Business Machines Corporation Stabilization process for aluminum microcircuits which have been reactive-ion etched
JPS6059994B2 (ja) * 1979-10-09 1985-12-27 三菱電機株式会社 アルミニウム膜またはアルミニウム合金膜の微細パタ−ン形成方法
US4307179A (en) * 1980-07-03 1981-12-22 International Business Machines Corporation Planar metal interconnection system and process
JPS584947A (ja) * 1981-06-30 1983-01-12 Nippon Telegr & Teleph Corp <Ntt> 埋込配線層の形成法
US4368220A (en) * 1981-06-30 1983-01-11 International Business Machines Corporation Passivation of RIE patterned al-based alloy films by etching to remove contaminants and surface oxide followed by oxidation
US4487839A (en) * 1983-01-05 1984-12-11 Ortho Diagnostic Systems Inc. Immunoassay methods employing patterns for the detection of soluble and cell surface antigens
GB2255443B (en) * 1991-04-30 1995-09-13 Samsung Electronics Co Ltd Fabricating a metal electrode of a semiconductor device
JP4746557B2 (ja) * 2004-10-25 2011-08-10 パイオニア株式会社 電子回路基板及びその製造方法
CN110561036B (zh) * 2019-07-24 2021-06-29 富曜半导体(昆山)有限公司 一种精密半导体零件加工工艺

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1910736C3 (de) * 1969-03-03 1978-05-11 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von gegeneinander elektrisch isolierten, aus Aluminium bestehenden Leiterbahnen und Anwendung des Verfahrens
US3723258A (en) * 1970-12-14 1973-03-27 Fairchild Camera Instr Co Use of anodized aluminum as electrical insulation and scratch protection for semiconductor devices
US3827949A (en) * 1972-03-29 1974-08-06 Ibm Anodic oxide passivated planar aluminum metallurgy system and method of producing

Also Published As

Publication number Publication date
FR2323230A1 (fr) 1977-04-01
JPS5232273A (en) 1977-03-11
GB1510605A (en) 1978-05-10
DE2539193B2 (de) 1977-09-29
US4098637A (en) 1978-07-04
IT1077002B (it) 1985-04-27
FR2323230B1 (de) 1980-06-27
NL7609403A (nl) 1977-03-07
DE2539193A1 (de) 1977-03-10

Similar Documents

Publication Publication Date Title
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
DE2748103A1 (de) Mittels elektronenlithographie hergestellter hochleistungs-galliumarsenid- schottky-sperrschichtfeldeffekttransistor und verfahren zu dessen herstellung
DE2313106C2 (de) Verfahren zum Herstellen eines mindestens einlagigen elektrischen Verbindungssystems
DE2509912C3 (de) Elektronische Dünnfilmschaltung
DE2539193C3 (de) Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen
DE2734176A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE1614306C3 (de) Verfahren zur Herstellung elektrischer Anschlüsse auf einer Oberfläche eines elektronischen Bauelementes und durch Anwendung dieses Verfahrens hergestelltes Bauelement
DE2315710A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE68922085T2 (de) Halbleiteranordung und Verfahren zum Herstellen einer Halbleiteranordung.
DE2252832C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2835577A1 (de) Verfahren zum herstellen eines duennfilmmagnetkopfes und duennfilmmagnetkopf mit einem nickel-eisen-muster mit boeschungen
DE1589076C3 (de) Verfahren zum Herstellen von Halbleiteranordnungen mit tragfähigen elektrischen Leitern
DE3634168A1 (de) Halbleitereinrichtung und herstellungsverfahren dafuer
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
EP0105189A1 (de) Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren
DE3136198A1 (de) &#34;elektronische duennschichtschaltung&#34;
DE2057204A1 (de) Verfahren zur Herstellung von Schottky-Kontakten
DE1803025A1 (de) Elektrisches Bauelement und Verfahren zu seiner Herstellung
DE2165844C2 (de) Integrierte Schaltung
EP0064745A2 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE2227961A1 (de) Verfahren zur herstellung eines elektrischen leiterzugmusters und nach diesem verfahren hergestellte anordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee