DE2539193B2 - Verfahren zur herstellung eines planaren leiterbahnsystems fuer integrierte halbleiterschaltungen - Google Patents
Verfahren zur herstellung eines planaren leiterbahnsystems fuer integrierte halbleiterschaltungenInfo
- Publication number
- DE2539193B2 DE2539193B2 DE19752539193 DE2539193A DE2539193B2 DE 2539193 B2 DE2539193 B2 DE 2539193B2 DE 19752539193 DE19752539193 DE 19752539193 DE 2539193 A DE2539193 A DE 2539193A DE 2539193 B2 DE2539193 B2 DE 2539193B2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- metal layer
- mask
- exposed
- conductor track
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 46
- 239000004020 conductor Substances 0.000 title claims description 26
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000010410 layer Substances 0.000 claims description 106
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 19
- 229910052782 aluminium Inorganic materials 0.000 claims description 18
- 229910000838 Al alloy Inorganic materials 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 239000011241 protective layer Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 239000007864 aqueous solution Substances 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 125000004836 hexamethylene group Chemical group [H]C([H])([*:2])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])[*:1] 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 238000007743 anodising Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
- H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines planaren Leiierbahnsystems für integrierte
Halbleiterschaltungen, bei dem auf einer Unterlage zunächst ganzflächig eine Metallschicht
aufgebracht wird, bei dem dann mit Hilfe von fotolithografischen Verfahrensschritten auf dieser Metallschicht
eine Maske aufgebracht wird, wobei die Maske an den Oberflächenteilen der Metalischicht
aufgebracht wird, an denen Leiterbahnstrukturen erzeugt werden sollen, und bei dem schließlich die frei
liegenden Oberflächenbereiche der Metallschicht in das Oxid umgewandelt werden.
Es ist bekannt, Leiterbahnen auf einer Halbleiteroberfläche mittels einer fotolithografischen Ätztechnik
herzustellen, die auf eine an der Halbleiteroberfläche angebrachte Metallschicht angewendet wird (vergleiche
DT-OS 23 13 106, S. 1, letzte Zeile bis S. 2, vorletzte Zeile). Dabei werden die außerhalb der eigentlichen
Leiterbahnen befindlichen Teile der Metallschicht entfernt. Dies führt zu einer starken Profilierung der
Halbleiteroberfläche. Eine darüber aufgebrachte Passivierungsschicht, die beispielsweise aus gesputtertem
S1O2 bestehen kann, bedeckt die Kanten der geätzten Stufen häufig nur mangelhaft und kann dann die
angestrebte Funktion nicht erfüllen. So ist beispielsweise die Passivierungsschicht für eine darauf aufzubringende
zweite Metallschicht nicht hinreichend plan genug.
Zur Vermeidung einer starken Profilierung der Metallisierungsebene ist es bekannt, anstatt der
Entfernung des nicht benötigten Teiles der Metallschicht diesen Teil in eine nichtleitende Verbindung
umzuwandeln.
So wird beispielsweise bei H. T s a η e nn i t s u und H.
S h i b a, NEC Research & Development, 25, S. 74—90 (1972) das Aluminium wie folgt umgewandelt: Zunächst
wird das Aluminium ganzflächig auf die Halbleiteranordnung aufgebracht. Die Geometrien der Leiterbahnen
werden anschließend in einem fotolithografischen Prozeß mit dünnem, aber porendichtem Formieroxid
bedeckt. Nach der Entfernung des für den fotolithografischen Prozeß notwendigen Fotolackes wird das frei
liegende, nicht benötigte Aluminium in einem weiteren Anodisierungsprozeß ganz in poröses Oxid umgewandelt.
Hierbei dient das erste dichte Oxid als Schutzmaske für das darunterliegende Metall. Die Metallbahnen
werden so durch das poröse Oxid voneinander getrennt.
In dem »IBM Technical Disclosure Bulletin«, Band. 16, Nr. 3 (August 1973), S. 1010 und 1011, wird ein Verfahren
zum Herstellen von Leiterbahnen auf einer Halbleiteroberfläche beschrieben, bei dem auf eine ganzflächig auf
die Halbleiteroberfläche aufgebrachte Metallschicht eine ebenfalls ganzflächige Formieroxidschicht aufgebracht
wird. Hierbei wird die Maske für einen nachfolgenden Anodisierungsprozeß, bei dem die
außerhalb der Maske Hegenden, nicht benötigten Teile der Metallschicht in nichtleitendes, poröses Oxid
umgewandelt werden, aus dieser ganzflächigen For-
39
mieroxidschicht mit Hilfe von fotolithografischen Verfahrensschritten erzeugt.
In der DT-OS 23 13 106 ist auf S. 4, Zeilen 10 bis 20 ein
sehr ähnliches Verfahren zum Herstellen von Leiterbahnen auf einer Halbleiteroberfläche beschrieben. Die
Leiterbahnen bestehen hierbei aus einer Doppelschicht, deren untere Schicht aus einer Aluminiumlegierung
gebildet ist, und deren obere Schicht aus reinem Aluminium besteht. Die Maske für den bereits
erwähnten Anodisierungsprozeß wird auch hierbei aus einer Formieroxidschicht gebildet, wobei im Gegensatz
zu dem vorstehend angedeuteten Verfahren auf der ganzflächigen Oberschicht aus reinem Metali zunächst
eine poröse Oxidschicht gebildet wird. Auf dieser wird sodann eine Fotolackschicht ganzflächig aufgebracht,
selektiv belichtet und entwickelt, so daß eine Fotolackmaske entsteht, die an den Stellen der späteren
Leiterbahnen Ausnehmungen aufweist, wobei in diesen Ausnehmungen durch eine zunächst vorgenommene
anodische Oxidation eine porenfreie Formieroxidschicht gebildet wird, die als Maske für de" späteren
Anodisierungsprozeß dient.
Aus der US-PS 37 74 079, Spalte 4, Zeilen 34 bis 46, ist es weiterhin bekannt, die Maske für den Anodisierungsprozeß
aus einer ganzflächig auf eine Metallschicht aufgebrachten Fotolackschicht durch selektives Belichten
und Entwickeln der letzteren zu bilden, wobei an den Stellen, an denen sich später die Leiterbahnstrukturen
befinden, Teile der Fotolackschicht bestehen bleiben, die genannte Maske unmittelbar darstellen.
Ein prinzipieller Nachteil aller dieser Verfahren besteht jedoch darin, daß das dicke, poröse Oxid auf
elektrochemischem Weg erzeugt wird. Dies erfordert zum einen zusätzliche Leiterbahnen allein für diesen
Prozeß, zum anderen ist die Stromzufuhr durch die umzuwandelnde Metallschicht am Ende des Prozesses
nicht mehr gewährleistet. Dies hat zur Folge, daß Reste von Metall am Grund, das ist die Fläche, an der das
Aluminium bzw. die Al-Legierung auf der Unterlage aufgebracht ist, der oxidierten Bereiche bestehen
bleiben. Sie sind nach unten mit der Unterlage, beispielsweise mit isolierendem SiO2, verbunden. Von
der stromführenden, aber immer dünner werdenden Metallisierungsschicht trennt sie das neu gebildete Oxid.
Es ist somit eine sichere und vollständige Umwandlung der Bereiche zwischen den Leiterbahnen nur zufällig
möglich. Dieser Fehler kann im Betrieb zu Kurzschlüssen führen.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren anzugeben, bei dem eine sichere
und vollständige Umwandlung der nicht als Leiterbahnen dienenden Teile der Metallschicht in ein nichtleitendes
Oxid erzielt wird.
Diese Aufgabe wird durch ein Verfahren der eingangs erwähnten Art gelöst, bei dem die frei liegenden
Oberflächenbereiche der Metallschicht stromlos in wäßrigen Lösungen oxidiert werden.
Vorteilhafterweise kann bei dem erfindungsgemäßen Verfahren als Maske für die nicht umzuwandelnden
Bereiche außer porenfreiem Formieroxid auch Fotolack verwendet werden.
Im folgenden wird die Erfindung anhand der Beschreibung und der Figuren näher erläutert.
Die Fig. 1 bis 5, 6 bis 10 und 11 bis 14 zeigen in
schematischer Darstellung verschiedene Varianten des erfindungsgemäßen Verfahrens.
Zunächst so!! anhand der Fig. 1 bis 5 das Verfahren
beschrieben werden. Mit 1 ist die Unterlage, auf der die Aluminium-Leiterbahnen aufgebracht werden sollen,
bezeichnet. Bei dieser Unterlage kann es sich beispielsweise um eine auf einem Halbleitermaterial aufgebrachte
Isolierschicht handeln. Beispielsweise kinn es sich um
eine auf einem Silizium-Halbleiterkörper aufgebrachte SiO2-Schicht handeln. Bei der Unterlage 1 kann es sich
aber auch um das Halbleitermaterial selber, vorzugsweise um einen Siliziumkörper, handeln. Auf der Unterlage
I wird zunächst ganzflächig eine Aluminiumschicht 2 oder eine Schicht aus einer Aluminium-Legierung,
beispielsweise aus einer Aluminium-Kupfer-Legierung, aufgebracht. Ebenfalls ganzflächig wird zunächst auf der
Aluminium- bzw. Aluminium-Legierungsschicht 2 eine Formierschicht (AI2O3) 3 aufgebracht. Diese Schicht 3
wird durch ganzflächiges Formieren auf der Schicht 2 abgeschieden. Dabei wird die natürliche Oxidschicht, die
sich wegen der hohen Affinität zwischen Aluminium und Sauerstoff ständig auf der Aluminiumschicht abscheidet,
durch anodische Oxidation zu einer Schicht verstärkt, die eine hohe Oberflächengüte aufweist und weitere
gewünschte günstige Eigenschaften besitzt. Die Aluminium- bzw. Aluminium-Legierungsschicht 2 dient als
Anode. Bei der geeigneten Wahl des Elektrolyten lassen sich in bekannter Weise porenfreie und dünne Schichten
abscheiden. Die Schichtdicke wird dabei bei konstantem Strom durch die angelegte Spannung bestimmt. In der
DT-OS 23 !3 106 ist dieses Verfahren näher beschrieben.
Mit Hilfe von fotolithografischen Verfahrensschritten wird nun die Struktur der Leiterbahnen bzw. des
Leiterbahnsystems hergestellt. Zu diesem Zweck wird die Aluminiumoxidschicht 3, wie dies in Fig. 2
dargestellt ist, beispielsweise zunächst ganzflächig mit einer Fotolackschicht 6 bedeckt. Anschließend wird
diese Fotolackschicht 6 in einem weiteren Verfahrensschritt belichtet und entwickelt. Dabei bleiben, wie dies
in F i g. 3 dargestellt ist, nach dem Ätzen der nichtmaskierten Teile der Formierschicht 3 und
Entfernen des restlichen Fotolackschicht die Teile 31 der Formierschicht 3 stehen, unter denen eine
Leiterbahn bzw. eine elektrisch leitende Aluminiumschicht hergestellt werden soll.
In einem anschließenden Verfahrensschritt erfolgt nun, wie dies in F i g. 4 dargestellt ist, das Oxidieren der
frei liegenden, nicht von Alumiumoxidschichten 31 bedeckten Bereiche der Aluminium- bzw. Aluminium-Legierungsschicht
2. Dieses Oxidieren wird nun nicht elektrolytisch mit den dabei auftretenden nachteiligen
Effekten durchgeführt, sondern erfolgt stromlos in wässerigen Lösungen, wie sie beispielsweise in dem
»Handbuch der Galvano-Technik«, Dettner-Elze, Band IH S. 2 bis 7 beschrieben sind. Die dabei entstehenden
Oxidschichten 4 sind vorteilhafterweise porös, weshalb ein schnelles Wachstum gewährleistet ist, da die
wässerigen Lösungen immer bis zu dem verbleibenden Aluminium bzw. bis zu der verbleibenden Aluminium-Legierung
durch das bereits porös oxidier te Aluminium bzw. die porös oxidierte Aluminium-Legierung durchdringen
können. Mit Hilfe dieses Verfahrensschrittes werden Metallisierungsschichten in technologisch üblicher
Schichtdicke in der Größenordnung von μπι
vollständig umgewandelt. Bei der Umwandlung dient die porenfreie Formieroxidschicht 31 als Maske.
Beispielsweise erfolgt das Oxidieren in einer wäßrigen Lösung aus 1% Hexamethylen in H2O bei einer
Temperatur von 900C etwa 1 Stunde lang.
Wie in F i g. 5 dargestellt, wird anschließend auf die Anordnung nach Fig.4 durch Sputtern eine Schutz-
schicht 5, bei der es sich beispielsweise um eine SiO2-Schicht handelt, aufgebracht.
In weiteren Verfahrensschritten werden in an sich bekannter Weise Anschlußflecken zur Kontaktierung
geätzt. Dabei werden öffnungen, die durch die Schutzschicht 5 und durch das Formieroxid 31
hindurchreichen, erzeugt. In Fig.5 ist eine solche öffnung durch die strichlierte Linie 7 angedeutet.
Anhand der Fig.6 bis 10 soll nun eine Variante des
Verfahrens beschrieben werden. Dabei wird wieder von den bereits im Zusammenhang mit F i g. 1 beschriebenen
Schichten 1 und 2 ausgegangen. Auf der Schicht 2 aus Aluminium bzw. aus einer Aluminium-Legierung
wird, wie dies in Fig.6 dargestellt ist, zunächst ganzflächig eine Fotolackschicht 6t aufgebracht.
Diese Fotolackschicht 6t wird nun zur Erzeugung der Leiterbahnstrukturen belichtet und entwickelt. Dabei
bleiben Teile 62 der Fotolackschicht 61 bestehen, unter denen später kein Aluminium bzw. keine Aluminium-Legierung
der Schicht 2 angeordnet sein soll. An den Bereichen, an denen später die Leiterbahnstrukturen
verlaufen sollen, wird die Fotolackschicht 61 entfernt. In die dadurch entstandenen öffnungen werden Formieroxidschichten
32 auf die bereits im Zusammenhang mit F i g. 1 beschriebene Weise eingebracht.
Wie in F i g. 8 dargestellt, werden zunächst die Teile 62 der Fotolackschicht 61 entfernt, so daß auf der
Aluminium- bzw. Aluminium-Legierungsschicht 2 die Formieroxidschichten 32, die als Maske für den
folgenden Oxidierungsschritt dienen, stehenbleiben. In F i g. 9 ist dieser im Zusammenhang mit F i g. 4 bereits
beschriebene Vorgang dargestellt. Dabei sind die entstehenden porösen Aluminiumoxidschichten, die den
Schichten 4 der F i g. 4 entsprechen, mit 41 bezeichnet. Die unterhalb der Formieroxidschichten 32 stehenbleibenden
Leiterbahnen sind mit 22 bezeichnet.
In Fig. 10 ist das Auf sputtern der bereits im Zusammenhang mit F i g. 5 beschriebenen Schutzoxidschicht
5 dargestellt. Durch die strichlierte Linie 7 ist wiederum eine durch die Schutzschicht 5 und durch das
Formieroxid 32 hindurchragende Kontaktöffnung dargestellt.
Anhand der Fig. 11 bis 14 soll nun eine weitere Variante des Verfahrens beschrieben werden. Bei dieser
Variante wird wieder ausgegangen von den bereits im Zusammenhang mit F i g. 1 beschriebenen Schichten 1
und 2. Auf dieser Anordnung wird, wie dies auch bereits im Zusammenhang mit Fig.6 schon beschrieben ist,
ganzflächig zunächst eine Fotolackschicht 61 aufgebracht.
Diese Fotolackschicht wird belichtet und entwickelt, so daß, wie dies in F i g. 12 dargestellt ist, an den Stellen,
an denen später die Leiterbahnstrukturen verlaufen sollen, Teile 63 der Fotolackschicht 61 stehenbleiben.
Diese Teile 63 der Fotolackschicht 61 dienen in dem folgenden, in F i g. 10 dargestellten Verfahrensschritt als
Maske für die stromlose Oxidierung.
!n Fig. 13 ist diese Oxidierung dargestellt. Dabei entstehen die oxidierten Bereiche 42. Unterhalb der als
Maske dienenden Lackschicht 63 bleibt die Leiterbahn 23 stehen.
Die Anordnung der F i g. 14 wird vorzugsweise durch Aufsputtern mit einer Schutzschicht 52, bei der es sich
vorzugsweise wieder um eine Siliziumdioxidschicht handelt, versehen. Zur Kontaktierung werden oberhalb
der Leiterbahn 23 in diese Schutzschicht 52 die durch die strichlierte Linie 71 angegebene Öffnung geätzt.
Gegenüber den in den Fig.5 und 10 dargestellten Öffnungen der beiden anderen Varianten des erfindungsgemäßen
Verfahrens ist die Öffnung 71 nur durch das Schutzoxid 52 zu ätzen, da bei dieser Variante keine
Formieroxidschicht vorhanden ist und da vor dem Aufbringen der Schutzschicht 52 die Fotolackschicht 63
entfernt wurde.
Hierzu 2 Blatt Zeichnungen
Claims (12)
1. Verfahren zum Herstellen eines planaren Leiterbahnsystems für integrierte Halbleiterschaltungen,
bei dem auf einer Unterlage zunächst ganzflächig eine Metallschicht aufgebracht wird, bei
dem dann mit Hilfe von fotolithografischen Verfahrensschritten auf dieser Metallschicht eine Maske
aufgebracht wird, wobei die Maske an den Oberflächenteilen der Metallschicht aufgebracht
wird, an denen Leiterbahnstrukturen erzeugt werden sollen, und bei dem schließlich die frei liegenden
Oberflächenbereiche der Metallschicht in das Oxid umgewandelt werden, dadurch gekennzeichnet,
daß die frei liegenden Oberflächenbereiche der Metallschicht (2) stromlos in wässerigen
Lösungen oxidiert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf die Metallschicht (2) eine
Formieroxidschicht (3) gangflächig aufgebracht wird, daß die Maske für die stromlose Oxidierung
aus dieser Formierschicht (3) mit Hilfe von fotolithografischen Verfahrensschritten erzeugt
wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf die Metallschicht (2) ganzflächig
eine Fotolackschicht (61) aufgebracht wird, daß diese Fotolackschicht (61) belichtet und entwickelt
wird, wobei die Metallschicht (2) an den Stellen, an denen die Leiterbahnstrukturen erzeugt werden
sollen, freigelegt wird, daß an den freigelegten Stellen der Metallschicht (2) Formieroxidschichten
(32) als Maske für die stromlose Cxidierung erzeugt werden und daß die restliche Fotolackschicht (62)
entfernt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf der Metallschicht (2) ganzflächig
eine Fotolackschicht (61) aufgebracht wird, daß diese Fotolackschicht (61) belichtet und entwickelt
wird, wobei an den Stellen, an denen später die Leiterbahnstrukturen erzeugt werden, Teile (63) der
Fotolackschicht (61) bestehen bleiben, die als Maske für die stromlose Oxidierung dienen.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß auf die Anordnung
nach dem stromlosen Oxidieren eine Schutzschicht (5,52) aufgesputtert wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß oberhalb der Leiterbahnstruktur (21,
22,23) mit Hilfe von fotolithografischen Verfahrensschritten eine öffnung (7, 71), die durch die
aufgesputterte Schicht (5, 52) und durch die Maske (31,32) hindurchreicht, eingebracht wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß als Unterlage (1) eine
auf einem Halbleiterkörper aus Silizium aufgebrachte Siliziumdioxidschicht verwendet wird.
8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß als Unterlage (1) eine
Halbleiterschicht aus Silizium verwendet wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß als Metallschicht (2)
eine Aluminiumschicht oder eine Aluminium-Legierungsschicht verwendet wird.
10. Verfahren nach einem der Ansprüche 1 bis 4 und 5 bis 9, dadurch gekennzeichnet, daß als
Formieroxidschicht (3, 32) eine AbCVSchicht gebildet wird!.
11. Verfahren nach einem der Ansprüche 1 bis 10,
dadurch gekennzeichnet, daß als wässerige Lösung 1 % Hexamethylen in Wasser verwendet wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet,
daß das Oxidieren bei Temperaturen bis 900C etwa 1 Stunde lang erfolgt.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2539193A DE2539193C3 (de) | 1975-09-03 | 1975-09-03 | Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen |
GB3164/76A GB1510605A (en) | 1975-09-03 | 1976-08-09 | Planar conductor path systems for integrated semiconductor circuits |
US05/714,599 US4098637A (en) | 1975-09-03 | 1976-08-16 | Process for the production of a planar conductor path system for integrated semiconductor circuits |
NL7609403A NL7609403A (nl) | 1975-09-03 | 1976-08-24 | Werkwijze voor het vervaardigen van een plat geleiderbanenstelsel voor een geintegreerde halfgeleiderschakeling. |
JP51104207A JPS5232273A (en) | 1975-09-03 | 1976-08-31 | Method of manufacturing flat conductor system for semiconductor integrated circuit |
IT26683/76A IT1077002B (it) | 1975-09-03 | 1976-08-31 | Procedimento per produrre un sistema di piste conduttrici planare per circuiti a semiconduttori integrati |
FR7626378A FR2323230A1 (fr) | 1975-09-03 | 1976-09-01 | Procede pour fabriquer un systeme planar de voies conductrices pour des circuits integres a semi-conducteurs |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2539193A DE2539193C3 (de) | 1975-09-03 | 1975-09-03 | Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2539193A1 DE2539193A1 (de) | 1977-03-10 |
DE2539193B2 true DE2539193B2 (de) | 1977-09-29 |
DE2539193C3 DE2539193C3 (de) | 1979-04-19 |
Family
ID=5955506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2539193A Expired DE2539193C3 (de) | 1975-09-03 | 1975-09-03 | Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen |
Country Status (7)
Country | Link |
---|---|
US (1) | US4098637A (de) |
JP (1) | JPS5232273A (de) |
DE (1) | DE2539193C3 (de) |
FR (1) | FR2323230A1 (de) |
GB (1) | GB1510605A (de) |
IT (1) | IT1077002B (de) |
NL (1) | NL7609403A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0010138A1 (de) * | 1978-09-25 | 1980-04-30 | International Business Machines Corporation | Verfahren zur Behandlung von Mikroschaltkreisen aus Aluminium |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6059994B2 (ja) * | 1979-10-09 | 1985-12-27 | 三菱電機株式会社 | アルミニウム膜またはアルミニウム合金膜の微細パタ−ン形成方法 |
US4307179A (en) * | 1980-07-03 | 1981-12-22 | International Business Machines Corporation | Planar metal interconnection system and process |
JPS584947A (ja) * | 1981-06-30 | 1983-01-12 | Nippon Telegr & Teleph Corp <Ntt> | 埋込配線層の形成法 |
US4368220A (en) * | 1981-06-30 | 1983-01-11 | International Business Machines Corporation | Passivation of RIE patterned al-based alloy films by etching to remove contaminants and surface oxide followed by oxidation |
US4487839A (en) * | 1983-01-05 | 1984-12-11 | Ortho Diagnostic Systems Inc. | Immunoassay methods employing patterns for the detection of soluble and cell surface antigens |
US5240868A (en) * | 1991-04-30 | 1993-08-31 | Samsung Electronics Co., Ltd. | Method of fabrication metal-electrode in semiconductor device |
JP4746557B2 (ja) * | 2004-10-25 | 2011-08-10 | パイオニア株式会社 | 電子回路基板及びその製造方法 |
CN110561036B (zh) * | 2019-07-24 | 2021-06-29 | 富曜半导体(昆山)有限公司 | 一种精密半导体零件加工工艺 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1910736C3 (de) * | 1969-03-03 | 1978-05-11 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen von gegeneinander elektrisch isolierten, aus Aluminium bestehenden Leiterbahnen und Anwendung des Verfahrens |
US3723258A (en) * | 1970-12-14 | 1973-03-27 | Fairchild Camera Instr Co | Use of anodized aluminum as electrical insulation and scratch protection for semiconductor devices |
US3827949A (en) * | 1972-03-29 | 1974-08-06 | Ibm | Anodic oxide passivated planar aluminum metallurgy system and method of producing |
-
1975
- 1975-09-03 DE DE2539193A patent/DE2539193C3/de not_active Expired
-
1976
- 1976-08-09 GB GB3164/76A patent/GB1510605A/en not_active Expired
- 1976-08-16 US US05/714,599 patent/US4098637A/en not_active Expired - Lifetime
- 1976-08-24 NL NL7609403A patent/NL7609403A/xx not_active Application Discontinuation
- 1976-08-31 IT IT26683/76A patent/IT1077002B/it active
- 1976-08-31 JP JP51104207A patent/JPS5232273A/ja active Pending
- 1976-09-01 FR FR7626378A patent/FR2323230A1/fr active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0010138A1 (de) * | 1978-09-25 | 1980-04-30 | International Business Machines Corporation | Verfahren zur Behandlung von Mikroschaltkreisen aus Aluminium |
Also Published As
Publication number | Publication date |
---|---|
JPS5232273A (en) | 1977-03-11 |
FR2323230A1 (fr) | 1977-04-01 |
IT1077002B (it) | 1985-04-27 |
GB1510605A (en) | 1978-05-10 |
DE2539193A1 (de) | 1977-03-10 |
DE2539193C3 (de) | 1979-04-19 |
NL7609403A (nl) | 1977-03-07 |
FR2323230B1 (de) | 1980-06-27 |
US4098637A (en) | 1978-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2729030C2 (de) | Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen | |
DE1930669C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
DE2723944C2 (de) | Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster | |
DE2036139A1 (de) | Dunnfümmetallisierungsverfahren fur Mikroschaltungen | |
DE2901697C3 (de) | Verfahren zur Ausbildung von Leitungsverbindungen auf einem Substrat | |
DE2509912C3 (de) | Elektronische Dünnfilmschaltung | |
DE1614306C3 (de) | Verfahren zur Herstellung elektrischer Anschlüsse auf einer Oberfläche eines elektronischen Bauelementes und durch Anwendung dieses Verfahrens hergestelltes Bauelement | |
DE2539193C3 (de) | Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen | |
EP0016251A1 (de) | Elektronische Dünnschichtschaltung und deren Herstellungsverfahren | |
DE2313106A1 (de) | Verfahren zum herstellen eines elektrischen verbindungssystems | |
DE2315710A1 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
DE2358495A1 (de) | Verfahren zur herstellung von substraten mit verbundenen leiterschichten | |
DE68922085T2 (de) | Halbleiteranordung und Verfahren zum Herstellen einer Halbleiteranordung. | |
EP0308816A1 (de) | Verfahren zum Herstellen von Anschlusskontakten für Dünnfilm-Magnetköpfe | |
DE2835577A1 (de) | Verfahren zum herstellen eines duennfilmmagnetkopfes und duennfilmmagnetkopf mit einem nickel-eisen-muster mit boeschungen | |
DE1764758A1 (de) | Verfahren zum Bilden von Anschlussleitungen an einen Koerper aus Halbleitermaterial | |
DE3039622A1 (de) | Leitende verbundstrukturen in integrierten schaltungen und verfahren zu ihrer herstellung | |
EP0013728A1 (de) | Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen | |
EP0105189A1 (de) | Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren | |
DE2926516A1 (de) | Verfahren zur herstellung eines metallfolienwiderstandes und metallfolienwiderstand | |
DE3136198A1 (de) | "elektronische duennschichtschaltung" | |
DE2540301C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster | |
DE2207012C2 (de) | Verfahren zur Kontaktierung von Halbleiterbauelementen | |
DE1803025A1 (de) | Elektrisches Bauelement und Verfahren zu seiner Herstellung | |
DE2057204A1 (de) | Verfahren zur Herstellung von Schottky-Kontakten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |