DE2539193A1 - Verfahren zur herstellung eines planaren leiterbahnsystems fuer integrierte halbleiterschaltungen - Google Patents

Verfahren zur herstellung eines planaren leiterbahnsystems fuer integrierte halbleiterschaltungen

Info

Publication number
DE2539193A1
DE2539193A1 DE19752539193 DE2539193A DE2539193A1 DE 2539193 A1 DE2539193 A1 DE 2539193A1 DE 19752539193 DE19752539193 DE 19752539193 DE 2539193 A DE2539193 A DE 2539193A DE 2539193 A1 DE2539193 A1 DE 2539193A1
Authority
DE
Germany
Prior art keywords
layer
metal layer
mask
conductor track
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752539193
Other languages
English (en)
Other versions
DE2539193B2 (de
DE2539193C3 (de
Inventor
Guido Dipl Chem Dr Bell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2539193A priority Critical patent/DE2539193C3/de
Priority to GB3164/76A priority patent/GB1510605A/en
Priority to US05/714,599 priority patent/US4098637A/en
Priority to NL7609403A priority patent/NL7609403A/xx
Priority to JP51104207A priority patent/JPS5232273A/ja
Priority to IT26683/76A priority patent/IT1077002B/it
Priority to FR7626378A priority patent/FR2323230A1/fr
Publication of DE2539193A1 publication Critical patent/DE2539193A1/de
Publication of DE2539193B2 publication Critical patent/DE2539193B2/de
Application granted granted Critical
Publication of DE2539193C3 publication Critical patent/DE2539193C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

Verfahren zair iHerstelliang ©iiies pHansreai Leiterbalmsystems für integrierte
Die Erfindung tsezieM: slcäi araf ein Yerfahren zur Herstellung eines plaaasrem lÄit^arasalasasiy-stoaais föir integrierte Balbleiterschaltungen macfa. desa Obeirbegriff des Barteiataiispruches 1.
In der foi^ULthogrsfisclaen Äifcaitechnik: werden Leiterbahnen auf einer Halbleiteroberfläcbe erseugt. Dies föhrt zu einer starken Profilierung der Halbleiteroberfläche. Eine darüber aufgebrachte Passivlerungsschiclit, die beispielsweise aus gesputtertem S1O2 bestehen kann, bedeckt die Kanten der geätzten Stufen häufig nur mangelhaft und kann dann die angestrebte Funktion nicht erfüllen. So ist beispielsweise die Passivierungsschicht für eine darauf aufzubringende zweite Metallisierungsschicht nicht hinreichend plan genug.
Zur Vermeidung einer starken Pröfilierung der Metallisierungsebene ist es bekannt, anstatt der Entfernung des nicht benötigten Metalles diese Bereiche in nichtleitende Verbindungen \]ain2iuv;andeln.
ki?o wird beispielsweise bei H. Tsanemitsu und H. Shiba, TJEC SB&search & Development, 25, S.74-80 (1972) das Aluminium wie umgewandelt: Zunächst wird das Aluminium ganzflächig cäie Halbleiteranordnung aufgebracht. Die Geometrien der Lejl'feerbahnen werden anschließend in einem fotolithografischen Pnfcsse'fi mit dünnem, aber porendichtem Formieroxid bedeckt. Nacfe äer Entfernung des für den fotolithografischen Prozeß not wendigen Fotolackes wird das freiliegende, nicht benötigte Aluminium in einem weiteren Anodisierungsprozeß ganz in poröses Oxid umgewandelt. Hierbei dient das erste dichte Oxid als
VPA 75 E 7004 vP 17 BIa
709810/0595
Schutzmaske für das darunterliegende Metall. Die Metallbahnen werden so durch das poröse Oxid voneinander getrennt.
In der DT-OS 2 313 106 ist dasselbe Verfahren für Aluminiumschichten beschrieben, denen Silizium oder Kupfer als Legierungsbestandteil zugesetzt ist. Die Modifizierung des Verfahrens ist notwendig, da bei Aluminium-Kupfep- und Aluminium-Silizium-Legierungen die Ausbildungen von porenfreiem Formieroxid nicht mehr ohne weiteres möglich ist.
Ein prinzipieller Nachteil dieser Verfahren besteht darin, daß das dicke, poröse Oxid auf elektrochemischem Weg erzeugt wird. Dies erforciert zum einen zusätzliche Leiterbahnen allein für diesen Prozeß, zum anderen ist die Stromzufuhr durch die umzuwandelnde Metallschicht am Ende des Prozesses nicht mehr gewährleistet. Dies hat zur Folge, daß Reste von Metall am Grund. das ist die Fläche, an der das Aluminium bzv/. die Al-Legierung auf der Unterlage aufgebracht ist, der oxidierten Bereiche bestehen bleiben. Sie sind nach unten mit der Unterlage, beispielsweise mit isolierendem SiOp, verbunden. Von der stromführenden, aber immer dünner werdenden Metallisierungsschicht trennt sie das neu gebildete Oxid. Es ist somit eine sichere und vollständige Umwandlung der Bereiche zwischen den Leiterbahnen nur zufällig möglich. Dieser Fehler kann im Betrieb zu Kurzschlüssen führen.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren anzugeben, bei dem die Erzeugung der Leiterbahnen zu einer möglichst geringen Profilierung der Oberfläche der Halbleiteranordnung führt.
Diese Aufgabe wird durch ein wie eingangs bereits erwähntes Verfahren gelöst, das durch die in dem Kennzeichen des Patentanspruches 1 aufgeführten Merkmale, gekennzeichnet ist.
Vorteilhafterweise kann bei dem'erfindungsgemäßen Verfahren als
VPA 75 E 7004
7098 1 0/059S
Maske für die nicht umzuwandelnden Bereiche außer porenfreiem Foraioroxid auch Fotolack verwendet werden.
Im folgenden wirddie Erfindung anhand der Beschreibung und der Figuren näher erläutert.
Die Figuren 1 bis 5, 6 bis 10 und 11 bis 14 zeigen in schematischer Darstellung verschiedene Varianten des erfindungsgeinäßen Verfahrens.
Zunächst soll anhand der Fig. 1 bis 5 das erfindungsgemäße Verfahren beschrieben werden. Mit 1 ist die Unterlage, auf der , die Aluiainium-Leiterbahnen aufgebrocht v/erden sollen, bezeichnet. Bei dieser Unterlage kann es sich beispielsweise um eine auf eiriorü Halbleitermaterial aufgebrachte Isolierschicht handeln. Beispielsweise kann es sich um eine auf einem Silizium-Halbleiterköx-per aufgebrachte SiOp-Schicht handeln. Bei der Unterlage 1 kann es sich aber auch um das Halbleitermaterial selber, vorzugsweise UiP. einen Siliziumkörper, handeln, Auf der Unterlage 1 wird zunächst ganzflächig eine Aluminiuraschicht 2 oder eine Schicht aus einer Aluminium-Legierung, beispielsweise aus einer Aluminium-Kupfer-Legierung, aufgebracht. Ebenfalls ganzflächig wird zunächst auf der Aluminium- bzw. Aluminium-Legierungsschicht 2 eine Formierschicht (Al2O7) 3 aufgebracht. Diese Schicht 3 wird durch ganzflächiges Formieren auf der Schicht 2 abgeschieden. Dabei wird die natürliche Oxidschicht, die sich wegen der hohen Affinität zwischen Aluminium und Sauerstoff ständig auf der Aluminiumschicht abscheidet, durch anodische Oxidation zu einer Schicht verstärkt, die eine hohe Oberflächengüte aufweist und v/eitere gewünschte günstige Eigenschaften besitzt. Die Aluminium- bzv/. Alurainium-Legierungsschicht 2 dient als Anode. Bei der geeigneten Wahl des Elektrolyten lassen sich in bekannter Weise porenfreie und dünne Schichten abscheiden. Die Schichtdicke wird dabei bei konstantem Strom durch die angelegte Spannung bestimmt. In der DT-OS 2 313 106 ist dieses Verfahren näher beschrieben.
VPA 75 E. 7004
709810/0595
Mit Hilfe von fotolithografisch©!! Verfahrenssehritten wird nun die Struktur der Leiterbahnen bsw.. des Leiterbahmystems hergestellt. Zu diesem Zweck wird die Älurainiurctoxidischichit 3, wie dies in Fig.2 dargestellt ist, beispielsweise zunächst ganzflächig mit einer Fotolackschicht 6 bedeckt. Anschließend, v/ird diese Fotolackschicht 6 in einen weiteren Terf ahrens schritt belichtet und entwickelt. Dabei bleiben, wie dies in Fig.3 dargestellt ist, nach dem Entfernen der restlichen Fotolackschicht die Teile 31 der Formierschicht 3 stehenf unter denen eine Leiterbahn bzw. eine elektrisch leitende Aluminiumschicht hergestellt werden soll.
In einem anschließenden Terfahrensschritt erfolgt nun, wie dies in Fig.4 dargestellt ist, das Oxidieren der freiliegenden, nicht von Aluminiumoxidschichten 31 bedeckten Bereiche der Aluminium- bzw. Aluminium-Legierungsschicht- 2. Erfindungsgemäß wird dieses Oxidieren nicht elektrolytisch mit den dabei auftretenden nachteiligen Effekten durchgeführt. Vielmehr erfolgt dieses Oxidieren stromlos in wässerigen Lösungen, wie sie beispielsweise in dem "Handbuch der Galvano-Technik", Dettner-Elze, Bd.III beschrieben sind. Die dabei entstehenden Oxidschichten 4 sind vorteilhafterweise porös, weshalb ein schnelles Wachstum gewährleistet ist, da die wässerigen Lösungen immer bis zu dem verbleibenden Aluminium bzw. bis zu der verbleibenden Aluminium-Legierung durch das bereits porös oxidierte Aluminium bzw. die porös oxidierte Aluiainium-Legerung durchdringen können. Mit Hilfe dieses Terfahrensschrittes werden Metallisierungsschichten in technologisch üblicher Schichtdicke in der Größenordnung von ,vtm vollständig umgewandelt. Bei der Umwandlung dient die porenfreie Formieroxidschicht 31 als Maske. Beispielsweise erfolgt das Oxidieren in einer wässerigen Lösung aus Λ'% Hexamethylen in H5O bei einer Temperatur ,von 9C°C"etwa 1 Stunde lang. ' "-.
Wie ebenfalls in Fig.4 dargestellt, wird anschließend auf die Anordnung nach Fig.3 durch Sputtern eine Schutzschicht 5, bei der es sich beispielsweise um eine SiOp-Schicht handelt, aufge-VPA 75 E 7004 " bracht.
709810/0595
In v/eiteren Verfahrensschritt em Tmsrdszn in an sich bekannter ¥eise Anschlußflecken zur Kontaktierung geätzt. Dabei werden Öffnungen, die daarch die Schutzschicht 3 und durch das Formieroxid 31 hindurchreichen» erzeugt. In FjLg-4 ist eine solche Öffnung durch die strictüierte Linie 7 angedeutet.
Anhand der Fig.6 bis 10 soll nun eitae Variaucte des erfindungsgemäßen Yerfahregas laeschrieiaen -wejnflen. Dabei wird wieder von den bereits ±m aassaamenhaiag iait Fig.1 beschriebenen Schichten 1 und 2 ausgegpangeoiL. Auf der SciiieM; 2 aus Aluminium bzw« aus einer Aliaminiuin-Ije^erung wird, wie dies in Fig.6 dargestellt ist, zunächst ganzllachig eine Fotolackschicht 61 aufgebracht.
Diese Fotolackschicht 61 wird nun sur Erzeugung der Leiterbshnstrukturen belichtet und entwickelt. Dabei bleiben Teile 62 der Fotolackschicht 61 bestehen, unter denen später kein Aluminium bzv/. keine Alrwninimi-Legierung der Schicht 2 angeordnet sein soll. An den Bereichen, an denen später die Leiterbahn- strukturen verlaufen sollen, wird die Fotolackschicht 61 entfernt. In die dadurch entstandenen Öffnungen werden Formieroxidschichten 32 auf die bereits im Zusammenhang mit Fig.1 beschriebene Weise eingebracht.
Wie in Fig.8 dargestellt, werden zunächst die Teile 62 der Fotolackschicht 61 entfernt, so daß auf der Aluminium- bzw. Alurainiura-Legierungsschicht 2 die Formieroxidschichten 32, die als Maske für den folgenden Oxidierungsschritt dienen, stehenbleiben. In Fig.9 ist dieser im Zusammenhang mit Fig.4 bereits beschriebene Vorgang dargestellt. Dabei sind die entstehenden porösen Aluminiumoxidschichten, die den Schichten 4 der Fig.4 entsprechen, mit 41 bezeichnet. Die unterhalb der Formieroxidschichten stehenbleibenden Leiterbahnen sind mit 22 bezeichnet.
Fig.10 ist das Auf sputtern der bereits ia Zusammenhang mit FSsg.5 beschriebenen Schutzoxidschicht 5 dargestellt. Durch die «tar&chlierte Linie 7 ist wiederum eine durch die Schutzschicht
VPA 75 E 7004
709810/059S
5 und durch das Formieroxid 32 hindurchragende Kontaktöffnung dargestellt.
Anhand der Fig. 11 bis 14 soll nun eine weitere Variante des erfindungsgemäßen Verfahrens beschrieben werden. Bei dieser Variante wird wieder ausgegangen von den bereits im Zusammenhang mit Pig.1 beschriebenen Schichten 1 und 2. Auf dieser Anordnung wird, wie dies auch bereits im Zusammenhang mit Fig. 6 schon beschrieben ist, ganzflächig zunächst eine Fotolackschicht 61 a ufgebra cht.
Diese Fotolackschicht wird belichtet und entwickelt, so daß, wie dies in Fig. 12 dargestellt ist, an den Stellen, an denen später die Leiterbahnstrukturen verlaufen sollen, Teile 63 der Fotolackschicht 61 stehenbleiben. Diese Teile 63 der Fotolackschicht 61 dienen in dem folgenden, in Fig.10 dargestellten Verfahrensschritt als Maske für die stromlose Oxidierung.
Fig.13 ist diese Oxidierung dargestellt. Dabei entstehen die oxidierten Bereiche 42. Unterhalb der als Maske dienenden LackscMcht 63 bleibt die Leiterbahn 23 stehen.
Die Anordnung der Fig.i4 wird vorzugsweise durch Auf sputtern mit einer SctarfcsscMclrt 52, bei der es sich vorzugsweise wieder wä eine Siliziumdioxidschicht handelt.» versehen. Zur Kontaktierung werden oberhalb der Leiterbahn 23 in diese Schutzschicht 52 die durch die strichlierte Linie 71 angegebene Öffnung geätzt. Gegenüber den in den Fig. 5 und 10 dargestellten Öffnungen der beiden anderen Varianten des erfindungsgemäßen Verfahrens ist die Öffnung 71 nur durch das Schutzoxid 52 zu ätzen, da bei dieser Variante keine Formieroxidschicht vorhanden ist, und da vor dem Aufbringen der Schutzschicht 52 die Fotolackschicht 63 entfernt worde.
14 Patentansprüche
14 Figuren
VPA 75 E 7004
709810/059S

Claims (14)

  1. Patentansprüche
    ·/ Verfahren zur Hörstellung eines planaren Leiterbahnsystems für integrierte Ilalbleiterschaltungen, bei dem auf einer Unterlage zunächst ganzflächig eine Metallschicht aufgebracht ■wird und bei dein mit Hilfe von fotolithografischen Verfahrens-· schritten auf dieser Metallschicht eine Maske aufgebracht wird, wobei die Masice an den Oberflächenteilen der Metallschicht aufgebracht wird, an denen Leiterbahnstrukturen erzeugt werden sollen, dadurch gekennzeichnet , daß die freiliegenden Oberflächenbereiche der Metallschicht
    (2) stromlos in wässerigen Lösungen oxidiert werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf der Metallschicht (2) eine Formieroxidschicht
    (3) ganzflächig aufgebrocht wird, daß die Maske aus dieser Formiercchicht (3) mit Hilfe von an sich bekannten fotolithografischen Verfalirensschritten erzeugt wird.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf der Metallschicht (2) zunächst ganzflächig eine Fotolackschicht (61) aufgebracht wird, daß diese Fotolackschicht (61) belichtet und entwickelt wird, wobei die Metallschicht (2) an den Stellen, an denen die Leiterbahnstruktui'cn erzeugt werden sollen, freigelegt werden, daß an den freigelegten Stellen der Metallschicht (2) Formieroxidschichten (32) erzeugt werden, wobei diese Formieroxidschichten (32) als Maske dienen, und daß die Fotolackschichten (62) entfernt v/erden.
  4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß auf der Metallschicht (2) zunächst ganzflächig eine Fotolackschicht (61) aufgebracht wird, daß diese Fotolackschicht (61) belichtet und entwickelt wird, wobei an den Stellen, an denen später die Leiterbahnstrukturen erzeugt werden, Teile (63) der Fotolackschicht (61) bestehen bleiben, wobei diese Teile (63) als Maske dienen.
    VPA 75 E 7004 70981Q/059S
  5. 5. Verfahren nach einem der Ansprüche 1 "bis 3, dadurch gekennzeichnet; , daß auf der Anordnung, nach dem stromlosen Oxidieren eine Schutzschicht (5) aufgesplittert wird.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß oberhalb der Leiterbannstruktur (21-, 22) mit Hilfe von an sich bekannten fotolithografischen Verfahrensschritten eine Öffnung (7), die durch die aufgespurfcfcer-fce Schicht (5) und durch die Maske (31, 32) hindurchreicht,, aufgebracht wird.
  7. 7. Verfahren nach Anspruch 4, dadurch gekennzei c h net, daß auf die Anordnung nach dem stromlosen Oxidieren eine Schutzschicht (52) aufgesputtert wird.
  8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß oberhalb der Leiterb3hnstruktur (23) in die Schutzschicht (52) eine Öffnung (71) eingebracht wird.
  9. 9« Verfahren nach einem der Ansprüche 1 bis 0, dadurch gekennzeichnet , daß als Unterlage (1) eine auf einem Halbleiterkörper aus Silizium aufgebrachte Siliziumdioxidschicht verwendet wird.
  10. 10. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet , daß als Unterlage (1) eine Halbleiterschicht aus Silizium verwendet wird.
  11. 11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet , daß als Metallschicht (2) eine Aluminiumschicht oder eine Aluminium-Legierungsschicht verv/endet wird.
  12. 12. Verfahren nach einem der Ansprüche 1 bis .11, dadurch gekennzeichnet , daß als Formieroxidschicht (3, 32) eine AlpO^-Schicht aufgebracht wird.
    YPA 75 E 7004 709810/0596
  13. 13. Verfahren nach einem der Ansprücihe 1 bis 12, dadurch gekennzeichnet , daß als wässerige Lösung Λ% Hexamethylen in Wasser verwendet wird.
  14. 14. Verfahren nach Anspruch 13, dadurch gekennzeichnet „ tteB das Oxidieren bis 9O°C etwa 1 Stunde lang erfolgt.
    VPA 7«? E 7004 I
    709810/059 5 !
DE2539193A 1975-09-03 1975-09-03 Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen Expired DE2539193C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2539193A DE2539193C3 (de) 1975-09-03 1975-09-03 Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen
GB3164/76A GB1510605A (en) 1975-09-03 1976-08-09 Planar conductor path systems for integrated semiconductor circuits
US05/714,599 US4098637A (en) 1975-09-03 1976-08-16 Process for the production of a planar conductor path system for integrated semiconductor circuits
NL7609403A NL7609403A (nl) 1975-09-03 1976-08-24 Werkwijze voor het vervaardigen van een plat geleiderbanenstelsel voor een geintegreerde halfgeleiderschakeling.
JP51104207A JPS5232273A (en) 1975-09-03 1976-08-31 Method of manufacturing flat conductor system for semiconductor integrated circuit
IT26683/76A IT1077002B (it) 1975-09-03 1976-08-31 Procedimento per produrre un sistema di piste conduttrici planare per circuiti a semiconduttori integrati
FR7626378A FR2323230A1 (fr) 1975-09-03 1976-09-01 Procede pour fabriquer un systeme planar de voies conductrices pour des circuits integres a semi-conducteurs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2539193A DE2539193C3 (de) 1975-09-03 1975-09-03 Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen

Publications (3)

Publication Number Publication Date
DE2539193A1 true DE2539193A1 (de) 1977-03-10
DE2539193B2 DE2539193B2 (de) 1977-09-29
DE2539193C3 DE2539193C3 (de) 1979-04-19

Family

ID=5955506

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2539193A Expired DE2539193C3 (de) 1975-09-03 1975-09-03 Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen

Country Status (7)

Country Link
US (1) US4098637A (de)
JP (1) JPS5232273A (de)
DE (1) DE2539193C3 (de)
FR (1) FR2323230A1 (de)
GB (1) GB1510605A (de)
IT (1) IT1077002B (de)
NL (1) NL7609403A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110561036A (zh) * 2019-07-24 2019-12-13 富曜半导体(昆山)有限公司 一种精密半导体零件加工工艺

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4183781A (en) * 1978-09-25 1980-01-15 International Business Machines Corporation Stabilization process for aluminum microcircuits which have been reactive-ion etched
JPS6059994B2 (ja) * 1979-10-09 1985-12-27 三菱電機株式会社 アルミニウム膜またはアルミニウム合金膜の微細パタ−ン形成方法
US4307179A (en) * 1980-07-03 1981-12-22 International Business Machines Corporation Planar metal interconnection system and process
US4368220A (en) * 1981-06-30 1983-01-11 International Business Machines Corporation Passivation of RIE patterned al-based alloy films by etching to remove contaminants and surface oxide followed by oxidation
JPS584947A (ja) * 1981-06-30 1983-01-12 Nippon Telegr & Teleph Corp <Ntt> 埋込配線層の形成法
US4487839A (en) * 1983-01-05 1984-12-11 Ortho Diagnostic Systems Inc. Immunoassay methods employing patterns for the detection of soluble and cell surface antigens
GB2255443B (en) * 1991-04-30 1995-09-13 Samsung Electronics Co Ltd Fabricating a metal electrode of a semiconductor device
US7968458B2 (en) * 2004-10-25 2011-06-28 Pioneer Corporation Electronic circuit board and its manufacturing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1910736C3 (de) * 1969-03-03 1978-05-11 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von gegeneinander elektrisch isolierten, aus Aluminium bestehenden Leiterbahnen und Anwendung des Verfahrens
US3723258A (en) * 1970-12-14 1973-03-27 Fairchild Camera Instr Co Use of anodized aluminum as electrical insulation and scratch protection for semiconductor devices
US3827949A (en) * 1972-03-29 1974-08-06 Ibm Anodic oxide passivated planar aluminum metallurgy system and method of producing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110561036A (zh) * 2019-07-24 2019-12-13 富曜半导体(昆山)有限公司 一种精密半导体零件加工工艺

Also Published As

Publication number Publication date
GB1510605A (en) 1978-05-10
DE2539193B2 (de) 1977-09-29
FR2323230B1 (de) 1980-06-27
NL7609403A (nl) 1977-03-07
FR2323230A1 (fr) 1977-04-01
US4098637A (en) 1978-07-04
JPS5232273A (en) 1977-03-11
DE2539193C3 (de) 1979-04-19
IT1077002B (it) 1985-04-27

Similar Documents

Publication Publication Date Title
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE2509912C3 (de) Elektronische Dünnfilmschaltung
DE2313106C2 (de) Verfahren zum Herstellen eines mindestens einlagigen elektrischen Verbindungssystems
DE2709933A1 (de) Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen
DE3803511C2 (de)
DE2539193A1 (de) Verfahren zur herstellung eines planaren leiterbahnsystems fuer integrierte halbleiterschaltungen
DE1614306C3 (de) Verfahren zur Herstellung elektrischer Anschlüsse auf einer Oberfläche eines elektronischen Bauelementes und durch Anwendung dieses Verfahrens hergestelltes Bauelement
DE2315710C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2024494A1 (de) Verfahren zur Beseitigung von durch Fehlstellen, insbesondere Nadellöcher verursachten Kurzschlüssen in DünnschichtÜberkreuzungen
DE2906813A1 (de) Elektronische duennschichtschaltung
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE2047799C3 (de) Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE1910736A1 (de) Verfahren zum Herstellen von elektrisch isolierten,aus Aluminium bestehenden Kontakten
DE2835577A1 (de) Verfahren zum herstellen eines duennfilmmagnetkopfes und duennfilmmagnetkopf mit einem nickel-eisen-muster mit boeschungen
DE1764758A1 (de) Verfahren zum Bilden von Anschlussleitungen an einen Koerper aus Halbleitermaterial
DE102013113917B4 (de) Verfahren zum Fertigen eines Schichtstapels, elektronisches Bauelement und Schichtstapel
EP0056472A2 (de) Elektronische Dünnschichtschaltung
DE1952499A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2207012C2 (de) Verfahren zur Kontaktierung von Halbleiterbauelementen
DE2227961A1 (de) Verfahren zur herstellung eines elektrischen leiterzugmusters und nach diesem verfahren hergestellte anordnung
DE2057204A1 (de) Verfahren zur Herstellung von Schottky-Kontakten
DE1614786C3 (de) Halbleiteranordnung mit mehrschichtigen Leiterbahnen und Verfahren zum Herstellen dieser Halbleiteranordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee