DE2315710C3 - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung

Info

Publication number
DE2315710C3
DE2315710C3 DE2315710A DE2315710A DE2315710C3 DE 2315710 C3 DE2315710 C3 DE 2315710C3 DE 2315710 A DE2315710 A DE 2315710A DE 2315710 A DE2315710 A DE 2315710A DE 2315710 C3 DE2315710 C3 DE 2315710C3
Authority
DE
Germany
Prior art keywords
layer
interconnects
metal layer
semiconductor
masking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2315710A
Other languages
English (en)
Other versions
DE2315710B2 (de
DE2315710A1 (de
Inventor
Leonhard 7100 Heilbronn Botzenhardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE2315710A priority Critical patent/DE2315710C3/de
Priority to US05/453,881 priority patent/US3935635A/en
Publication of DE2315710A1 publication Critical patent/DE2315710A1/de
Publication of DE2315710B2 publication Critical patent/DE2315710B2/de
Application granted granted Critical
Publication of DE2315710C3 publication Critical patent/DE2315710C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

len Maskierungsschicht bedeckt wird, daß die erhöhten IContaktteiie an den von beiden Maskierungsschichten unbedeckten Stellen galvanisch auf die Metallschicht abgeschieden werden, daß die zweite Maskierungsschicht wieder entfernt wird und daß schließlich die Metallschicht an den von der ersten Maskierungsschicht unbedeckten Stellen entfernt wird, so daß nur die die Leitbahnen bildenden Teile der Metallschicht bestehen bleiben.
Durch die DT-OS 16 14 928 ist ein Verfahren zur Herstellung elektrischer Kontaktelemente bei einer integrierten Schaltungsanordnung bekannt, bei dem ein erstes Metallisierungsfilmmuster auf der Oberfläche eines oxydüberzogenen Halbleiterkörper hergestellt ist. Dieses Metallisierungsfilmmusler bildet ohmsche Kontakte zu den Anschlußflächen der mikroelektronischen Bauelemente im Bereich der öffnungen in der Oxydschicht und verbindet diese Anschiußflächen mit entsprechenden Bereichen des Filmmusters, die als äußere Kontaktflächen für eine direkte Verbindung mit den Leitern einer Packungseinheil ausgewählt sind. Auf der Oberfläche des Halbleiterkörpers wird eine erste Fotolackschicht ausgebildet mit Öffnungen, die im Bereich der ausgewählten äußeren Kontaktflächen den darunterliegenden Metallisierungsfilm frei legen. Danach wird ein zweiter Metallisierungsfilm auf der Oberfläche der ersten Fotolackschicht gebildet, der sich über die Öffnungen in dieser Schicht erstreckt und einen Kontakt zu dem darunterliegenden ersten Metallisierungsfilm herstellt. Über dem zweiten Metallisierungsfilm wird eine zweite Fotolackschicht ausgebildet, die öffnungen im Bereich der ausgewählten äußeren Kontaktflächen aufweist. Auf den frei liegenden Flächen des zweiten Metallisierungsfilms wird ein Metall abgelagert unterhalb der öffnungen in der zweiten Fotolackschicht. Schließlich werden die beiden Fotolackschichten sowie der zwischen diese befindliche Metallisierungsfilm bis auf die im Bereich der herausragenden Kontakielemente befindlichen Stellen entfernt.
Durch das erfindungsgemäße Verfahre" konnten die Ausfälle erheblich reduziert und durch die Einsparung der Metallzwischenschicht die Herstellung von Halbleiterbauelementen und integrierten Halbleiterschaltungen verbilligt werden.
In einer vorteilhaften Weiterbildung des erfindungsgemäßen Verfahrens wird nach der Herstellung der Leitbahnen auch die erste Maskierungsschicht wieder entfernt. Die Leitbahnen werden beispielsweise durch Ätzen hergestellt. Nach dem Entfernen der Maskierungsschicht wird vorzugsweise die gesamte Oberfläehe mit einer Isolierschicht, beispielsweise mit pyrolythisch abgeschiedenem Oxyd, bedeckt. In diese Isolierschicht werden nur auf der. erhöhten Kontaktteilen Anschlußöffnungen eingebracht.
Um eine gleichzeitige Ablösung beider Maskierungsschichten zu verhindern, müssen diese aus einem Material bestehen, die nur mit unterschiedlichen Mitteln abgelöst werden können. Wenn die Maskierungsschichten aus Fotolack bestehen, wird vorzugsweise für die eine Schicht ein Negativ-Fotolack und für die andere Schicht ein Positiv-Fotolack verwendet. Der Positiv-Fotolack kann beispielsweise mit Aceton abgelöst werden, während die Negativ-Fotolacke durch Kaltveraschen mit Hilfe der lonentechnik oder handelsüblichen Ablösemitteln entfernt werden können.
Die Erfindung und ihre weitere vorteilhafte Ausgestaltung soll im weiteren noch an Hand eines Ausfühmnirsheisniels näher erläutert werden.
In den F i g. 1 bis 9 ist nur jeweils ein Teil einer Halbleiteranordnung im Schnitt dargestellt, da sich hiermit alle wesentlichen Verfahrensschritte aufzeigen lassen. Es soll darauf hingewiesen werden, daß das erfindungsgemäße Verfahren zur Herstellung von Halbleiteranordnungen aller Art, insbesondere von integrierten Halbleiterschaltungen und Einzelbauelementen verwendet werden kann. Es läßt sich immer dann einsetzen, wenn die herzustellende Halbleiteranordnung später drahtlos mit Kontaktierungselementen verbunden werden soll.
In der F i g. 1 ist ein Halbleiterkörper 1, beispielsweise aus Siliziutn, dargestellt, der eine Zone 2 enthält. Der Halbleiterkörper und die Zone 2 können sich im Leitfähigkeitstyp oder in der Störstellenkonzentration unterscheiden. Die Halbleiteroberfläche ist mit einer Isolierschicht 3 bedeckt, die im Bereich der Zone 2 mit einem Kontaktierungsfenster versehen ist. Dk Isolierschicht besteht beispielsweise aus Siliziumdioxyd. Danach wird die Halbleiteroberfläche mit einer Metallschicht 4 bedeckt, die sich über die Isolierschicht und die öffnungen in dieser Isolierschicht erstreckt. Diese Metallschicht soll später so struktuiert werden, daß von den Halbleiterzonen aufgehende Leitbahnen sich über die isolierschicht zu anderen Halbleiterzonen oder zu Kontaktstellen erstrecken. Die Metallschicht 4, gemäß F i g. 4, kann aus mehreren übereinander angeordneten Einzelschichten bestehen, die nacheinander im Vakuum ohne Zwischenbelüftung auf die Oberfläche der Halbleiteranordnung aufgedampft oder ausgesputtert werden. Die unterste Schicht 4a besteht beispielsweise aus Titan, auf die eine Schicht 4b aus Molybdän, Wolfram, Palladium oder Platin aufgebracht wird. Die oberste Schicht 4c besteht aus beispielsweise aus Gold, da auch das galvanisch abzuscheidende Metall in der Regel aus Gold besteht. Die Dicke der Metallschicht 4 betragt beispielsweise 0,6 bis 1 μπι.
Nach der Fig. 3 wird auf die Metallschicht 4 eine erste Maskierungsschicht 5 aus Fotolack aufgebracht. Dieser Fotolack ist ein Negativ-Fotolack, bei dem nach der Belichtung und dem Entwickeln die belichteten Teile auf der Oberfläche zurückbleiben. Dieser Fotolack wird so belichtet und entwickelt, daß nur die für die Leitbahnen vorgesehenen Teile der Metallschicht 4 bedeckt bleiben. Von der Abdeckung sind jedoch zusätzlich diejenigen Teile der Metallschicht 4 ausgenommen, auf die die erhöhten Kontaktteile galvanisch abgeschieden werden sollen. Diese Ausnehmung ist in der F i g. 3 mit der Ziffer 6 bezeichnet.
Danach wird die gesamte Oberfläche der Halbleiteranordnung gemäß Fig.4 mit einer zweiten Maskierungsschicht 7 abgedeckt. Diese Maskierungsschicht weist nur in dem für die erhöhten Kontaktteile vorgesehenen Bereich 6 öffnungen auf, während alle übrigen Teile der Oberfläche abgedeckt bleiben. Die Maskierungsschicht 7 besteht aus Positiv-Fotolack.
Die unstrukturierte Metallschicht 4 wird nun an die entsprechende Elektrode in einem galvanischen Bad angeschlossen. In diesem galvanischen Bad wird auf die Metallschicht 4 in den Bereichen 6 ein relativ dicker Kontakt 8 gemäß F i g. 5 abgeschieden. Dieser erhöhte Kontaktteil hat beispielsweise eine Höhe von 25 μιη und eine Seitenlänge von etwa 100 μιη. Eine intergrierte Schaltung weist beispielsweise eine Vielzahl derartiger Kontaktteile auf, die alle gleichzeitig galvanisch abgeschieden werden.
Nun wird gemäß F i g. 6 die Maskierungsschicht 7 entfernt. Dies geschieht bei einem Positiv-Fotolack bei-
spielsweise mit Aceton oder mit einem anderen handelsüblichen Lacklösemittel. Somit tritt die Maskierungsschicht 5 wieder an die Oberfläche, die die für die Leitbahnen vorgesehenen Teile der Metallschicht 4 bedeckt. Mit Hilfe eines Ätzmittels werden nun die unbedeckten Teile der Metallschicht 4 entfernt. Hierzu wird ein geeignetes Ätzmittel oder das Ionenätzverfahren verwendet. Bei diesem Ätzprozeß wird natürlich auch etwas der erhöhte Kontaktteil 8 angegriffen. Doch ist dieser Abtrag bei der Dicke der Kontaktteile vernachlässigbar klein. In der F i g. 7 ist dargestellt, wie nach dem Ätzprozeß nur noch die Leitbahnen 9 zurückbleiben, die beispielsweise eine Halbleiterzone 2 mit einem Anschlußkontakt 8 elektrisch leitend verbinden.
Nun kann auch die Maskierungsschicht 5 wieder entfernt werden. Wenn es sich um Negativ-Fotolack handelt, wird dieser am besten durch Kaltveraschen oder ein handelsübliches Ablösemittel abgetragen. Es bleibt dann eine Halbleiteranordnung gemäß der F i g. 8 zu
Es hat sich als vorteilhaft erwiesen, die Halbleiteranordnung noch zusätzlich durch eine Oxydschicht abzudecken, die äußere Einflüsse und Verunreinigungen von der Halbleiteroberfläche fernhält.
So wird beispielsweise gemäß F i g. 9 auf die gesamte Oberfläche eine Siliziumdioxydschicht 10 pyrolythisch abgeschieden. In diese Oxydschicht 10 müssen dann noch mit Hilfe eines geeigneten Maskierungs-, Belichtungs- und Ätzprozesses öffnungen 11 über den erhöhten Kontaktteilen eingebracht werden. Da die erhöhten Kontaktteile in der Regel mit den verzinnten Oberflächen weiterer Kontaktierungsteile in Verbindung gebracht werden, verhindert die dünne Oxydschicht am Rand des erhöhten Kontaktteils eine gute Kontaktierung nicht, da die Höhendifferenz zwischen der Oberfläche des Kontaktes und der Oxydberandung rasch durch das Zinn oder ein anderes Lötmetall aufgefüllt wird.
Hierzu 2 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Verfahren zum Herstellen einer Halbleiteranordnung aus einem mit einer Isolierschicht bedeckten Halbleiterkörper und auf der Isolierschicht verlaufenden, die Zonen im Halbleiterkörper kontaktierenden Leitbahnen, wobei die Leitbahnen an bestimmten Stellen durch galvanische Metallabscheidung so verstärkt sind, daß die dabei entstandenen erhöhten Kontaktteile für die drahtlose Kontaktierung der Halbleiteranordnung geeignet sind, dadurch gekennzeichnet, daß zunächst auf di« an den Anschlußstellen für die Zonen (2) mit öffnungen versehene Isolierschicht (3) eine die Isolierschicht und die öffnungen bedeckende Metallschicht (4) aufgebracht wird, daß diese Metallschicht an den für die Leitbahnen (9) vorgesehenen Stellen mit einer ersten Maskierungsschicht (5) bedeckt wird, die außerdem die für die erhöhten Kontakttei-Ie (8) vorgesehenen Stellen (6) der Metallschicht (4) unbedeckt läßt, daß danach die gesamte Halbleiteroberfläche mit Ausnahme der für die erhöhten Kontaktteile vorgesehenen Stellen (6) mit einer zweiten Maskierungsschicht (7) bedeckt wird, daß die erhöhten Kontaktteile (8) an den von beiden Maskierungsschichten unbedeckten Stellen galvanisch auf die Metallschicht abgeschieden werden, daß die zweite Maskierungsschicht (7) wieder entfernt wird und daß schließlich die Metallschicht (4) an den von der ersten Maskierungsschicht (5) unbedeckten Stellen entfernt wird, so daß nur die die Leitbahnen (9) bildenden Teile der Metallschicht (4) bestehen bleiben.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach der Herstellung der Leitbahnen durch teilweises Entfernen der Metallschicht auch die erste Maskierungsschicht wieder entfernt und die gesamte Oberfläche mit einer Isolierschicht (10) bedeckt wird und daß in diese Isolierschicht über den erhöhten Kontaktteilen (8) Anschluß-Öffnungen (U) eingebracht werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die beiden Maskierungsschichten (5 und 7) aus nur mit unterschiedlichen Mitteln auf- bzw. ablösbaren Fotolackschichten bestehen.
4. Verfahren nach Anspruch 3. dadurch gekennzeichnet, daß die eine Maskierungsschicht aus Negativ-Fotolack und die andere Maskierungsschicht aus Positiv-Fotolack besteht.
5. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Metallschicht (4) aus mehreren übereinander angeordneten Einzelschichten (4a, 46, 4c) besteht, wobei als oberste Einzelschicht Gold verwendet wird und daß auf die Goldschicht die erhöhten Kontaktteile (8) aus Gold galvanisch abgeschieden werden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die unterste, unmittelbar auf der Isolierschicht (3) bzw. auf dem Halbleitermaterial (1) verlaufende Metalleinzelschicht aus Titan besteht.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß zwischen der Gold- und der Titanschicht eine Zwischenschicht aus Molybdän, Wolfram, Palladium oder aus Platin angeordnet ist.
Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung aus einem mit einer Isolierschicht bedeckten Halbleiterkörper und auf der isolierschicht verlaufenden, die Zonen im Halbleiterkörper kontaktierenden Leitbahnen, wobei die Leitbahnen an bestimmten Stellen durch galvanische Metallabscheidung so verstärkt sind, daß die dabei entstandenen erhöhten Kontaktteile für die drahtlose Kontaktierung der Halbleiteranordnung geeignet sind
Halbleiterbauelemente werden vielfach mit Hilfe der sogenannten »Flip-Chip-Technik« drahtlos mit Gehäuseanschlußteilen verbunden. Hierzu werden beispielsweise rahmenförmige Kotaktierungsstreifen verwendet, die eine Vielzahl vom Kontaktierungsrahmen ausgehende, in das Rahmeninnere ragende Kontaktierungszungem aufweisen. Die Elektroden des Halbleiterbauelements werden dann direkt mit den Enden dieser Zungen verbunden. Zur Erleichterung des Kontaktierungsverfahrens sind die Kontakte des Halbleiterbauelements an den Kontakstellen verstärkt. Diese erhöhten Kontakte können beispielsweise aus eingesetzten Kugeln oder galvanisch abgeschiedenen Erhebungen bestehen.
Wenn die erhöhten Kontaktbereiche, die vielfach aucii als Kontakt-Balls bezeichnet werden, galvanisch auf den zu den Halbleiterbauelementen führenden Leitbahnen abgeschieden werden, müssen alle Leitbahnen bei der Abscheidung an einen Pol einer Spannungsquelle angeschlossen werden. Alle Leitbahnen müssen somit bei der galvanischen Abscheidung untereinander verbunden sein. Dies wird bei einem bekannten Verfahren dadurch erreicht, daß auf die Halbleiteroberfläche eine Metallschicht aufgebracht wird, die alle Leitbahnen kurzschließt. Da diese Metallschicht später wieder abgelöst werden muß, werden bei dem bekannten Verfahren die Leitbahnen zunächst mit einer Oxydschicht abgedeckt, die in den für die galvanische Abscheidung vorgesehenen Bereichen mit öffnungen versehen wird. Nach dem Aufbringen der zweiten Metallschicht, die in den Öffnungen ist, wird dann auf diese zweite Metallschicht z. B. Gold galvanisch abgeschieden. Damit die Abscheidung nur an den dafür vorgesehenen Stellen erfolgt, werden alle übrigen Bereiche der Metallzwischenschicht mit Fotolack abgedeckt.
Das bekannte Verfahren ist sehr teuer und birgt eine erhebliche Zahl von Fehlerquellen. Die Zwischenschicht besteht in der Regel aus Titan und Gold, die jedoch auf den vielfach aus Aluminium bestehenden Leitbahnen nur sehr schlecht haftet. Allein durch die mangelnde Haftung der Metallschicht auf den Leitbahnen ergaben sich Ausfälle, die in der Größenordnung von 50% lagen.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein wird, zum Herstellen galvanisch abgeschiedener erhöhter Kontaktteile anzugeben, bei dem auf die Metallzwischenschicht verzichtet werden kan" Diese Aufgabe wird bei einem Verfahren der eingangs erwähnten Art erfindungsgemäß dadurch gelöst, daß zunächst auf die an den Anschlußstellen für die Zonen mit öffnungen versehene Isolierschicht eine die Isolierschicht und die öffnungen bedeckende Metallschicht aufgebracht wird, daß diese Metallschicht an den für die Leitbahnen vorgesehenen Stellen mit einer ersten Maskierungsschicht bedeckt wird, die außerdem die für die erhöhten Kontaktteile vorgesehenen Stellen der Metallschicht unbedeckt läßt, daß danach die gesamte Halbleiteroberfläche mit Ausnahme der für die erhöhten Kontaktteile vorgesehenen Stellen mit einer zwei-
DE2315710A 1973-03-29 1973-03-29 Verfahren zum Herstellen einer Halbleiteranordnung Expired DE2315710C3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2315710A DE2315710C3 (de) 1973-03-29 1973-03-29 Verfahren zum Herstellen einer Halbleiteranordnung
US05/453,881 US3935635A (en) 1973-03-29 1974-03-22 Method of producing a semiconductor arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2315710A DE2315710C3 (de) 1973-03-29 1973-03-29 Verfahren zum Herstellen einer Halbleiteranordnung

Publications (3)

Publication Number Publication Date
DE2315710A1 DE2315710A1 (de) 1974-10-03
DE2315710B2 DE2315710B2 (de) 1975-04-10
DE2315710C3 true DE2315710C3 (de) 1975-11-13

Family

ID=5876358

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2315710A Expired DE2315710C3 (de) 1973-03-29 1973-03-29 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (2)

Country Link
US (1) US3935635A (de)
DE (1) DE2315710C3 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2340619A1 (fr) * 1976-02-04 1977-09-02 Radiotechnique Compelec Perfectionnement au procede de fabrication de dispositifs semiconducteurs et dispositifs ainsi obtenus
US4107835A (en) * 1977-02-11 1978-08-22 Bell Telephone Laboratories, Incorporated Fabrication of semiconductive devices
US4109372A (en) * 1977-05-02 1978-08-29 International Business Machines Corporation Method for making an insulated gate field effect transistor utilizing a silicon gate and silicide interconnection vias
FR2394894A1 (fr) * 1977-06-17 1979-01-12 Thomson Csf Dispositif de prise de contact sur un element semiconducteur
US4394678A (en) * 1979-09-19 1983-07-19 Motorola, Inc. Elevated edge-protected bonding pedestals for semiconductor devices
JPS5679450A (en) * 1979-11-30 1981-06-30 Mitsubishi Electric Corp Electrode and wiring of semiconductor device
JPS5775438A (en) * 1980-10-29 1982-05-12 Toshiba Corp Semiconductor element
FR2525389A1 (fr) * 1982-04-14 1983-10-21 Commissariat Energie Atomique Procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
US4600658A (en) * 1983-11-07 1986-07-15 Motorola, Inc. Metallization means and method for high temperature applications
US4495222A (en) * 1983-11-07 1985-01-22 Motorola, Inc. Metallization means and method for high temperature applications
JPS60247940A (ja) * 1984-05-23 1985-12-07 Hitachi Ltd 半導体装置およびその製造方法
US4963512A (en) * 1986-03-25 1990-10-16 Hitachi, Ltd. Method for forming conductor layers and method for fabricating multilayer substrates
JPS6381948A (ja) * 1986-09-26 1988-04-12 Toshiba Corp 多層配線半導体装置
JPS6461934A (en) * 1987-09-02 1989-03-08 Nippon Denso Co Semiconductor device and manufacture thereof
US7150780B2 (en) * 2004-01-08 2006-12-19 Kronos Advanced Technology, Inc. Electrostatic air cleaning device
DE102004009296B4 (de) * 2004-02-26 2011-01-27 Siemens Ag Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3556951A (en) * 1967-08-04 1971-01-19 Sylvania Electric Prod Method of forming leads on semiconductor devices
US3495324A (en) * 1967-11-13 1970-02-17 Sperry Rand Corp Ohmic contact for planar devices

Also Published As

Publication number Publication date
US3935635A (en) 1976-02-03
DE2315710B2 (de) 1975-04-10
DE2315710A1 (de) 1974-10-03

Similar Documents

Publication Publication Date Title
DE2315710C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3339957C2 (de)
DE3604917C2 (de)
DE1965546C3 (de) Halbleiterbauelement
DE19641777C2 (de) Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung
DE3817600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
DE2326314C2 (de) Verfahren zur Herstellung von Reliefstrukturen
DE1614928A1 (de) Verfahren zur Kontaktierung von Halbleiter-Bauelementen
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2509912B2 (de) Elektronische Dünnfilmschaltung
DE2351943A1 (de) Verfahren zur herstellung integrierter schaltungen
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
EP0152557B1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
DE2658532C2 (de) Zwischenträger zur Halterung und Kontaktierung eines Halbleiterkörpers und Verfahren zu dessen Herstellung
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
WO2001063652A1 (de) Halbleiterbauelement und herstellungsverfahren
DE102004005361B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
DE2613759C3 (de) Verfahren zum Herstellen eines mehrschichtigen MetaUanschluBkontaktes für ein Halbleiterbauelement
DE102008016613A1 (de) Verfahren zur Herstellung eines elektrischen Bauelements mit mindestens einer dielektrischen Schicht und ein elektrisches Bauelement mit mindestens einer dielektrischen Schicht
DE102004005022B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen
DE1614786C3 (de) Halbleiteranordnung mit mehrschichtigen Leiterbahnen und Verfahren zum Herstellen dieser Halbleiteranordnung
DE1614310C3 (de) Verfahren zum Anbringen eines elektrischen Anschlusses auf einer Fläche eines elektronischen Bauelementes
DE2163434C3 (de) Verfahren zur Herstellung und Prüfung von Dünnfilmschaltungen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee