DE1614786C3 - Halbleiteranordnung mit mehrschichtigen Leiterbahnen und Verfahren zum Herstellen dieser Halbleiteranordnung - Google Patents
Halbleiteranordnung mit mehrschichtigen Leiterbahnen und Verfahren zum Herstellen dieser HalbleiteranordnungInfo
- Publication number
- DE1614786C3 DE1614786C3 DE19671614786 DE1614786A DE1614786C3 DE 1614786 C3 DE1614786 C3 DE 1614786C3 DE 19671614786 DE19671614786 DE 19671614786 DE 1614786 A DE1614786 A DE 1614786A DE 1614786 C3 DE1614786 C3 DE 1614786C3
- Authority
- DE
- Germany
- Prior art keywords
- layer
- gold
- titanium
- areas
- chromium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Die Erfindung betrifft eine Halbleiteranordnung, insbesondere einen Transistor, eine Diode oder eine integrierte
Schaltung mit mehrschichtigen Leitbahnen zur Kontaktierung des Halbleitersystems bzw. zur Verbindung
einzelner Schaltelemente.
Ein planares Halbleiterbauelement mit verschiedenen Zonen unterschiedlichen Leitfähigkeiisiyps ist im
allgemeinen an der Oberfläche mit einer Isolierschicht, vorzugsweise mit einer Oxydschicht bedeckt, in diese
Oxydschicht werden Kontaktierungsfenster für die einzelner, Zonen des Halbleiterbauelements eingebracht.
Oa in d:,·
kontakte im allgemeinen so klein sind, daß mit den heute zur Verfügung stehenden Methoden an diesen kleinen
Metallflächen keine elektrischen Zuleitungsdrähte mehr befestigt werden können, erhält das Leitbahnsystern
bei Halbleiterbauelementen immer größere Bedeutung. Dabei werden die Kontakte auf dem Halbleitermaterial
über Leitbahnen mit auf der Isolierschicht befindlichen großflächigen Kontakten elektrisch
leitend-verbunden. Weiterhin benötigt man Leitbahnen
besonders bei integrierten Schaltungen zur Verknüpfung der einzelnen Bauelemente der Schaltung
und zum Anschluß der Schaltungselemente an gleichfalls großflächigen Anschlußkoniakten. Vom Leitbahnmaterial
wird daher gefordert, daß es auf der Isolicrschicht gut haftet und mit dem Halbleitermaterial einen
guten ohmschen Kontakt bildet. Eine weitere Voraussetzung ist natürlich die guie Leitfähigkeit des verwendeten
Metalls. Die Leiibahnen werden in der Regel auf die Oberfläche des Halbleiterkörpers aufgedampft, aufgedruckt,
chemisch oder galvanisch abgeschieden. Dabei wird zur Strukturierung der aufgebrachten Metallschicht
meist die bekannte Maskierungstechnik mit Photolack verwendet. Vielfach wird Aluminium als
Leiibahnmalerial verwendet, das auf der Oxydschicht eines Siliziumhalbleiterkörpers gut haftet und mit dem
Halbleiterkörper selbst einen guten ohmschen Kontakt bildet. Bei der Verwendung von Aluminium-Leitbahnen
wirkt sich jedoch nachteilig aus, daß durch das Aluminium Oxydschichten auf der Oberfläche des Halbleiterkörpers
mit positiven Ionen behaftet werden, die für die Bildung von Inversionsschichten im Halbleitermaterial
unter der Oxydschicht verantwortlich sind. Durch derartige Inversionsschichicn wird die Funktionsweise
von Halbleiterbauelementen stark beeinträchtigt bzw. deren Verwendung völlig unmöglich gemacht.
Um diesem Nachteil der Aluminiumleitbahnen zu begegnen,
wurde bereits früher vorgeschlagen, mehrschichtige Leitbahnen zu verwenden, wobei die erste,
unterste Schicht aus Chrom und die zweite, oberste Schicht aus Gold besteht. Chrom haftet auf Isolierschichten,
besonders auf Siliziumdioxyd, sehr gut. Die zuletzt aufgebrachte Goldschicht, die beispielsweise
aufgedampft und anschließend galvanisch verstärkt werden kann, haftet ihrerseits wiederum sehr gut auf
der Chromschicht und läßt sich leicht mit elektrischen Zulcitungsdrähten verbinden. Außerdem verursacht, als
weiterer Vorteil des früher vorgeschlagenen Verfahrens, Chrom keine Inversionsschichten oder andere
störende Zustände im Halbleitermaterial unter der beschichteten Isolierschicht. Chrom hat jedoch den Nachteil,
daß es sich nur sehr schwer ätzen läßt.
Der Erfindung liegt die Aufgabe zugrunde, eine mehrschichtige Leitbahn unter Verwendung von
Chrom anzugeben, die sich relativ leicht ätzen läßt. Zur Lösung dieser Aufgabe wird bei einer Halbleiteranordnung
nach der Erfindung vorgeschlagen, daß zwischen einer ersten, unteren Leitbahnschicht aus Chrom und
einer dritten, obersten Leitbahnschicht eine Schicht aus einem Metall angeordnet ist, das mit den angrenzenden
Leitbahnschichten einen guten ohmschen Kontakt bildet und in einer sauerstofffreien Säure lösbar ist.
Der Erfindung liegt die Erkenntnis zugrunde, daß aufgedampfte Chromschichten beim Vorhandensein
von Sauerstoff an der Oberfläche so stark passiviert
werden, daß sie sich gegen Säuren edler als Platin oder Gold verhalten. Dadurch wird eine Ätzung unter Verwendung
einer Photolackmaske unmöglich. Dm zu verhindern, daß Sauerstoff mii der Chromschicht in Beruh-
rung kommt, wird die Chromschicht und anschließend die Goldschicht im Vakuum ohne Zwischenbelüftung
zwischen den beiden Aufdampfprozessen auf die Halbleiteroberfläche aufgebracht. Da jedoch die Goldätzung
bei der Leitbahnherstellung in oxydierenden Sauren oder elektrolytisch erfolgt, finden bei diesen Prozessen
durch den dabei anwesenden oder entstehenden Sauerstoff eine Passivierung der Chromschicht statt,
die wiederum eine Ätzung dieser Chromschicht nahezu unmöglich macht. Zur Lösung der Goldschichten wird
im allgemeinen Königswasser genommen. Der Erfindung liegt daher der Gedanke zugrunde, zwischen der
Chromschicht und der obersten Leitbahnschicht eine Schicht anzuordnen, die in einer sauerstofffreien Lösung
abgetragen werden kann, so daß bei diesem Ätz-Vorgang eine Passivierung der Chromschicht ausgeschlossen
ist. Ferner wird von dieser mittleren Leitbahn-Zwischenschicht gefordert, daß sie mit den angrenzenden
Leitbahnschichten einen guten ohmschen* Kontakt bildet. Diese Bedingungen als Leitbahnmaterial
erfüllt besonders Titan.
Nach der Erfindung wird daher in einer Vakuumanlage ohne Zwischenbelüftung auf die Oberfläche eines
Halbleiterkörpers nacheinander eine Schicht aus Chrom, eine Schicht aus Titan und eine Schicht aus
Gold aufgedampft. Dabei wird die Oberfläche des Halbleiterkörpers größtenteils mit einer Oxydschicht
bedeckt sein, die nur an den Kontaktierungsstellen für die im Halbleiterkörper befindlichen Zonen und Bauelemente
durchbrochen ist. Die erste Chromschicht schlägt sich also sowohl in den Kontaktierungsfenstern
auf den Halbleiterzonen als auch auf der Isolierschicht nieder. Bei Siliziumhalbleiterkörpern wird die Isolierschicht
aus Siliziumoxyd oder Siliziumdioxyd bestehen. Nach der Aufdampfung aller Schichten wird die oberste
Goldschicht mit einer Photolackmaske versehen, die die Bereiche der Goldschicht abdeckt, die von
einem Goldlösungsmittel nicht angegriffen werden sollen. Die nicht abgedeckten Bereiche der Goldschicht
werden dann in Königswasser abgelöst, so daß an diesen Stellen die Titanschicht an die Oberfläche tritt. Die
Photolackmaske kann nun beispielsweise in Trichloräthylen abgewischt werden. Danach werden die freigelegten
Bereiche der Titanschicht in Flußsäure abgelöst, während die vom Gold bedeckten Teile der Titanschicht
durch den Goldbelag maskierend abgedeckt bleiben. Sobald die Titanschicht abgetragen ist, wird die
Anordnung in etwa 5O0C heiße Schwefelsäure eingetaucht,
in der sich nun die freigelegten Bereiche der nicht passivierten Chromschicht auflösen. Die übrigbleibenden
Leitbahnen mit der Schichtenfolge Chrom-Titan-Gold können noch durch galvanische Goldabscheidung
verstärkt werden.
Ein weiteres Ausführungsbeispiel wird an Hand der F i g. 1 bis 3 beschrieben, in denen verschiedene Fertigungsphasen
der erfindungsgemäßen Leitbahn dargestellt sind.
In F i g. 1 ist im Schnitt ein Teil eines Festkörperbauelements 1 dargestellt, das beispielsweise zwei zu
kontaktierende Zonen 2 und 3 aufweist. Die Kontakte für diese Zonen sollen sich in Form von Leitbahnen auf
die Isolierschicht 4 erstrecken, die mit Ausnahme der Kontaktierungsfenster5 und 6 die Halbleiteroberfläche
bedeckt. Auf die Halbleiteroberfläche wird nacheinander in einer Vakuumaufdampfanlage eine Schicht 7 aus
Chrom, eine Schicht 8 aus Titan und eine Schicht 9 aus Gold aufgedampft. Diese Schichten sind jeweils etwa
0,1 μσι dick. Danach wird die Goldschicht an den Stellen
mit einem maskierenden Photolack 10 bedeckt, die zur Herstellung der Leitbahnen abgetragen werden
sollen. Die nicht maskierten Bereiche der Goldschicht 11 werden dann galvanisch bis zu einer gewünschten
Dicke verstärkt. Die Schichtdicke der galvanisch aufgebrachten Goldschicht kann beispielsweise 10 bis 20 μτη
betragen. Anschließend wird die auf der Goldschicht befindliche Photolackmaske 10 in Trichloräthylen abgewischt.
Die nach F i g. 1 vorliegende Halbleiteranordnung wird dann in Königswasser eingebracht, wodurch,
nach F i g. 2, die Bereiche 12 der Goldschicht aufgelöst werden, die bei der galvanischen Goldabscheidung
mit Photolack bedeckt waren.
Selbstverständlich wird dabei auch vom galvanisch erzeugten Goldberg 11 Gold abgelöst, doch fällt diese
Abtragung bei der großen Dicke dieser Berge nicht ins Gewicht.
In einem zweiten Ätzprozeß werden die freigelegten Bereiche 12 der Titanschicht 8 in Flußsäure aufgelöst.
Bei diesem Vorgang wirkt die an den übrigen Stellen vorhandene Goldschicht als ätzbeständige Maske. Wie
in F i g. 3 dargestellt ist, wird unmittelbar nach der Ablösung der Titanschicht auch die Chromschicht 7 in heißer
Schwefelsäure entfernt. Auf diese Weise entstehen zwei voneinander getrennte Leitbahnen 13 und 14 mit
einer Schichtenfolge Chrom-Titan-Gold-Gold, die sich auf die Isolierschicht 4 erstrecken, auf dieser gut haften,
leicht mit Anschlußdrähten verbindbar sind und die im Halbleiterbauelement keine Inversionsschichten hervorrufen.
Außerdem können die Leitbahnen mit der erfindungsgemäßen Schichtenfolge rasch und ohne
Schwierigkeiten ausgeätzt werden.
Hierzu 1 Blatt Zeichnungen
Claims (6)
1. Halbleiteranordnung mil mehrschichtigen Leitbahnen
zur Kontaktierung des Halbleitersyslems bzw. zur Verbindung einzelner Schaltelemente, d a durch
gekennzeichnet, daß zwischen einer
ersten, unteren Leitbahnschicht aus Chrom und einer dritten, obersten Leitbahnschicht eine Schicht
aus einem Metall angeordnet ist, das mit den angrenzenden Leitbahnschichten einen guten ohmschen
Kontakt bildet und in einer sauerstofffreien Säure lösbar ist.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die dritte, oberste Leitbahnschicht
aus Gold besteht.
3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite, mittlere
Leitbahnschicht aus Titan besteht. ..
4. Verfahren zum Herstellen einer Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß auf die Oberflache eines HaIbleiterkörpers
in einer Aufdampfanlage nacheinander eine Schicht aus Chrom, eine Schicht aus Titan
und eine Schicht aus Gold aufgedampft wird, daß aus der Goldschicht unter Verwendung einer Photolackmaske
eine Leitbahnstruktur herausgeätzt und anschließend die dadurch freigelegten Bereiche
der Titanschicht abgetragen werden, wobei die verbliebenen Bereiche der Goldschicht als Maske dienen,
und daß schließlich die durch die vorangegangenen Abtragungen freigelegten Bereiche der
Chromschicht entfernt werden.
5. Verfahren zum Herstellen einer Halbleiteranordnung nach einem der Ansprüche I bis 3. dadurch
gekennzeichnet, daß auf die Oberfläche eines Halbleiterkörper
in einer Aufdampfanlage nacheinander eine Schicht aus Chrom, eine Schicht aus Titan
und eine Schicht aus Gold aufgedampft wird, daß die für die Abtragung vorgesehenen Bereiche der
Goldschicht mit einer Photolackschicht abgedeckt und die übrigen Bereiche galvanisch verstärkt werden,
daß nach dem Entfernen der Photolackmaske die Goldsehichi so weit abgetragen wird, bis die für
die Abtragung vorgesehenen Bereiche der Titanschicht freigelegt sind, und daß anschließend diese
Bereiche der Titanschicht und schließlich die freigelegten Bereiche der Chromschicht entfernt werden.
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Goldschicht in Königswasser,
die Titanschicht in Flußsäure und die Chromschicht in Schwefelsäure angetragen wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DET0033458 | 1967-03-16 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1614786A1 DE1614786A1 (de) | 1970-12-23 |
DE1614786B2 DE1614786B2 (de) | 1975-03-20 |
DE1614786C3 true DE1614786C3 (de) | 1975-10-30 |
Family
ID=7557786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19671614786 Expired DE1614786C3 (de) | 1967-03-16 | 1967-03-16 | Halbleiteranordnung mit mehrschichtigen Leiterbahnen und Verfahren zum Herstellen dieser Halbleiteranordnung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1614786C3 (de) |
-
1967
- 1967-03-16 DE DE19671614786 patent/DE1614786C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE1614786B2 (de) | 1975-03-20 |
DE1614786A1 (de) | 1970-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2362241A1 (de) | Elektrische vorrichtung mit duennschichtwiderstaenden und verfahren zu ihrer herstellung | |
DE2401333A1 (de) | Verfahren zur herstellung von isolierfilmen auf verbindungsschichten | |
DE2901697C3 (de) | Verfahren zur Ausbildung von Leitungsverbindungen auf einem Substrat | |
EP0016251B1 (de) | Elektronische Dünnschichtschaltung und deren Herstellungsverfahren | |
DE2315710C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2509912C3 (de) | Elektronische Dünnfilmschaltung | |
DE1764758A1 (de) | Verfahren zum Bilden von Anschlussleitungen an einen Koerper aus Halbleitermaterial | |
DE2658532C2 (de) | Zwischenträger zur Halterung und Kontaktierung eines Halbleiterkörpers und Verfahren zu dessen Herstellung | |
DE3605425A1 (de) | Duennschichtschaltung und ein verfahren zu ihrer herstellung | |
DE1614786C3 (de) | Halbleiteranordnung mit mehrschichtigen Leiterbahnen und Verfahren zum Herstellen dieser Halbleiteranordnung | |
DE2539193B2 (de) | Verfahren zur herstellung eines planaren leiterbahnsystems fuer integrierte halbleiterschaltungen | |
DE2720109A1 (de) | Verfahren zum herstellen eines metallisierungsmusters mittels elektroplattierens | |
DE2315845A1 (de) | Verfahren zur herstellung von aus schichten bestehenden elektrischen schaltungen | |
DE1614310C3 (de) | Verfahren zum Anbringen eines elektrischen Anschlusses auf einer Fläche eines elektronischen Bauelementes | |
DE2234408A1 (de) | Verfahren zur herstellung einer elektrischen leiteranordnung | |
DE2057204C3 (de) | Verfahren zur Herstellung von Metall-Halbleiterkontakten | |
DE2202077A1 (de) | Verfahren zur Herstellung von Mehrlagenleiterplatten | |
DE1947026B2 (de) | Verfahren zum Herstellen von Metallkontakten an Halbleiterbauelementen | |
DE2302194C3 (de) | Herstellung von Dünnfllm-Schaltungen mittels Fotoätzverfahren | |
DE2155029C3 (de) | Elektronische Dünnfilmschaltung | |
DE1590704A1 (de) | Verfahren zur Herstellung miniaturisierter Schaltungen | |
DE2834318C3 (de) | Verfahren zur Herstellung von Schichtschaltungen in Folientechnik | |
DE2331586C3 (de) | Aluminium-Tantal-Schichten für Dünnschichtschaltungen sowie diskrete Widerstände und Kondensatoren | |
DE1790025C (de) | Verfahren zur Herstellung galvanisch verstärkter metallischer Mikrostrukturen | |
DE1264206B (de) | Verfahren zur Herstellung von elektrischen Leitbahnen bei Halbleiteranordnungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |