DE2315710A1 - Verfahren zum herstellen einer halbleiteranordnung - Google Patents

Verfahren zum herstellen einer halbleiteranordnung

Info

Publication number
DE2315710A1
DE2315710A1 DE2315710A DE2315710A DE2315710A1 DE 2315710 A1 DE2315710 A1 DE 2315710A1 DE 2315710 A DE2315710 A DE 2315710A DE 2315710 A DE2315710 A DE 2315710A DE 2315710 A1 DE2315710 A1 DE 2315710A1
Authority
DE
Germany
Prior art keywords
layer
masking
metal layer
semiconductor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2315710A
Other languages
English (en)
Other versions
DE2315710C3 (de
DE2315710B2 (de
Inventor
Leonhard Botzenhardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE2315710A priority Critical patent/DE2315710C3/de
Priority to US05/453,881 priority patent/US3935635A/en
Publication of DE2315710A1 publication Critical patent/DE2315710A1/de
Publication of DE2315710B2 publication Critical patent/DE2315710B2/de
Application granted granted Critical
Publication of DE2315710C3 publication Critical patent/DE2315710C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

Licentia Pat ent-Verwaltungs-GmbH 2 3 1yß 7 1 6 Frankfurt/Main, Theodor-Stern-Kai 1 / '
Heilbronn, den 22. März 1973 PT-Ma/sr - HN 72/61
"Verfahren zum Herstellen einer Halbleiteranordnung"
Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung aus einem mit einer Isolierschicht bedeckten Halbleiterkörper und auf der Isolierschicht verlaufenden, die Zonen im Halbleiterkörper kontaktierenden Leitbahnen, wobei die Leitbahnen an bestimmten Stellen durch galvanische Metallabseheidung so verstärkt sind, daß die dabei entstandenen erhöhten Kontaktteile für die drahtlose Kontaktierung der Halbleiteranordnung geeignet sind.
Halbleiterbauelemente werden vielfach mit Hilfe der sogenannten "Flip-Chip-Technik" drahtlos mit Gehäuseanschlußteilen verbunden. Hierzu werden beispielsweise rahmenförmige Kontaktierungsstreifen verwendet, die eine Vielzahl vom
409840/0638
Kontaktierungsrahmen ausgehende, in das Rahmeninnere ragende Eontaktierungszungen aufweisen. Die Elektroden des Ilalbleiterbaueleinentes werden dann direkt mit den Enden dieser Zungen verbunden. Zur Erleichterung des Kontaktierungsverfahrens sind die Kontakte des Ilalbleiterbauelementes an den. Kontaktstellen verstärkt. Diese erhöhten Kontakte können beispielsweise aus eingesetzten Kugeln oder galvanisch abgeschiedenen Erhebungen bestehen.
Wenn die erhöhten Kontaktbereiche, die vielfach auch als Kontakt-Balls bezeichnet werden, galvanisch auf den zu den Halbleiterbauelementen führenden Leitbahnen abgeschieden werden, müssen alle Leitbahnen bei der Abscheidung an einen Pol einer Spannungsquelle angeschlossen werden. Alle Leitbahnen müssen somit bei der galvanischen Abscheidung untereinander verbunden sein. Dies wird bei einem bekannten Verfahren dadurch erreicht, daß auf die Halbleiteroberfläche eine Metallschicht aufgebracht wird, die alle Leitbahnen kurzschließt. Da diese Metallschicht später wieder abgelöst werden muß, werden bei dem bekannten Verfahren die Leitbahnen zunächst mit einer Oxydschicht abgedeckt, die in den für die galvanische Abscheidung vorgesehenen Bereichen mit
409840/0638
Öffnungen versehen wird. Nach dem Aufbringen der zweiten Metallschicht, die in den Öffnungen der Oxydschicht mit den darunterliegenden Leitbahnen verbunden ist, wird dann auf diese zweite Metallschicht z. B. Gold galvanisch abgeschieden. Damit die Abscheidung nur an den dafür vorgesehenen Stellen erfolgt, werden alle übrigen Bereiche der Metallzwischenschicht mit Fotolack abgedeckt.
Das bekannte Verfahren ist sehr teuer und birgt eine erhebliche Zahl von Fehlerquellen. Die Zwischenschicht besteht in der Regel aus Titan und Gold, die jedoch auf den vielfach aus Aluminium bestehenden Leitbahnen nur sehr schlecht haftet. Allein durch die mangelnde Haftung der Metallschicht auf den Leitbahnen ergaben sich Ausfälle, die in der Größenordnung von 50 % lagen.
Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde, ein Verfahren zum Herstellen galvanisch abgeschiedener erhöhter Kontaktteile anzugeben, bei dem auf die Metallzwischenschicht verzichtet werden kann. Diese Aufgabe wird bei einem Verfahren der eingangs beschriebenen Art erfindungsgemäß dadurch gelöst, daß zunächst auf die an den Anschlußstellen an die Zonen mit Öffnungen versehene Isolierschicht eine die Isolierschicht und die Öffnungen
409840/0638
bedeckende Metallschicht aufgebracht wird, daß die Metallschicht an den für die Leitbahiien vorgesehenen Stellen mit einer ersten Maskierungsschicht bedeckt wird, die außerdem die für die erhöhten Kontaktteile vorgesehenen Stellen der Metallschicht unbedeckt läßt, daß danach die gesamte Halbleiteroberfläche mit Ausnahme der für die erhöhten Kontaktteile vorgesehenen Stellen mit einer zweiten Maskierungsschicht bedeckt wird, daß die erhöhten Kontaktteile an den von beiden Maskierungsschichten unbedeckten Stellen galvanisch auf die Metallschicht abgeschieden werden, daß die zweite Maskierungsschicht wieder entfernt wird, und daß schließlich die Metallschicht an den von der ersten Maskierungsschicht unbedeckten Stellen entfernt wird.
Durch dieses erfindungsgemäße Verfahren konnten die Ausfälle erheblich reduziert und durch die Einsparung der Metallzwischenschicht die Herstellung von Halbleiterbauelementen und integrierten Halbleiterschaltungen verbilligt werden.
In einer vorteilhaften Weiterbildung des erfindungsgemäßen Verfahrens wird nach der Herstellung der Leitbahnen auch die erste Maskierungsschichi; wieder entfernt. Die Leitbahnen werden beispielsweise durch Ätzen hergestellte Nach dem
4 0984 0/083
w 5 -
Entfernen der Maskierungsschicht wird vorzugsweise die gesamte Oberfläche mit einer Isolierschicht, beispielsweise mit pyrolythisch abgeschiedenem Oixyd, bedeckt. In diese Isolierschicht werden nui- auf den erhöhten Kontaktteilen Anschlußöffnungen eingebracht.
Um eine gleichzeitige Ablösung beider Maskierungsschichten zu verhindern, müssen diese aus einem Material bestehen, die nur mit unterschiedlichen Mitteln abgelöst werden können. Wenn die Maskierungsschichten aus Photolack bestehen, wird vorzugsweise für die eine Schicht ein Negativ-Lack und für die andere Schicht ein Possitiv-Fotolack verwendet. Der Possitiv-Lack kann beispielsweise mit Aceton abgelöst werden, während die Negativ-Lacke durch Kaltveraschen mit Hilfe der Ionentechnik oder handelsüblichen Ablösemitteln entfernt werden können.
Die Erfindung und ihre weitere vorteilhafte Ausgestaltung soll im weiteren noch mhand eines Ausführungsbeispieles näher erläutert werden.
In den Figuren ist nur jeweils ein Teil einer Halbleiteranordnung im Schnitt dargestellt, da sich hiermit alle wesentlichen
409840/0638
Verfahrensschritte aufzeigen lassen. Es soll darauf hingewiesen werden, daß das erfindungsgeraäße Verfahren zur Her- .. stellung von Halbleiteranordnungen aller Art, insbesondere von integrierten Halbleiterschaltungen und Einzelbauelementen verwendet werden kann. Es "läßt sich immer dann einsetzen, wenn die herzustellende Halbleiteranordnung später drahtlos mit Kontaktierungseleraenten verbunden werden soll.
In der Figur 1 ist ein Halbleiterkörper 1, beispielsweise aus Silizium, dargestellt, der eine Zone 2 enthalt. Der Halbleiterkörper und die Zone 2 können sich im Leitfähigkeitstyp oder in der Störstellenkonzentration unterscheiden. · Die Halbleiteroberfläche ist mit einer Isolierschicht 3 bedeckt, die im Bereich der Zone 2 mit einem Kontaktierungsfenster versehen ist. Die Isolierschicht besteht beispielsweise aus Siliziumdioxyd. Danach wird die Halbleiterober-*·, fläche mit einer Metallschicht 4 bedeckt, die sich über die Isolierschicht und die Offnungen in dieser Isolierschicht erstreckt. Diese Metallschicht soll später so strulctuiert werden, daß von den Halbleiterzonen ausgehende Leitbahnen sich über die Isolierschicht zu anderen Halbleiterzonen oder zu Kontaktstellen erstrecken. Die Metallschicht k gemäß Figur h. kann aus mehreren übereinander angeordneten Einzelschichten bestehen, die nacheinander im Vakkum ohne Zwischen-
4098 4 0/06 38
belüftung auf" die Oberfläche der Halbleiteranordnung aufgedampft oder aufgesputtert werden. Die unterste Schicht lka bestellt beispielsweise aus Titan, auf die eine Schicht kh aus Molybdän, Wolfram, Palladium oder Platin aufgebracht wird. Die oberste Schicht 4c besteht beispielsweise aus Gold, da auch das galvanisch abzuscheidende Metall in der Regel aus Gold besteht. Die Dicke der Metallschicht 4 beträgt beispielsweise 0,6 bis 1 /um.
Nach der Figur 3 wird auf die Metallschicht k eine erste Maskierungsschicht 5 aufgebracht, die beispielsweise aus KTFR-Lack besteht..Dieser Fotolack ist ein Negativ-Lack, bei dem nach der Belichtung und dem Entwickeln die belichteten Teile auf der Oberfläche zurückbleiben. Dieser Fotolack wird so belichtet und entwickelt, daß nur die für die Leitbahnen vorgesehenen Teile der Metallschicht k bedeckt bleiben. Von der Abdeckung sind jedoch zusätzlich diejenigen Teile der Metallschicht 4 ausgenommen, auf die die erhöhten Kontaktteile galvanisch abgeschieden werden sollen. Diese Ausnehmung ist in der Figur 3 mit der Ziffer 6 bezeichnet.
Danach wird die gesamte Oberfläche der Halbleiteranordnung
40984 0/0638
gemäß 11XgUr 4 mit einer zweiten Maskierungsschicht 7 abgedeckt. Diese Maskierungsschicht weist nur in dem für die erhöhten Kontaktteile vorgesehenen Bereich 6 Öffnungen auf, während alle übrigen Teile der Oberfläche abgedeckt bleiben. Die Maskierungsschicht 7 besteht beispielsweise aus AZ-Fotolack. Dieser Fotolack ist ein sogenannter Positiv-Fotolack.
Die unstruktuierte Metallschicht ^t wird nun an die ent- · sprechende Elektrode in einem galvanischen Bad . angeschlossen, In diesem galvanischen Bad wird auf die Metallschicht li in den Bereichen 6 ein relativ dicker Kontakt 8 gemäß Figur abgeschiedenen. Dieser erhöhte Kontaktteil hat beispielsweise eine Höhe von 25 /um und eine Seitenlänge von ca. 100 /um. Eine integrierte Schaltung weist beispielsweise eine Vielzahl derartiger Kontaktteile auf, die alle gleichzeitig galvanisch abgeschieden werden.
Nun wird gemäß Figur 6 die Maskierungsschicht 7 entfernt'. Dies geschieht bei einem Positiv-Lack beispielsweise mit Aceton oder mit einem anderen handelüblichen Lacklösemittel. Somit tritt die Maskierungsschicht 5 wieder an die Oberfläche, die die für die Leitbahnen vorgesehenen Teile
409840/0638-
der Metallschicht 4 bedeckt. Mit Hilfe eines -.'!Ätzmittels werden nun die unbedeckten Teile der Metallschicht 4 entfernt . Hierzu wird ein geeignetes Ätzmittel oder das lonenätzverfahren verwendet. Bei diesem Atzprozess wird natürlich auch etwas der erhöhte Kontaktteil 8 angegriffen. Doch ist dieser Abtrag bei der Dicke der Kontaktteile vernachlässigbar klein. In der Figur 7 ist dargestellt, wie nach dem Atzprozess nur noch die Leitbalmen 9 zurückbleiben, die beispielsweise eine Halbleiterzorie 2 mit einem Anschlußkontakt ß elektrisch leitend verbinden.
Nun kann auch die Me.skierungsschicht 5 wieder entfernt werden. Wenn es sich um KTFll-Negativ-Lack handelt, wird dieser a::i besten durch Kaltveraschen oder* ein handelsübliches Ablöseraittel abgetragen. Es bleibt dann eine Halbleiteranordnung gemäß der Figur 8 zurück.
Es hat sich als vorteilhaft erwiesen, die Halbleiteranordnung noch zusätzlich durch eine Oxydschicht abzudecken, die äußere Einflüsse und Verunreinigungen von der Halbleiteroberfläche fernhält.
So wird beispielsweise gemäß Figur 9 auf die gesamte Oberfläche eine Siliziumdioxydschicht 10 pyrolythisch abgeschieden.
409840/0638
In diese Oxydscliicht 10 müssen dann noch mit Hilfe eines geeigneten Maskierungs-, Belichtungs- und Atzprozess Öffnungen 11 über den erhöhten Kontaktteilen eingebracht werden. Da die erhöhten Kontciktteile in der Regel mit den verzinnten Oberflächen weiterer Kontaktierungsteile in Yer· bindung gebracht werden, verhindert die dünne Oxydschicht am Hand des erhöhten Kontaktteils eine gute Kontaktierung nicht, da die Höhendifferenz zwischen der Oberfläche des Kontaktes un der Oxydberandung rasch durch das Zinn oder ein anderes Lötnietall aufgefüllt wird.
409840/0838

Claims (7)

  1. P a t e η t r. Ii s ρ r ü c h e
    l))Verfahren zum Herstellen, oilier Halbleiteranordnung aus einem rait einer Isolierschicht bedeckten Halbleiterkörper und auf der Isolierschicht verlaufenden, die "onen im Halbleiterkörper konto.ktierenden Loitbahnen, wobei die Leitbahnen an bestimmten Stellen durch galvanische Metallabscheidung so verstärkt sind, daß die_ dabei entstandenen erhöhten Kontaktteile für die drahtlose Kontaktierung der Halbleiteranordnung geeignet sind, dadurch gekennzeichnet, daß zunächst auf die an den Anschluußstellcn an die Zonen init Öffnungen versehene Isolierschicht eins t%ii Isolierschicht und die Öffnungen bedeckende Metallschicht aufgebracht wird, daß diese Metallschicht an den für die Leitbahnen vorgesehenen Stellen mit einer ersten Maskierungsschicht bedeckt wird, die außerdem die für die erhöhten Kontaktteile vorgesehenen Stellen der Metallschicht unbedeckt läßt,
    daß dtinach die gesamte Ha3.bleit eroberfläche mit Ausnahme der für die erhöhten Kontaktteile vorgesehenen Stellen mit einer zweiteia Maskierungsschieht bedeckt wird, daß die erhöhten Kontaktteile an den von beiden Maskierungs-
    409840/0638
    - -12 -
    schichten unbedeckten Stellen galvanisch auf die Metallschicht abgeschieden werden,
    daß die zweite Maskierungsschicht wieder· entfernt wird, und daß schließlich die Metallschicht an den von der ersten Maskierungsschicht unbedeckten Stellen entfernt wird.
  2. 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach der Herstellung der Leitbahnen durch teilweises Entfernen der Metallschicht auch die erste ^askierungsschicht wieder entfernt und die gesamte Oberfläche mit einer Isolierschicht bedeckt wird5 und daß in diese Isolierschicht über den erhöhten Kontaktteilen Anschluß-Öffnungen eingebracht werden.
  3. 3) Verfahren nach Anspruch 1 oder 2S dadurch gekennzeichnet, daß die beiden Maskierungsschichten aus nur mit unterschiedlichen Mitteln auf- bzwo Ablösbaren Fotolackschichten bestehen.
  4. 4) Verfahren nach Anspruch 3» dadurch gekennzeichnet, daß
    die eine Maskierungsschicht aus Negativ-Fotolack und die andere Maskierungsschicht aus Possitiv-Fotolack besteht.
  5. 5) Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Metallschicht aus mehreren übereinander angeordneten Einzelschichten besteht, wobei als oberste Einzelschicht Gold verwendet wird, und daß auf die Goldschicht die erhöhten Kontaktteile aus Gold galvanisch abgeschieden werden.
  6. 6) Verfahren nach Anspruch 5 t dadurch gekennzeichnet, daß die unterste, unmittelbar auf der Isolierschicht bzw. auf dem Halbleitermaterial verlaufende Metalleinzelschicht aus Titan besteht»
  7. 7) Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß zwischen der Gold- und der Titanschicht eine Zwischenschicht aus Molybdän, Wolfram, Palladium oder aus Platin angeordnet ist.
    409840/0638
DE2315710A 1973-03-29 1973-03-29 Verfahren zum Herstellen einer Halbleiteranordnung Expired DE2315710C3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2315710A DE2315710C3 (de) 1973-03-29 1973-03-29 Verfahren zum Herstellen einer Halbleiteranordnung
US05/453,881 US3935635A (en) 1973-03-29 1974-03-22 Method of producing a semiconductor arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2315710A DE2315710C3 (de) 1973-03-29 1973-03-29 Verfahren zum Herstellen einer Halbleiteranordnung

Publications (3)

Publication Number Publication Date
DE2315710A1 true DE2315710A1 (de) 1974-10-03
DE2315710B2 DE2315710B2 (de) 1975-04-10
DE2315710C3 DE2315710C3 (de) 1975-11-13

Family

ID=5876358

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2315710A Expired DE2315710C3 (de) 1973-03-29 1973-03-29 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (2)

Country Link
US (1) US3935635A (de)
DE (1) DE2315710C3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3042503A1 (de) * 1979-11-30 1981-06-19 Mitsubishi Denki K.K., Tokyo Halbleitervorrichtung

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2340619A1 (fr) * 1976-02-04 1977-09-02 Radiotechnique Compelec Perfectionnement au procede de fabrication de dispositifs semiconducteurs et dispositifs ainsi obtenus
US4107835A (en) * 1977-02-11 1978-08-22 Bell Telephone Laboratories, Incorporated Fabrication of semiconductive devices
US4109372A (en) * 1977-05-02 1978-08-29 International Business Machines Corporation Method for making an insulated gate field effect transistor utilizing a silicon gate and silicide interconnection vias
FR2394894A1 (fr) * 1977-06-17 1979-01-12 Thomson Csf Dispositif de prise de contact sur un element semiconducteur
US4394678A (en) * 1979-09-19 1983-07-19 Motorola, Inc. Elevated edge-protected bonding pedestals for semiconductor devices
JPS5775438A (en) * 1980-10-29 1982-05-12 Toshiba Corp Semiconductor element
FR2525389A1 (fr) * 1982-04-14 1983-10-21 Commissariat Energie Atomique Procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
US4495222A (en) * 1983-11-07 1985-01-22 Motorola, Inc. Metallization means and method for high temperature applications
US4600658A (en) * 1983-11-07 1986-07-15 Motorola, Inc. Metallization means and method for high temperature applications
JPS60247940A (ja) * 1984-05-23 1985-12-07 Hitachi Ltd 半導体装置およびその製造方法
US4963512A (en) * 1986-03-25 1990-10-16 Hitachi, Ltd. Method for forming conductor layers and method for fabricating multilayer substrates
JPS6381948A (ja) * 1986-09-26 1988-04-12 Toshiba Corp 多層配線半導体装置
JPS6461934A (en) * 1987-09-02 1989-03-08 Nippon Denso Co Semiconductor device and manufacture thereof
US7150780B2 (en) * 2004-01-08 2006-12-19 Kronos Advanced Technology, Inc. Electrostatic air cleaning device
DE102004009296B4 (de) * 2004-02-26 2011-01-27 Siemens Ag Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3556951A (en) * 1967-08-04 1971-01-19 Sylvania Electric Prod Method of forming leads on semiconductor devices
US3495324A (en) * 1967-11-13 1970-02-17 Sperry Rand Corp Ohmic contact for planar devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3042503A1 (de) * 1979-11-30 1981-06-19 Mitsubishi Denki K.K., Tokyo Halbleitervorrichtung

Also Published As

Publication number Publication date
DE2315710C3 (de) 1975-11-13
US3935635A (en) 1976-02-03
DE2315710B2 (de) 1975-04-10

Similar Documents

Publication Publication Date Title
DE3339957C2 (de)
DE2315710C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3340563C2 (de) Schichtkondensator und Verfahren zur Herstellung desselben
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE19641777C2 (de) Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung
DE2509912B2 (de) Elektronische Dünnfilmschaltung
EP0016251A1 (de) Elektronische Dünnschichtschaltung und deren Herstellungsverfahren
DE2351943A1 (de) Verfahren zur herstellung integrierter schaltungen
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE2252832C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
DE2658532C2 (de) Zwischenträger zur Halterung und Kontaktierung eines Halbleiterkörpers und Verfahren zu dessen Herstellung
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE2251829A1 (de) Verfahren zur herstellung metallisierter platten
DE2539193A1 (de) Verfahren zur herstellung eines planaren leiterbahnsystems fuer integrierte halbleiterschaltungen
DE1952499A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE3136198A1 (de) "elektronische duennschichtschaltung"
DE2613759C3 (de) Verfahren zum Herstellen eines mehrschichtigen MetaUanschluBkontaktes für ein Halbleiterbauelement
DE1614310C3 (de) Verfahren zum Anbringen eines elektrischen Anschlusses auf einer Fläche eines elektronischen Bauelementes
DE102004005022B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen
DE1614786C3 (de) Halbleiteranordnung mit mehrschichtigen Leiterbahnen und Verfahren zum Herstellen dieser Halbleiteranordnung
DE2513509A1 (de) Duennschicht-chipkondensator
DE2227961A1 (de) Verfahren zur herstellung eines elektrischen leiterzugmusters und nach diesem verfahren hergestellte anordnung
DE2163434C3 (de) Verfahren zur Herstellung und Prüfung von Dünnfilmschaltungen
DE1947026A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee