DE2315710B2 - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents
Verfahren zum Herstellen einer HalbleiteranordnungInfo
- Publication number
- DE2315710B2 DE2315710B2 DE2315710A DE2315710A DE2315710B2 DE 2315710 B2 DE2315710 B2 DE 2315710B2 DE 2315710 A DE2315710 A DE 2315710A DE 2315710 A DE2315710 A DE 2315710A DE 2315710 B2 DE2315710 B2 DE 2315710B2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- metal layer
- interconnects
- semiconductor
- contact parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000000034 method Methods 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 230000000873 masking effect Effects 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 238000001465 metallisation Methods 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 4
- 230000008021 deposition Effects 0.000 claims 4
- 210000002105 tongue Anatomy 0.000 claims 2
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 238000005530 etching Methods 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 206010044565 Tremor Diseases 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000009423 ventilation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
Description
ten Maskierungsschicht bedeckt wird, daß die erhöhten
Kontaktteile an den von beiden Maskierungsschichten unbedeckten Stellen galvanisch auf die Metallschicht
abgeschieden werden, daß die zweite Maskierungsschicht wieder entfernt wird und daß schließlich die
Metallschicht an den von der eisten Maskierungsschicht unbedeckten Stellen entfernt wird, so daß nur
<Se die Leitbahnen bildenden Teile der Metallschicht
bestehen bleiben.
Durch die DT-OS 1614 928 ist ein Verfahren zur
Herstellung elektrischer Kontaktelemente bei einer integrierten Schaltungsanordnung bekannt, bei dem ein
erstes Metallisierungsfilmmuster auf der Oberfläche «ines oxydübe rzogenen Halbleiterkörper hergestellt
ist Dieses Meiallisierungsfilmmuster bildet ohmsche Kontakte zu den Anschlußflächen der mikroelektronischen
Bauelemente im Bereich der öffnungen in der Öxydschicht und verbindet diese Anschlußflächen mit
entsprechenden Bereichen des Filmmusters, die als äuflere
Kontaktflächen für eine direkte Verbindung mit den Leitern einer Packungseinheit ausgewählt sind. Auf
der Oberfläche des Haibleiterkörpers wird eine erste Fotolackschicht ausgebildet mit öffnungen, die im Bereich
der ausgewählten äußeren Kontaktflächen den darunterliegenden Metallisierungsfilm frei legen. Danach
wird ein zweiter Metallisierungsfilm auf der Oberfläche der ersten Fotolackschicht gebildet, der sich
über die öffnungen in dieser Schicht erstreckt und einen Kontakt zu dem darunterliegenden ersten Metallisierungsfilm
herstellt. Über dem zweiten Metallisierungsfilm wird eine zweite Fotolackschicht ausgebildet,
die Öffnungen im Bereich der ausgewählten äußeren Kontaktflächen aufweist. Auf den frei liegenden Flächen
des zweiten Metallisierungsfilms wird ein Metall abgelagert unterhalb der öffnungen in der zweiten Fotolackschicht.
Schließlich werden die beiden Fotolackschichten sowie der zwischen diese befindliche Metallisierungsfilm
bis auf die im Bereich der herausragenden Kontaktelemente befindlichen Stellen entfernt.
Durch das erfindungsgemäße Verfahren konnten die Ausfälle erheblich reduziert und durch die Einsparung
der Metallzwischenschicht die Herstellung von Halbleiterbauelementen und integrierten Halbleiterschaltungen
verbilligt werden.
In einer vorteilhaften Weiterbildung do:· erfindungsgemäßen
Verfahrens wird nach der Herstellung der Leitbahnen auch die erste Maskierungsschicht wieder
entfernt. Die Leitbahnen werden beispielsweise durch Ätzen hergestellt. Nach dem Entfernen der Maskierungsschicht
wird vorzugsweise die gesamte Oberfläehe mit einer Isolierschicht, beispielsweise mi; pyrolythisch
abgeschiedenem Oxyd, bedeckt. In diese Isolierschicht
werden nur auf den erhöhten Kontaktteilen Anschlußöffnungen eingebracht.
Um eine gleichzeitige Ablösung beider Maskierungsschichten
zu verhindern, müssen diese aus einem Material bestehen, die nur mit unterschiedlichen Mitteln abgelöst
werden können. Wenn die Maskierungsschichten aus Fotolack bestehen, wird vorzugsweise für die eine
Schicht ein Negativ-Fotolack und für die andere Schicht ein Positiv-Fotolack verwendet. Der Positiv-Fotolack
kann beispielsweise mit Aceton abgelöst werden, während die Negativ-Fotolacke durch Kaltveraschen
mit Hilfe der Ionentechnik oder handelsüblichen Ablösemitteln entfernt werden können.
Die Erfindung und ihre weitere vorteilhafte Ausgestaltung soll im weiteren noch an Hand eines Ausführungsbeispiels
näher erläutert werden.
In den F i g. 1 bis 9 ist nur jeweils ein Teil einer Halbleiteranordnung
im Schnitt dargestellt, da sich hiermit alle wesentlichen Verfahiensschritte aufzeigen lassen.
Es soll darauf hingewiesen werden, daß das erfindungsgemäße
Verfahren zur Herstellung von Halbleiteranordnungen aller Art, insbesondere von integrierten
Halbleiterschakungen und Einzelbauelementen verwendet werden kann. Es läßt sich immer dann einsetzen,
wenn die herzustellende Halbleiteranordnung später drahtlos mit Kontaktierungselementen verbunden
werden solL
In der F i g. 1 ist ein Halbleiterkörper 1, beispielsweise
aus Silizium, dargestellt, der eine Zone 2 enthalt. Der
Halbleiterkörper und die Zone 2 können sich im Leitfähigkeitstyp oder in der Störstellenkonzentration unterscheiden.
Die Halbleiteroberfläche ist mit einer Isolierschicht 3 bedeckt, die im Bereich der Zone 2 mit einem
Kontaktierungsfenster versehen ist Die Isolierschicht besteht beispielsweise aus Siliziumdioxyd. Danach wird
die Halbleiteroberfläche mit einer Metallschicht 4 bedeckt, die sich über die Isolierschicht und die öffnungen
in dieser Isolierschicht erstreckt. Diese Metallschicht soll später so struktuiert werden, daß von den
Halbleiterzonen ausgehende Leitbahnen sich über die Isolierscnicht zu anderen Halbleiterzonen oder zu Kon
taktstellen erstrecken. Die Metallschicht 4, gemäß F i g. 4, kann aus mehreren übereinander angeordneten
Einzelschichten bestehen, die nacheinander im Vakuum ohne Zwischenbelüftung auf die Oberfläche der Halbleiteranordnung
aufgedampft oder ausgesputtert werden. Die unterste Schicht 4a besteht beispielsweise aus
Titan, auf die eine Schicht 46 aus Molybdän, Wolfram, Palladium oder Platin aufgebracht wird. Die oberste
Schicht 4c besteht aus beispielsweise aus Gold, da auch das galvanisch abzuscheidende Metall in der Regel aus
Gold besteht. Die Dicke der Metallschicht 4 beträgt beispielsweise 0,6 bis 1 μίτι.
Nach der F i g. 3 wird auf die Metallschicht 4 eine erste Maskierungsschicht 5 aus Fotolack aufgebracht.
Dieser Fotolack ist ein Negativ-Fotolack, bei dem nach der Belichtung und dem Entwickeln die belichteten Teile
auf der Oberfläche zurückbleiben. Dieser Fotolack wird so belichtet und entwickelt, daß nur die für die
Leitbahnen vorgesehenen Teile der Metallschicht 4 bedeckt bleiben. Von der Abdeckung sind jedoch zusätzlich
diejenigen Teile der Metallschicht 4 ausgenommen, auf die die erhöhten Kontaktteile galvanisch abgeschieden
werden sollen. Diese Ausnehmung ist in der F i g. 3 mit der Ziffer 6 bezeichnet.
Danach wird die gesamte Oberfläche der Halbleiteranordnung gemäJ F i g. 4 mit einer zweiten Maskierungsschicht
7 abgedeckt. Diese Maskierungsschicht weist nur in dem für die erhöhten Kontaktteile vorgesehenen
Bereich 6 öffnungen auf, während alle übrigen Teile der Oberfläche abgedeckt bleioen. Die Maskierungsschicht
7 besteht aus Positiv-Fotolack.
Die unstrukturierte Metallschicht 4 wird nun an die entsprechende Elektrode in einem galvanischen Bad
angeschlossen. In diesem galvanischen Bad wird auf die Metallschicht 4 in den Bereichen 6 ein relativ dicker
Kontakt 8 gemäß F i g. 5 abgeschieden. Dieser erhöhte Kontaktteil hat beispielsweise eine Höhe von 25 μηι
und eine Seitenlänge von etwa 100 μην Eine intergrierte
Schaltung weist beispielsweise eine Vielzahl derartiger Kontaktteile auf, die alle gleichzeitig galvanisch abgeschieden
werden.
Nun wird gemäß Fig.6 die Maskierungsschicht 7
entfernt. Dies geschieht bei einem Positiv-Fotolack bei-
spielsweise mit Aceton oder mit einem anderen handelsüblichen Lacklösemittel. Somit tritt die Maskierungsschicht
5 wieder an die Oberfläche, die die für die Leilbahnen vorgesehenen Teile der Metallschicht 4 bedeckt.
Mit Hilfe eines Ätzmittels werden nun die unbedeckten Teile der Metallschicht 4 entfernt. Hierzu wird
ein geeignetes Ätzmittej oder das lonenätzverfahren verwendet. Bei diesem Ätzprozeß wird natürlich auch
etwas der erhöhte Kontaktteil 8 angegriffen. Doch ist dieser Abtrag bei der Dicke der Kontaktteile vernachlässigbar
klein. In der F i g. 7 ist dargestellt, wie nach dem Ätzprozeß nur noch die Leitbahnen 9 zurückbleiben,
die beispielsweise eine Halbleiterzone 2 mit einem Anschlußkontakt 8 elektrisch leitend verbinden.
Nun kann auch die Maskierungsschicht 5 wieder entfernt werden. Wenn es sich um Negativ-Fotolack handelt,
wird dieser am besten durch Kaltveraschen oder ein handelsübliches Ablösemittel abgetragen. Es bleibt
dann eine Halbleiteranordnung gemäß der F i g. 8 zurück.
Cs hat sich als vorteilhaft erwiesen, die Halbleiteranordnung
noch zusätzlich durch eine Oxydschicht abzudecken, die äußere Einflüsse und Verunreinigungen von
der Halbleiteroberfläche fernhält.
So wird beispielsweise gemäß F i g. 9 auf die gesamte Oberfläche eine Siliziumdioxydschicht 10 pyrolytisch
abgeschieden. In diese Oxydschichl 10 müssen dann noch mit Hilfe eines geeigneten Maskierungs-, Beiich-
ίο tungs- und Ätzprozesses öffnungen 11 über den erhöhten
Kontaktteilen eingebracht werden. Da die erhöhter Kontaktteile in der Regel mit den verzinnten Oberflä
chen weiterer Kontaktierungsteile in Verbindung ge bracht werden, verhindert die dünne Oxydschicht an
Rand des erhöhten Kontaktteils eine gute Kontaktie rung nicht, da die Höhendifferenz zwischen der Ober
fläche des Kontaktes und der Oxydberandung raser durch das Zinn oder ein anderes Lötmetall aufgefüll
wird.
Hierzu 2 Blatt Zeichnungen
Claims (8)
1. Verfahren zum Herstellen einer Halbleiteranordnung aus einem mit einer Isolierschicht bedeck- s
ten Halbleiterkörper und auf der Isolierschicht verlaufenden, die Zonen im Halbleiterkörper kontaktierenden
Leitbahnen, wobei die Leitbahnen an bestimmten Stellen durch galvanische Metallabscheidung
so verstärkt sind, daß die dabei entstandenen erhöhten Kontaktteile für die drahtlose Kontaktierung
der Halbleiteranordnung geeignet sind, dadurch gekennzeichnet, daß zunächst auf
die an den Anschlußstellen für die Zonen (2) mit öffnungen versehene Isolierschicht (3) eine die Isolierschicht
und die öffnungen bedeckende Metallschicht (4) aufgebracht wird, daß diese Metallschicht
an den für die Leitbahnen (9) vorgesehenen Stellen mit einer ersten Maskierungsschicht (5) bedeckt
wird, die außerdem die für die erhöhten Kontakttei-Ie (8) vorgesehenen Stellen (6) der Metallschicht (4)
unbedeckt läßt, daß danach die gesamte Halbleiteroberfläche mit Ausnahme der für die erhöhten Kontaktteile
vorgesehenen Stellen (6) mit einer zweiten Maskierungsschicht (7) bedeckt wird, daß die erhöhten
Kontaktteile (8) an den von beiden Maskierungsschichten unbedeckten Stellen galvanisch auf
die Metalischicht abgeschieden werden, daß die zweite Maskierungsschicht (7) wieder entfernt wird
und daß schließlich die Metallschicht (4) an den von der ersten Maskierungsschicht (5) unbedeckten
Stellen entfernt wird, so daß nur die die Leitbahnen (9) bildenden Teile der Metallschicht (4) bestehen
bleiben.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach der Herstellung der Leitbahnen
durch teilweises Entfernen der Metallschicht auch die erste Maskierungsschicht wieder entfernt und
die gesamte Oberfläche mit einer Isolierschicht (10) bedeckt wird und daß in diese Isolierschicht über
den erhöhten Kontaktteilen (8) Anschluß-Öffnungen (11) eingebracht werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die beiden Maskierungsschichten
(5 und 7) aus nur mit unterschiedlichen Mitteln auf- bzw. ablösbaren Fotolackschichten bestehen.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die eine Maskierungsschicht aus Negativ-Fotolack
und die andere Maskierungsschicht aus Positiv-Fotolack besteht.
5. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Metallschicht (4) aus mehreren
übereinander angeordneten Einzelschichten (4a 4b, 4c) besteht, wobei als oberste Einzelschicht
Gold verwendet wird und daß auf die Goldschicht die erhöhten Kontaktteile (8) aus Gold galvanisch
abgeschieden werden.
6. Verfahren nach Anspruch 5. dadurch gekennzeichnet, daß die unterste, unmittelbar auf der Isolierschicht
(3) bzw. auf dem Halbleitermaterial (1) verlaufende Metalleinzelschicht aus Titan besteht.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß zwischen der Gold- und der
Titanschicht eine Zwischenschicht aus Molybdän, Wolfram, Palladium oder aus Platin angeordnet ist.
Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung aus einem mit einer Isolierschicht
bedeckten Halbleiterkörper und auf der Isolierschicht verlaufenden, die Zonen im Halbleiterkörper
kontaktierenden Leitbahnen, wobei die Leitbahnen an bestimmten Stellen durch galvanische Metallabscheidung
so verstärkt sind, daß die dabei entstandenen erhöhten Kontaktteile für die drahtlose Kontaktierung
der Halbleiteranordnung geeignet sind.
Halbleiterbauelemente werden vielfach mit Hilfe der sogenannten »Flip-Chip-Technik« drahtlos mit Gehäuseanschlußteilen
verbunden. Hierzu werden beispielsweise rahmenförmige Kotaktierungsstreifen verwendet,
die eine Vielzahl vom Kontaktierungsrahmen ausgehende, in das Rahmeninnere ragende Kontaktierungszungen
aufweisen. Die Elektroden des Halbleiterbauelements werden dann direkt mit den Enden dieser
Zungen verbunden. Zur Erleichterung des Kontaktierungsverfahrens sind die Kontakte des Halbleiterbauelements
an den Kontaksteilen verstärkt. Diese erhöhten Kontakte können beispielsweise aus eingesetzten
Kugeln oder galvanisch abgeschiedenen Erhebungen bestehen.
Wenn die erhöhten Kontaktbereiche, die vielfach auch als Kontakt-Balls bezeichnet werden galvanisch
auf den zu den Halbleiterbauelementen führenden Leit bahnen abgeschieden werden, müssen alle Leitbahnen
bei der Abscheidung an einen Pol einer Spannungsquelle angeschlossen werden. Alle Leitbahnen müssen somit
bei der galvanischen Abscheidung untereinander verbunden sein. Dies wird bei einem bekannten Verfahren
dadurch erreicht, daß auf die Halbleiteroberfläche eine Metallschicht aufgebracht wird, die alle Leitbahnen
kurzschließt. Da diese Metallschicht später wieder abgelöst werden muß, werden bei dem bekannten Verfahren
die Leitbahnen zunächst mit einer Oxydschicht abgedeckt, die in den für die galvanische Abscheidung
vorgesehenen Bereichen mit öffnungen versehen wird. Nach dem Aufbringen der zweiten Metallschicht, die in
den öffnungen ist. wird dann auf diese zweite Metallschicht z.
8. Gold galvanisch abgeschieden. Damit die
Abscheidung nur an den dafür vorgesehenen Stellen erfolgt, werden alle übrigen Bereiche der Metallzwischenschicht
mit Fotolack abgedeckt.
Das bekannte Verfahren ist sehr teuer und birgt eine erhebliche Zahl von Fehlerquellen. Die Zwischenschicht
besteht in der Regel aus Titan und Gold, die jedoch auf den vielfach aus Aluminium bestehenden
Leitbahnen nur sehr schlecht haftet. Allein durch die mangelnde Haftung der Metallschicht auf den Leitbahnen
ergaben sich Ausfälle, die in der Größenordnung von 50% lagen.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde,
ein wird, zum Herstellen galvanisch abgeschiedener erhöhter Kontaktteile anzugeben, bei dem auf
die Metallzwischenschicht verzichtet werden kann. Diese Aufgabe wird bei einem Verfahren der eingangs
erwähnten Art erfindungsgemäß dadurch gelöst, daß zunächst auf die an den Anschlußstellen für die Zonen
mit öffnungen versehene Isolierschicht eine die Isolierschicht und die öffnungen bedeckende Metallschicht
aufgebracht wird, daß diese Metallschicht an den für die Leitbahnen vorgesehenen Stellen mit einer ersten
Maskierungsschicht bedeckt wird, die außerdem die für die erhöhten Kontaktteile vorgesehenen Stellen der
Metallschicht unbedeckt läßt, daß danach die gesamte Halbleiteroberfläche mit Ausnahme der für die erhöhten
Kontaktteile vorgesehenen Stellen mit einer zwei-
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2315710A DE2315710C3 (de) | 1973-03-29 | 1973-03-29 | Verfahren zum Herstellen einer Halbleiteranordnung |
| US05/453,881 US3935635A (en) | 1973-03-29 | 1974-03-22 | Method of producing a semiconductor arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2315710A DE2315710C3 (de) | 1973-03-29 | 1973-03-29 | Verfahren zum Herstellen einer Halbleiteranordnung |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2315710A1 DE2315710A1 (de) | 1974-10-03 |
| DE2315710B2 true DE2315710B2 (de) | 1975-04-10 |
| DE2315710C3 DE2315710C3 (de) | 1975-11-13 |
Family
ID=5876358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2315710A Expired DE2315710C3 (de) | 1973-03-29 | 1973-03-29 | Verfahren zum Herstellen einer Halbleiteranordnung |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US3935635A (de) |
| DE (1) | DE2315710C3 (de) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2340619A1 (fr) * | 1976-02-04 | 1977-09-02 | Radiotechnique Compelec | Perfectionnement au procede de fabrication de dispositifs semiconducteurs et dispositifs ainsi obtenus |
| US4107835A (en) * | 1977-02-11 | 1978-08-22 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductive devices |
| US4109372A (en) * | 1977-05-02 | 1978-08-29 | International Business Machines Corporation | Method for making an insulated gate field effect transistor utilizing a silicon gate and silicide interconnection vias |
| FR2394894A1 (fr) * | 1977-06-17 | 1979-01-12 | Thomson Csf | Dispositif de prise de contact sur un element semiconducteur |
| US4394678A (en) * | 1979-09-19 | 1983-07-19 | Motorola, Inc. | Elevated edge-protected bonding pedestals for semiconductor devices |
| JPS5679450A (en) * | 1979-11-30 | 1981-06-30 | Mitsubishi Electric Corp | Electrode and wiring of semiconductor device |
| JPS5775438A (en) * | 1980-10-29 | 1982-05-12 | Toshiba Corp | Semiconductor element |
| FR2525389A1 (fr) * | 1982-04-14 | 1983-10-21 | Commissariat Energie Atomique | Procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre |
| US4495222A (en) * | 1983-11-07 | 1985-01-22 | Motorola, Inc. | Metallization means and method for high temperature applications |
| US4600658A (en) * | 1983-11-07 | 1986-07-15 | Motorola, Inc. | Metallization means and method for high temperature applications |
| JPS60247940A (ja) * | 1984-05-23 | 1985-12-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US4963512A (en) * | 1986-03-25 | 1990-10-16 | Hitachi, Ltd. | Method for forming conductor layers and method for fabricating multilayer substrates |
| JPS6381948A (ja) * | 1986-09-26 | 1988-04-12 | Toshiba Corp | 多層配線半導体装置 |
| JPS6461934A (en) * | 1987-09-02 | 1989-03-08 | Nippon Denso Co | Semiconductor device and manufacture thereof |
| US7150780B2 (en) * | 2004-01-08 | 2006-12-19 | Kronos Advanced Technology, Inc. | Electrostatic air cleaning device |
| DE102004009296B4 (de) * | 2004-02-26 | 2011-01-27 | Siemens Ag | Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3556951A (en) * | 1967-08-04 | 1971-01-19 | Sylvania Electric Prod | Method of forming leads on semiconductor devices |
| US3495324A (en) * | 1967-11-13 | 1970-02-17 | Sperry Rand Corp | Ohmic contact for planar devices |
-
1973
- 1973-03-29 DE DE2315710A patent/DE2315710C3/de not_active Expired
-
1974
- 1974-03-22 US US05/453,881 patent/US3935635A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE2315710A1 (de) | 1974-10-03 |
| DE2315710C3 (de) | 1975-11-13 |
| US3935635A (en) | 1976-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3339957C2 (de) | ||
| DE3604917C2 (de) | ||
| DE2315710C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE19624916C2 (de) | Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung | |
| DE3885834T2 (de) | Lötstelle und Verfahren zu ihrer Bewerkstelligung. | |
| DE3817600C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis | |
| DE19641777C2 (de) | Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung | |
| DE69500388T2 (de) | Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern | |
| DE1809115A1 (de) | Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen | |
| DE1614928A1 (de) | Verfahren zur Kontaktierung von Halbleiter-Bauelementen | |
| DE3038773C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren | |
| DE2509912B2 (de) | Elektronische Dünnfilmschaltung | |
| DE2218230A1 (de) | Halbleiterbauelement mit guter Wärmeableitung | |
| DE2351943A1 (de) | Verfahren zur herstellung integrierter schaltungen | |
| EP0152557B1 (de) | Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung | |
| DE2230171A1 (de) | Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile | |
| DE2658532C2 (de) | Zwischenträger zur Halterung und Kontaktierung eines Halbleiterkörpers und Verfahren zu dessen Herstellung | |
| EP0013728B1 (de) | Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen | |
| DE4415375A1 (de) | Filmträger und Verfahren zu dessen Herstellung | |
| DE102004005361B4 (de) | Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen | |
| DE10313047B3 (de) | Verfahren zur Herstellung von Chipstapeln | |
| DE102004005022B4 (de) | Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen | |
| DE2613759A1 (de) | Verfahren zum herstellen eines mehrschichtigen metallanschlusskontaktes fuer ein halbleiterbauelement | |
| DE1614786C3 (de) | Halbleiteranordnung mit mehrschichtigen Leiterbahnen und Verfahren zum Herstellen dieser Halbleiteranordnung | |
| DE1614310C3 (de) | Verfahren zum Anbringen eines elektrischen Anschlusses auf einer Fläche eines elektronischen Bauelementes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| E77 | Valid patent as to the heymanns-index 1977 | ||
| EHJ | Ceased/non-payment of the annual fee |