DE3885834T2 - Lötstelle und Verfahren zu ihrer Bewerkstelligung. - Google Patents

Lötstelle und Verfahren zu ihrer Bewerkstelligung.

Info

Publication number
DE3885834T2
DE3885834T2 DE88115732T DE3885834T DE3885834T2 DE 3885834 T2 DE3885834 T2 DE 3885834T2 DE 88115732 T DE88115732 T DE 88115732T DE 3885834 T DE3885834 T DE 3885834T DE 3885834 T2 DE3885834 T2 DE 3885834T2
Authority
DE
Germany
Prior art keywords
layer
palladium
nickel
electrode
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE88115732T
Other languages
English (en)
Other versions
DE3885834D1 (de
Inventor
Michihiko C O Patent Div Inaba
Nobuo C O Patent Divisio Iwase
Koji C O Patent Divis Yamakawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62239817A external-priority patent/JP2633580B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE3885834D1 publication Critical patent/DE3885834D1/de
Publication of DE3885834T2 publication Critical patent/DE3885834T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13575Plural coating layers
    • H01L2224/1358Plural coating layers being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13664Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01011Sodium [Na]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemically Coating (AREA)

Description

    Kontaktwarze und Verfahren zur Herstellung derselben
  • Die vorliegende Erfindung betrifft eine Kontaktwarze und ein Verfahren zur Herstellung derselben und insbesondere eine selektiv auf der Oberfläche einer Elektrode ausgebildete Kontaktwarze, die mit einer externen Drahtschicht sicher verbunden werden kann, sowie ein Verfahren zur Herstellung derselben.
  • In jüngster Zeit nahmen mit den Fortschritten bei der Miniaturisierung elektronischer Vorrichtungen die Integrationsdichten von ICen und LSIen stark zu. Beim Aufbringen von Halbleiterelementen auf ein Substrat wird der Abstand (Zwischenraum) zwischen Elektroden verringert und die Zahl der I/O-Anschlüsse erhöht. Gelegentlich trat bei Rechnern vom Karten-Typ und IC-Karten die Forderung nach einer Entwicklung von einen geringen Querschnitt aufweisenden Produkten, die kleine Zwischenräume erfordern, auf.
  • Da durch ein drahtloses Verbinden, beispielsweise ein TAB oder ein Flipchip, eine kollektive Bindung von Elektroden und eine hoch präzise Anordnung zwischen Elektroden in vorteilhafter Weise realisiert werden kann, lassen sich Halbleiterelemente hoher Zuverlässigkeit, die einen geringen Querschnitt aufweisen und automatisch aufgebracht werden können, erwarten. Folglich wird das drahtlose Verbinden von nun an die Hauptrichtung der Befestigungstechniken von LSI-Chips. Beim Durchführen eines drahtlosen Verbindens werden im allgemeinen einfach als Kontaktwarzen bekannte Metallvorsprünge auf Aluminiumelektroden von LSI-Chips ausgebildet. Die Fig. 1A bis 1D veranschaulichen die Schritte, die bei der Ausbildung dieser Kontaktwarzen nach dem herkömmlichen Verfahren durchgeführt werden.
  • Zuerst wird, wie in Fig.1 dargestellt, ein aus SiO&sub2; oder Si&sub3;N&sub4; bestehender Passivierungsfilm 3 auf der gesamten Oberfläche der Halbleiterwafer 1, auf der bereits eine Al-Elektrode 2 ausgebildet ist, gebildet. Nachfolgend wird der Passivierungsfilm 3 selektiv angeätzt, so daß das meiste der Al-Elektrode 2 freiliegt. Anschließend wird, wie in Fig.1 dargestellt, auf der gesamten Oberfläche der Wafer 1, einschließlich dem Passivierungsfilm 3 durch Abscheiden oder Zerstäuben ein unten liegender bzw. angeordneter Metallfilm 4 und darauf ein Resistmuster 5 unter Verwendung eines Photogravierverfahrens (PEP) mit der Ausnahme des Teils des Metallfilms 4, der der AL-Elektrode 2 entspricht, ausgebildet. Anschließend wird, wie in Fig.1C dargestellt, durch Elektroplattieren auf einem Teil, einschließlich einem Teil eines freiliegenden unten liegenden bzw. angeordneten Metallfilms 4, ein Metallvorsprung 6 selektiv ausgebildet, wobei der Film 4 als Kathode in diesem Verfahren dient. Nach Entfernen des Resistmusters 5 wird unter Verwendung eines Metallvorsprungs 6 als Maske zur Ausbildung der Kontaktwarze (Fig.1D) der freiliegende unten liegende Metallfilm entfernt.
  • Das obige herkömmliche Verfahren zur Ausbildung einer Kontaktwarze ist jedoch mit den folgenden Nachteilen behaftet. Als erstes bedingt das herkömmliche Verfahren eine große Zahl von Behandlungsschritten, beispielsweise die Bildung des unten liegenden Metallfilms, die Bildung des Resistmusters durch ein PEP, die Entfernung des Resistmusters nach Elektroplattieren und das Ätzen des unten liegenden Metallfilms, wodurch die Herstellungskosten hoch sind. Darüber hinaus führen bei diesen Stufen zahlreichende beim Ätzen, PEP usw. verwendete Substanzen mit einer bestimmten Wahrscheinlichkeit zu einer Kontamination der LSI-Chips. Da darüberhinaus das obige Verfahren zur Ausbildung der Kontaktwarze in der Praxis auf einem Wafer durchgeführt wird, können auf durch Trennen eines Wafer erhaltenen LSI-Chips keine Kontaktwarzen ausgebildet werden. Wenn ein Wafer LSI- Chips mit Defekte aufweisenden Halbleiterelementen aufweist, kann aus diesem Grund die Unwirksamkeit zur Ausbildung von Kontaktwarzen auf den LSI-Chips einschließlich den defekten Elementen nicht vermieden werden.
  • Aus diesen Gründen wurde versucht, Kontaktwarzen nur auf den getrennten LSI-Chips ohne defekte Halbleiterelemente durch stromloses palladiumaktiviertes Nickelplattieren auszubilden. Bei dem herkömmlichen stromlosen Platieren wird als Vorbehandlung eine Zinksubstitution eingesetzt. Da jedoch eine Substitutionslösung bei der Zinksubstitution stark alkalisch ist, können die LSI- Chips in widriger Weise beeinträchtigt werden (beispielsweise wird ein Siliciumsubstrat und die Al- Elektrode korrodiert). Da in diesem Fall das Palladium auf der gesamten Oberfläche der Chips, einschließlich dem Passivierungsfilm abgeschieden wird und die Oberflächen aktiviert, werden Nickelfilme nicht nur auf den Elektroden, sondern auch auf den Passivierungsfilmen während des folgenden stromlosen Nickelplattierverfahrens abgeschieden. Als Ergebnis kann durch die auf den Passivierungsfilmen abgeschiedenen Nickelfilmen zwischen den Kontaktwarzen ein elektrischer Kurzschluß auftreten. Insbesondere wenn bei hohen Integrationsdichten der LSI-Chips Kontaktwarzenabstände vermindert werden, tritt häufig zwischen diesen Kontaktwarzen ein Kurzschluß auf. Dies führt zu einer verringerten Ausbeute. Eine mikroelektronische Vorrichtung mit diesen Metallkontaktwarzen ist aus der GB-A-2004686 bekannt.
  • Die vorliegende Erfindung wurde zur Lösung der bei dem herkömmlichen Verfahren auftretenden Probleme entwickelt. Sie liefert ein Kontaktwarzenbildungsverfahren zum stromlosen Verbinden von Halbleiterelementen durch Eintauchen eines Halbleiterelements mit einer Al- Elektrode und einem Passivierungsfilm darauf in eine Palladiumlösung mit 5 bis 2000 ppm mindestens eines Elements, ausgewählt aus der Gruppe Zn, Pb, Sn, Cd und Cr, selektives Abscheiden von Palladium auf der Elektrode und stromloses Nickelplattieren auf dem Halbleiterelement, einschließlich der Elektrode, auf der Palladium abgeschieden ist.
  • Gegenstand der vorliegenden Erfindung ist ferner eine zum stromlosen Verbinden von Halbleiterelementen verwendete Kontaktwarze von Verbundgebildestruktur, die eine auf einem Halbleiterelement ausgebildete Al-Elektrode und eine Schicht, in der auf der Elektrode ausgebildete Palladiumschichten durch Ausfällen aus einer Palladium enthaltenden Lösung und durch stromloses Nickelplattieren gebildete, direkt und vollständig auf der Palladiumschicht liegende Kontaktwarzenmaterialschichten alternativ zwei oder mehrmals laminiert sind, umfaßt, wobei die Laminatstruktur die nickelhaltige Kontaktwarzenschicht als ihre äußerste Schicht aufweist.
  • Die vorliegende Erfindung läßt sich aus der folgenden detaillierten Beschreibung in Verbindung mit den begleitenden Zeichnungen besser verstehen. In den Zeichnungen bedeuten:
  • Die Fig.1A bis 1D im Querschnitt die bei der Herstellung einer herkömmlichen Kontaktwarze durchgeführten Schritte;
  • die Fig.2A bis 2D bzw. die Fig.3A bis 3F im Querschnitt die bei der Herstellung von Kontaktwarzen nach der ersten und zweiten Ausführungsform der vorliegenden Erfindung durchgeführten Schritte;
  • Fig.4 eine graphische Darstellung zur Analyse der Augerelektronenspektroskopie der erfindungsgemäßen Kontaktwarzen;
  • die Fig.5 und 6 jeweils im Querschnitt Kontaktwarzen gemäß der dritten und vierten Ausführungsform der vorliegenden Erfindung; und
  • Fig.7 einen Querschnitt einer in einem stromlosen Plattierungszyklus gebildeten Kontaktwarze.
  • Die Strukturelemente der vorliegenden Erfindung werden im folgenden im Detail erklärt.
  • In einer erfindungsgemäß verwendeten Palladiumlösung enthaltenes Zn, Pb, Sn, Cd oder Cr wird zur selektiven Abscheidung von Palladium auf lediglich einer Al- Elektrode während einer Aktivierung von LSI-Chips durch die Palladiumlösung verwendet. Liegt der Gehalt an diesen Elementen in einer Palladiumlösung unter 5 ppm, kann das Palladium nicht selektiv abgeschieden werden. Liegt der Gehatl andererseits über 2000 ppm, wird das Palladium überhaupt nicht abgeschieden. Der Gehalt liegt vorzugsweise in einem Bereich von 50 bis 300 ppm, wobei die Abscheidung des Palladiums zweckmäßigerweise bei 20 bis 40ºC durchgeführt wird.
  • Als Beispiel für eine Palladiumlösung kann eine Palladiumchloridlösung oder dergleichen zur Aktivierung der Oberfläche der Al-Elektrode für die selektive Palladiumabscheidung verwendet werden. Die Oberfläche der Elektrode kann vor der Aktivierung durch die Palladiumlösung unter Verwendung einer Säure, beispielsweise Chlorwasserstoffsäure, Schwefelsäure, Salpetersäure oder Phosphorsäure, oder eines alkalischen Stoffes gereinigt werden.
  • Nach Ausbildung eines stromlos plattierten Nickelfilms auf einer Al-Elektrode kann zusätzlich ein Glühschritt bei 100 bis 500ºC zur deutlichen Verbesserung einer Haftung des plattierten Nickelfilms an der Al-Elektrode angefügt werden. Der Grund für die Verbesserung der Haftung durch ein derartiges Glühen ist nicht klar. Es wird jedoch angenommen, daß durch ein Glühen das abgeschiedene Nickel und das Aluminium des Elektrodenmaterials untereinander diffundiert werden, wobei an der Grenzfläche zwischen den beiden eine Schicht zur Verbesserung einer Haftung ausgebildet wird. Somit kann durch Verbessern der Haftung des plattierten Nickelfilms an der Al- Elektrode ein Ablösen des plattierten Nickelfilms bei Plattieren oder Auflöten einer unterschiedlichen Metallspezies (beispielsweise Kupfer) auf den plattierten Nickelfilm, der als unten liegender Film dient, verhindert werden. Es sei darauf hingewiesen, daß die Glühtemperatur aus den folgenden Gründen auf den oben genannten Temperaturbereich begrenzt ist.
  • Liegt die Glühtemperatur unter 100ºC, kann die oben beschriebene Haftungswirkung nicht erreicht werden. Liegt die Glühtemperatur andererseits über 500ºC, wird die auf den LSI-Chips ausgebildete Diffusionsschicht abermals diffundiert oder das Aluminium schmilzt, wodurch ein Defektprodukt gebildet wird.
  • Der obige Glühschritt erfolgt zu jeder beliebigen Zeit nach Ausbildung des unten liegenden Nickelfilms. Wird ein dicker Nickelfilm ausgebildet, wodurch eine Kontaktwarze entsteht, kann der Glühschritt nach Ausbildung der Kontaktwarze erfolgen. Wenn eine Kupferkontaktwarze auf einer stromlos plattierten Nickelschicht durch stromloses Kupferplattieren ausgebildet wird, kann die Glühstufe nach Ausbilden des unten liegenden Nickelfilms oder Ausbilden der Kupferkontaktwarze durchgeführt werden.
  • Die obigen LSI-Chips werden durch Trennen der Wafer nach den normalen Schritten bei der Herstellung der Chips erhalten. Der Bereich mit Ausnahme der Al-Elektrode ist von einem Passivierungsfilm, beispielsweise einem SiO&sub2;-, Si&sub3;N&sub4;- oder PSG (Phosphorsilikatglas)-film, überzogen.
  • Als Material für die Kontaktwarze wird Nickel oder ein Nickel enthaltendes Material, beispielsweise eine Ni-P-Legierung, verwendet. Wenn die Dicke der Palladiumschicht 50 Å (10 Å = 1 nm) oder mehr beträgt, ist sie ausreichend wirksam. Ist die Schicht jedoch zu dick, kann sich die Kontaktwarze ablösen. Folglich sollte die Dicke der Palladiumschicht 1000 Å oder weniger betragen und vorzugsweise in einem Bereich von 200 bis 300 Å liegen. Die Dicke der stromlosen Plattierschicht liegt im allgemeinen in einem Bereich von 5 bis 60 um. Die Dicke der gesamten Kontaktwarze liegt im allgemeinen auch in einem Bereich von 10 bis 60 um.
  • Die obige Kontaktwarze kann die mehrlagige Struktur ausbilden oder ein Film eines weiteren Metalls kann als eine oberste Schicht entsprechend einer Befestigungsform ausgebildet werden. Insbesondere wenn die Kontakt warze an einen Elektrodenleiter unter Verwendung eines leitfähigen Haftstoffs, beispielsweise eines leitfähigen Kautschuks, gebunden ist, besteht die äußerste Schicht der Kontaktwarze aus Nickel oder einem nickelhaltigen Material, beispielsweise einer Ni-P-Legierung. Wenn andererseits die Kontaktwarze an den Elektrodenleiter unter Verwendung eines eutektischen oder Lötmittelmaterials oder dergleichen gebunden ist, wird ein Film, beispielsweise ein Cu-, Au-, Ag- oder Sn-Film, als die äußerste Schicht der mehrlagigen Struktur durch stromloses Platieren ausgebildet. Ist die stromlos plattierte Nickelschicht die unten liegende Schicht liegt die Dicke der plattierten Nickelschicht zweckmäßigerweise in einem Bereich von unter 1 um bis 5 um. Auf der stromlos plattierten Nickelschicht, die als unten liegende Schicht dient, kann durch Ultraschalllöten eine Lötmittelkontaktwarze ausgebildet werden. Auf der stromlos plattierten Nickelschicht, die als untere Schicht dient, kann durch stromloses Plattieren eine dicke Goldkontaktwarze ausgebildet werden.
  • Bei dem oben beschriebenen stromlosen Nickelplattierverfahren wird eine Ni-P-Plattierlösung zur Abscheidung einer Ni-P-Legierung unter Verwendung von Hypophosphat als Reduktionsmittel, eine Ni-B-Plattierlösung zur Abscheidung einer Ni-B-Legierung unter Verwendung von Borhydrid als Reduktionsmittel als die Plattierlösung verwendet.
  • Bei den oben beschriebenen Aktivierungsstufen durch das Palladium und stromloses Plattieren wird zuerst zur Aktivierung von Al das Palladium auf die Oberfläche der Al-Elektrode appliziert, worauf ein mehrere um dicker Film (Kontaktwarzenmaterial) durch stromloses Plattieren ausgebildet wird. Anschließend werden die LSI-Chips abermals in die Palladiumlösung eingetaucht. Nach Applizieren des Palladiums auf den auf und um die Elektrodenoberfläche abgeschiedenen stromlos plattierten Film wird ein stromloses Plattieren durchgeführt. Anschließend werden diese Vorgänge wiederholt.
  • Gemäß einem erfindungsgemäßen Verfahren kann Palladium selektiv auf der Elektrodenoberfläche der LSI- Chips abgeschieden werden. Wenn deshalb danach ein stromloses Nickelplattieren durchgeführt wird, kann ein Nickelfilm selektiv nur auf der Al-Elektrode der LSI- Chips abgeschieden werden. Folglich können hoch zuverlässige Kontaktwarzen, bei denen durch die Nickelfilme kein elektrischer Kurzschluß auftreten kann, ausgebildet werden.
  • Entsprechend dem erfindungsgemäßen Verfahren kann auf der Al-Elektrode des LSI-Chips, der durch Zurechtschneiden der Wafer mit Hilfe einfacher Schritte ohne Beeinträchtigung des Substrats und der Al-Elektrode des Elements erhalten wird, die Kontaktwarze guter Haftung an dem Substrat und der externen Verdrahtung ausgebildet werden. Folglich kann eine Reihe von Stufen, beispielsweise eine Bildung der Kontaktwarzen und ein stromloses Verbinden, durchgeführt werden.
  • Die erfindungsgemäße Kontaktwarze weist eine zweischichtige Struktur auf, die aus der Palladiumschicht und der durch stromloses Plattieren abgeschiedenen Schicht des Kontaktwarzenmaterials besteht und zwei oder mehrmals wiederholt ausgebildet worden ist. Folglich weist die Kontaktwarze eine Form, beispielsweise einen kreisförmigen Konus oder eine Pyramide auf, in der keine Defektverbindung auftritt. Mit anderen Worten weist jede Kontaktwarze eine gleichmäßige Höhe und eine stabile Form zur Verbindung mit der externen Verdrahtung auf. Obwohl die Bindungsstärke mit der externen Verdrahtung und die elektrischen Eigenschaften und dergleichen einer jeden Kontaktwarze in Abhängigkeit von der Höhe und Form schwanken, kann bei der erfindungsmäßen Kontaktwarze eine hoch zuverlässige Verbindung mit der externen Verdrahtung erreicht werden.
  • Beispiel 1
  • Auf einem Siliciumsubstrat 11, auf dem verschiedene Typen von Transistoren, Verdrahtungen und dergleichen (nicht dargestellt) entsprechend herkömmlichen Waferverfahren ausgebildet waren, wurde eine Al-Elektrode 12 ausgebildet. Anschließend wurde auf der gesamten Oberfläche des Substrats 11 ein Passivierungsfilm 13 aus Si&sub3;N&sub4; ausgebildet. Nachfolgend wurde der Passivierungsfilm 13 zur Herstellung eines LSI-Chips 18, auf dem das meiste der Al-Elektrode 12 freilag, selektiv geätzt (Fig.2A).
  • Der LSI-Chip 18 wurde in eine Phosphorsäurelösung getaucht, worauf die Oberfläche der Al-Elektrode 12 leicht gereinigt wurde. Anschließend wurde der LSI-Chip 18 30 s bis 1 min lang in 9,54 l einer wäßrigen Palladiumlösung mit 1 g Palladiumchlorid, 2 x 10&supmin;&sup4; g (200 ppm) Pb und 10 ml Chlorwasserstoffsäure bei 30ºC oder weniger eingetaucht. Auf der Oberfläche der Al-Elektrode 12 wurde eine Pd-Schicht 14&sub1; einer Dicke von 200 Å ausgebildet (Fig.2B).
  • Der LSI-Chip 18 wurde mit destilliertem Wasser so gereinigt, daß die Pd-Schicht 14&sub1; nicht entfernt wurde. Anschließend wurde der LSI-Chip 18 in ein 30 g/l Nickelchlorid, 50 g/l Natriumhydroxyacetat und 10 g/l Natriumhypophosphat enthaltendes Bad zum stromlosen Nickelplattieren eines pH-Werts von 4 bis 6 und einer Temperatur von 80 bis 90ºC eingetaucht. Ein stromloses Nickelplattieren wurde etwa 2 h lang duchgeführt. Anschließend wurde auf und um die Al-Elektrode 12 ein 20 um dicker Nickelfilm 15 mit Phosphor (im folgenden als Nickelfilm bezeichnet) abgeschieden (Fig.2C).
  • Der LSI-Chip 18 wurde 2 h lang in einem sauberen Ofen bei 150ºC geglüht. Anschließend wurde wie in Fig.2D dargestellt, eine Ni- und Al-haltige Schicht 16 an der Zwischenfläche zwischen der Al-Elektrode 12 und der Kontaktwarze 15 ausgebildet.
  • Bei Überprüfung, ob zwischen den Kontaktwarzen der LSI-Chips gemäß dieser Ausführungsform ein Kurzschluß vorlag oder nicht, wurde festgestellt, daß kein Kurzschluß vorlag. Wenn im Gegensatz dazu überprüft wurde, ob zwischen durch den Schritt einer Aktivierung und eines stromlosen Nickelplattierens unter Verwendung einer Palladiumlösung entsprechend diesem Beispiel, mit der Ausnahme, daß kein Blei enthalten war, gebildeten Kontaktwarzen ein Kurzschluß vorlag oder nicht, wurde festgestellt, daß zwischen einigen Kontaktwarzen ein Kurzschluß durch den auf dem Passivierungsfilm abgeschiedenen Nickelfilm auftrat.
  • In diesem Beispiel wurde die Scherfestigkeit der Kontaktwarzen vor und nach einem Glühen untersucht. Als Ergebnis wurde festgestellt, daß die Festigkeit vor einem Glühen in einem Bereich von 30 bis 60 g/Kontaktwarze lag. Nach einem Glühen lag die Festigkeit jedoch in einem Bereich von 130 bis 170 g/Kontaktwarze. Ferner wurde festgestellt, daß die Haftung der Kontaktwarze auf der Al- Elektrode deutlich verbessert war.
  • Beispiel 2
  • Zuerst wurde auf einem Siliciumsubstrat 111, auf dem veschiedene Arten von Transistoren, Verdrahtungen und dergleichen (nicht dargestellt) entsprechend den herkömmlichen Wafer-Verfahren ausgebildet waren, eine Al-Elektrode 112 ausgebildet. Anschließend wurde auf der gesamten Oberfläche des Substrats 111 ein Passivierungsfilm 113 aus Si&sub3;N&sub4; ausgebildet. Danach wurde zur Herstellung eines LSI-Chips 118, auf dem der größte Teil der Al-Elektrode 112 freilag, ein Passivierungsfilm 113 selektiv geätzt (Fig.3A).
  • Der LSI-Chip 118 wurde in eine Phosphorsäurelösung getaucht, worauf die Oberfläche der Al-Elektrode 112 leicht gereinigt wurde. Anschließend wurde der LSI-Chip 118 30 s bis 1 min lang in 9,54 l einer wäßrigen Palladiumlösung mit 1 g Palladiumchlorid, 2 x 10&supmin;&sup4; g (200 ppm) Pb und 10 ml Chlorwaserstoffsäure bei 30ºC oder weniger eingetaucht. Auf der Oberfläche der Al-Elektrode 112 wurde eine Pd-Schicht 114&sub1; einer Dicke von 500 Å ausgebildet (Fig.3B).
  • Der LSI-Chip 118 wurde mit Hilfe von destilliertem Wasser so gereinigt, daß die Pd-Schicht 114&sub1; nicht entfernt wurde. Anschließend wurde der LSI-Chip 118 in ein 30 g/l Nickelchlorid, 50 g/l Natriumhydroxyacetat und 10 g/l Natriumhypophosphat enthaltendes Bad zum stromlosen Nickelplattieren eines pH-Werts von 4 bis 6 und einer Temperatur von 80 bis 90ºC eingetaucht. Ein stromloses Nickelplattieren wurde etwa 20 min lang durchgeführt. Anschließend wurde auf und um die Al-Elektrode 112 herum ein 5 um dicker Nickelfilm 115&sub1; mit Phosphor (im folgenden als Nickelfilm bezeichnet) abgeschieden (Fig.3C).
  • Der LSI-Chip 118 wurde mit destilliertem Wasser gereinigt. Abermals wurde auf dem Nickelfilm 115&sub1; durch Eintauchen in eine Palladiumlösung mit einer Zusammensetzung wie oben eine Palladiumschicht 114&sub2; mit derselben Dicke wie oben 1 ausgebildet. (Fig.3D). Anschließend wurde der LSI-Chip 118 mit destilliertem Wasser in dem Maß gereinigt, daß die Pd-Schicht 114&sub2; nicht entfernt wurde. Danach wurde der LSI-Chip 118 in ein stromloses Nickelplattierbad der gleichen Zusammensetzung wie oben eingetaucht, worauf etwa 20 min lang zur Abscheidung eines 5 um dicken Nickelfilms auf der Pd-Schicht 114&sub2; ein stromloses Nickelplattieren duchgeführt wurde (Fig.3E).
  • Es sei angenommen, daß "ein Zyklus" aus einem Eintauchen des LSI-Chips in die Palladiumlösung und ein Bad zum stromlosen Nickelplattieren besteht. Wenn diese Verfahren durch zwei oder mehr Zyklen wiederholt wurden (vgl. Fig.3F), wurden eine Palladiumschicht 114&sub3;, ein Nickelfilm 115&sub3;, eine Palladiumschicht 114&sub4; bzw. ein Nickelfilm 115&sub4; derselben Dicke wie oben abgeschieden, wobei eine Kontaktwarze 116 einer Dicke von etwa 20 um gebildet wurde.
  • Die auf der Al-Elektrode 112 des LSI-Chips, wie oben beschrieben, ausgebildete Kontakwarze 116 wies eine Struktur auf, in der die Palladiumschichten 114&sub1; bis 114&sub4; und die Nickelschichten 115&sub1; bis 115&sub4; alternativ laminiert waren. Die Kontaktwarze 116 wies eine quadratische Form auf. Es sei festgestellt, daß bei Analysieren der Teile nahe der Grenzfläche zwischen den die Kontaktwarze 116 bildenden Nickelfilmen durch Auger-Elektronenspektroskopie ein in Fig.4 dargestellter Graph erhalten wurde. Wie aus diesem Graph ersichtlich, lag mit Sicherheit eine Pd-haltige Schicht an der Grenzfläche zwischen den Nickelfilmen vor. Die Kontaktwarze 116 war sehr fest an die Al-Elektrode 112 des LSI-Chips 118 gebunden. Wenn darüber hinaus eine externe Verdrahtung auf der Kontaktwarze 116 des LSI-Chips 118 unter Verwendung eines leitfähigen Kautschuks aufgebracht war, kann eine hoch zuverlässige Verbindung realisiert werden, da die Kontaktwarze dieselbe Höhe und eine stabile Form aufwiesen.
  • Es sei angemerkt, daß, obwohl die Nickel-Phosphor-Legierungsschichten umfassende Kontaktwarze in dem obigen Beispiel beschrieben worden ist, die äußerste Schicht der Kontaktwarze aus einem stromlos plattierten Gold- oder Zinnfilm bestehen kann. Beispielsweise können eine stromlos plattierte Zinnschicht als die äußerste Schicht der Kontaktwarze ausgebildet werden, eine Lötmittelkontaktwarze auf dem zu montierenden externen Verdrahtungsmuster ausgebildet sein und diese Schichten durch Rückfluß lötmittelverbunden sein.
  • Obwohl in dem obigen Beispiel ein Eintauchen des LSI-Chips in die Palladiumlösung und das stromlose Nickelplattierverfahren als "ein Zyklus" durchgeführt werden und insgesamt 4 Zyklen dieser Verfahren zur Bildung der Kontaktwarze wiederholt werden, kann die Kontaktwarze durch zwei oder drei Zyklen oder fünf oder mehr Zyklen ausgebildet werden.
  • Wenn, wie in Fig.7 dargestellt, auf der Pd- Schicht 414&sub1; durch nur einen stromlosen Plattierzyklus eine Ni plattierte Schicht 415&sub1; einer Dicke von 70 um ausgebildet wurde, wies die Kontaktwarze eine pyramidenartige Form auf und war mit der externen Verdrahtung falsch verbunden. In Fig.7 bezeichnet die Bezugszahl 411 ein Siliciumsubstrat, 412 eine Al-Elektrode und 413 einen Si&sub3;N&sub4;-Passivierungsfilm.
  • Beispiel 3
  • Entsprechend dem Vorgehen wie bei den in den Fig.2A bis 2C in Beispiel 1 dargestellten Stufen wurde auf der gesamten Oberfläche einer Al-Elektrode 212 und eines Passivierungsfilms 213, die auf einem Siliciumsubstrat 211 ausgebildet waren, ein Nickelfilm 217 mit einer Dicke von 5 um abgeschieden. Anschließend wurde der LSI-Chip 2 h lang in einem sauberen Ofen bei 50ºC zur Ausbildung einer Ni- und Al-haltigen Schicht 216 an der Grenzfläche zwischen der Al-Elektrode 212 und dem Nickelfilm 217 geglüht. Danach wurde eine einen Kupferfilm 218 einer Dicke von etwa 15 um umfassende Kontaktwarze 215 durch stromloses Kupferplattieren ausgebildet (Fig.5).
  • Die in diesem Beispiel ausgebildete Kontaktwarze kann durch ein TAB ohne Schwierigkeiten verbunden werden, da die äußerste Schicht der Kontaktwarze aus Kupfer bestand, das weicher als Nickel ist. Es sei darauf hingewiesen, daß auf dem Kupferfilm eine Schicht aus Gold, Lötmittel oder dergleichen, mit dem eine externe Verdrahtung ohne Schwierigkeiten verbunden werden kann, ausgebildet werden kann.
  • Beispiel 4
  • Entsprechend dem Vorgehen wie bei den in Fig.2A bis 20 in Beispiel 1 dargestellten Stufen wurde auf der gesamten Oberfläche einer Al-Elektrode 312 und eines Passivierungsfilms 313, die auf einem Siliciumsubstrat 311 ausgebildet waren, ein Nickelfilm 317 einer Dicke von 5 um abgeschieden. Anschließend wurde der LSI-Chip 2 h lang in einem sauberen Ofen bei 150ºC zur Ausbildung einer Ni- oder Al-haltigen Schicht 316 an der Grenzfläche zwischen der Al-Elektrode 312 und dem Nickelfilm 317 geglüht. Danach wurde eine einen Lötmittelfilm 319 mit einer Dicke von etwa 15 um umfassende Kontaktwarze 315 durch Ultraschallverlöten augebildet (Fig.6).
  • Die in diesem Beispiel ausgebildete Kontaktwarze 315 besteht hauptsächlich aus einem Lötmittel. Folglich kann die Kontaktwarze an ein TAB-Band bei niedriger Temperatur gebunden werden. Als Ergebnis kann an Stelle eines Polyimidfilms ein TAB-Band einer Laminatstruktur aus einem Beschichtungsleiter und einem billigen Polyesterfilm verwendet werden.

Claims (13)

1. Verfahren zur Herstellung einer Kontaktwarze zum drahtlosen Verbinden von Halbleiterelementen, dadurch gekennzeichnet, daß es folgende Stufen umfaßt:
Eintauchen eines Halbleiterelements (18) mit einer Al- Elektrode (12) und einem auf dem Halbleiterelement ausgebildeten Passivierungsfilm (13) in eine Palladiumlösung mit 5 bis 2000 ppm mindestens eines Elements, ausgewählt aus der Gruppe Zn, Pb, Sn, Cd und Cr;
Selektives Ausfällen von Pallidium (14) auf der Elektrode (12) und
stromloses Vernickeln des Halbleiterelements (18) einschließlich der Elektrode (12), auf der Palladium (14) ausgefällt ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ausfällung von Palladium und das stromlose Vernickeln mindestens zweimal wiederholt werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zusätzlich das Halbleiterelement (18) nach dem stromlosen Vernickeln bei 100 bis 500ºC geglüht wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zusätzlich nach dem stromlosen Vernickeln auf einem Nickelfilm (217) eine Kupferschicht (218) ausgebildet wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zusätzlich nach dem stromlosen Vernickeln auf einem Nickelfilm eine Goldschicht ausgebildet wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach dem stromlosen Vernickeln zusätzlich auf einem Nickelfilm (317) eine Lötmittelschicht (319) ausgebildet wird.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei dem Halbleiterelement um einen LSI-Chip handelt.
8. Kontaktwarze von Verbundgebildestruktur, die auf einer auf einem Halbleiterelement (111) befindlichen Al- Elektrode (112) ausgebildet ist und zum drahtlosen Verbinden von Halbleiterelementen dient, umfassend:
eine aus einer palladiumhaltigen Lösung ausgefällte Palladiumschicht (114&sub1;) und eine direkt und vollständig auf der Palladiumschicht (114&sub1;) aufliegende, durch stromloses Vernickeln aufgebrachtes Nickel enthaltende Kontaktwarzenschicht;
wobei die Palladiumschicht (114&sub1;) und die nickelhaltige Kontaktwarzenschicht abwechselnd zwei- oder mehrmals aufeinanderliegen und die Verbundstruktur die nickelhaltige Kontaktwarzenschicht (115&sub1;) als oberste Schicht aufweist.
9. Kontaktwarze nach Anspruch 8, dadurch gekennzeichnet, daß der Werkstoff der Kontaktwarze (115&sub1;) Nickel umfaßt oder Nickel als Hauptbestandteil enthält.
10. Kontaktwarze nach Anspruch 8, dadurch gekennzeichnet, daß eine Au-Schicht die Oberseite der Verbundstruktur bedeckt.
11. Kontaktwarze nach Anspruch 8, dadurch gekennzeichnet, daß eine Sn-Schicht die Oberseite der Verbundstruktur bedeckt.
12. Kontaktwarze nach Anspruch 8, dadurch gekennzeichnet, daß eine Cu-Schicht die Oberseite der Verbundstruktur bedeckt.
13. Kontaktwarze nach Anspruch 8, dadurch gekennzeichnet, daß das Halbleiterelement aus einem LSI-Chip besteht.
DE88115732T 1987-09-24 1988-09-23 Lötstelle und Verfahren zu ihrer Bewerkstelligung. Expired - Fee Related DE3885834T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62239817A JP2633580B2 (ja) 1987-09-24 1987-09-24 バンプ、バンプの形成方法および半導体素子
JP6138688 1988-03-15

Publications (2)

Publication Number Publication Date
DE3885834D1 DE3885834D1 (de) 1994-01-05
DE3885834T2 true DE3885834T2 (de) 1994-04-28

Family

ID=26402429

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88115732T Expired - Fee Related DE3885834T2 (de) 1987-09-24 1988-09-23 Lötstelle und Verfahren zu ihrer Bewerkstelligung.

Country Status (4)

Country Link
US (1) US4970571A (de)
EP (1) EP0308971B1 (de)
KR (1) KR910006949B1 (de)
DE (1) DE3885834T2 (de)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136363A (en) * 1987-10-21 1992-08-04 Kabushiki Kaisha Toshiba Semiconductor device with bump electrode
US5188702A (en) * 1989-12-19 1993-02-23 Nitto Denko Corporation Process for producing an anisotropic conductive film
SG47635A1 (en) * 1989-12-19 1998-04-17 Nitto Denko Corp Anisotropic conductive film and process for producing same
AU7954491A (en) * 1990-05-14 1991-12-10 Richard Lee Schendelman Interdigitated trans-die lead construction and method of construction for maximizing population density of chip-on-board construction
US5059553A (en) * 1991-01-14 1991-10-22 Ibm Corporation Metal bump for a thermal compression bond and method for making same
US5053851A (en) * 1991-01-14 1991-10-01 International Business Machines Corp. Metal bump for a thermal compression bond and method for making same
EP0560072A3 (de) * 1992-03-13 1993-10-06 Nitto Denko Corporation Anisotropisch-elektroleitende Klebe-Schicht und diese verwendende Verbindungsstruktur
US5246880A (en) * 1992-04-27 1993-09-21 Eastman Kodak Company Method for creating substrate electrodes for flip chip and other applications
US5213676A (en) * 1992-05-11 1993-05-25 Eastman Kodak Company Method of generating a substrate electrode for flip chip and other applications
US5235140A (en) * 1992-05-21 1993-08-10 Eastman Kodak Company Electrode bump for flip chip die attachment
US5300461A (en) * 1993-01-25 1994-04-05 Intel Corporation Process for fabricating sealed semiconductor chip using silicon nitride passivation film
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
KR970011650B1 (en) * 1994-01-10 1997-07-12 Samsung Electronics Co Ltd Fabrication method of good die of solder bump
US5455195A (en) * 1994-05-06 1995-10-03 Texas Instruments Incorporated Method for obtaining metallurgical stability in integrated circuit conductive bonds
JPH08106617A (ja) * 1994-10-04 1996-04-23 Fujitsu Ltd 磁気ディスク装置
JP3353508B2 (ja) * 1994-12-20 2002-12-03 ソニー株式会社 プリント配線板とこれを用いた電子装置
US5989993A (en) * 1996-02-09 1999-11-23 Elke Zakel Method for galvanic forming of bonding pads
US5789271A (en) * 1996-03-18 1998-08-04 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
US5973931A (en) * 1996-03-29 1999-10-26 Sony Corporation Printed wiring board and electronic device using same
US5925930A (en) * 1996-05-21 1999-07-20 Micron Technology, Inc. IC contacts with palladium layer and flexible conductive epoxy bumps
US6558979B2 (en) 1996-05-21 2003-05-06 Micron Technology, Inc. Use of palladium in IC manufacturing with conductive polymer bump
US5757071A (en) * 1996-06-24 1998-05-26 Intel Corporation C4 substrate contact pad which has a layer of Ni-B plating
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
US6372624B1 (en) 1997-08-04 2002-04-16 Micron Technology, Inc. Method for fabricating solder bumps by wave soldering
US6107122A (en) * 1997-08-04 2000-08-22 Micron Technology, Inc. Direct die contact (DDC) semiconductor package
US6040239A (en) * 1997-08-22 2000-03-21 Micron Technology, Inc. Non-oxidizing touch contact interconnect for semiconductor test systems and method of fabrication
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
SG75841A1 (en) 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
SG82591A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
SG78324A1 (en) 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
SG82590A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips and via-fill
JP4130508B2 (ja) * 1999-01-22 2008-08-06 富士通株式会社 半田接合方法及び電子装置の製造方法
DE19905807A1 (de) * 1999-02-11 2000-08-31 Ksw Microtec Ges Fuer Angewand Verfahren zur Herstellung elektrisch leitender Verbindungen
DE19914338A1 (de) 1999-03-30 2000-10-05 Pac Tech Gmbh Kontakthöcker mit Trägermetallisierung sowie Verfahren zur Herstellung der Trägermetallisierung
JP2000299337A (ja) * 1999-04-13 2000-10-24 Fujitsu Ltd 半導体装置及びその製造方法
US6362089B1 (en) 1999-04-19 2002-03-26 Motorola, Inc. Method for processing a semiconductor substrate having a copper surface disposed thereon and structure formed
US6544880B1 (en) 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6259161B1 (en) * 1999-06-18 2001-07-10 Mitsubishi Denki Kabushiki Kaisha Circuit electrode connected to a pattern formed on an organic substrate and method of forming the same
JP4613271B2 (ja) * 2000-02-29 2011-01-12 シャープ株式会社 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置
DE60109339T2 (de) * 2000-03-24 2006-01-12 Texas Instruments Incorporated, Dallas Verfahren zum Drahtbonden
US6436734B1 (en) 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6562709B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6403460B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6660626B1 (en) 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
JP3655181B2 (ja) * 2000-09-28 2005-06-02 株式会社東芝 半導体装置およびそのパッケージ
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US7319265B1 (en) 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
US6872591B1 (en) 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US6908788B1 (en) 2000-10-13 2005-06-21 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using a metal base
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US7071089B1 (en) 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US7129113B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture
US6984576B1 (en) 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US7414319B2 (en) 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US7262082B1 (en) 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US7094676B1 (en) 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7132741B1 (en) 2000-10-13 2006-11-07 Bridge Semiconductor Corporation Semiconductor chip assembly with carved bumped terminal
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US6949408B1 (en) 2000-10-13 2005-09-27 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US7129575B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped metal pillar
US7075186B1 (en) 2000-10-13 2006-07-11 Bridge Semiconductor Corporation Semiconductor chip assembly with interlocked contact terminal
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US7264991B1 (en) 2000-10-13 2007-09-04 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
DE10063914A1 (de) 2000-12-20 2002-07-25 Pac Tech Gmbh Kontakthöckeraufbau zur Herstellung eines Verbindungsaufbaus zwischen Substratanschlussflächen
JP3679001B2 (ja) * 2000-12-22 2005-08-03 シャープ株式会社 半導体装置およびその製造方法
US6445069B1 (en) 2001-01-22 2002-09-03 Flip Chip Technologies, L.L.C. Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
DE10139555B4 (de) * 2001-08-10 2008-10-16 Robert Bosch Gmbh Verfahren zum Aufbringen einer Haftvermittlerschicht auf einer Metallschicht eines Chips
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
DE10343627B4 (de) * 2003-09-20 2014-03-06 Eads Deutschland Gmbh Verschlusselement für einen Bereich der Außenhaut eines Luftfahrzeugs
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7446419B1 (en) 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
WO2006057360A1 (ja) * 2004-11-25 2006-06-01 Nec Corporation 半導体装置及びその製造方法、配線基板及びその製造方法、半導体パッケージ並びに電子機器
JP2007184381A (ja) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
JP2007243031A (ja) * 2006-03-10 2007-09-20 Seiko Epson Corp 配線基板の製造方法
US7494843B1 (en) 2006-12-26 2009-02-24 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US7659192B2 (en) * 2006-12-29 2010-02-09 Intel Corporation Methods of forming stepped bumps and structures formed thereby
TWM397591U (en) * 2010-04-22 2011-02-01 Mao Bang Electronic Co Ltd Bumping structure
US8982574B2 (en) 2010-12-29 2015-03-17 Stmicroelectronics S.R.L. Contact and contactless differential I/O pads for chip-to-chip communication and wireless probing
IT1404233B1 (it) 2010-12-29 2013-11-15 St Microelectronics Srl Assemblaggio di substrati provvisto di interconnessioni capacitive, e relativo metodo di fabbricazione
MX2023002015A (es) 2020-08-18 2023-04-11 Enviro Metals Llc Refinamiento metálico.
CN112609173A (zh) * 2020-12-10 2021-04-06 安徽环瑞电热器材有限公司 一种抗腐蚀材料及制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2409312C3 (de) * 1974-02-27 1981-01-08 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleiteranordnung mit einer auf der Halbleiteroberfläche angeordneten Metallschicht und Verfahren zu ihrer Herstellung
US4182781A (en) * 1977-09-21 1980-01-08 Texas Instruments Incorporated Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
DE3343367A1 (de) * 1983-11-30 1985-06-05 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung
GB2184288A (en) * 1985-12-16 1987-06-17 Nat Semiconductor Corp Oxidation inhibition of copper bonding pads using palladium
CA1264871A (en) * 1986-02-27 1990-01-23 Makoto Hori Positive ceramic semiconductor device with silver/palladium alloy electrode

Also Published As

Publication number Publication date
US4970571A (en) 1990-11-13
EP0308971B1 (de) 1993-11-24
KR910006949B1 (ko) 1991-09-14
KR890005857A (ko) 1989-05-17
EP0308971A2 (de) 1989-03-29
EP0308971A3 (en) 1990-10-10
DE3885834D1 (de) 1994-01-05

Similar Documents

Publication Publication Date Title
DE3885834T2 (de) Lötstelle und Verfahren zu ihrer Bewerkstelligung.
DE19581952B4 (de) Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche
DE2839234C2 (de)
DE3888907T2 (de) Verfahren und Apparat zur Herstellung eines Halbleiterbauelementes durch Plattierung.
DE69737262T2 (de) Herstellungsverfahren für einen Vorder-Hinterseiten-Durchkontakt in mikro-integrierten Schaltungen
DE68927931T2 (de) Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip
DE69813701T2 (de) Elektrodenstruktur einer Siliziumhalbleiteranordnung
DE2032872A1 (de) Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE4446881A1 (de) Durchgangsloch und Herstellungsverfahren eines Durchgangslochs
DE69500388T2 (de) Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
DE4424962A1 (de) Verfahren zur Herstellung eines Chip-Anschlusses
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
DE19641777C2 (de) Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung
DE102012109319B4 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
DE68918210T2 (de) Selektive Lötmetallbildung auf Leiterplatten.
EP0024572B1 (de) Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate
DE112012006812T5 (de) Elektronische Komponente und Fertigungsverfahren für elektronische Komponente
DE10261460A1 (de) Halbleitervorrichtung
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE112018000876T5 (de) Halbleiterelement und verfahren zur herstellung desselben
DE102015107041A1 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee