DE3888907T2 - Verfahren und Apparat zur Herstellung eines Halbleiterbauelementes durch Plattierung. - Google Patents

Verfahren und Apparat zur Herstellung eines Halbleiterbauelementes durch Plattierung.

Info

Publication number
DE3888907T2
DE3888907T2 DE3888907T DE3888907T DE3888907T2 DE 3888907 T2 DE3888907 T2 DE 3888907T2 DE 3888907 T DE3888907 T DE 3888907T DE 3888907 T DE3888907 T DE 3888907T DE 3888907 T2 DE3888907 T2 DE 3888907T2
Authority
DE
Germany
Prior art keywords
plating
plating solution
plated
contact
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3888907T
Other languages
English (en)
Other versions
DE3888907D1 (de
Inventor
Nobuo C O Patent Divisio Iwase
Kaoru C O Patent Divisio Koiwa
Koji C O Patent Divis Yamakawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE3888907D1 publication Critical patent/DE3888907D1/de
Publication of DE3888907T2 publication Critical patent/DE3888907T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements mit Hilfe der Ausformung von Kontaktwarzen, Verdrahtungsleitungen oder dergl. durch Plattieren sowie eine diesbezügliche Vorrichtung.
  • Seit kurzem haben sich die Integrationsdichten von IC's und LSI's mit dem Fortschritt auf dem Gebiet der Miniaturisierung erhöht. Des weiteren werden bei der Bestückung von Halbleiterbauelementen die Elektrodenteilung verringert und die Anzahl der E/A-Anschlüsse vergrößert. Um sich der Tendenz anzupassen, daß elektronische Bauelemente in kartenähnlicher Form auszubilden sind, z.B. kartenartige Rechner und IC-Karten entwickelte sich die Nachfrage nach elektronischen Bauelementen geringer Dicke.
  • Ein Halbleiterbauelement verfügt über Aluminiumelektroden. In einer Bestückungsoperation werden diese Aluminiumelektroden mit externen Anschlüssen verbunden. Als ein Anschlußverfahren ist die Drahtverbindung gut bekannt. Bei der Drahtverbindung werden sehr dünne Au-(Al- oder Cu)- Drähte mit einem Durchmesser von 25 bis 30 um nacheinander mittels Thermokompression oder eines Ultraschallverfahrens angeschlossen. Für dieses Verfahren werden zur Arbeitseinsparung weitgehend automatische Drahverbinder eingesetzt, so daß hohe Zuverlässigkeit und Produktivität verwirklicht werden. Es ist jedoch schwierig, der Anforderung nach einer Erhöhung der Stiftzahl, einer Verringerung der Elektrodenteilung und einer Dickenreduzierung der elektronischen Bauelemente bei der Bestückung der Halbleiterelement zu entsprechen, wie sie mit der Zunahme der Integrationsdichte der Halbleiterbauelemente einhergeht. Das bedeutet, daß für das Verbinden eine längere Zeit erforderlich ist, da sich die Anzahl der Stifte erhöht hat, was die Verringerung bei Teilung und Dicke der elektronischen Bauelemente aufgrund der vorhandenen Verbindungsdrähte stört.
  • Im Gegensatz zu dem obigen Verfahren kann drahtloses Verbinden, wie z.B. die TAB- und Flip-Chip-Verfahren, auf die man große Aufmerksamkeit verwendet hat, die obenbeschriebenen Probleme lösen. Da nach diesem Verfahren kein Draht verwendet wird, kann die Verbindung in einem Schritt erfolgen, und eine Reduzierung der Teilung und Dicke der elektronischen Bauelemente kann verwirklicht werden. Darüber hinaus wird die Automatisierung dieses drahtlosen Verbindungsverfahrens gefördert. Es ist also zu erwarten, daß von nun an drahtloses Verbinden zu den wichtigsten Bestückungsverfahren der Halbleiterbauelemente wird.
  • Im allgemeinen werden beim drahtlosen Verbinden metallische als "Kontaktwarzen" bezeichnete Vorsprünge auf Aluminiumelektroden der Halbleiterelemente ausgeformt und unmittelbar mit externen Elektrodenanschlüssen verbunden (Solid State Technology. Mar. "Film Carrier Assembly Process" (1979), S. 52). Bei einem herkömmlichen Verfahren werden die Kontaktwarzen durch den folgenden Prozeß ausgeformt.
  • Zunächst werden eine Vielzahl von Halbleiterelementen auf einem Halbleiterwafer ausgebildet und eine große Anzahl von Aluminiumelektroden auf den entsprechenden Halbleiterelementen ausgeformt.
  • Ein Passivierungfilm, wie z.B. ein SiO&sub2;- oder Si&sub3;N&sub4;-Film, wird auf der gesamten Oberfläche des Wafers ausgeformt. Der Passivierungsfilm wird selektiv geätzt, um die Aluminiumelektroden freizulegen.
  • Auf der gesamten Oberfläche des Wafers (einschließlich des restlichen Abschnitts des Passivierungsfilms) wird durch Aufdampfen oder Sputtern ein Unterlagen-Metallfilm aufgebracht. Auf dem Unterlagen-Metallfilm wird dann ein Resist-Film durch Photogravieren in der Weise ausgebildet, daß die den freiliegenden Abschnitten der Aluminiumelektroden entsprechenden Abschnitte des Unterlagen-Metallfilms zu Öffnungen geformt werden.
  • Anschließend werden Kontaktwarzen mit jeweils einer im wesentlichen gleichen Dicke wie der Resistfilm auf den den Öffnungsabschnitten im Resistfilm entsprechenden Abschnitten des Unterlagen-Metallfilms mittels Elektroplattieren unter Verwendung des Unterlagen-Metallfilms als eine Kathode ausgeformt.
  • Danach wird der Resistfilm entfernt und der freigelegte Unterlagen-Metallfilm wird unter Verwendung der Kontaktwarzen als Masken entfernt.
  • Das obenbeschriebene herkömmliche Verfahren zur Ausformung von Kontaktwarzen hat jedoch die folgenden Nachteile. Wenn bei einem Plattierungsprozeß die in einer Plattierungslösung eingeschlossenen Bläschen am Unterlagenmetall und dem Resist in der Nachbarschaft der Öffnungsabschnitte des Resistfilms anhaften, werden die Bläschen selbst bei Bewegen der Plattierungslösung nicht entfernt, und die Plattierung erfolgt, während die Bläschen am Unterlagenmetall und Resist haften. Als Ergebnis werden keine oder Kontakt warzen mit unzureichender Dicke ausgeformt. Insbesondere bei einer mit den Fortschritten der Mikrostrukturierung der Halbleiterbauelemente einhergehenden Verringerung der Kontaktwarzengröße kann selbst ein kleines Bläschen bei der Plattierung als eine Maske dienen und die Ausbildung von Kontaktwarzen stören. Das Anhaften von Bläschen verursacht deshalb eine starke Abnahme der Ausbeute von Halbleiterelementen.
  • Um solche Nachteile zu beseitigen, wird einer Plattierungslösung ein oberflächenaktives Mittel zugegeben, um zu verhindern, daß Bläschen an einer Unterlage-Metallschicht etc. anhaften. Ein solches oberflächenaktives Mittel verschlechtert jedoch die Eigenschaften der Plattierungslösung, was ein weiteres Problem darstellt.
  • Andere Möglichkeiten der Ausbildung von Halbleiter- Kontaktwarzen werden in US-A-4287029 und US-A-4466864 gelehrt.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren und eine Vorrichtung zur Herstellung eines Halbleiterbauelements bereitzustellen, welches einen Plattierungsfehler bedingt durch das Anhaften von Bläschen an einem Plattierabschnitt des Halbleiterelements verhindern kann, ohne die Zusammensetzung einer Plattierungslösung zu ändern.
  • Entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Halbleiterbauelements bereitgestellt, welches die folgenden Schritte umfaßt: Plattieren eines zu plattierenden Abschnitts eines Halbleiterbauelements, indem eine Plattierungslösung mit dem zu plattierenden Abschnitt zur Bildung einer Kontaktwarze in Kontakt gebracht wird; und mehrmaliges Trennen der Plattierungslösung von diesem zu plattierenden Abschnitt während des Plattierungsschrittes.
  • Das erfindungsgemäße Verfahren zur Herstellung eines Halbleiterbauelements hat den Vorteil, das Auftreten von durch Bläschen verursachten Plattierungsfehlers in großem Umfang zu verringern.
  • Entsprechend einer weiteren Ausführungsform der vorliegenden Erfindung wird eine Vorrichtung zur Herstellung eines Halbleiterbauelements bereitgestellt, welche folgendes umfaßt: einen Plattierungslösungsbehälter zur Aufnahme einer Plattierungslösung; ein Halterungselement zur Halterung des Halbleiterelements in diesem Behälter; Zuführ-/ Trenneinrichtungen, welche die Plattierungslösung in Kontakt mit einem zu plattierenden Abschnitt des Halbleiterelements bringt und die Plattierungslösung während der Plattierung mehrmals von dem zu plattierenden Abschnitt trennt, indem man eine relative Bewegung zwischen einer Oberfläche der Plattierungslösung im Plattierungslösungsbehälter und dem Halbleiterbauelement erzeugt; und eine Plattierungseinrichtung zur Ausbildung einer Plattierungsschicht auf dem zu plattierenden Abschnitt des Halbleiterbauelements.
  • Diese Erfindung wird anhand der folgenden detaillierten Beschreibung in Zusammenhang mit den beiliegenden Zeichnungen erläutert; es zeigen:
  • Fig. 1 eine schematische Ansicht eines Aufbaus einer in einer ersten Ausführungsform der vorliegenden Erfindung zu verwendenden Vorrichtung zur Ausformung von Kontaktwarzen;
  • Fig. 2A bis 2D Schnittansichten zur Erläuterung der bei der Ausformung von Kontaktwarzen auf einem Halbleiterwafer beteiligten Schritte;
  • Fig. 3 bis 5 Graphen zur Darstellung der EIN-/AUS-Zeiten einer Pumpe zur Förderung einer Plattierungslösung und der Durchflußraten der Plattierungslösung durch die Pumpe; und
  • Fig. 6 eine schematische Ansicht eines Aufbaus einer in einer zweiten Ausführungsform der vorliegenden Erfindung zu verwendenden Vorrichtung zur Ausformung von Kontaktwarzen.
  • Die vorliegende Erfindung wird im folgenden detailliert beschrieben. Ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterbauelements kann beispielsweise bei der Herstellung eines Halbleiterelements mit Kontaktwarzen angewendet werden. Ein solches Halbleiterbauelement wird wie folgt hergestellt. Auf der Oberfläche eines Halbleiterelements wird z.B. ein Isolierfilm so ausgebildet, daß ein großer Abschnitt jeder auf dem Halbleiterbauelement ausgeformten Elektrode freiliegt. Der Isolierfilm und der gesamte freiliegende Oberflächenabschnitt der Elektrode werden mit einem leitenden Film bedeckt. Eine Maske mit einer Öffnung zum Freilegen eines Abschnitts des leitenden Films entsprechend dem freiliegenden Abschnitt der Elektrode wird auf dem leitenden Film ausgebildet, und eine Kontaktwarze wird auf dem freigelegten (zu plattierenden) Abschnitt des Films ausgeformt, indem darauf eine Plattierungsschicht mit einer vorgegebenen Dicke aufgebracht wird. Gemäß der vorliegenden Erfindung erfolgt die Plattierung, indem man die Plattierungslösung während des Plattierungsschrittes mit einem zu plattierenden Abschnitt des Halbleiterelements in Kontakt bringt und die Lösung vom zu plattierenden Abschnitt des Halbleiterbauelements trennt. Bei der obigen Betriebsweise kann das durch Bläschen bedingte Auftreten eines Plattierungsfehlers stark reduziert werden.
  • Die Gründe, warum solche Effekte mit der vorliegenden Erfindung erzielt werden, werden im folgenden beschrieben. Während der Bildung einer Plattierungsschicht beim herkömmlichen Verfahren zur Herstellung eines Halbleiterbauelements legen sich Bläschen an einen bestimmten Bereich eines zu plattierenden Abschnitts an und bleiben während des Plattierungsprozesses daran haften. Deshalb wird die Plattierungsschicht auf dem Abschnitt, auf dem die Bläschen haften, nicht ausgebildet und somit tritt in diesem Abschnitt ein Plattierungsfehler auf. Diese Bläschen können jedoch entfernt werden, indem man den zu plattierenden Abschnitt des Halbleiterelements von der Plattierungslösung trennt. Wenn der zu plattierende Abschnitt nach der Trennung wieder mit der Plattierungslösung in Kontakt gebracht wird, haben sich die Bläschen an den anderen bereits plattierten Bereich angelegt. Somit berührt die Plattierungslösung den zuvor bläschenbehafteten Bereich, und eine Plattierungsschicht wird auf diesem Bereich aufgebracht. Im Ergebnis verbleibt in dem Abschnitt kein unplattierter Bereich. Somit ist die Möglichkeit eines Plattierungsfehlers auf ein Minimum begrenzt. In diesem Fall wird der Schritt der Trennung des zu plattierenden Abschnitts von der Plattierungslösung vorzugsweise viele Male, am besten zehnmal oder öfter, wiederholt. Durch die vielfache Wiederholung dieses Schrittes wird die Wahrscheinlichkeit, daß sich erneut Bläschen an einen Bereich des zu plattierenden Abschnitts, an dem zuvor Bläschen hafteten, angelagert haben, verringert, und damit kann ein Plattierungsfehler zuverlässig verhindert werden. In dem Fall, in dem die Plattierungslösung von dem zu isolierenden Abschnitt eine Vielzahl von Malen getrennt wird, ist das Zeitintervall zwischen einem und dem nächsten Trennschritt, während dessen die Plattierung erfolgt, kurz, so daß nur eine dünne Plattierungsschicht auf dem während des Intervalls zu plattierenden Abschnitt aufgebracht werden kann. Aus diesem Grund wird selbst dann, wenn Bläschen an einem bestimmten Bereich des zu plattierenden Abschnitts haften bleiben, nachdem das Plattieren erneut gestartet worden ist, eine Dickendifferenz der Ablagerung zwischen zwischen dem bläschenbehafteten Bereich und den anderen Bereichen kleiner sein als in dem Fall, in dem der Trennschritt nur einmal erfolgt. Die Plattierungsschicht auf dem zu plattierenden Abschnitt kann deshalb so aufgebracht werden, daß sie eine im wesentlichen gleichmäßige Dicke annimmt, indem man den Trennschritt mit der gewünschten Häufigkeit wiederholt.
  • Es ist zu beachten, daß die Häufigkeit, mit der der Trennschritt durchzuführen ist, vorzugsweise unter Berücksichtigung der Eigenschaften der Plattierungslösung (Anzahl der Bläschen und dergl. in der Plattierungslösung), der Dicke einer auszubildenden Plattierungsschicht und der Produktivität eines Halbleiterbauelements bestimmt wird. Außerdem werden die Intervalle zwischen den einzelnen Trennschritten bei vielfacher Wiederholung des Trennschritts bevorzugte gleichmäßig gewählt.
  • Im Plattierungsschritt kann Elektroplattieren angewandet werden. In diesem Fall kann Goldplattieren, Silberplattieren oder dergl. eingesetzt werden. Außerdem kann man stromloses Plattieren anwenden.
  • Die vorliegende Erfindung ist nicht auf den Fall beschränkt, in dem Kontaktwarzen ausgeformt werden, sondern kann auch in einem Fall angewendet werden, in welchem beispielsweise Verdrahtungsleitungen plattiert werden.
  • Ausführungsbeispiele der vorliegenden Erfindung werden nachstehend unter Bezugnahme auf die beiliegenden Zeichnungen detailliert beschrieben.
  • Die Fig. 1 ist eine schematische Ansicht eines Aufbaus einer in einer ersten Ausführungsform der vorliegenden Erfindung zu verwendenden Vorrichtung. Wie aus der Fig. 1 zu ersehen ist, kennzeichnet das Bezugszeichen 1 einen ringförmigen Plattierungs-Vorratsbehälter, in welchem eine Plattierungslösung 2 enthalten ist.
  • Ein Plattierungsbehälter bzw. -bad 3 mit einem offenen oberen Abschnitt ist in einem hohlen Abschnitt des ringförmigen Plattierungs-Vorratsbehälters 1 untergebracht. Ein Leiter 5 ist mit einer Elektrode 4 verbunden. Drei hakenförmige Halterungselemente 6 (zwei in der Fig. 1) sind an einer oberen Seitenwand des Plattierungsbades 3 befestigt. Ein Halbleiterwafter 20, auf welchem der Plattierungsabschnitt auszuformen ist, ist auf den Halterungselementen 6 angeordnet. Eines der Halterungselemente 6 ist mit einem Leiter an der Kathodenseite verbunden und dient als eine Kathodenelektrode. Die Leiter 5 und 7 sind mit einer Gleichspannungsquelle 15 verbunden.
  • Eine Austrittsöffnung 12 für die Plattierungslösung ist in einer unteren Seitenwand des Plattierungs-Vorratsbehälters 1 ausgeformt. Eine Plattierungslösungs-Zuführöffnung 12 ist im unteren Abschnitt des Plattierungsbades 3 ausgeformt. Die Austritts- und Zuführöffnungen 11 und 12 sind miteinander über ein Rohr 8 verbunden. Im Rohr 8 sind eine Pumpe 9 und ein Filter 10 vorgesehen. Die Pumpe 9 fördert eine Plattierungslösung aus dem Vorratsbehälter 1 in das Bad 3. Das Filter 10 filtert die Plattierungslösung. Eine Antriebseinheit 13 für aussetzenden Betrieb ist mit der Pumpe 9 gekoppelt. Die Pumpe 9 wird von der Antriebseinheit für aussetzenden Betrieb 13 intermittierend betätigt. Außerdem ist die Antriebseinheit für aussetzenden Betrieb 13 mit der obenbeschriebenen Gleichspannungsquelle 15 gekoppelt. Die Gleichspannungsquelle 15 ist mit der Pumpe 9 synchronisiert und wird entsprechend den EIN-/AUS-Intervallen der Pumpe 9 ein- bzw. ausgeschaltet.
  • In einer solchen Vorrichtung wird die Antriebseinheit für aussetzenden Betrieb 13 in vorgegebenen Intervallen betätigt, während sich der Halbleiterwafer 20 auf den Halterungselementen 6 befindet. Befindet sich die Antriebseinheit für aussetzenden Betrieb 13 im Zustand EIN, so wird die Pumpe 9 betätigt, so daß die Plattierungslösung 2 veranlaßt wird, über das Rohr 8 vom Vorratsbehälter 1 in das Plattierungsbad 3 zu fließen. Wenn das Plattierungsbad 3 mit der Plattierungslösung gefüllt ist, beginnt die Plattierungslösung aus dem Bad 3 überzulaufen. Zu diesem Zeitpunkt wird die Plattierungslösung mit einem zu plattierenden Abschnitt des Halbleiterwafers 20 in Kontakt gebracht, und von der Gleichspannungsquelle 15 wird eine Spannung an eine Anodenelektrode (Gitter) 4 und die Halterungselemente 6 gelegt, wodurch der Plattierungsschritt ausgeführt wird. Befindet sich die Antriebseinheit für aussetzenden Betrieb 13 im Zustand AUS, so wird die Plattierungslösung aus dem Plattierungsbad 3 über das Rohr 8 in den Plattierungslösungs-Vorratsbehälter 1 rückgeführt. Danach wird die Plattierungslösung von dem zu plattierenden Abschnitt getrennt und die Gleichspannungsquelle 15 abgeschaltet. Mit Hilfe einer solchen intermittierenden Plattierungsarbeitsweise können Plattierabschnitte, wie z.B. Kontaktwarzen, Verdrahtungsleitungen oder dergl. so ausgeformt werden, daß sie aufgrund der Beseitigung von Bläschen sehr wenige Fehler aufweisen.
  • Im folgenden wird unter Bezugnahme auf die Fig. 2A bis 2D ein Verfahren unter Verwendung der obenbeschriebenen Vorrichtung beschrieben.
  • Eine Vielzahl von Halbleiterbauelementen, welche verschiedene Transistoren und Verdrahtungsleitungen umfassen, wurde durch ein herkömmliches Verfahren auf einem Siliziumwafer 31 und eine große Anzahl vn Al-Elektroden 32 wurde auf den entsprechenden Halbleiterelementen ausgeformt. Danach wurde ein Si&sub3;N&sub4;-Passivierungsfilm 33 auf einer Oberfläche des Wafers 31, auf der die Elektroden 32 ausgeformt worden sind, ausgebildet. Der Passivierungsfilm 33 wurde selektiv geätzt, um einen großen Abschnitt jeder Al-Elektrode 32 freizulegen (Fig. 2A).
  • Auf der gesamten Oberfläche des Wafers 31 einschließlich des Passivierungsfilms 33 wurden nacheinander ein Cr-Film 34, ein Cu-Film 35 und ein Au-Film 36 durch Sputtern aufgebracht, so daß ein dreilagiger leitender Film 37 mit einer Dicke von ca. 3.500 Å (10 Å = 1 nm) gebildet wird. Nachdem ein 20 um dicker lichtempfindlicher Trockenfilm 38 als Deckschicht auf die gesamte Oberfläche des leitenden Films 37 aufgebracht worden ist, wurde der Film 38 zur Bildung von Öffnungsabschnitten 39 mit jeweils einer quadratischen Fläche von 80 um x 80 um photograviert, um den freigelegten Abschnitten der Al-Elektroden 32 entsprechende Abschnitte des leitenden Films freizulegen (Fig. 2B).
  • Der Siliziumwafer 31 wurde so auf den Halterungselementen 6 des Plattierungsbades 3 (Fig. 1) angeordnet, daß die Oberfläche des darauf als Deckschicht angebrachten lichtempfindlichen Trockenfilms 38 zum Bad 3 wies. In diesem Fall waren die Halterungselemente 6 mit dem leitenden Film 37 verbunden. Die Pumpe 9 wurde von der Antriebseinheit für aussetzenden Betrieb 13 in den in der Fig. 3 gezeigten Intervallen betätigt, um intermittierendes Elektroplattieren auszuführen. Im speziellen Fall wurde eine Plattierungslösung fünf Minuten lang mit einer vorgegebenen Durchflußrate in das Bad 3 gefördert, womit die Plattierung erfolgte. Die Plattierungslösung wurde vom Wafer 31 getrennt, indem man die Zufuhr der Plattierungslösung 30 Sekunden lang unterbrach. Diese Operationen wurden siebenmal wiederholt. Schließlich wurde die Plattierungslösung fünf Minuten lang in das Bad 3 gefördert, wodurch das Plattieren erfolgte. Dadurch wurden Metallkontaktwarzen 40 selektiv auf den freiliegenden Abschnitten entsprechend den Öffnungsabschnitten 39 des leitenden Films 37 so ausgeformt, daß sie im wesentlichen die gleiche Dicke wie der Film 38 aufwiesen (Fig. 2C).
  • Bei dieser Plattieroperation wurde bei Betätigung der Pumpe 9 die Goldplattierungslösung (Temperatur: ca. 60ºC) im Vorratsbehälter 1 veranlaßt, durch das Rohr 8 in das Bad 3 zu fließen, wodurch der Pegel der Plattierungslösung 2 im Plattierungsbad 3 anstieg. Die Plattierungslösung wurde nach etwa zwei Sekunden mit Abschnitten 39a (entsprechend den Öffnungsabschnitten 39) des leitenden Films 37 in Kontakt gebracht und eine Gleichspannung von der Gleichspannungsquelle 15 an die Halterungselemente 6 und die Elektride 4 gelegt, wodurch der Abschnitt 39a goldplattiert wurde. In diesem Fall wurde die Plattierungslösung bei der Zufuhr in das Bad 3 bewegt. Nachdem der Pegel der Plattierungslösung die Oberkante des Bades 3 erreicht hat, lief die Plattierungslösung aus diesem in den Vorratsbehälter 1 über. Andererseits wurde durch Abschalten der Antriebseinheit für aussetzenden Betrieb 13 während des Plattierungsprozesses und Stillsetzen der Pumpe 9 die Plattierungslösung 2 in den Vorratsbehälters 1 rückgeführt und der Pegel der Plattierungslösung auf die Position L abgesenkt. In diesem Fall wurde die Plattierungslösung 2 sofort von den Abschnitten 39a getrennt, und daran anhaftende Bläschen wurden entfernt.
  • Anschließend wurden der Trockenfilm 38 und dann der freiliegende leitende Film 37 durch Ätzen entfernt, wobei die Metallkontaktwarzen als Masken dienten.
  • Die Wafer 31 mit den in der obenbeschriebenen Weise darauf ausgeformten Metallkontaktwarzen wurden hinsichtlich der Formen der Kontaktwarzen 40 und ob diese auf den Abschnitten 39a ausgebildet worden waren oder nicht kontrolliert. Das Resultat bestätigte, daß Kontaktwarzen mit gleichmäßiger Dicke auf allen Abschnitten 39a ausgebildet wurden. Im Gegensatz zur obigen Ausführungsform wurden auf einem anderen Wafer Kontaktwarzen durch kontinuierliches 40minütiges Plattieren des Wafers ohne Trennen der Plattierungslösung vom Wafer während des Prozesses ausgeformt. Das Resultat war, daß von den auf einem Wafer hergestellten 200 IC's 60 IC's (etwa 30% der gesamten IC's) keine Kontaktwarzen oder Kontaktwarzen mit einer Dicke unter 20 um in den Kontaktwarzenabschnitten (d.h. den Abschnitten 39a) aufwiesen.
  • Bei diesem Ausführungsbeispiel wurde durch Zerschneiden des Wafers 31 eine Vielzahl von Halbleiterbauelementen gebildet. Danach wurden die Halbleiterbauelemente auf externen Verdrahtungsleitungen angebracht. Präziser ausgedrückt, es wurden Goldkontaktwarzen 40 auf den externen Verdrahtungsleitungen angebracht. Als Resultat ergab sich für die Halbleiterbauelemente hohe Zuverlässigkeit und eine ausgezeichnete Verbindungsfähigkeit.
  • Da entsprechend der in der Fig. 1 dargestellten Vorrichtung die Antriebseinheit 13 für aussetzenden Betrieb die Gleichspannungsquelle 15 zur Ausführung der EIN-/AUS- Operation sowie die Pumpe 9 zur Durchführung der Start- /Stoppoperation im Gleichlauf miteinander treibt, kann eine Plattierungslösung auf einfache Weise von den Abschnitten 39a des Wafers 31 getrennt werden, und die Ausbildung von Kontaktwarzen läßt sich mit hoher Zuverlässigkeit verwirklichen.
  • Im obigen Ausführungsbeispiel ist der leitenden Film aus einer Schichtstruktur von drei Filmen, d.h. der Cr-Film, dem Cu-Film und dem Au-Film, aufgebaut. Der leitende Film kann jedoch aus einer 3-Schicht-Struktur anderer Metalle, wie Ti-, Pt-, Au-Lagen aufgebaut sein.
  • Obwohl im Kontaktwarzenausformungsprozeß der lichtempfindliche Film verwendet wird, kann auch ein Resist-Film verwendet werden.
  • Obwohl die Plattierungslösung von der Pumpe 9 mit einer vorgegebenen Durchflußrate und in vorgegebenen Intervallen (siehe Fig. 3) gefördert wird, kann sie, wie in der Fig. 4 gezeigt, in unregelmäßigen Intervallen gefördert oder die Durchflußrate kann, wie in der Fig. 5 gezeigt, geändert werden.
  • Nachstehend wird ein zweites Ausführungsbeispiel der vorliegenden Erfindung beschrieben. Die Fig. 6 ist eine schematische Ansicht eines Aufbaus einer für das zweite Ausführungsbeispiel der vorliegenden Erfindung zu verwendenden Vorrichtung. Wie aus der Fig. 6 zu ersehen ist, befindet sich in einem Plattierungsbad 51 eine Plattierungslösung 52, z.B. eine Goldplattierungslösung. Eine gitterartige Anodenelektrode 53 ist im Bad 51 in die Plattierungslösung 52 getaucht angeordnet. Die Anodenelektrode 53 ist mit einem Leiter 54 verbunden, welcher seinerseits mit einer Gleichspannungsquelle 65 verbunden ist.
  • Eine Plattierungsvorrichtung 60 umfaßt eine Halterungsplatte 61 zur Halterung eines Wafers 70, ein Stellelement zur vertikalen Verschiebung des Wafers 70, um den Wafer 70 in die Plattierungslösung zu tauchen und aus dieser zu entnehmen, einen Tragstab 63 zur Kopplung des Stellelements 62 mit der Halterungsplatte 61 und einen Kontaktstift 64 zur Verbindung des Wafers 70 mit der Kathodenseite der Spannungsquelle 65. Der Kontaktstift 64 ist mit einem Leiter 55 verbunden, welcher seinerseits mit der Spannungsquelle 65 verbunden ist. Die Antriebssteuerung 66 steuert das Stellelement 64 in vorgegebenen Intervallen zur vertikalen Verschiebung des Wafers 70 an und hält die Spannungsquelle 65 nur während der Zeit im Zustand EIN, während der der Wafer 70 in der Plattierungslösung 52 eingetaucht ist.
  • Im Bodenabschnitt des Bades 51 sind zwei Löcher 56 und 57 ausgeformt. Die beiden Enden eines Rohrs 81 sind mit den Löchern 56 und 57 verbunden. Im Rohr 81 sind eine Pumpe 82 und ein Filter 83 vorgesehen. Die Pumpe 82 wälzt die Plattierungslösung 81 im Bad 51 zur Bewegung der Lösung um. Das Filter 83 reinigt die Plattierungslösung 52.
  • Mit einer solchen Vorrichtung erfolgen dürch Betätigung des Stellelements 62 in vorgegebenen Intervallen mittels der Antriebssteuerung 66 abwechselnd wiederholt die Operationen der Trennung der Plattierungslösung von zu plattierenden Abschnitten des Wafers 70 und der Berührung zwischen der Plattierungslösung und den Abschnitten, so daß Fehler der Plattierabschnitte auf ein Minimum gesenkt werden können.
  • Die Ausformung von Kontaktwarzen unter Verwendung einer solchen Vorrichtung kann grundsätzlich in Übereinstimmung mit den obenbeschriebenen Schritten der Fig. 2A bis 2D erfolgen.
  • Bei diesem Ausführungsbeispiel lassen sich Kontaktwarzen mit den gleichen hervorragenden Eigenschaften wie im Falle des ersten Ausführungsbeispiels verwirklichen.

Claims (7)

1. Verfahren zur Herstellung eines Halbleiterbauelements, welches die folgenden Schritte umfaßt:
Plattieren eines zu plattierenden Abschnitts (39a) eines Halbleiterbauelements, indem eine Plattierungslösung (2, 52) mit dem zu plattierenden Abschnitt (39a) zur Bildung einer Kontaktwarze (40) in Kontakt gebracht wird; und
mehrmaliges Trennen der Plattierungslösung (2, 52) von diesem zu plattierenden Abschnitt (39a) während des Plattierungsschrittes.
2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß der Plattierungsschritt durch Elektroplattieren erfolgt.
3. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß der Plattierungsschritt durch stromloses Plattieren erfolgt.
4. Vorrichtung zur Herstellung eines Halbleiterbauelements, welche folgendes umfaßt:
einen Plattierungslösungsbehälter bzw. ein Bad (3, 51) zur Aufnahme einer Plattierungslösung (2, 52);
ein Halterungselement (6, 7 64) zur Halterung eines Halbleiterelements (20, 70) in diesem Behälter (1, 3, 51);
Zuführ-/Trenneinrichtungen (9, 13, 62, 66), um die Plattierungslösung (2, 52) in Kontakt mit einem zu plattierenden Abschnitt (39a) des Halbleiterelements (20, 70) zu bringen und die Plattierungslösung während der Plattierung mehrmals von dem zu plattierenden Abschnitt (39a) zu trennen, indem man eine relative Bewegung zwischen einer Oberfläche der Plattierungslösung (2, 52) in diesem Plattierungslösungsbehälter (3, 51) und dem Halbleiterbauelement (20, 70) erzeugt; und
eine Plattierungseinrichtung (4, 6, 15, 53, 64, 65) zur Ausbildung einer Plattierungsschicht (40) auf dem zu plattierenden Abschnitt (39a), während sich die Plattierungslösung (2, 52) mit dem zu plattierenden Abschnitt (39a) des Halbleiterbauelements (20, 70) in Kontakt befindet.
5. Vorrichtung gemäß Anspruch 4, dadurch gekennzeichnet, daß die Zuführ-/Trenneinrichtung (9, 13) über eine Zuführeinrichtung (9) für die Plattierungslösung, welche die Plattierungslösung in das Bad (3) fördert, wodurch die Plattierungslösung (2) in Kontakt mit einem zu plattierenden Abschnitt (39a) des Halbleiterelements (20) gebracht wird, und über eine Kontakteinrichtung (13), welche die Zuführeinrichtung (9) veranlaßt, in vorgegebenen Intervallen EIN-/AUS- Operationen auszuführen, verfügt.
6. Vorrichtung gemäß Anspruch 4, dadurch gekennzeichnet, daß die Plattierungseinrichtung (4, 6, 15, 53, 64, 65) eine in die Plattierungslösung zu tauchende Anodenelektrode (4, 53), eine mit dem zu plattierenden Abschnitt (39a) zu verbindende Kathodenelektrode (4, 64) und eine Gleichspannungsquelle (15) zum Anlegen einer Spannung an die Elektroden (4, 6, 53, 64) umfaßt.
7. Vorrichtung gemäß Anspruch 4, dadurch gekennzeichnet, daß die Zuführ-/Trenneinrichtung (62, 66) eine Antriebseinrichtung (62), welche das Halbleiterelement (70) in der Weise ansteuert, daß es einen zu plattierenden Abschnitt (39a) davon in Kontakt mit der Plattierungslösung bringt und diesen zu plattierenden Abschnitt (39a) von dieser trennt, und eine Steuerungseinrichtung (66), welche die Antriebseinrichtung (62) veranlaßt, Zuführ-/Trennoperationen in vorgegebenen Intervallen auszuführen, besitzt.
DE3888907T 1987-09-24 1988-09-21 Verfahren und Apparat zur Herstellung eines Halbleiterbauelementes durch Plattierung. Expired - Lifetime DE3888907T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62239818A JP2624703B2 (ja) 1987-09-24 1987-09-24 バンプの形成方法及びその装置

Publications (2)

Publication Number Publication Date
DE3888907D1 DE3888907D1 (de) 1994-05-11
DE3888907T2 true DE3888907T2 (de) 1994-07-21

Family

ID=17050303

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3888907T Expired - Lifetime DE3888907T2 (de) 1987-09-24 1988-09-21 Verfahren und Apparat zur Herstellung eines Halbleiterbauelementes durch Plattierung.

Country Status (5)

Country Link
US (1) US4906341A (de)
EP (1) EP0309233B1 (de)
JP (1) JP2624703B2 (de)
KR (1) KR910006974B1 (de)
DE (1) DE3888907T2 (de)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391285A (en) * 1994-02-25 1995-02-21 Motorola, Inc. Adjustable plating cell for uniform bump plating of semiconductor wafers
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
US5851911A (en) 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
RU2077611C1 (ru) * 1996-03-20 1997-04-20 Виталий Макарович Рябков Способ обработки поверхностей и устройство для его осуществления
WO2000061498A2 (en) * 1999-04-13 2000-10-19 Semitool, Inc. System for electrochemically processing a workpiece
US6099712A (en) * 1997-09-30 2000-08-08 Semitool, Inc. Semiconductor plating bowl and method using anode shield
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
JP3545177B2 (ja) * 1997-09-18 2004-07-21 株式会社荏原製作所 多層埋め込みＣｕ配線形成方法
US6015462A (en) * 1997-09-30 2000-01-18 Semitool, Inc. Semiconductor processing workpiece position sensing
US6921468B2 (en) * 1997-09-30 2005-07-26 Semitool, Inc. Electroplating system having auxiliary electrode exterior to main reactor chamber for contact cleaning operations
WO1999016936A1 (en) * 1997-09-30 1999-04-08 Semitool, Inc. Electroplating system having auxiliary electrode exterior to main reactor chamber for contact cleaning operations
US6103096A (en) * 1997-11-12 2000-08-15 International Business Machines Corporation Apparatus and method for the electrochemical etching of a wafer
TW593731B (en) * 1998-03-20 2004-06-21 Semitool Inc Apparatus for applying a metal structure to a workpiece
US6565729B2 (en) * 1998-03-20 2003-05-20 Semitool, Inc. Method for electrochemically depositing metal on a semiconductor workpiece
US6106687A (en) * 1998-04-28 2000-08-22 International Business Machines Corporation Process and diffusion baffle to modulate the cross sectional distribution of flow rate and deposition rate
US6497801B1 (en) * 1998-07-10 2002-12-24 Semitool Inc Electroplating apparatus with segmented anode array
US6251251B1 (en) 1998-11-16 2001-06-26 International Business Machines Corporation Anode design for semiconductor deposition
US6113759A (en) * 1998-12-18 2000-09-05 International Business Machines Corporation Anode design for semiconductor deposition having novel electrical contact assembly
US6984302B2 (en) 1998-12-30 2006-01-10 Intel Corporation Electroplating cell based upon rotational plating solution flow
US6261426B1 (en) 1999-01-22 2001-07-17 International Business Machines Corporation Method and apparatus for enhancing the uniformity of electrodeposition or electroetching
KR100665745B1 (ko) * 1999-01-26 2007-01-09 가부시키가이샤 에바라 세이사꾸쇼 구리도금방법 및 그 장치
US20030038035A1 (en) * 2001-05-30 2003-02-27 Wilson Gregory J. Methods and systems for controlling current in electrochemical processing of microelectronic workpieces
US7189318B2 (en) * 1999-04-13 2007-03-13 Semitool, Inc. Tuning electrodes used in a reactor for electrochemically processing a microelectronic workpiece
US7160421B2 (en) * 1999-04-13 2007-01-09 Semitool, Inc. Turning electrodes used in a reactor for electrochemically processing a microelectronic workpiece
US6368475B1 (en) * 2000-03-21 2002-04-09 Semitool, Inc. Apparatus for electrochemically processing a microelectronic workpiece
US7438788B2 (en) * 1999-04-13 2008-10-21 Semitool, Inc. Apparatus and methods for electrochemical processing of microelectronic workpieces
US7351314B2 (en) 2003-12-05 2008-04-01 Semitool, Inc. Chambers, systems, and methods for electrochemically processing microfeature workpieces
US7351315B2 (en) 2003-12-05 2008-04-01 Semitool, Inc. Chambers, systems, and methods for electrochemically processing microfeature workpieces
US6916412B2 (en) 1999-04-13 2005-07-12 Semitool, Inc. Adaptable electrochemical processing chamber
US7264698B2 (en) * 1999-04-13 2007-09-04 Semitool, Inc. Apparatus and methods for electrochemical processing of microelectronic workpieces
US7585398B2 (en) * 1999-04-13 2009-09-08 Semitool, Inc. Chambers, systems, and methods for electrochemically processing microfeature workpieces
US7020537B2 (en) 1999-04-13 2006-03-28 Semitool, Inc. Tuning electrodes used in a reactor for electrochemically processing a microelectronic workpiece
US6544880B1 (en) 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US20050183959A1 (en) * 2000-04-13 2005-08-25 Wilson Gregory J. Tuning electrodes used in a reactor for electrochemically processing a microelectric workpiece
WO2001090434A2 (en) * 2000-05-24 2001-11-29 Semitool, Inc. Tuning electrodes used in a reactor for electrochemically processing a microelectronic workpiece
JP4014827B2 (ja) * 2001-07-25 2007-11-28 シャープ株式会社 メッキ処理装置
AU2002343330A1 (en) 2001-08-31 2003-03-10 Semitool, Inc. Apparatus and methods for electrochemical processing of microelectronic workpieces
US7247223B2 (en) * 2002-05-29 2007-07-24 Semitool, Inc. Method and apparatus for controlling vessel characteristics, including shape and thieving current for processing microfeature workpieces
US20040108212A1 (en) * 2002-12-06 2004-06-10 Lyndon Graham Apparatus and methods for transferring heat during chemical processing of microelectronic workpieces
US20050130437A1 (en) * 2003-12-16 2005-06-16 Taiwan Semiconductor Manufacturing Co. Dry film remove pre-filter system
DE102008045256A1 (de) 2008-09-01 2010-03-04 Rena Gmbh Vorrichtung und Verfahren zur Nassbehandlung von unterschiedlichen Substraten

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5319147A (en) * 1976-08-07 1978-02-22 Fuji Adobansu Kk Plating device for semiconductor wafer
JPS5337542A (en) * 1976-09-20 1978-04-06 Nippon Electric Co Constant current density bump plating method
US4293637A (en) * 1977-05-31 1981-10-06 Matsushita Electric Industrial Co., Ltd. Method of making metal electrode of semiconductor device
JPS56102590A (en) * 1979-08-09 1981-08-17 Koichi Shimamura Method and device for plating of microarea
JPS6041235A (ja) * 1983-08-15 1985-03-04 Seiko Epson Corp 半導体装置の製造方法
US4466864A (en) * 1983-12-16 1984-08-21 At&T Technologies, Inc. Methods of and apparatus for electroplating preselected surface regions of electrical articles
JPS6145716A (ja) * 1985-03-11 1986-03-05 株式会社日立製作所 電気掃除機の防音材装着構造

Also Published As

Publication number Publication date
US4906341A (en) 1990-03-06
KR910006974B1 (ko) 1991-09-14
JPS6481345A (en) 1989-03-27
JP2624703B2 (ja) 1997-06-25
KR890005858A (ko) 1989-05-17
EP0309233A3 (en) 1990-11-22
EP0309233A2 (de) 1989-03-29
EP0309233B1 (de) 1994-04-06
DE3888907D1 (de) 1994-05-11

Similar Documents

Publication Publication Date Title
DE3888907T2 (de) Verfahren und Apparat zur Herstellung eines Halbleiterbauelementes durch Plattierung.
DE3885834T2 (de) Lötstelle und Verfahren zu ihrer Bewerkstelligung.
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE68927931T2 (de) Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip
DE19781558B4 (de) Schaltungskomponente für ein IC-Gehäuse und Verfahren zu deren Herstellung
DE69220892T2 (de) Verfahren zur Herstellung eines mehrschichtigen Polyimid-Verdrahtungssubstrats
DE19728183B4 (de) Herstellungsverfahren für leitende Drähte eines Halbleitergehäuses in Chipgrösse
DE69218319T2 (de) Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
DE102005037321B4 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger
DE68918210T2 (de) Selektive Lötmetallbildung auf Leiterplatten.
DE4446881A1 (de) Durchgangsloch und Herstellungsverfahren eines Durchgangslochs
DE69133409T2 (de) Verfahren zur Herstellung von Mehrschichtstrukturen
DE69217448T2 (de) Verfahren zum Verbinden eines Leiters mit einer Elektrode in einer elektronischen Anordnung
DE1271235B (de) Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer elektrischen Schaltungsplatte
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
DE68927815T2 (de) Verfahren zum Herstellen eines Substrates für integrierte Mikrowellen-Schaltungen
DE2534397A1 (de) Verfahren zum herstellen von festwertspeicher enthaltenden integrierten schaltungen
DE1614928A1 (de) Verfahren zur Kontaktierung von Halbleiter-Bauelementen
DE1943519A1 (de) Halbleiterbauelement
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE69829716T2 (de) Verfahren zum Ausbilden eingebetteter Kupferzwischenverbindungen und eingebettete Kupferzwischenverbindungsstruktur
DE69003333T2 (de) Thermokompressionsverbindung für I.C.-Verpackung.
DE2315710B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
EP0308816A1 (de) Verfahren zum Herstellen von Anschlusskontakten für Dünnfilm-Magnetköpfe

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)