DE2534397A1 - Verfahren zum herstellen von festwertspeicher enthaltenden integrierten schaltungen - Google Patents

Verfahren zum herstellen von festwertspeicher enthaltenden integrierten schaltungen

Info

Publication number
DE2534397A1
DE2534397A1 DE19752534397 DE2534397A DE2534397A1 DE 2534397 A1 DE2534397 A1 DE 2534397A1 DE 19752534397 DE19752534397 DE 19752534397 DE 2534397 A DE2534397 A DE 2534397A DE 2534397 A1 DE2534397 A1 DE 2534397A1
Authority
DE
Germany
Prior art keywords
circuits
connections
passivating layer
layers
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752534397
Other languages
English (en)
Inventor
Gene Stoddard Alberts
Paul Alden Farrar
Robert Lee Hallen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2534397A1 publication Critical patent/DE2534397A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Description

Aktenzeichen der Anmelderin: BU 973 010
Verfahren zum Herstellen von Pestwertspeicher enthaltenden, integrierten Schaltungen
Die Erfindung betrifft ein Verfahren zum Herstellen von Pestj wertspeicher in redundanter Anordnung enthaltenden, integrierten Schaltungen, bei welchem das Halbleitersubstrat, in dessen Oberfläche die integrierten Schaltungen angeordnet sind, mit einer passivierenden Schicht bedeckt wird, in die passivierende Schicht zur Kontaktierung der Schaltkreise Durchgangslöcher eingebracht werden und danach auf die passivierende Schicht Metallisierungsmuster zur Herstellung von Anschlüssen aufgebracht werden, wobei Anschlüsse der Speicherschaltkreise durchtrennbar sind.
Das Problem, defekte Speicherzellen beim Betrieb einer Speicher- ;anordnung zu umgehen, ist schon auf verschiedene Weise gelöst worden. Z. B. ist in der US-Patentschrift 3 222 653 eine Anordnung beschrieben, bei welcher die Adresse eines Hilfsspeicherplatzes innerhalb eines Abschnittes der Speicherordnung ansteuerbar ist. Ein defekter Speicherplatz wird gekennzeichnet und wenn er ausgelesen wird, so steuert der Computer unmittelbar die Adresse des Hilfsspeicherplatzes an.
Es ist auch bekannt, die Informationen zur Identifizierung von schlechten und Ersatζleitungen zu speichern. Nach bekannten Verfahren werden nach dem Aufbringen des letzten Metallisierungsmusters auf einem Halbleiterplättchen Metallbrücken angebracht, die später selektiv, z. B. durch Ätzen, entfernt werden.
609817/0733
Die Erfindung ist besonders günstig anwendbar bei integrierten Schaltungen mit Feldeffekttransistoren, die mit Kondensatoren verbunden sind, von denen eine Elektrode gleichzeitig als Leiter und als Abschirmung dient. Bei derartigen Halbleiterstrukturen werden auf der Oberfläche des Halbleiterplättchens Verbindungsleitungen zwischen den einzelnen Bauelementen aufgebracht. Danach wird das Plättchen mit einer Schutzschicht aus Glas überzogen, in welche sodann Durchgangslöcher zur Kontaktierung der Schaltkreise eingebracht werden. Sodann werden auf die Glasschicht mit Hilfe von Masken weitere Leiterzüge, auch zur Verbindung der redundant angeordneten Speicherschaltkreise aufgebracht.
Um den Anforderungen für große Speicherkapazität zu genügen, müssen die Speicherschaltkreise möglichst dicht angeordnet sein. Sie müssen aber auch leicht und wirtschaftlich herzustellen sein. Es ist daher Aufgabe der Erfindung, ein Verfahren anzugeben, durch das die Herstellung von Anschlüssen und Leiterzügen bei solchen Strukturen vereinfacht wird. ;
Gemäß der Erfindung wird diese Aufgabe bei einem Verfahren der j eingangs genannten Art dadurch gelöst, daß die passivierende ι Schicht zunächst vollständig mit einem aus mit metallischen Schich-[ ten gebildeten Überzug bedeckt wird, und daß danach mittels eines selektiven Ätzverfahrens aus der Metallschicht gleichzeitig sowohl die zu den Anschlüssen führenden Leiterzüge als auch in Parallelschaltung angeordnete, an bestimmten Stellen Querschnittsverringerungen aufweisende Verbindungsleitungen zu den Speicherschaltkreisen gebildet werden.
!Eine vorteilhafte Ausbildung des erfindungsgemäßen Verfahrens besteht darin, daß zur Bildung des Überzuges nacheinander Schichen aus Chrom, Kupfer und Gold aufgebracht werden. Diese Metallschichten werden vorzugsweise im Vakuum aufgedampft.
BU 973 010 6 0 9 8 17/0733
In vorteilhafter Weise werden die durchschmelzbaren Verbindungen zu den Speicherschaltkreisen in einer Breite von 7362 pn-22,78 yum und in einer Länge von 162,7 /im hergestellt.
Bei einer passivierenden Schicht aus SiO2 werden in vorteilhafter Weise bei 1500C Schichten mit einer Dicke von etwa 800 8 aus Chrom, 500 8 aus Chrom plus Kupfer, 9000 8 aus Kupfer und 1 400 8 aus Gold aufgebracht. Bei einer passivierenden Schicht aus Polyimid und Quarz werden in vorteilhafter Weise bei 25O°C Schichten mit einer Dicke von etwa 750 2 aus Chrom, 50° A aus I Chrom plus Kupfer, 16 500 8 aus Kupfer und 2 200 S aus Gold j aufgebracht.
\Die Erfindung wird anhand eines durch die Zeichnung erläuterten Ausführungsbeispieles beschrieben. Die Pig. zeigt in schematischer Darstellung den Halbleiterkörper mit einem Teil der aufzubringenden Leiterzüge.
In der Fig. ist mit 1 das Halbleiterplättchen bezeichnet, das mit einer passivierenden Schicht 2 bedeckt ist. Zur Herstellung der Verbindungen mit den Halbleiterbauelementen werden Durchgangslöcher 3 durch die passivierende Schicht 2 am Umfang des Plättchens angeordnet, die bis zu den Schaltungen auf dem Halbleiterplättchen 1 hinabreichen. Außerdem sind Leiterzüge 4, die die Anzahl der Anschlüsse begrenzen, und die auch Verbindung zu den Durchgangslöchern herstellen, auf der Oberfläche der passivierenden Schicht angeordnet. Die Durchgangslöcher 5 verbinden das Leitungsmuster 4 mit den Schaltungen 6 auf der Oberfläche des Halbleitersubstrats und dienen zur Herstellung der Verbindung mit den Speicherschaltkreisen und anderen Schaltkreisen auf dem Substrat.
Die die Anzahl der Anschlüsse begrenzenden Leiterzüge und die Verbindungsleitungen zu den Speicherschaltkreisen werden gleichzeitig hergestellt.
BU 973 οίο 6 0 9 8 17/0733
211AIiI
Bei der Herstellung von Halbleiterstrukturen mit Festwertspeichern, bei denen zu den redundant angeordneten Schaltkreisen Verbindungen hergestellt und defekte Bauelemente oder Schaltkreise abgetrennt werden, wird eine passivierende Schicht aus Siliziumdioxid auf die Oberfläche der auf einem Substrat aus Silizium gebildeten Struktur aufgebracht. Danach werden durch diese Schicht Durchgangslöcher geöffnet, durch welche die tiefer liegenden metallischen Verbindungen kontaktiert werden können. Das Aufbringen der passivierenden Schicht kann durch Katho denzerstäubung oder durch ein anderes bekanntes Verfahren erfolgen. Die Durchgangslöcher werden gewöhnlich durch Ätzen erzeugt mit Hilfe bekannter photolithographischer Verfahren.
Gewöhnlich werden die Leiterzüge für die Anschlüsse durch Aufdampfen mittels einer Metallmaske hergestellt. Die Leiterzüge können dabei aus Chrom, Kupfer und Gold zusammengesetzt sein. Die Chromablagerung stellt eine ausgezeichnete Verbindung zwischen Glas und Metall her und bildet einen Schutz im Bereich der Kontakte. Ablagerungen von Kupfer und Gold ermöglichen das Haften von Metallen an dem gebildeten Chromfilm.
IEs erscheint vorteilhaft, die Verbindungen zu den Festwertspeichern und den Anschlüssen gleichzeitig herzustellen. Um dieses zu erreichen, wird zunächst ein aus Chrom, Kupfer und Gold zusammengesetzter Metallüberzug über die ganze Oberfläche des Plättchens aufgebracht, so daß die Bereiche der Anschlüsse und der Verbindungen zu den Festwertspeichern überdeckt werden. Danach werden mit Hilfe von bekannten photolithographischen Verfahren die einzelnen Leiterzüge ausgebildet. Dieses Verfahren eliminiert den Gebrauch von üblichen Metallmasken und vermeidet die Schwierigkeiten,die durch das Ausrichten der mit Toleranzen behafteten Masken bestehen.
Die Aufbringung des Metallüberzuges aus Chrom, Kupfer und Gold erfolgt bei einer passivierenden Schicht aus Siliziumdioxid bei der Temperatur von ungefähr 1500C. Bei dieser Temperatur
BU 973 oio 609817/0733
wird das Haften des Metalls auf dem Siliziumdioxidfilm verbessert. Die Verbindungen zu den Festwertspeichern haben eine Breite von 7,62 um bis 22,78 yum und eine Länge von ungefähr 162,7 jum. Die Metalldicken sind am günstigsten bei 800 8 für Chrom, einem Chrom-Kupfergemisch von 500 S, einer Kupfer-Dicke von ungefähr 9 000 8 und einer Gold-Dicke von ungefähr 1 400 8. Wenn jedoch für die passivierende Schicht Polyimid oder eine doppelt passivierende Schicht aus Polyemid über Quarz verwendet wird, wird die Ablagerung von Chrom, Kupfer und Gold bei 25O°C vorgenommen. Die Metalldicken sind in diesem Falle am günstigsten bei 750 8 für Chrom und einem Chrom-Kupfergemisch von 500 8, einer Kupfer-Dicke von ungefähr 16 500 8 und einer Gold-Dicke von ungefähr 2 200 8. Die günstigsten Bedingungen können mit Hilfe der bekannten Verfahren zur Steuerung des Aufdampfens festgestellt werden. Die Anzahl der Durchgangslöcher und die Anzahl der Verbindungen zu den Festwertspeichern variiert von einem Halbleiterplättchen zum anderen in Abhängigkeit von der Komplexität der Schaltungen.
Danach werden die Speicherschaltkreise getestet, um defekte Schaltkreise festzustellen. Die Verbindungsleitungen werden mit Kontaktspitzen in Berührung gebracht, um eventuell als Schmelzsicherung wirkende Teile der Verbindungsleitungen zu unterbrechen. Hierfür ist eine 6 Volt Batterie geeignet.
BU 973 oio 6 0 9 817/0733

Claims (1)

  1. 534391
    PATENTANSPRÜCHE
    1.) Verfahren zum Herstellen von Pestwertspeicher in redundanter Anordnung enthaltenden, integrierten Schaltungen, bei welchem das Halbleitersubstrat, in dessen Oberfläche die integrierten Schaltungen angeordnet sind, mit einer passivierenden Schicht bedeckt wird, in die passivierende Schicht zur Kontaktierung der Schaltkreise Durchgangslöcher eingebracht werden und danach auf der passivierenden Schicht Metallisierungsmuster zur Herstellung von Anschlüssen aufgebracht werden, wobei die Anschlüsse der Speicherschaltkreise durchtrennbar sind, dadurch gekennzeichnet, daß die passivierende Schicht zunächst vollständig mit einem aus metallischen Schichten gebildeten Überzug bedeckt wird und daß danach mittels eines selektiven Ätzverfahrens aus der Metallschicht gleichzeitig sowohl die zu den Anschlüssen führenden Leiterzüge als auch in Parallelschaltung angeordnete, an bestimmten Stellen QuerschnittsVerringerungen aufweisende Verbindungsleitungen zu den Speicherschaltkreisen gebildet werden.
    Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Bildung des Überzuges nacheinander Schichten aus Chrom, Kupfer und Gold aufgebracht werden.
    Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Metallschichten im Vakuum aufgedampft werden.
    Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die durchschmelzbaren Verbindungen zu den Speicherschaltkreisen in einer Breite von 7,62 /um bis 22,78 pm und in einer Länge von 162,7 /im hergestellt wer den.
    BU 973 οίο $09817/0733
    5. Verfahren nach den Ansprüchen 1 bis 43 dadurch gekennzeichnet, daß bei einer passivieren Schicht aus SiO2 bei 150 Schichten mit einer Dicke von etwa 800 8 aus Gr9 500 2 und Cu3 9 000 8 aus Cu und 1 400 8 aus Au aufgebracht werden.
    6. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß bei einer passivierenden Schicht aus Polyimid und Quarz bei 25O°C Schichten mit einer Dicke von etwa 750 8 aus Cr3 500 8 aus Cr und Cu, 16 500 8 aus Cu und 2 200 8 aus Au aufgebracht werden.
    oiö 6 0 9 8 17/0733
    Le
    r s e i t e
DE19752534397 1974-09-30 1975-08-01 Verfahren zum herstellen von festwertspeicher enthaltenden integrierten schaltungen Withdrawn DE2534397A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/510,667 US3959047A (en) 1974-09-30 1974-09-30 Method for constructing a rom for redundancy and other applications

Publications (1)

Publication Number Publication Date
DE2534397A1 true DE2534397A1 (de) 1976-04-22

Family

ID=24031678

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752534397 Withdrawn DE2534397A1 (de) 1974-09-30 1975-08-01 Verfahren zum herstellen von festwertspeicher enthaltenden integrierten schaltungen

Country Status (5)

Country Link
US (1) US3959047A (de)
JP (1) JPS5151294A (de)
DE (1) DE2534397A1 (de)
FR (1) FR2286505A1 (de)
GB (1) GB1517050A (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5568659A (en) * 1978-11-20 1980-05-23 Hitachi Ltd Semiconductor device and manufacturing method thereof
US4229248A (en) * 1979-04-06 1980-10-21 Intel Magnetics, Inc. Process for forming bonding pads on magnetic bubble devices
US4589028A (en) * 1983-11-29 1986-05-13 Fuji Photo Film Co., Ltd. Defect concealing image sensing device
US4840302A (en) * 1988-04-15 1989-06-20 International Business Machines Corporation Chromium-titanium alloy
US5223735A (en) * 1988-09-30 1993-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device in which circuit functions can be remedied or changed and the method for producing the same
US5200922A (en) * 1990-10-24 1993-04-06 Rao Kameswara K Redundancy circuit for high speed EPROM and flash memory devices
EP0563852A1 (de) * 1992-04-02 1993-10-06 Siemens Aktiengesellschaft Zickzack-Schmelzvorrichtung für Anwendungen mit reduziertem Schmelzstrom
US5589706A (en) * 1995-05-31 1996-12-31 International Business Machines Corp. Fuse link structures through the addition of dummy structures
US6057221A (en) * 1997-04-03 2000-05-02 Massachusetts Institute Of Technology Laser-induced cutting of metal interconnect
ES2144946B1 (es) * 1998-03-10 2001-01-01 Mecanismos Aux Es Ind S L Unos perfeccionamientos en la proteccion de fets mediante pistas de pcb.
US6008523A (en) * 1998-08-26 1999-12-28 Siemens Aktiengesellschaft Electrical fuses with tight pitches and method of fabrication in semiconductors
US6586835B1 (en) * 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
US6219237B1 (en) 1998-08-31 2001-04-17 Micron Technology, Inc. Structure and method for an electronic assembly
US6281042B1 (en) 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6424034B1 (en) 1998-08-31 2002-07-23 Micron Technology, Inc. High performance packaging for microprocessors and DRAM chips which minimizes timing skews
US6392296B1 (en) 1998-08-31 2002-05-21 Micron Technology, Inc. Silicon interposer with optical connections
US6255852B1 (en) 1999-02-09 2001-07-03 Micron Technology, Inc. Current mode signal interconnects and CMOS amplifier
US6844253B2 (en) * 1999-02-19 2005-01-18 Micron Technology, Inc. Selective deposition of solder ball contacts
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US6435396B1 (en) * 2000-04-10 2002-08-20 Micron Technology, Inc. Print head for ejecting liquid droplets
US6878396B2 (en) * 2000-04-10 2005-04-12 Micron Technology, Inc. Micro C-4 semiconductor die and method for depositing connection sites thereon
US6635960B2 (en) 2001-08-30 2003-10-21 Micron Technology, Inc. Angled edge connections for multichip structures
US7101770B2 (en) * 2002-01-30 2006-09-05 Micron Technology, Inc. Capacitive techniques to reduce noise in high speed interconnections
US7235457B2 (en) 2002-03-13 2007-06-26 Micron Technology, Inc. High permeability layered films to reduce noise in high speed interconnects
US6828652B2 (en) 2002-05-07 2004-12-07 Infineon Technologies Ag Fuse structure for semiconductor device
US7347349B2 (en) * 2003-06-24 2008-03-25 Micron Technology, Inc. Apparatus and method for printing micro metal structures
US6960978B2 (en) * 2003-07-16 2005-11-01 Hewlett-Packard Development Company, L.P. Fuse structure
WO2005036402A1 (ja) * 2003-10-07 2005-04-21 Advantest Corporation テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法
US7485944B2 (en) * 2004-10-21 2009-02-03 International Business Machines Corporation Programmable electronic fuse
US7875529B2 (en) * 2007-10-05 2011-01-25 Micron Technology, Inc. Semiconductor devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE670213A (de) * 1964-09-30 1900-01-01
US3697318A (en) * 1967-05-23 1972-10-10 Ibm Monolithic integrated structure including fabrication thereof
GB1230421A (de) * 1967-09-15 1971-05-05
JPS4835778A (de) * 1971-09-09 1973-05-26
US3780320A (en) * 1971-12-20 1973-12-18 Ibm Schottky barrier diode read-only memory
US3740523A (en) * 1971-12-30 1973-06-19 Bell Telephone Labor Inc Encoding of read only memory by laser vaporization

Also Published As

Publication number Publication date
FR2286505B1 (de) 1977-12-16
GB1517050A (en) 1978-07-05
US3959047A (en) 1976-05-25
JPS5151294A (en) 1976-05-06
FR2286505A1 (fr) 1976-04-23

Similar Documents

Publication Publication Date Title
DE2534397A1 (de) Verfahren zum herstellen von festwertspeicher enthaltenden integrierten schaltungen
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE2440481C3 (de) Verfahren zum Herstellen von Dünnschicht-Leiterzügen auf einem elektrisch isolierenden Träger
EP0016925B1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
DE2722557A1 (de) Verfahren zum aufbringen von metallisierungsmustern auf einem halbleitersubstrat
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
DE2901697C3 (de) Verfahren zur Ausbildung von Leitungsverbindungen auf einem Substrat
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
DE2734176A1 (de) Verfahren zur herstellung einer halbleiteranordnung
CH652268A5 (de) Verfahren zur herstellung von gegen hitzeschockeinwirkung widerstandsfaehigen gedruckten schaltungen.
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
DE1943519A1 (de) Halbleiterbauelement
DE2353276A1 (de) Doppelseitige schaltung fuer mehrschichtschaltungen und verfahren zu ihrer herstellung
EP0308816A1 (de) Verfahren zum Herstellen von Anschlusskontakten für Dünnfilm-Magnetköpfe
DE2549861A1 (de) Verfahren zur anbringung von lokalisierten kontakten an einer duennschichtschaltung
EP0234487B1 (de) Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung
DE2147573B1 (de) Verfahren zur Herstellung von mikroelektronischen Schaltungen
DE19501693C2 (de) Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement
EP0126171A1 (de) Verfahren zur ganzflächigen Nacharbeitung von Mehrlagenschaltungen mit fehlerhaften äusseren Kupferleiterzügen
DE1564743A1 (de) Verfahren zur Herstellung von Halbleitergeraeten mit daran befestigten Anschlussleitungen
DE2903428C2 (de) Verfahren zur Herstellung von Schaltungen in Dünnschichttechnik mit Dickschichtkomponenten
DE2165622C3 (de) Dünnschichtschaltkreis
DE3524832A1 (de) Herstellung von duennfilmschaltungen
DE3712335A1 (de) Verfahren zur herstellung einer struktur
EP0034795B1 (de) Verfahren zum Herstellen von Lackschichten für die Mikrogalvanoplastik mittels Röntgenstrahlen

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee