KR910006974B1 - 반도체장치의 제조방법 및 그 제조장치 - Google Patents

반도체장치의 제조방법 및 그 제조장치 Download PDF

Info

Publication number
KR910006974B1
KR910006974B1 KR1019880012332A KR880012332A KR910006974B1 KR 910006974 B1 KR910006974 B1 KR 910006974B1 KR 1019880012332 A KR1019880012332 A KR 1019880012332A KR 880012332 A KR880012332 A KR 880012332A KR 910006974 B1 KR910006974 B1 KR 910006974B1
Authority
KR
South Korea
Prior art keywords
plating
plating liquid
semiconductor device
manufacturing
semiconductor
Prior art date
Application number
KR1019880012332A
Other languages
English (en)
Other versions
KR890005858A (ko
Inventor
고지 야마카와
가오루 고이와
노부오 이와세
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR890005858A publication Critical patent/KR890005858A/ko
Application granted granted Critical
Publication of KR910006974B1 publication Critical patent/KR910006974B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Abstract

내용 없음.

Description

반도체장치의 제조방법 및 그 제조장치
제1도는 본 발명의 제1실시예에 사용되는 범프형성장치의 개략적인 구성도.
제2a~d도는 반도체웨이퍼상에 범프를 형성하는 공정을 설명하기 위한 단면도.
제3도∼제5도는 도금액을 공급하기 위한 펌프의 ON/OFF 타이밍과 그 펌프내에 흐르는 도금액의 유량을 나타낸 그래프.
제6도는 본 발명의 제2실시예에 사용되는 범프형성장치의 개략적인 구성도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 도금액 저장조 2, 52 : 도금액
3, 51 : 도금용기 4, 53 : 애노드전극
5, 7, 54, 55 : 리이드선 6 : 지지부재
8, 81 : 배관 9, 82 : 펌프
10, 83 : 필터 11 : 도금액 공급구
12 : 도금액 배출구 13 : 간헐구동유니트
15, 65 : 직류전원 20, 31, 70 : 반도체웨이퍼
32 : 알미늄전극 33 : 패시베이션막
34 : Cr 막 35 : Cu 막
36 : Au 막 37 : 도전막
38 : 드라이필름 39 : 개구부
40 : 범프 56, 57 : 구멍
60 : 도금장치 61 : 지지판
62 : 구동기 63 : 지지봉
64 : 접속핀 66 : 구동제어기
[적용분야]
본 발명은 도금법으로 범프(bump)와 배선등을 형성하도록 된 반도체장치의 제조방법 및 그 제조장치에 관한 것이다.
[배경기술]
최근, 전자기기의 소형화에 따라 IC나 LSI와 같은 반도체칩의 집적도가 증대되고 있고, 또한 반도체소자의 장착면에서 전극간의 간격이 축소되면서 I/O 단자의 수효가 증대되는 경향이 있다. 더욱이 카드형 전자계산기나 IC카드처럼 전자기기가 카드화됨에 따라 전자기기의 박형화가 요구되고 있다.
한편, 반도체소자에는 알미늄전극이 설치되고, 전자기기의 조립시 이들 알미늄전극이 외부단자에 접속되게 되는데, 그러한 전극접속방법으로는 와이어본딩방법이 알려져 있다. 이 와이어본딩방법이란 직경이 25∼30㎛ 정도인 극히 가는 Au선(또는 알미늄선, 구리선)을 열압착 또는 초음파기술로 순차 접속시키는 방법을 뜻한다. 이러한 방법에 있어, 현재 자동와이어본더가 널리 보급됨에 따라 노동력이 절감되고 신뢰성과 생산성이 향상되고 있으나, 종래의 와이어본딩방법으로는 반도체소자가 고집적화됨에 따른 핀수의 증가, 전극간격의 축소, 상기 반도체소자를 장착하는 전자기기의 박형화(薄型化)에 대응할 수 없다는 문제가 있었다. 즉, 핀수가 증가함에 따라 본딩에 필요한 시간이 길어지고, 접속와이어가 존재함으로 인해 전극간격의 축소와 전자기기의 두께축소가 간섭받게 되었다.
이에 대해 TAB 방식이나 플립칩방식등과 같이 현재 많이 주목받고 있는 와이어레스본딩방식은 상기 문제점을 해결할 수 있는 바, 이런 방식에 따르면 와이어가 필요없게 되고, 일괄접합이나 위치정합정밀도에 따른 신뢰성이 향상되며, 전극간격의 축소 및 전자기기의 박형화, 자동화의 면에서도 우수하여, 금후 이러한 와이어레스본딩방식은 반도체소자의 장착기술에서 주류를 이룰 것으로 예상된다.
상기한 와이어레스본딩방식에서는 일반적으로 반도체소자의 알미늄전극상에 범프(bump)라 부르는 금속돌기물이 형성되는데, 그러한 범프는 외부단자에 직접 접속되게 된다[고체기술지 1979년 3월호 52페이지의 "필름캐리어의 조립공정"에 게재]. 상기한 범프는 종래에 다음과 같은 공정에 의해 형성되고 있었다.
우선, 반도체웨이퍼에 복수의 반도체소자를 형성하고, 각 반도체소자상에 다수의 알미늄전극을 형성한다. 이어서 웨이퍼의 전표면상에 SiO2나 Si3N4와 같은 패시베이션막(passivation 膜)을 형성하고 그 패시베이션막을 선택적으로 엣칭제거해서 상기 알미늄전극을 노출시킨다.
이어서 상기 패시베이션막의 잔류부분을 포함하는 웨이퍼의 전표면에 증착법이나 스퍼터링법으로 밑바탕 금속막을 형성한다. 다음에는 상기 알미늄전극의 노출부에 대응되는 밑바탕 금속막을 노출시키기 위해 부분적인 사진식각법을 실시하여 개구부를 뚫은 레지스트막을 형성한 후, 상기 개구부를 통해 노출된 밑바탕 금속막을 캐소드로 하여 전기도금을 함으로써, 레지스트막의 개구부내 밑바탕 금속막상에 그 레지스트막과 대략 같은 두께의 범프를 선택적으로 형성한다. 그 다음에는 상기 레지스트막을 제거하고, 상기 범프를 마스크로 하여 노출된 밑바탕 금속막을 제거한다.
그런데 상술한 종래의 범프형성방법에는 다음과 같은 문제가 있었다. 즉, 전기도금공정에 있어서 도금액중에 있는 기포가 상기 밑바탕 금속막이나 상기 개구부주변의 레지스트막에 부착되면 도금액을 휘저어도 그 기포가 제거되지 않기 때문에, 기포가 밑바탕 금속막 밑 레지스트에 부착된 상태에서 전기도금이 실행된다. 그 결과 범프가 형성되지 않거나 그 두께가 불충분하게 되는 등의 문제가 생긴다. 특히 반도체소자의 미세화에 따라 범프칫수가 미세화돠면, 작은 기포라도 전기도금시에 도금차단체로서 작용하여 범프의 형성을 방해할 뿐만 아니라, 레지스트막의 개구부를 그 기포가 막음으로써 범프가 완전하게 형성되지 않은 장소가 많이 생기게 된다.
상기한 문제점을 해결하기 위해, 도금액중에 계면활성제를 첨가시켜서 전기도금공정중에 밑바탕 금속막등으로 기포가 부착되지 않도록 하는 방안이 고려되고 있으나, 그러한 계면활성제를 첨가하면 도금액의 특성이 열화되는 새로운 문제가 생기게 된다.
이상에서 설명한 것처럼, 전기도금에 의한 범프형성시 밑바탕 금속막 및 레지스트막에 기포가 부착되면, 범프의 형상이나 범프형성의 유무, 더 나아가 반도체소자의 재료대 제품비에 지대한 결함이 생기게 된다.
[발명의 목적]
본 발명은 상기한 종래의 문제점을 해결하기 위해 발명된 것으로, 도금액의 조성을 변화시키지 않고 전기 도금공정에서 피도금부측으로 기포가 부착됨에 기인하는 도금불량을 방지하도록 된 반도체장치의 제조방법 및 그 제조장치를 제공하고자 함에 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명의 제조방법은 도금해야 할 반도체부재의 피도금부와 도금액을 접촉시켜서 상기 피도금부를 도금하는 도금공정과, 도금을 하는 도중에 도금액으로부터 피도금부를 격리시키는 공정으로 이루어져 있다.
또한, 본 발명의 제조장치는 도금액을 저장하기 위한 도금액 저장조와, 이 도금액 저장조내에서 반도체부재를 지지해 주기 위한 지지부재, 상기 반도체부재의 피도금부와 도금액을 접촉시키고 한편으로 상기 피도금부로부터 도금액을 격리시키기 위한 접촉/격리수단 및, 상기 반도체 부재의 피도금부에 상기 도금액이 접촉되는 동안에 상기 피도금부상에 도금층을 형성시키는 도금수단을 구비하여 구성되어 있다.
본 발명에 따른 반도체장치의 제조방법은 예컨대 범프(bump)를 갖춘 반도체장치를 제조하는데에 적용될 수 있는 바, 그러한 반도체장치는 다음과 같이 제조된다.
예컨대, 반도체장치상에 형성된 각 전극의 대부분이 노출되도록 반도체부재의 표면상에 절연막을 선택적으로 피복하고, 이 절연막과 노출된 전극의 전표면에 도전막을 피복한다. 더욱이 그 도전막상에 상기 전극의 노출부에 대응되는 주변의 도전막을 노출시키기 위한 개구부를 갖춘 마스크부재를 피복한다. 다음에는 도전막의 노출부(피도금부)에 소정 두께의 막을 부착시킴으로써 범프를 형성하게 된다.
본 발명에 따르면, 반도체장치의 피도금부에 도금액을 접촉시켜서 도금을 하고, 또한 도금공정의 도중에 반도체 장치의 피도금부로부터 도금액을 격리시키도록 되어 있는 바, 이러한 동작을 통하여 기포에 의해 야기되는 도금불량이나 도금실패가 현저히 줄어들게 된다. 이러한 점은 다음의 이유에 기인하는 것이다.
종래의 반도체장치 제조방법에서 도금막을 형성하는 동안에 피도금부의 어느 일부에 기포가 부착되고, 그러한 기포는 도금공정내내 남아 있게 된다. 이로 인하여 기포가 부착된 부분에는 도금층이 형성되지 않으므로 그 부분에 도금실패가 있게 된다. 그러나 이러한 기포들은 도금액으로부터 피도금부를 일시적으로 격리시킴으로써 제거할 수 있다. 그러한 격리 이후에 피도금부가 다시 도금액에 접촉되는 경우에는, 기포가 부착된 적이 있으나 상기 격리공정으로 인해 기포가 제거된 영역에 도금액이 접촉되고 그 영역에 도금층이 형성되게 된다. 그 결과, 기포로 인한 비도금영역이 없어지게 된다.
상기한 이유로 본 발명에서는 도금실패의 가능성을 최소화할 수 있게 된다. 이 경우, 상기 도금액과 피도금부의 격리작업을 여러번 시행하는 것이 바람직한 바, 예컨대 10회나 그 이상이 좋다. 이렇게 격리작업을 여러번 시행함으로서 피도금부에 기포가 붙을 가능성이 더욱 감소되어, 도금실패의 가능성이 더욱 줄어들게 된다.
상기한 것처럼 도금액이 피도금부로부터 여러번 격리되는 경우, 한 격리단계와 다음번 격리단계간의 간격이 짧아지게 된다. 따라서 그 간격(즉, 도금이 실행되는 기간) 동안에는 얇은 도금막만이 피도금부에 부착되게 되므로, 설령 도금이 재개된 후 어떤 피도금부에 기포가 잔존하게 될지라도 그 기포가 붙은 엉역과 그렇지 않은 영역간의 도금두께 차이는 격리작업이 1회만 시행된 경우보다 작아지게 된다. 따라서 소정의 횟수만큼 격리작업을 시행함으로써 도금되는 부분의 두께를 거의 동일하게 만들 수 있게 된다.
상기한 격리단계의 횟수는 도금액의 특성(기포의 혼입정도)이나 피도금부의 두께, 반도체장치의 생산성등을 고려하여 선정하는 것이 좋고, 한 격리단계와 다음번 격리단계간의 간격은 일정하게 하는 것이 바람직하다.
한편, 이하의 실시예에서 도금공정에는 전기도금법이 적용되게 되는데, 이 경우에는 금도금이나 은도금등이 채용될 수 있다. 그러나 그러한 전기도금법과는 달리 무전해 도금법을 적용시켜도 된다.
또한, 본 발명은 범프를 형성시키는 경우에만 적용되는 것이 아니고, 배선을 도금하는 경우등 다른 작업에도 적용될 수 있는 것이다.
[실시예]
이하, 도면을 참조하여 본 발명의 각 실시예를 상세히 설명한다.
제1도는 본 발명의 제1실시예에 사용되는 제조장치의 개략적인 구성을 나타낸 도면으로서, 도면중 참조부호 1 은 예컨대 도금액(2)이 저장되는 환형의 도금액 저장조를 나타낸 것이다. 이 도금액 저장조(1)의 중간공동부(中間空洞部)에는 상부가 열려 있는 도금용기(3)가 설치되어 있고, 이 도금용기(3)의 바닥부분에는 그물망형상의 애노드전극(4)이 설치되어 있으며, 이 애노드전극(4)에는 리이드선(5)이 접속되어 있다.
상기 도금용기(3)의 측벽상부에는 도금해야 할 반도체 웨이퍼(20)를 지지하기 위한 갈고리형 지지부재(6)가 여러개 설치되어 있고, 이들 지지부재(6)중 한개는 캐소드측 리이드선(7)에 접속되어 캐소드전극으로 작용한다. 또한 애노드전극(4)의 리이드선(5) 및 케소드측 리이드선(7)은 직류전원(15)에 접속되어 있다.
그리고 상기 도금액 저장조(1)의 측벽하부에는 도금액 배출구(12)가 형성되어 있고, 상기 도금용기(3)의 바닥부분에는 도금액 공급구(11)가 형성되어 있다. 이들 도금액 배출구(12) 및 공급구(11)는 배관(8)을 매개하여 연결되어 있다.
상기 배관(8)에는 상기 저장조(1)측으로부터 그 저장조(1)내의 도금액(2)을 간헐적으로 상기 도금용기(3)내에 공급하기 위한 펌프(9)가 설치되어 있고, 또한 도금액(2)을 여과시키기 위한 필터(10)가 설치되어 있다. 여기에서 상기 펌프(9)는 간헐구동유니트(13)에 의해 소정의 간격으로 간헐적으로 접속되어 있다. 따라서 상기 직류전원(15)은 펌프(9)와 동기되어 그 펌프(9)의 ON/OFF 간격에 따라 ON/OFF 동작하도록 되어 있다.
상기한 구조의 반도체제조장치에서 상기 간헐구동유니트(13)는 반도체웨이퍼(20)가 지지부재(6)에 의해 지지되고 있는 동안에 소정간격으로 동작하게 된다. 이러한 간헐구동유니트(13)가 ON상태인 경우에는 펌프(9)가 동작하여 도금액(2)이 저장조(1)로부터 배관(8)을 거쳐서 도금용기(3)로 흘러들어가게 된다. 그리하여 도금용기(3)가 도금액(2)으로 채워지게 되면 도금액(2)은 도금용기(3)로부터 저장소(1)로 흘러넘치게 된다. 이때 반도체웨이퍼(20)의 피도금부와 도금액(2)이 접촉하게 되고 직류전원(15)의 전압이 애노드전극(4; 그물형)과 지지부재(6)에 인가되어 도금이 실행된다.
상기 간헐구동유니트(13)가 OFF 상태인 경우에는 펌프(9)가 정지상태로 되므로 도금용기(3)내의 도금액(2)이 자연적으로 배관(8)을 통해 저장조(1)로 배출된다. 이로써 반도체웨이퍼(20)의 피도금부로부터 도금액(2)이 격리되게 되고, 직류전원(15)은 턴오프된다.
이상의 간헐도금동작에 의해 기포가 제거됨으로써 결함이 거의 없는 범프나 배선등과 같은 도금부위가 형성되게 된다.
다음에는 전술한 제1도의 제조장치를 이용한 반도체장치의 범프형성방법을 제2a도-제2d도에 의거 상세히 설명한다.
우선, 반도체웨이퍼(31)상에 통상적인 방법에 따라 각종 트랜지스터와 배선등으로 이루어진 다수의 반도체소자를 형성하고, 더욱이 각 반도체소자상에 다수의 알미늄전극(32)을 형성한다. 이어서 상기 알미늄전극(32)이 형성된 반도체웨이퍼(31)의 표면상에 Si3N4로 이루어진 패시베이션막(33; passivation film)을 형성하고, 그 패시베이션막(33)을 선택적으로 엣칭제거하여 상기 알미늄전극(32)의 대부분을 노출시킨다[제2a도].
다음에는 상기 패시베이션막(33)을 포함하는 반도체웨이퍼(31)의 전표면에 스퍼터링법으로 Cr 막(34)과 Cu 막(35) 및 Au 막(36)을 순차 퇴적시켜서 두께가 3500Å인 3층구조의 도전막(37)을 형성한다. 이어서 상기 도전막(37)상에 전면적으로 두께가 20㎛인 감광성 드라이필름(38; dry film)을 피복한 후, 그 드라이필름(38)을 사진식각하여 상기 알미늄전극(32)의 노출부에 대응되는 도전막(37)을 노출시키기 위한 80㎛×80㎛의 개구부(39; opening portion)를 형성시킨다[제2b도].
이어서 전술한 제1도에 도시된 도금용기(3)의 지지부재(6)상에 상기 반도체웨이퍼(31)의 감광성 드라이필름(38)측이 도금용기(3)의 안쪽을 마주보도록 반도체웨이퍼(31)를 위치시킨다. 이때 상기 지지부재(6)가 노출된 도전막(37)에 접촉되도록 한다. 다음에는 전기도금을 간헐적으로 실행하기 위해서 제3도에 도시된 간격으로 간헐구동유니트(13)를 이용하여 펌프(9)를 구동시킨다(이하의 설명에서는 도금액(2)을 금이 포함된 금도금액으로 한다).
즉, 직류전원(15)의 ON 및 펌프(9)의 작동에 의거 전기도금을 할 때 5분간 소정 유량의 도금액(2)을 도금용기(3)로 공급하여 도금을 하고, 그후에는 직류전원(15)을 OFF 시키고 펌프(9)를 정지시켜 도금액(2)의 공급을 중지시킴으로써 반도체웨이퍼(31)로부터 도금액(2)을 격리시키는 동작을 30초간 실시한다.
이상의 동작을 도합 7회 수행한 후, 최종적으로 도금용기(3)에 도금액(2)을 공급함으로써 도금을 완료한다. 이로써 드라이필름(38)과 거의 동일한 두께의 금속범프(40)가 개구부(39)에 대응되는 도전막(37)의 노출부상에 선택적으로 형성되게 된다[제2c도].
상기한 도금동작에서 펌프(9)의 작동에 의해 도금액 저장조(1)내의 도금액(2; 온도 60℃)이 배관(8)을 통해서 도금용기(3)내에 공급됨으로써 도금용기(3) 상부의 지지부재(6)에 놓인 도전막(37)의 일부(39a; 개구부 39에 대응되는 부분)와 접촉하게 되며, 캐소드측의 지지부재(6) 및 애노드전극(4)으로 직류전원(15)으로부터 직류전압이 인가되어 금도금이 실행된다. 이 경우, 도금 용기(3)로 도금액(2)이 공급될 때에는 그 도금액(2)이 뒤섞여져서 공급되게 된다. 도금용기(3)의 상부레벨 이상으로 공급되는 상기 도금액(2)은 저장조(1)로 넘쳐 흐르게 된다.
한편, 상기 도금동작도중에 간헐구동유니트(13)가 OFF 되어 직류전원(15)이 OFF 되고 펌프(9)의 동작이 정지됨으로써, 도금용기(3)내의 도금액(2)은 배관(8)을 통해 저장조(1)측으로 흘러서 도금용기(3)내의 도금액(2)이 밑으로 내려가게 된다. 이 경우, 도금액(2)은 도전막(37)측으로부터 떨어지게 되어, 그속에 부착되어 있던 기포가 제거된다. 이상의 접촉/격리동작을 상술한 것처럼 여러번 실행하여 도금을 완료한 다음에는 드라이필름(38)을 제거하고 금속범프(40)를 마스크로 하여 노출된 도전막(37)을 엣칭제거한다[제2d도].
위와 같이 하여 범프(40)가 형성된 웨이퍼(31)에 대해 범프(40)의 형상 및 범프(40)의 형성유무를 조사했다. 그 결과 드라이필름(38)의 개구부(39)내 전체에 균일한 두께의 범프(40)가 형성되었다는 것을 확인할 수 있었다. 이에 대해, 제1도에 도시된 장치를 이용해서 웨이퍼(31)로부터 도금액(2)을 격리시키는 과정없이 계속해서 40분간 웨이퍼(31)를 도금해 본 결과, 웨이퍼(31)상의 200개 IC 중에서 범프형성부(39a)상에 범프(40)가 형성되지 않았거나 그 두께가 20㎛에 못미치는 IC가 60개(전체 IC의 30%)나 발견되었다.
상기한 본 실시예의 실리콘웨이퍼(31)는 절단되어 반도체소자를 이루게 되고, 그러한 반도체소자는 금범프(40)를 매개하여 외부기기에 장착되는 바, 상기 범프(40)의 높이와 형상이 균일하기 때문에 해당 반도체소자는 신뢰성이 높고 접합성이 좋다는 것을 확인할 수 있었다.
더욱이, 제1도에 도시된 장치에 의하면, 간헐구동유니트(13)가 직류전원(15)의 ON/OFF 및 펌프(9)의 작동/정지를 동기시켜서 행함으로써, 웨이퍼(31)상의 도금형성부(39a)로부터 도금액(20)을 용이하게 격리시키게 되어 신뢰성이 높은 범프(40)를 형성시킬 수 있게 된다.
한편, 상기 실시예에서는 도전막(37)이 Cr 막(34)과 Cu 막(35) 및 Au 막(36)으로 이루어진 3층구조체로 되어 있지만 이와 달리 Ti/Pt/Au 층과 같이 다른 금속으로 이루어진 3층구조의 도전막을 사용해도 된다.
또, 상기 실시예에서는 범프형성시의 마스크로서 감광성 드라이필름을 이용했지만, 이와 달리 통상의 레지스트막을 이용해도 같은 효과를 거둘 수 있다.
그리고 상기 실시예에서는 제3도에 나타낸 소정의 유량과 소정의 간격으로 펌프(9)에 의해 도금액(2)이 공급되도록 되어 있지만, 본 발명은 이에 한정되지 않고 예컨데 제4도에 도시된 불규칙간격으로, 또는 제5도에 도시된 것처럼 유량을 변동시키면서 도금액(2)을 공급해도 된다.
다음에는 본 발명의 제2실시예를 설명한다.
제6도에는 제2실시예에 사용되는 반도체장치의 제조장치가 도시되어 있는바, 제6도중의 참조부호 51은 금도금액과 같은 도금액(52)이 수용되는 도금용기를 나타낸 것으로서, 이 도금용기(51)내에는 도금액(52)에 담기어지는 그물망형태의 애노드전극(53)이 설치되어 있고, 그 애노드전극(53)은 리이드선(54)을 통해서 직류전원(65)에 접속되어 있다.
상기 도금용기(51)에는 도금장치(60)가 설치되어 있는데, 이 도금장치(60)는 웨이퍼(70)를 지지하는 지지판(61)과 이 지지판(61)을 상하로 움직여서 그 지지판(61)에 고정된 웨이퍼(70)등을 도금액(52)에 담그거나 꺼내는 구동기(62), 이 구동기(62)를 상기 지지판(61)에 접속시키기 위한 지지봉(63), 상기 지지판(61)에 고정된 웨이퍼(70)를 전원(65)의 캐소드측에 접속시키기 위한 접속핀(64)으로 구성되어 있다. 또한 상기 접속핀(64)은 리이드선(55)을 통해서 상기 직류전원(65)에 접속되어 있다. 그리고 구동제어기(66)는 구동기(62)를 구동시켜서 웨이퍼(70)를 소정간격으로 수직적으로 움직이게 만들고 그 웨이퍼(70)가 도금액(52)내에 잠겨 있는 동안에만 전원(65)을 ON 상태로 유지시키는 제어동작을 하도록 되어 있다.
또한, 도금용기(51)의 바닥에는 두개의 구멍(56,57)이 형성되어 있는데, 이러한 구멍(56,57)에는 배관(81)이 연결되어 있다. 또한, 이 배관(81)에는 그 배관(81)내의 도금액(52)을 순환시키기 위한 순환용 펌프(82) 및 도금액(52)을 정화시키기 위한 필터(83)가 각각 설치되어 있다.
상기한 구성의 제조장치에 의하면, 구동제어기(66)를 이용하여 구동기(62)를 소정간격으로 동작시킴으로써, 웨이퍼(70)의 피도금부로부터 도금액(52)을 격리시키고 이와 달리 도금액(52)에 웨이퍼(70)의 피도금부를 접촉시키는 동작을 엇바꿔 반복하게 된다. 이로써 기포로 인한 도금부의 장해가 최소화되게 된다. 이때의 범프 형성단계는 전술한 제2a도∼제2d도에 도시된 단계와 기본적으로 동일하게 실시된다. 따라서 본 제2실시예에서도 제1실시예의 경우와 동일한 우수한 품질의 범프를 형성시킬 수 있게 된다.
[발명의 효과]
이상에서 상세히 설명한 것처럼 본 발명에 의하면, 도금액의 조성을 변화시키지 않고 전기도금공정에서의 기포부착에 의한 도금불량을 방지하여 목적장소에 소망하는 형상의 범프를 안정하게 형성시킬 수 있고, 이로써 외부기기와의 접속신뢰성과 재료대 제품비를 대폭 향상시킬 수 있게 된다.

Claims (10)

  1. 반도체부재의 피도금부에 도금액을 접촉시켜서 상기 피도금부를 도금하는 도금공정과, 이 도금공정중에 상기 피도금부로부터 도금액을 격리시키는 격리공정을 구비하여 이루어진 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 격리공정을 복수회 실행하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 도금공정을 전기도금법으로 시행하는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항에 있어서, 상기 도금공정을 무전해 도금법으로 시행하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제1항에 있어서, 상기 도금공정에 의해 범프가 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 도금액을 저장하기 위한 도금액 저장조와, 이 도금액 저장조내에서 반도체부재를 지지하기 위한 지지부재, 상기 반도체부재의 피도금부와 도금액을 접촉시키고 또한 상기 피도금부로부터 도금액을 격리시키기 위한 접촉/격리수단 및, 상기 반도체부재의 피도금부와 상기 도금액이 접촉하는 동안에 상기 피도금부상에 도금층을 형성하기 위한 도금수단을 구비하여 구성된 반도체장치의 제조장치.
  7. 제6항에 있어서, 상기 접촉/격리수단은 상기 반도체부재의 피도금부에 도금액이 접촉되도록 그 도금액을 도금액 저장조로 공급하는 도금액 공급수단과, 소정의 간격으로 상기 도금액 공급수단이 ON/OFF 동작을 하게 만드는 제어수단을 구비하여 구성된 것을 특징으로 하는 반도체장치의 제조장치.
  8. 제6항에 있어서, 상기 도금수단이 도금액속으로 잠기어지는 애노드전극과 피도금부에 접속되는 캐소드전극 및 상기 양 전극에 전압을 공급하는 직류전원을 구비하여 구성된 것을 특징으로 하는 반도체장치의 제조장치.
  9. 제6항에 있어서, 상기 접촉/격리수단은 상기 반도체부재의 피도금부가 상기 도금액과 접촉하고 또한 격리되도록 상기 반도체부재를 이동시키는 구동수단과 이 구동수단이 소정의 간격으로 접촉/격리동작을 하게 만드는 제어수단을 구비하여 구성된 것을 특징으로 하는 반도체장치의 제조장치.
  10. 범프를 구비한 반도체장치를 제조하는 방법에 있어서, 반도체부재상에 형성된 전극의 대부분이 노출되도록 그 반도체부재의 표면상에 절연막을 형성하는 공정과, 상기 전극의 노출부 전표면상과 상기 절연막상에 도전막을 피복하는 공정, 상기 도전막중 상기 전극의 노출부에 대응되는 부분이 노출되도록 상기 도전막상에 개구부를 갖춘 마스크부재를 형성하는 공정, 상기 도전막의 노출부와 도금액을 접촉시켜서 상기 도전막상에 범프를 형성하는 공정 및, 상기 범프형성공정도중에 상기 도전막의 노출부로부터 상기 도금액을 격리시키는 공정을 구비하여 이루어진 반도체장치의 제조방법.
KR1019880012332A 1987-09-24 1988-09-23 반도체장치의 제조방법 및 그 제조장치 KR910006974B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-239818 1987-09-24
JP62239818A JP2624703B2 (ja) 1987-09-24 1987-09-24 バンプの形成方法及びその装置

Publications (2)

Publication Number Publication Date
KR890005858A KR890005858A (ko) 1989-05-17
KR910006974B1 true KR910006974B1 (ko) 1991-09-14

Family

ID=17050303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880012332A KR910006974B1 (ko) 1987-09-24 1988-09-23 반도체장치의 제조방법 및 그 제조장치

Country Status (5)

Country Link
US (1) US4906341A (ko)
EP (1) EP0309233B1 (ko)
JP (1) JP2624703B2 (ko)
KR (1) KR910006974B1 (ko)
DE (1) DE3888907T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555931B1 (ko) * 1997-09-18 2006-05-03 가부시키가이샤 에바라 세이사꾸쇼 매립구리배선을형성하는방법과매립구리배선구조

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391285A (en) * 1994-02-25 1995-02-21 Motorola, Inc. Adjustable plating cell for uniform bump plating of semiconductor wafers
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
US5851911A (en) 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
RU2077611C1 (ru) * 1996-03-20 1997-04-20 Виталий Макарович Рябков Способ обработки поверхностей и устройство для его осуществления
US6099712A (en) * 1997-09-30 2000-08-08 Semitool, Inc. Semiconductor plating bowl and method using anode shield
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
WO1999016936A1 (en) * 1997-09-30 1999-04-08 Semitool, Inc. Electroplating system having auxiliary electrode exterior to main reactor chamber for contact cleaning operations
US6015462A (en) * 1997-09-30 2000-01-18 Semitool, Inc. Semiconductor processing workpiece position sensing
US6921468B2 (en) * 1997-09-30 2005-07-26 Semitool, Inc. Electroplating system having auxiliary electrode exterior to main reactor chamber for contact cleaning operations
US6103096A (en) * 1997-11-12 2000-08-15 International Business Machines Corporation Apparatus and method for the electrochemical etching of a wafer
US6565729B2 (en) * 1998-03-20 2003-05-20 Semitool, Inc. Method for electrochemically depositing metal on a semiconductor workpiece
TWI223678B (en) * 1998-03-20 2004-11-11 Semitool Inc Process for applying a metal structure to a workpiece, the treated workpiece and a solution for electroplating copper
US6106687A (en) * 1998-04-28 2000-08-22 International Business Machines Corporation Process and diffusion baffle to modulate the cross sectional distribution of flow rate and deposition rate
US6497801B1 (en) * 1998-07-10 2002-12-24 Semitool Inc Electroplating apparatus with segmented anode array
US6251251B1 (en) 1998-11-16 2001-06-26 International Business Machines Corporation Anode design for semiconductor deposition
US6113759A (en) * 1998-12-18 2000-09-05 International Business Machines Corporation Anode design for semiconductor deposition having novel electrical contact assembly
US6984302B2 (en) 1998-12-30 2006-01-10 Intel Corporation Electroplating cell based upon rotational plating solution flow
US6261426B1 (en) 1999-01-22 2001-07-17 International Business Machines Corporation Method and apparatus for enhancing the uniformity of electrodeposition or electroetching
KR100665745B1 (ko) * 1999-01-26 2007-01-09 가부시키가이샤 에바라 세이사꾸쇼 구리도금방법 및 그 장치
US6916412B2 (en) * 1999-04-13 2005-07-12 Semitool, Inc. Adaptable electrochemical processing chamber
US7160421B2 (en) * 1999-04-13 2007-01-09 Semitool, Inc. Turning electrodes used in a reactor for electrochemically processing a microelectronic workpiece
US7020537B2 (en) * 1999-04-13 2006-03-28 Semitool, Inc. Tuning electrodes used in a reactor for electrochemically processing a microelectronic workpiece
US6368475B1 (en) * 2000-03-21 2002-04-09 Semitool, Inc. Apparatus for electrochemically processing a microelectronic workpiece
US7351314B2 (en) 2003-12-05 2008-04-01 Semitool, Inc. Chambers, systems, and methods for electrochemically processing microfeature workpieces
US7585398B2 (en) * 1999-04-13 2009-09-08 Semitool, Inc. Chambers, systems, and methods for electrochemically processing microfeature workpieces
US7189318B2 (en) * 1999-04-13 2007-03-13 Semitool, Inc. Tuning electrodes used in a reactor for electrochemically processing a microelectronic workpiece
JP4219562B2 (ja) * 1999-04-13 2009-02-04 セミトゥール・インコーポレイテッド ワークピースを電気化学的に処理するためのシステム
US7438788B2 (en) * 1999-04-13 2008-10-21 Semitool, Inc. Apparatus and methods for electrochemical processing of microelectronic workpieces
US20030038035A1 (en) * 2001-05-30 2003-02-27 Wilson Gregory J. Methods and systems for controlling current in electrochemical processing of microelectronic workpieces
US7264698B2 (en) * 1999-04-13 2007-09-04 Semitool, Inc. Apparatus and methods for electrochemical processing of microelectronic workpieces
US7351315B2 (en) 2003-12-05 2008-04-01 Semitool, Inc. Chambers, systems, and methods for electrochemically processing microfeature workpieces
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US20050183959A1 (en) * 2000-04-13 2005-08-25 Wilson Gregory J. Tuning electrodes used in a reactor for electrochemically processing a microelectric workpiece
WO2001090434A2 (en) * 2000-05-24 2001-11-29 Semitool, Inc. Tuning electrodes used in a reactor for electrochemically processing a microelectronic workpiece
JP4014827B2 (ja) * 2001-07-25 2007-11-28 シャープ株式会社 メッキ処理装置
WO2003018874A2 (en) 2001-08-31 2003-03-06 Semitool, Inc. Apparatus and methods for electrochemical processing of microelectronic workpieces
US7247223B2 (en) * 2002-05-29 2007-07-24 Semitool, Inc. Method and apparatus for controlling vessel characteristics, including shape and thieving current for processing microfeature workpieces
US20040108212A1 (en) * 2002-12-06 2004-06-10 Lyndon Graham Apparatus and methods for transferring heat during chemical processing of microelectronic workpieces
US20050130437A1 (en) * 2003-12-16 2005-06-16 Taiwan Semiconductor Manufacturing Co. Dry film remove pre-filter system
DE102008045256A1 (de) 2008-09-01 2010-03-04 Rena Gmbh Vorrichtung und Verfahren zur Nassbehandlung von unterschiedlichen Substraten

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5319147A (en) * 1976-08-07 1978-02-22 Fuji Adobansu Kk Plating device for semiconductor wafer
JPS5337542A (en) * 1976-09-20 1978-04-06 Nippon Electric Co Constant current density bump plating method
US4293637A (en) * 1977-05-31 1981-10-06 Matsushita Electric Industrial Co., Ltd. Method of making metal electrode of semiconductor device
JPS56102590A (en) * 1979-08-09 1981-08-17 Koichi Shimamura Method and device for plating of microarea
JPS6041235A (ja) * 1983-08-15 1985-03-04 Seiko Epson Corp 半導体装置の製造方法
US4466864A (en) * 1983-12-16 1984-08-21 At&T Technologies, Inc. Methods of and apparatus for electroplating preselected surface regions of electrical articles
JPS6145716A (ja) * 1985-03-11 1986-03-05 株式会社日立製作所 電気掃除機の防音材装着構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555931B1 (ko) * 1997-09-18 2006-05-03 가부시키가이샤 에바라 세이사꾸쇼 매립구리배선을형성하는방법과매립구리배선구조

Also Published As

Publication number Publication date
EP0309233B1 (en) 1994-04-06
KR890005858A (ko) 1989-05-17
DE3888907D1 (de) 1994-05-11
DE3888907T2 (de) 1994-07-21
EP0309233A2 (en) 1989-03-29
EP0309233A3 (en) 1990-11-22
JP2624703B2 (ja) 1997-06-25
US4906341A (en) 1990-03-06
JPS6481345A (en) 1989-03-27

Similar Documents

Publication Publication Date Title
KR910006974B1 (ko) 반도체장치의 제조방법 및 그 제조장치
US6028011A (en) Method of forming electric pad of semiconductor device and method of forming solder bump
US5556814A (en) Method of forming wirings for integrated circuits by electroplating
US3501681A (en) Face bonding of semiconductor devices
US7678680B2 (en) Semiconductor device with reduced contact resistance
KR101609016B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
US8836145B2 (en) Power semiconductor device with reduced contact resistance
CN107017169B (zh) 导电外部连接器结构、半导体器件及形成方法
KR100288405B1 (ko) 반도체 칩에 대한 전기적 접착 방법 및 그 장치
JPH11238763A (ja) 半導体素子実装用配線基板の製造方法
JP2003201574A (ja) 無電解メッキ装置、バンプ付き半導体ウエハ及びバンプ付き半導体チップ並びにこれらの製造方法、半導体装置、回路基板並びに電子機器
US20060163058A1 (en) Apparatus for plating a semiconductor wafer and plating solution bath used therein
JP2633580B2 (ja) バンプ、バンプの形成方法および半導体素子
US3801477A (en) Method of depositing electrode leads
KR100803004B1 (ko) 관통홀 충진방법
JPH0574778A (ja) バンプおよびその形成方法
JP2882416B2 (ja) 電解めっきによる金属素子の形成方法
JP2003301293A (ja) 半導体装置の製造方法
JP4553632B2 (ja) 基板めっき方法及び基板めっき装置
JP2000017480A (ja) めっき方法
JP2002026055A (ja) 半導体装置及びその製造方法
JPH02217429A (ja) メッキ方法および装置
WO2023043678A1 (en) Diffusion layers in metal interconnects
JPH0684832A (ja) 半導体チップ間の電気的接続方法
JPH11163015A (ja) メッキ装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030901

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee