JPH11238763A - 半導体素子実装用配線基板の製造方法 - Google Patents
半導体素子実装用配線基板の製造方法Info
- Publication number
- JPH11238763A JPH11238763A JP10038316A JP3831698A JPH11238763A JP H11238763 A JPH11238763 A JP H11238763A JP 10038316 A JP10038316 A JP 10038316A JP 3831698 A JP3831698 A JP 3831698A JP H11238763 A JPH11238763 A JP H11238763A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- resist film
- metal base
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】 バンプ６の形成に電界メッキ法を採用す
ることにより各配線毎に引き回し配線を採る必要を無く
す等従来の電界メッキ法の持っていた欠点を回避する。 【解決手段】 金属ベース１の表面に、配線膜形成用の
ネガパターンのレジスト膜（第１のレジスト膜）４と、
バンプ乃至パッド形成用のネガパターンのレジスト膜
（第２のレジスト膜）５を形成してこれらをマスクとし
てバンプ材料膜を電解メッキすることによりバンプ６を
形成し、次に第２のレジスト膜５のみ除去したうえで第
１のレジスト膜４をマスクとして電解メッキにより配線
膜７を形成する。
ることにより各配線毎に引き回し配線を採る必要を無く
す等従来の電界メッキ法の持っていた欠点を回避する。 【解決手段】 金属ベース１の表面に、配線膜形成用の
ネガパターンのレジスト膜（第１のレジスト膜）４と、
バンプ乃至パッド形成用のネガパターンのレジスト膜
（第２のレジスト膜）５を形成してこれらをマスクとし
てバンプ材料膜を電解メッキすることによりバンプ６を
形成し、次に第２のレジスト膜５のみ除去したうえで第
１のレジスト膜４をマスクとして電解メッキにより配線
膜７を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子実装用
配線基板の製造方法に関する。
配線基板の製造方法に関する。
【０００２】
【従来の技術】半導体素子を実装する技術の一つとして
ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇ）技術があり、図１０（Ａ）乃至（Ｄ）はその一つの
従来例である配線基板の形成方法の概略を工程順に示す
ものである。例えば所定のパターンにパターニングされ
たポリイミド樹脂層（厚さ例えば７５μｍ）ａに接着剤
ｂを介して銅層（厚さ例えば数〜数十μｍ）ｃを接着す
ることにより積層し、該銅層ｃをパターニングすること
により配線膜を形成したフィルム回路を用意する。図１
０（Ａ）はそのフィルム回路を示す。
ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇ）技術があり、図１０（Ａ）乃至（Ｄ）はその一つの
従来例である配線基板の形成方法の概略を工程順に示す
ものである。例えば所定のパターンにパターニングされ
たポリイミド樹脂層（厚さ例えば７５μｍ）ａに接着剤
ｂを介して銅層（厚さ例えば数〜数十μｍ）ｃを接着す
ることにより積層し、該銅層ｃをパターニングすること
により配線膜を形成したフィルム回路を用意する。図１
０（Ａ）はそのフィルム回路を示す。
【０００３】次に、図１０（Ｂ）に示すように、電解メ
ッキにより先ずニッケル膜（厚さ例えば２μｍ）を形成
し、その後、電解メッキにより金メッキ膜（厚さ例えば
１μｍ）を形成し、しかる後、図１０（Ｃ）に示すよう
に外形カット処理をして個々の半導体装置分毎に分離独
立させる。ｄはメッキ膜である。
ッキにより先ずニッケル膜（厚さ例えば２μｍ）を形成
し、その後、電解メッキにより金メッキ膜（厚さ例えば
１μｍ）を形成し、しかる後、図１０（Ｃ）に示すよう
に外形カット処理をして個々の半導体装置分毎に分離独
立させる。ｄはメッキ膜である。
【０００４】上記外形カット処理後、図１０（Ｄ）に示
すように、各配線膜ｃの内端を半導体素子ｅの各電極に
ボンディングする。このボンディングはＡｕ／Ａｌボン
ディングとなる。
すように、各配線膜ｃの内端を半導体素子ｅの各電極に
ボンディングする。このボンディングはＡｕ／Ａｌボン
ディングとなる。
【０００５】図１１（Ａ）乃至（Ｃ）は別の従来例であ
る配線基板の形成方法の概略を工程順に示すものであ
る。本従来例は、ワイヤボンドタイプのＢＧＡ／ＣＳＰ
用配線基板を対象とし、無電解メッキによりバンプの形
成を行う。先ず、図１１（Ａ）に示すように、パターニ
ングされた接着剤ｂ付きポリイミド樹脂層（厚さ例えば
５０μｍ）ａを銅層（厚さ例えば１８μｍ）ｃに接着す
ることにより積層し、その後、図１１（Ｂ）に示すよう
に該銅層ｃを選択的にエッチングし、その後、図１１
（Ｃ）に示すように、全面的にニッケル膜（膜厚２μ
ｍ）を無電解メッキし、更に金膜（０．５μｍ）を無電
解メッキにより形成し、その後、半導体素子をダイボン
ディングし、更にワイヤボンディングし、しかる後、樹
脂封止する。図１１（Ｃ）はその樹脂封止後の状態を示
す。ｄはニッケル／金メッキ膜、ｅは半導体素子、ｇは
接着剤、ｈはワイヤ、ｉは封止樹脂である。
る配線基板の形成方法の概略を工程順に示すものであ
る。本従来例は、ワイヤボンドタイプのＢＧＡ／ＣＳＰ
用配線基板を対象とし、無電解メッキによりバンプの形
成を行う。先ず、図１１（Ａ）に示すように、パターニ
ングされた接着剤ｂ付きポリイミド樹脂層（厚さ例えば
５０μｍ）ａを銅層（厚さ例えば１８μｍ）ｃに接着す
ることにより積層し、その後、図１１（Ｂ）に示すよう
に該銅層ｃを選択的にエッチングし、その後、図１１
（Ｃ）に示すように、全面的にニッケル膜（膜厚２μ
ｍ）を無電解メッキし、更に金膜（０．５μｍ）を無電
解メッキにより形成し、その後、半導体素子をダイボン
ディングし、更にワイヤボンディングし、しかる後、樹
脂封止する。図１１（Ｃ）はその樹脂封止後の状態を示
す。ｄはニッケル／金メッキ膜、ｅは半導体素子、ｇは
接着剤、ｈはワイヤ、ｉは封止樹脂である。
【０００６】
【発明が解決しようとする課題】ところで、図１０に示
した従来方法には、電解メッキにより各配線毎に金膜を
形成するので、先ず第１に電解メッキ用の引き回し配線
を必要とし、設計が面倒であるという問題がある。第２
に、引き回し配線領域が必要であるので、小型化が難し
いという問題がある。第３に、電解メッキは部分的メッ
キが困難であるが故に配線の露出している面全面に金が
付いてしまい、金の使用量が多くなりがちなので、その
傾向を抑制するためには金膜を余り厚くすることができ
ないという問題がある。これはボンディング性の向上を
制約する要因になる。第４に、配線膜を成す銅膜の表面
に直接金膜を形成することによりバンプを構成した場
合、ボンディングをするとき印加される超音波が拡散し
ないようにするために金バンプの下地として例えばニッ
ケル膜を超音波振動拡散防止用として必要であるが、こ
れは半導体素子側にダメージを生じ易いという問題があ
る。
した従来方法には、電解メッキにより各配線毎に金膜を
形成するので、先ず第１に電解メッキ用の引き回し配線
を必要とし、設計が面倒であるという問題がある。第２
に、引き回し配線領域が必要であるので、小型化が難し
いという問題がある。第３に、電解メッキは部分的メッ
キが困難であるが故に配線の露出している面全面に金が
付いてしまい、金の使用量が多くなりがちなので、その
傾向を抑制するためには金膜を余り厚くすることができ
ないという問題がある。これはボンディング性の向上を
制約する要因になる。第４に、配線膜を成す銅膜の表面
に直接金膜を形成することによりバンプを構成した場
合、ボンディングをするとき印加される超音波が拡散し
ないようにするために金バンプの下地として例えばニッ
ケル膜を超音波振動拡散防止用として必要であるが、こ
れは半導体素子側にダメージを生じ易いという問題があ
る。
【０００７】また、図１１に示した従来方法には、無電
界メッキ法により金膜を形成するので、第１にメッキ速
度が遅く、メッキに要する時間が非常に長くなり、ま
た、ＴＡＢ用の基板を形成する場合には、テープ状のメ
ッキ設備が必要となり、設備費が高くなると言う問題が
ある。第２に、無電解メッキ法によれば、小径の開口部
に対する金メッキが難しく、接着剤にじみ、メッキ気泡
の発生が生じ易いという問題がある。第３に、無電解メ
ッキ法には、メッキの安定性が悪く、膜質が不安定で、
金膜に異状が生じ易いという問題がある。第４に、無電
解メッキ法によれば、メッキ液の交換頻度が高く、３〜
４日で１回という頻度の交換が必要であるという問題が
ある。
界メッキ法により金膜を形成するので、第１にメッキ速
度が遅く、メッキに要する時間が非常に長くなり、ま
た、ＴＡＢ用の基板を形成する場合には、テープ状のメ
ッキ設備が必要となり、設備費が高くなると言う問題が
ある。第２に、無電解メッキ法によれば、小径の開口部
に対する金メッキが難しく、接着剤にじみ、メッキ気泡
の発生が生じ易いという問題がある。第３に、無電解メ
ッキ法には、メッキの安定性が悪く、膜質が不安定で、
金膜に異状が生じ易いという問題がある。第４に、無電
解メッキ法によれば、メッキ液の交換頻度が高く、３〜
４日で１回という頻度の交換が必要であるという問題が
ある。
【０００８】本発明はこのような問題点を解決すべく為
されたものであり、半導体素子実装用配線基板の製造方
法において、バンプ乃至ボンディングパッドの形成に電
界メッキ法を採用することにより上記無電解メッキ法の
持つ欠点を回避しつつ各配線毎に引き回し配線を形成す
る必要性を無くすことにより従来の電界メッキ法の持っ
ていた欠点を回避することを目的とする。
されたものであり、半導体素子実装用配線基板の製造方
法において、バンプ乃至ボンディングパッドの形成に電
界メッキ法を採用することにより上記無電解メッキ法の
持つ欠点を回避しつつ各配線毎に引き回し配線を形成す
る必要性を無くすことにより従来の電界メッキ法の持っ
ていた欠点を回避することを目的とする。
【０００９】
【課題を解決するための手段】請求項１の半導体素子実
装用配線基板の製造方法は、金属ベースの表面に、配線
膜形成用のネガパターンのレジスト膜（第１のレジスト
膜）と、バンプ乃至パッド形成用のネガパターンのレジ
スト膜（第２のレジスト膜）を形成してこれらをマスク
としてバンプ乃至パッド材料膜を電解メッキすることに
よりバンプ乃至パッドを形成し、次に第２のレジスト膜
のみ除去したうえで第１のレジスト膜をマスクとして電
解メッキにより配線膜を形成するものである。
装用配線基板の製造方法は、金属ベースの表面に、配線
膜形成用のネガパターンのレジスト膜（第１のレジスト
膜）と、バンプ乃至パッド形成用のネガパターンのレジ
スト膜（第２のレジスト膜）を形成してこれらをマスク
としてバンプ乃至パッド材料膜を電解メッキすることに
よりバンプ乃至パッドを形成し、次に第２のレジスト膜
のみ除去したうえで第１のレジスト膜をマスクとして電
解メッキにより配線膜を形成するものである。
【００１０】従って、請求項１の半導体素子実装用配線
基板の製造方法によれば、配線膜形成前の段階におい
て、配線膜に対してネガのパターンを有するレジスト膜
とパンプ乃至パッドに対してネガのパターンを有するレ
ジスト膜をマスクとしてメッキすることによりバンプ乃
至パッドを形成するので、そのメッキに際して金属ベー
スを電位伝達手段として用いることができる。従って、
バンプ乃至パッドを電解メッキ用引出回路を設けなくて
も電解メッキにより形成することができる。従って、バ
ンプ乃至パッド形成を無電解メッキにより形成する方法
が持つ欠点は一切回避することができるのみならず、電
界メッキ法が持つところの配線膜毎に電位を付与するた
めに電解メッキ用引出回路を形成する必要もない。依っ
て、電界メッキ法が従来持っていた欠点を回避すること
ができる。
基板の製造方法によれば、配線膜形成前の段階におい
て、配線膜に対してネガのパターンを有するレジスト膜
とパンプ乃至パッドに対してネガのパターンを有するレ
ジスト膜をマスクとしてメッキすることによりバンプ乃
至パッドを形成するので、そのメッキに際して金属ベー
スを電位伝達手段として用いることができる。従って、
バンプ乃至パッドを電解メッキ用引出回路を設けなくて
も電解メッキにより形成することができる。従って、バ
ンプ乃至パッド形成を無電解メッキにより形成する方法
が持つ欠点は一切回避することができるのみならず、電
界メッキ法が持つところの配線膜毎に電位を付与するた
めに電解メッキ用引出回路を形成する必要もない。依っ
て、電界メッキ法が従来持っていた欠点を回避すること
ができる。
【００１１】請求項２の半導体素子実装用配線基板の製
造方法は、金属ベースの表面に、形成すべき配線膜に対
してネガのパターンを有するレジスト膜をマスクとして
バンプ乃至パッド材料を上記金属ベース表面に電解メッ
キすることによりバンプ乃至パッドを形成し、更に、該
レジスト膜をマスクとして上記金属ベース表面のパッド
上に配線膜材料を電解メッキすることにより配線膜を形
成することを特徴とする。
造方法は、金属ベースの表面に、形成すべき配線膜に対
してネガのパターンを有するレジスト膜をマスクとして
バンプ乃至パッド材料を上記金属ベース表面に電解メッ
キすることによりバンプ乃至パッドを形成し、更に、該
レジスト膜をマスクとして上記金属ベース表面のパッド
上に配線膜材料を電解メッキすることにより配線膜を形
成することを特徴とする。
【００１２】従って、請求項２の半導体素子実装用配線
基板の製造方法によれば、配線膜選択的形成用マスクと
して形成したレジスト膜を、バンプ乃至パッド選択的形
成用マスクとしても用い、バンプ乃至パッドの形成も配
線膜の形成も金属ベースが完全に存在した状態で行われ
るので、そのメッキに際して金属ベースを電位伝達手段
として用いることができる。従って、バンプ乃至パッド
を電解メッキ用引出回路を設けなくても電解メッキによ
り形成することができる。従って、バンプ乃至パッド形
成を無電解メッキにより形成する方法が持つ欠点は一切
回避することができるのみならず、電界メッキ法が持つ
ところの配線膜毎に電位を付与するために電解メッキ用
引出回路を形成する必要もない。依って、電界メッキ法
が従来持っていた欠点を回避することができる。
基板の製造方法によれば、配線膜選択的形成用マスクと
して形成したレジスト膜を、バンプ乃至パッド選択的形
成用マスクとしても用い、バンプ乃至パッドの形成も配
線膜の形成も金属ベースが完全に存在した状態で行われ
るので、そのメッキに際して金属ベースを電位伝達手段
として用いることができる。従って、バンプ乃至パッド
を電解メッキ用引出回路を設けなくても電解メッキによ
り形成することができる。従って、バンプ乃至パッド形
成を無電解メッキにより形成する方法が持つ欠点は一切
回避することができるのみならず、電界メッキ法が持つ
ところの配線膜毎に電位を付与するために電解メッキ用
引出回路を形成する必要もない。依って、電界メッキ法
が従来持っていた欠点を回避することができる。
【００１３】しかも、ボンディングパッドを選択的に形
成するためのマスクとなるレジスト膜と配線膜を選択的
に形成するためのマスクとなるレジスト膜は共通なの
で、レジスト膜を選択的に形成する一連の工程が１回分
少なくて済むという利点もある。
成するためのマスクとなるレジスト膜と配線膜を選択的
に形成するためのマスクとなるレジスト膜は共通なの
で、レジスト膜を選択的に形成する一連の工程が１回分
少なくて済むという利点もある。
【００１４】
【発明の実施の形態】本発明は、通常のＢＧＡ、ＣＳＰ
タイプの半導体素子実装用配線基板は勿論のこと、ワイ
ヤボンディング型のＢＧＡ、ＣＳＰタイプの半導体素子
実装用配線基板にも適用することができる。第１のレジ
スト膜として例えば液状レジストＴＨＢ−３０（ＪＳ
Ｒ）を用いることができ（その場合、現像液としてはＴ
ＨＢ−ＤＩ（ＪＳＲ）０．５％テトラメチルアンモニウ
ムハイドロオキサイドが好適）、第２のレジスト膜とし
て例えばドライフィルムＨＮ・２４０（日立化成製）を
用いることができ[ その場合、現像液としては炭酸ナト
リウム１％水溶液[ 温度４０℃）が好適] 、バンプ乃至
パッドの形成後における第１のレジスト膜の除去は、レ
ジスト膜として上記液状レジストＴＨＢ−３０（ＪＳ
Ｒ）を用いた場合、剥離剤として例えばＴＨＢ−ＳＩ
（ＪＳＲ）ジメチルスルホキシド＋テトラメチルアンモ
ニウムハイドロオキサイドを用いることにより行うこと
ができ、配線膜の形成後における第２のレジスト膜の除
去は、レジスト膜として例えばドライフィルムＨＮ・２
４０（日立化成製）を用いた場合、剥離剤として例えば
水酸化ナトリウム５％水溶液（４０℃）を用いることに
より行うことができる。バンプ乃至パッドは金膜で形成
する場合が多いが、他の金属、例えばパラジウムを用い
ることもできうるものであり、材料は金に限定されな
い。
タイプの半導体素子実装用配線基板は勿論のこと、ワイ
ヤボンディング型のＢＧＡ、ＣＳＰタイプの半導体素子
実装用配線基板にも適用することができる。第１のレジ
スト膜として例えば液状レジストＴＨＢ−３０（ＪＳ
Ｒ）を用いることができ（その場合、現像液としてはＴ
ＨＢ−ＤＩ（ＪＳＲ）０．５％テトラメチルアンモニウ
ムハイドロオキサイドが好適）、第２のレジスト膜とし
て例えばドライフィルムＨＮ・２４０（日立化成製）を
用いることができ[ その場合、現像液としては炭酸ナト
リウム１％水溶液[ 温度４０℃）が好適] 、バンプ乃至
パッドの形成後における第１のレジスト膜の除去は、レ
ジスト膜として上記液状レジストＴＨＢ−３０（ＪＳ
Ｒ）を用いた場合、剥離剤として例えばＴＨＢ−ＳＩ
（ＪＳＲ）ジメチルスルホキシド＋テトラメチルアンモ
ニウムハイドロオキサイドを用いることにより行うこと
ができ、配線膜の形成後における第２のレジスト膜の除
去は、レジスト膜として例えばドライフィルムＨＮ・２
４０（日立化成製）を用いた場合、剥離剤として例えば
水酸化ナトリウム５％水溶液（４０℃）を用いることに
より行うことができる。バンプ乃至パッドは金膜で形成
する場合が多いが、他の金属、例えばパラジウムを用い
ることもできうるものであり、材料は金に限定されな
い。
【００１５】
【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図１（Ａ）〜（Ｆ）及び図２（Ｇ）〜（Ｊ）は
本発明半導体素子実装用配線基板の製造方法の第１の実
施例を工程順（Ａ）〜（Ｊ）に示す断面図である。本実
施例は本発明をＴ−ＢＧＡ用の配線基板（リードフレー
ム）に適用したものである。
明する。図１（Ａ）〜（Ｆ）及び図２（Ｇ）〜（Ｊ）は
本発明半導体素子実装用配線基板の製造方法の第１の実
施例を工程順（Ａ）〜（Ｊ）に示す断面図である。本実
施例は本発明をＴ−ＢＧＡ用の配線基板（リードフレー
ム）に適用したものである。
【００１６】（Ａ）図１（Ａ）に示すように、銅合金か
らなる板状の金属ベース（厚さ例えば１５０μｍ）１の
表面にエッチングストッパとなるニッケル膜（厚さ例え
ば２μｍ）２を形成し、更にメッキ下地膜となる銅膜
（厚さ例えば０．１μｍ）３を形成したものを用意す
る。
らなる板状の金属ベース（厚さ例えば１５０μｍ）１の
表面にエッチングストッパとなるニッケル膜（厚さ例え
ば２μｍ）２を形成し、更にメッキ下地膜となる銅膜
（厚さ例えば０．１μｍ）３を形成したものを用意す
る。
【００１７】（Ｂ）次に、図１（Ｂ）に示すように、例
えば液状レジストＴＨＢ−３０（ＪＳＲ）からなる第１
のレジスト膜４を選択的に形成する。具体的には、後で
形成する配線膜（７）に対してネガのパターンを有する
ように選択的に形成する。この選択的形成はレジスト膜
４の全面的形成の後、露光、現像処理を為すことにより
行うが、レジスト膜４の材料として上記液状レジストＴ
ＨＢ−３０（ＪＳＲ）を用いた場合、その現像の際に現
像液として例えばＴＨＢ−Ｄ１（ＪＳＲ）０．５％テト
ラメチルアンモニウムハイドロオキサイドを用いると良
い。
えば液状レジストＴＨＢ−３０（ＪＳＲ）からなる第１
のレジスト膜４を選択的に形成する。具体的には、後で
形成する配線膜（７）に対してネガのパターンを有する
ように選択的に形成する。この選択的形成はレジスト膜
４の全面的形成の後、露光、現像処理を為すことにより
行うが、レジスト膜４の材料として上記液状レジストＴ
ＨＢ−３０（ＪＳＲ）を用いた場合、その現像の際に現
像液として例えばＴＨＢ−Ｄ１（ＪＳＲ）０．５％テト
ラメチルアンモニウムハイドロオキサイドを用いると良
い。
【００１８】（Ｃ）次に、図１（Ｃ）に示すように、例
えばドライフィルムＨＮ・２４０（日立化成製）からな
る第２のレジスト膜５を、形成すべきバンプ（６）に対
してネガのパターンを有するように形成し、該第２のレ
ジスト膜５をマスクとして例えば金を電解メッキするこ
とによりバンプ（厚さ例えば２〜１０μｍ）６を形成す
る。尚、第２のレジスト膜５の選択的形成も、レジスト
膜５の全面的形成の後、露光、現像処理を為すことによ
り行うが、レジスト膜５の材料として上記ドライフィル
ムＨＮ・２４０（日立化成製）を用いた場合、その現像
の際に現像液として炭酸ナトリウム１％水溶液( 温度４
０℃）を用いると良い。
えばドライフィルムＨＮ・２４０（日立化成製）からな
る第２のレジスト膜５を、形成すべきバンプ（６）に対
してネガのパターンを有するように形成し、該第２のレ
ジスト膜５をマスクとして例えば金を電解メッキするこ
とによりバンプ（厚さ例えば２〜１０μｍ）６を形成す
る。尚、第２のレジスト膜５の選択的形成も、レジスト
膜５の全面的形成の後、露光、現像処理を為すことによ
り行うが、レジスト膜５の材料として上記ドライフィル
ムＨＮ・２４０（日立化成製）を用いた場合、その現像
の際に現像液として炭酸ナトリウム１％水溶液( 温度４
０℃）を用いると良い。
【００１９】（Ｄ）次に、水酸化ナトリウム約５％水溶
液（４０℃）を剥離液として用いることにより図１
（Ｄ）に示すように、第２のレジスト膜５のみを除去す
る。尚、上記第１のレジスト膜４は、この剥離液には殆
ど侵されず、殆どそのまま残存する。
液（４０℃）を剥離液として用いることにより図１
（Ｄ）に示すように、第２のレジスト膜５のみを除去す
る。尚、上記第１のレジスト膜４は、この剥離液には殆
ど侵されず、殆どそのまま残存する。
【００２０】（Ｅ）次に、図１（Ｅ）に示すように、第
１のレジスト膜４をマスクとして例えば銅を電解メッキ
することにより配線膜（厚さ例えば２５〜３０μｍ）７
を形成する。
１のレジスト膜４をマスクとして例えば銅を電解メッキ
することにより配線膜（厚さ例えば２５〜３０μｍ）７
を形成する。
【００２１】（Ｆ）次に、ＴＨＢ−Ｓ１（ＪＳＲ）ジメ
チルスルホキシド＋テトラメチルアンモニウムハイドロ
オキサイドを剥離液として用いることにより、図１
（Ｆ）に示すように、第１のレジスト膜４を除去する。
チルスルホキシド＋テトラメチルアンモニウムハイドロ
オキサイドを剥離液として用いることにより、図１
（Ｆ）に示すように、第１のレジスト膜４を除去する。
【００２２】（Ｇ）次に、例えばポリイミド等から樹脂
膜（厚さ例えば２５μｍ）８を、図２（Ｇ）に示すよう
に選択的に形成する。この樹脂膜８が配線膜７を保持す
る絶縁ベースとなる。
膜（厚さ例えば２５μｍ）８を、図２（Ｇ）に示すよう
に選択的に形成する。この樹脂膜８が配線膜７を保持す
る絶縁ベースとなる。
【００２３】（Ｈ）次に、図２（Ｈ）に示すように、半
田ボール電極９を形成する。この形成は、ニッケルメッ
キ、金又はニッケル及び半田を順次電解メッキすること
により行う。
田ボール電極９を形成する。この形成は、ニッケルメッ
キ、金又はニッケル及び半田を順次電解メッキすること
により行う。
【００２４】（Ｉ）次に、図２（Ｉ）に示すように、銅
からなる金属ベース１をその裏面側から選択的にエッチ
ングする。エッチングするのは多数の配線膜７が形成さ
れた領域と対応する場所であり、外周リング１ａとすべ
き部分のみ残存させる。このエッチングに際し上記ニッ
ケル膜２がエッチングストッパになり、折角形成した配
線膜７がエッチングされることを阻む。
からなる金属ベース１をその裏面側から選択的にエッチ
ングする。エッチングするのは多数の配線膜７が形成さ
れた領域と対応する場所であり、外周リング１ａとすべ
き部分のみ残存させる。このエッチングに際し上記ニッ
ケル膜２がエッチングストッパになり、折角形成した配
線膜７がエッチングされることを阻む。
【００２５】（Ｊ）次に、図２（Ｊ）に示すように、上
記エッチングストッパとしての役割を果たしたニッケル
膜２及び銅膜３をエッチングにより除去する。これによ
り各配線膜７が他の配線膜７と電気的に導通した状態で
なくなり、電気的に独立する。これでリードフレームが
完成した状態になる。
記エッチングストッパとしての役割を果たしたニッケル
膜２及び銅膜３をエッチングにより除去する。これによ
り各配線膜７が他の配線膜７と電気的に導通した状態で
なくなり、電気的に独立する。これでリードフレームが
完成した状態になる。
【００２６】図３（Ａ）〜（Ｃ）は上記配線基板（リー
ドフレーム）を半導体素子に実装する方法を工程順に示
す断面図である。先ず、図３（Ａ）に示すように、各配
線膜７のインナーリード先端部の金からなるバンプ７
を、半導体素子１０の各電極パッド１０ａにボンディン
グする。
ドフレーム）を半導体素子に実装する方法を工程順に示
す断面図である。先ず、図３（Ａ）に示すように、各配
線膜７のインナーリード先端部の金からなるバンプ７
を、半導体素子１０の各電極パッド１０ａにボンディン
グする。
【００２７】次に、図３（Ｂ）に示すように、半導体素
子１０表面部を樹脂１１により封止し、その後、図３
（Ｃ）に示すように、スティフナー１２を接着剤１３を
介して半導体素子１０及びリードフレームの裏面に接着
する。
子１０表面部を樹脂１１により封止し、その後、図３
（Ｃ）に示すように、スティフナー１２を接着剤１３を
介して半導体素子１０及びリードフレームの裏面に接着
する。
【００２８】本実施例によれば、配線膜７形成前の段階
において、配線膜７に対してネガのパターンを有する第
１のレジスト膜４とパンプ６に対してネガのパターンを
有する第２のレジスト膜５をマスクとしてメッキするこ
とによりバンプ６を形成するので、そのメッキに際して
金属ベース１を電位伝達手段として用いることができ
る。従って、バンプ６を電解メッキ用引出回路を設けな
くても電解メッキにより形成することができる。従っ
て、バンプ６形成を無電解メッキにより形成する方法が
持つ欠点は一切回避することができるのみならず、電界
メッキ法が持つところの配線膜７毎に電位を付与するた
めに電解メッキ用引出回路を形成する必要もない。依っ
て、電界メッキ法が従来持っていた欠点を回避すること
ができる。
において、配線膜７に対してネガのパターンを有する第
１のレジスト膜４とパンプ６に対してネガのパターンを
有する第２のレジスト膜５をマスクとしてメッキするこ
とによりバンプ６を形成するので、そのメッキに際して
金属ベース１を電位伝達手段として用いることができ
る。従って、バンプ６を電解メッキ用引出回路を設けな
くても電解メッキにより形成することができる。従っ
て、バンプ６形成を無電解メッキにより形成する方法が
持つ欠点は一切回避することができるのみならず、電界
メッキ法が持つところの配線膜７毎に電位を付与するた
めに電解メッキ用引出回路を形成する必要もない。依っ
て、電界メッキ法が従来持っていた欠点を回避すること
ができる。
【００２９】図４（Ａ）〜（Ｆ）及び図５（Ｇ）〜
（Ｊ）は本発明半導体素子実装用配線基板の製造方法の
第２の実施例を工程順（Ａ）〜（Ｊ）に示す断面図であ
る。本実施例は本発明をワイヤボンディングタイプＴ−
ＢＧＡ用配線基板に適用したものである。
（Ｊ）は本発明半導体素子実装用配線基板の製造方法の
第２の実施例を工程順（Ａ）〜（Ｊ）に示す断面図であ
る。本実施例は本発明をワイヤボンディングタイプＴ−
ＢＧＡ用配線基板に適用したものである。
【００３０】（Ａ）図４（Ａ）に示すように、銅合金か
らなる板状の金属ベース（厚さ例えば１５０μｍ）１の
表面にエッチングストッパとなるニッケル膜（厚さ例え
ば２μｍ）２を形成し、更にメッキ下地膜となる銅膜
（厚さ例えば０．１μｍ）３を形成したものを用意す
る。
らなる板状の金属ベース（厚さ例えば１５０μｍ）１の
表面にエッチングストッパとなるニッケル膜（厚さ例え
ば２μｍ）２を形成し、更にメッキ下地膜となる銅膜
（厚さ例えば０．１μｍ）３を形成したものを用意す
る。
【００３１】（Ｂ）次に、図４（Ｂ）に示すように、例
えば液状レジストＴＨＢ−３０（ＪＳＲ）からなる第１
のレジスト膜４を選択的に形成する。具体的には、後で
形成する配線膜（７）に対してネガのパターンを有する
ように選択的に形成する。現像は現像液として例えばＴ
ＨＢ−ＤＩ（ＪＳＲ）０．５％テトラメチルアンモニウ
ムハイドロオキサイドを用いて行う。
えば液状レジストＴＨＢ−３０（ＪＳＲ）からなる第１
のレジスト膜４を選択的に形成する。具体的には、後で
形成する配線膜（７）に対してネガのパターンを有する
ように選択的に形成する。現像は現像液として例えばＴ
ＨＢ−ＤＩ（ＪＳＲ）０．５％テトラメチルアンモニウ
ムハイドロオキサイドを用いて行う。
【００３２】（Ｃ）次に、図４（Ｃ）に示すように、例
えばドライフィルムＨＮ・２４０（日立化成製）からな
る第２のレジスト膜５を、形成すべきボンディングパッ
ド（６）に対してネガのパターンを有するように形成
し、該第２のレジスト膜５をマスクとして先ず例えば金
を電解メッキすることによりボンディングパッド（厚さ
例えば２〜１０μｍ）６を形成し、更に例えばニッケル
を電解メッキすることにより超音波振動拡散防止膜（膜
厚例えば５μｍ）１４を形成する。この超音波振動拡散
防止膜１４は後で半導体素子（１０）の電極と配線膜７
のパッド６とをワイヤ（１６）にて超音波ボンディング
によりボンディングするとき印加する超音波振動が拡散
してしまいワイヤボンディングに寄与しないことを阻む
役割を果たす。尚、第２のレジスト膜５のパターニング
のための現像には現像液として例えば炭酸ナトリウム１
％水溶液( 温度４０℃）を用いる（Ｄ）次に、例えば水
酸化ナトリウム約５％水溶液（４０℃）を剥離液として
用いることにより図４（Ｄ）に示すように、第２のレジ
スト膜５のみを除去する。尚、上記第１のレジスト膜４
はこの剥離液には殆ど侵されず、殆どそのまま残存す
る。
えばドライフィルムＨＮ・２４０（日立化成製）からな
る第２のレジスト膜５を、形成すべきボンディングパッ
ド（６）に対してネガのパターンを有するように形成
し、該第２のレジスト膜５をマスクとして先ず例えば金
を電解メッキすることによりボンディングパッド（厚さ
例えば２〜１０μｍ）６を形成し、更に例えばニッケル
を電解メッキすることにより超音波振動拡散防止膜（膜
厚例えば５μｍ）１４を形成する。この超音波振動拡散
防止膜１４は後で半導体素子（１０）の電極と配線膜７
のパッド６とをワイヤ（１６）にて超音波ボンディング
によりボンディングするとき印加する超音波振動が拡散
してしまいワイヤボンディングに寄与しないことを阻む
役割を果たす。尚、第２のレジスト膜５のパターニング
のための現像には現像液として例えば炭酸ナトリウム１
％水溶液( 温度４０℃）を用いる（Ｄ）次に、例えば水
酸化ナトリウム約５％水溶液（４０℃）を剥離液として
用いることにより図４（Ｄ）に示すように、第２のレジ
スト膜５のみを除去する。尚、上記第１のレジスト膜４
はこの剥離液には殆ど侵されず、殆どそのまま残存す
る。
【００３３】（Ｅ）次に、図４（Ｅ）に示すように、第
１のレジスト膜４をマスクとして例えば銅を電解メッキ
することにより配線膜（厚さ例えば２５〜３０μｍ）７
を形成する。尚、７ａは配線膜７のうちの半導体素子
（１０）をボンディングするチップボンディング領域で
ある。
１のレジスト膜４をマスクとして例えば銅を電解メッキ
することにより配線膜（厚さ例えば２５〜３０μｍ）７
を形成する。尚、７ａは配線膜７のうちの半導体素子
（１０）をボンディングするチップボンディング領域で
ある。
【００３４】（Ｆ）次に、例えばＴＨＢ−ＳＩ（ＪＳ
Ｒ）ジメチルスルホキシド＋テトラメチルアンモニウム
ハイドロオキサイドを剥離液として用いることにより、
図４（Ｆ）に示すように、第１のレジスト膜４を除去す
る。
Ｒ）ジメチルスルホキシド＋テトラメチルアンモニウム
ハイドロオキサイドを剥離液として用いることにより、
図４（Ｆ）に示すように、第１のレジスト膜４を除去す
る。
【００３５】（Ｇ）次に、例えばポリイミド等から樹脂
膜（厚さ例えば２５μｍ）８を図５（Ｇ）に示すように
選択的に形成する。この樹脂膜８が配線膜７を保持する
絶縁ベースとなる。
膜（厚さ例えば２５μｍ）８を図５（Ｇ）に示すように
選択的に形成する。この樹脂膜８が配線膜７を保持する
絶縁ベースとなる。
【００３６】（Ｈ）次に、図５（Ｈ）に示すように、半
田ボール電極９を形成する。この形成は、例えば、ニッ
ケルメッキ、金又はニッケル及び半田を順次電解メッキ
することにより行う。
田ボール電極９を形成する。この形成は、例えば、ニッ
ケルメッキ、金又はニッケル及び半田を順次電解メッキ
することにより行う。
【００３７】（Ｉ）次に、図５（Ｉ）に示すように、銅
からなる金属ベース１をその裏面側から選択的にエッチ
ングする。エッチングするのは多数の配線膜７が形成さ
れた領域と対応する場所であり、外周リング１ａとすべ
き部分のみ残存させる。このエッチングに際し上記ニッ
ケル膜２がエッチングストッパになり、折角形成した配
線膜７がエッチングされることを阻む。
からなる金属ベース１をその裏面側から選択的にエッチ
ングする。エッチングするのは多数の配線膜７が形成さ
れた領域と対応する場所であり、外周リング１ａとすべ
き部分のみ残存させる。このエッチングに際し上記ニッ
ケル膜２がエッチングストッパになり、折角形成した配
線膜７がエッチングされることを阻む。
【００３８】（Ｊ）次に、図５（Ｊ）に示すように、上
記エッチングストッパとしての役割を果たしたニッケル
膜２及び銅膜３をエッチングにより除去する。これによ
り各配線膜７が他の配線膜７と電気的に導通した状態で
なくなり、電気的に独立する。これでリードフレームが
完成した状態になる。リードフレームの各配線膜７（７
ａも含む）の露出した面が半導体素子搭載側の面とな
る。
記エッチングストッパとしての役割を果たしたニッケル
膜２及び銅膜３をエッチングにより除去する。これによ
り各配線膜７が他の配線膜７と電気的に導通した状態で
なくなり、電気的に独立する。これでリードフレームが
完成した状態になる。リードフレームの各配線膜７（７
ａも含む）の露出した面が半導体素子搭載側の面とな
る。
【００３９】図６（Ａ）乃至（Ｄ）は図４、図５に示し
た方法で製造されたリードフレームを用いての半導体素
子の実装方法の一例を工程順に示す断面図である。図６
に従ってその方法を説明すると、先ず、図６（Ａ）に示
すように、半導体素子１０を配線膜７のチップボンディ
ング領域７ａにチップボンディングする。１５は接着剤
である。次いで、図６（Ｂ）に示すように、半導体素子
１０の電極と配線膜７のボンディングパッド６との間を
ワイヤボンディングにより接続する。１６はそのワイヤ
である。このワイヤボンディングは超音波ボンディング
により行い、その際に、上記超音波振動拡散防止膜１４
が超音波振動の拡散を阻んで良好なワイヤボンディング
に寄与することは前述の通りである。
た方法で製造されたリードフレームを用いての半導体素
子の実装方法の一例を工程順に示す断面図である。図６
に従ってその方法を説明すると、先ず、図６（Ａ）に示
すように、半導体素子１０を配線膜７のチップボンディ
ング領域７ａにチップボンディングする。１５は接着剤
である。次いで、図６（Ｂ）に示すように、半導体素子
１０の電極と配線膜７のボンディングパッド６との間を
ワイヤボンディングにより接続する。１６はそのワイヤ
である。このワイヤボンディングは超音波ボンディング
により行い、その際に、上記超音波振動拡散防止膜１４
が超音波振動の拡散を阻んで良好なワイヤボンディング
に寄与することは前述の通りである。
【００４０】その後、図６（Ｃ）に示すように、上記半
導体素子１０及びワイヤ１６を樹脂１１により封止す
る。その後、図６（Ｄ）に示すようにスティフナー兼ヒ
ートスプレッダ１７を接着剤１８を介して封止樹脂１１
及びリードフレームに接着する。
導体素子１０及びワイヤ１６を樹脂１１により封止す
る。その後、図６（Ｄ）に示すようにスティフナー兼ヒ
ートスプレッダ１７を接着剤１８を介して封止樹脂１１
及びリードフレームに接着する。
【００４１】本実施例においても上述した第１の実施例
で享受した効果と同じ効果を享受することができる。
で享受した効果と同じ効果を享受することができる。
【００４２】図７（Ａ）〜（Ｄ）及び図８（Ｅ）〜
（Ｇ）は本発明半導体素子実装用配線基板の製造方法の
第３の実施例を工程順（Ａ）〜（Ｇ）に示す。本実施例
は本発明をワイヤボンディングタイプＴ−ＣＳＰ用配線
基板（リードフレーム）に適用したものである。
（Ｇ）は本発明半導体素子実装用配線基板の製造方法の
第３の実施例を工程順（Ａ）〜（Ｇ）に示す。本実施例
は本発明をワイヤボンディングタイプＴ−ＣＳＰ用配線
基板（リードフレーム）に適用したものである。
【００４３】（Ａ）図７（Ａ）に示すように、銅合金か
らなる板状の金属ベース（厚さ例えば１５０μｍ）１を
用意し、その表面に、レジスト膜４を選択的に形成す
る。具体的には、後で形成する配線膜（７）に対してネ
ガのパターンを有するように選択的に形成する。尚、金
属ベース１として表面にエッチングストッパを成す例え
ばニッケル膜（厚さ２μｍ）を全面的に形成したものを
用いても良い。
らなる板状の金属ベース（厚さ例えば１５０μｍ）１を
用意し、その表面に、レジスト膜４を選択的に形成す
る。具体的には、後で形成する配線膜（７）に対してネ
ガのパターンを有するように選択的に形成する。尚、金
属ベース１として表面にエッチングストッパを成す例え
ばニッケル膜（厚さ２μｍ）を全面的に形成したものを
用いても良い。
【００４４】（Ｂ）次に、図７（Ｂ）に示すように、上
記レジスト膜４をマスクとして金属ベース１表面にメッ
キ膜２０を電解メッキにより形成する。このメッキ膜２
０は図７（Ｂ）右下部に示すように、エッチングストッ
パを成すニッケル膜２１と、ボンディングパッドを成す
金膜（但し、本実施例における金膜６は配線膜全域の表
面に形成され、この点が第２の実施例とは異なる。）６
と、超音波振動拡散防止膜を成すニッケル膜１４からな
る三層構造を有している。従って、このメッキ膜２０は
レジスト膜４をマスクとする電解メッキをニッケル、
金、ニッケルの順で３回行えばよいことになる。尚、金
属ベース１としてその表面に全面的にエッチングストッ
パを成すニッケル膜を形成したものを用いることとした
場合には、ニッケル膜２１は形成する必要がない。
記レジスト膜４をマスクとして金属ベース１表面にメッ
キ膜２０を電解メッキにより形成する。このメッキ膜２
０は図７（Ｂ）右下部に示すように、エッチングストッ
パを成すニッケル膜２１と、ボンディングパッドを成す
金膜（但し、本実施例における金膜６は配線膜全域の表
面に形成され、この点が第２の実施例とは異なる。）６
と、超音波振動拡散防止膜を成すニッケル膜１４からな
る三層構造を有している。従って、このメッキ膜２０は
レジスト膜４をマスクとする電解メッキをニッケル、
金、ニッケルの順で３回行えばよいことになる。尚、金
属ベース１としてその表面に全面的にエッチングストッ
パを成すニッケル膜を形成したものを用いることとした
場合には、ニッケル膜２１は形成する必要がない。
【００４５】（Ｃ）次に、図７（Ｃ）に示すように、上
記レジスト膜４をマスクとして例えば銅を電解メッキす
ることにより配線膜（厚さ例えば２５〜３０μｍ）７を
形成する。尚、７ａは配線膜７のうちの半導体素子（１
０）をボンディングするチップボンディング領域であ
る。
記レジスト膜４をマスクとして例えば銅を電解メッキす
ることにより配線膜（厚さ例えば２５〜３０μｍ）７を
形成する。尚、７ａは配線膜７のうちの半導体素子（１
０）をボンディングするチップボンディング領域であ
る。
【００４６】（Ｄ）次に、図７（Ｄ）に示すように、レ
ジスト膜４を除去する。
ジスト膜４を除去する。
【００４７】（Ｅ）次に、例えばポリイミド等から樹脂
膜（厚さ例えば２５μｍ）８を図８（Ｅ）に示すように
選択的に形成する。この樹脂膜８が配線膜７を保持する
絶縁ベースとなる。
膜（厚さ例えば２５μｍ）８を図８（Ｅ）に示すように
選択的に形成する。この樹脂膜８が配線膜７を保持する
絶縁ベースとなる。
【００４８】（Ｆ）次に、図８（Ｆ）に示すように、半
田ボール電極９を形成する。この形成は、例えば、ニッ
ケルメッキ、金又はニッケル及び半田を順次電解メッキ
することにより行う。
田ボール電極９を形成する。この形成は、例えば、ニッ
ケルメッキ、金又はニッケル及び半田を順次電解メッキ
することにより行う。
【００４９】（Ｇ）次に、銅からなる金属ベース１をそ
の裏面側から選択的にエッチングする。エッチングする
のは多数の配線膜７が形成された領域と対応する場所で
あり、外周リング１ａとすべき部分のみ残存させる。こ
のエッチングに際し上記ニッケル膜２がエッチングスト
ッパになり、折角形成した配線膜７がエッチングされる
ことを阻む。
の裏面側から選択的にエッチングする。エッチングする
のは多数の配線膜７が形成された領域と対応する場所で
あり、外周リング１ａとすべき部分のみ残存させる。こ
のエッチングに際し上記ニッケル膜２がエッチングスト
ッパになり、折角形成した配線膜７がエッチングされる
ことを阻む。
【００５０】次に、図８（Ｇ）に示すように、上記エッ
チングストッパとしての役割を果たしたニッケル膜２を
エッチングにより除去する。これにより各配線膜７表面
の金膜６が露出し、ボンディングパッドとしての役割を
果たし得る。また、金属ベース１としてその表面にエッ
チングストッパを成すニッケル膜を全面的に形成したも
のを用いた場合には、そのニッケル膜を除去することは
単に金膜６を露出させるのみならず、各配線膜７を他の
配線膜７から電気的に分離し独立させる役割も果たした
ことになる。これでリードフレームが完成した状態にな
る。リードフレームの各配線膜７（７ａ）の露出した面
が半導体素子搭載側の面となる。
チングストッパとしての役割を果たしたニッケル膜２を
エッチングにより除去する。これにより各配線膜７表面
の金膜６が露出し、ボンディングパッドとしての役割を
果たし得る。また、金属ベース１としてその表面にエッ
チングストッパを成すニッケル膜を全面的に形成したも
のを用いた場合には、そのニッケル膜を除去することは
単に金膜６を露出させるのみならず、各配線膜７を他の
配線膜７から電気的に分離し独立させる役割も果たした
ことになる。これでリードフレームが完成した状態にな
る。リードフレームの各配線膜７（７ａ）の露出した面
が半導体素子搭載側の面となる。
【００５１】本実施例は、ボンディングパッドを成す金
膜６の選択的形成を、配線膜７の選択的形成に際してマ
スクとして用いたレジスト膜４をそのまま用いて行う点
で、第１、第２の実施例と異なるが、メッキに際して金
属ベース１を電位伝達手段として用いることができると
いう点では全く共通しており、パッド６を電解メッキ用
引出回路を設けなくても電解メッキにより形成すること
ができ、従って、バンプ６形成を無電解メッキにより形
成する方法が持つ欠点は一切回避することができるのみ
ならず、電界メッキ法が持つところの配線膜７毎に電位
を付与するために電解メッキ用引出回路を形成する必要
もないという効果を享有できるという点では第１、第２
の実施例と共通している。依って、電界メッキ法が従来
持っていた欠点を回避することができる。しかも、ボン
ディングパッド６を選択的に形成するためのマスクとな
るレジスト膜と配線膜を選択的に形成するためのマスク
となるレジスト膜は共通なので、レジスト膜を選択的に
形成する一連の工程が１回分少なくて済むという利点も
ある。
膜６の選択的形成を、配線膜７の選択的形成に際してマ
スクとして用いたレジスト膜４をそのまま用いて行う点
で、第１、第２の実施例と異なるが、メッキに際して金
属ベース１を電位伝達手段として用いることができると
いう点では全く共通しており、パッド６を電解メッキ用
引出回路を設けなくても電解メッキにより形成すること
ができ、従って、バンプ６形成を無電解メッキにより形
成する方法が持つ欠点は一切回避することができるのみ
ならず、電界メッキ法が持つところの配線膜７毎に電位
を付与するために電解メッキ用引出回路を形成する必要
もないという効果を享有できるという点では第１、第２
の実施例と共通している。依って、電界メッキ法が従来
持っていた欠点を回避することができる。しかも、ボン
ディングパッド６を選択的に形成するためのマスクとな
るレジスト膜と配線膜を選択的に形成するためのマスク
となるレジスト膜は共通なので、レジスト膜を選択的に
形成する一連の工程が１回分少なくて済むという利点も
ある。
【００５２】図９（Ａ）乃至（Ｃ）は図７、図８に示し
た方法で製造された配線基板（リードフレーム）を用い
ての半導体素子の実装方法の一例を工程順に示す断面図
である。図９に従ってその方法を説明すると、先ず、図
９（Ａ）に示すように、半導体素子１０をチップボンデ
ィングする。１５は接着剤である。次いで、図９（Ｂ）
に示すように、半導体素子１０の電極と配線膜７のボン
ディングパッド６との間をワイヤボンディングにより接
続する。１６はそのワイヤである。このワイヤボンディ
ングは超音波ボンディングにより行う。ニッケル膜１４
が超音波振動拡散防止の役割を果たすことは前述の通り
である。
た方法で製造された配線基板（リードフレーム）を用い
ての半導体素子の実装方法の一例を工程順に示す断面図
である。図９に従ってその方法を説明すると、先ず、図
９（Ａ）に示すように、半導体素子１０をチップボンデ
ィングする。１５は接着剤である。次いで、図９（Ｂ）
に示すように、半導体素子１０の電極と配線膜７のボン
ディングパッド６との間をワイヤボンディングにより接
続する。１６はそのワイヤである。このワイヤボンディ
ングは超音波ボンディングにより行う。ニッケル膜１４
が超音波振動拡散防止の役割を果たすことは前述の通り
である。
【００５３】その後、図９（Ｃ）に示すように、上記半
導体素子１０及びワイヤ１６を樹脂１１により封止す
る。
導体素子１０及びワイヤ１６を樹脂１１により封止す
る。
【００５４】
【発明の効果】請求項１の半導体素子実装用配線基板の
製造方法によれば、配線膜形成前の段階において、配線
膜に対してネガのパターンを有するレジスト膜とパンプ
乃至パッドに対してネガのパターンを有するレジスト膜
をマスクとしてメッキすることによりバンプ乃至パッド
を形成するので、そのメッキに際して金属ベースを電位
伝達手段として用いることができる。従って、バンプ乃
至パッドを電解メッキ用引出回路を設けなくても電解メ
ッキにより形成することができる。従って、バンプ乃至
パッドを無電解メッキにより形成する方法が持つ欠点は
一切回避することができるのみならず、電界メッキ法が
持つところの配線膜毎に電位を付与するために電解メッ
キ用引出回路を形成する必要もない。依って、電界メッ
キ法が従来持っていた欠点を回避することができる。
製造方法によれば、配線膜形成前の段階において、配線
膜に対してネガのパターンを有するレジスト膜とパンプ
乃至パッドに対してネガのパターンを有するレジスト膜
をマスクとしてメッキすることによりバンプ乃至パッド
を形成するので、そのメッキに際して金属ベースを電位
伝達手段として用いることができる。従って、バンプ乃
至パッドを電解メッキ用引出回路を設けなくても電解メ
ッキにより形成することができる。従って、バンプ乃至
パッドを無電解メッキにより形成する方法が持つ欠点は
一切回避することができるのみならず、電界メッキ法が
持つところの配線膜毎に電位を付与するために電解メッ
キ用引出回路を形成する必要もない。依って、電界メッ
キ法が従来持っていた欠点を回避することができる。
【００５５】請求項２の半導体素子実装用配線基板の製
造方法によれば、配線膜選択的形成用マスクとして形成
したレジスト膜を、バンプ乃至パッド選択的形成用マス
クとしても用い、バンプ乃至パッドの形成も配線膜の形
成も金属ベースが完全に存在した状態で行われるので、
そのメッキに際して金属ベースを電位伝達手段として用
いることができる。従って、バンプ乃至パッドを電解メ
ッキ用引出回路を設けなくても電解メッキにより形成す
ることができる。従って、バンプ乃至パッドを無電解メ
ッキにより形成する方法が持つ欠点は一切回避すること
ができるのみならず、電界メッキ法が持つところの配線
膜毎に電位を付与するために電解メッキ用引出回路を形
成する必要もない。依って、電界メッキ法が従来持って
いた欠点を回避することができる。
造方法によれば、配線膜選択的形成用マスクとして形成
したレジスト膜を、バンプ乃至パッド選択的形成用マス
クとしても用い、バンプ乃至パッドの形成も配線膜の形
成も金属ベースが完全に存在した状態で行われるので、
そのメッキに際して金属ベースを電位伝達手段として用
いることができる。従って、バンプ乃至パッドを電解メ
ッキ用引出回路を設けなくても電解メッキにより形成す
ることができる。従って、バンプ乃至パッドを無電解メ
ッキにより形成する方法が持つ欠点は一切回避すること
ができるのみならず、電界メッキ法が持つところの配線
膜毎に電位を付与するために電解メッキ用引出回路を形
成する必要もない。依って、電界メッキ法が従来持って
いた欠点を回避することができる。
【００５６】しかも、ボンディングパッド６を選択的に
形成するためのマスクとなるレジスト膜と配線膜を選択
的に形成するためのマスクとなるレジスト膜は共通なの
で、レジスト膜を選択的に形成する一連の工程が１回分
少なくて済むという利点もある。
形成するためのマスクとなるレジスト膜と配線膜を選択
的に形成するためのマスクとなるレジスト膜は共通なの
で、レジスト膜を選択的に形成する一連の工程が１回分
少なくて済むという利点もある。
【００５７】請求項３の半導体素子実装用配線基板の製
造方法によれば、金属ベースとしてエッチングストップ
膜を表面に有するものを用いるので、配線膜及びバンプ
乃至パッドの形成後、金属ベースを裏面からエッチング
して金属ベースの不要部分を除去するエッチングの際に
エッチングストップ膜により配線膜が侵食されるのを防
止することができる。そして、そのエッチング後にその
エッチングストップ膜を除去することによりエッチング
ストップ膜により全配線膜が互いに電気的に接続された
状態をなくし、つまり、各配線膜を電気的に独立した状
態し、更に、パッド或いはバンプが露出する状態にする
ことができる。
造方法によれば、金属ベースとしてエッチングストップ
膜を表面に有するものを用いるので、配線膜及びバンプ
乃至パッドの形成後、金属ベースを裏面からエッチング
して金属ベースの不要部分を除去するエッチングの際に
エッチングストップ膜により配線膜が侵食されるのを防
止することができる。そして、そのエッチング後にその
エッチングストップ膜を除去することによりエッチング
ストップ膜により全配線膜が互いに電気的に接続された
状態をなくし、つまり、各配線膜を電気的に独立した状
態し、更に、パッド或いはバンプが露出する状態にする
ことができる。
【図１】（Ａ）乃至（Ｆ）は本発明半導体素子実装用配
線基板の製造方法の第１の実施例の工程（Ａ）〜（Ｆ）
を順に示す断面図である。
線基板の製造方法の第１の実施例の工程（Ａ）〜（Ｆ）
を順に示す断面図である。
【図２】（Ｇ）乃至（Ｊ）は本発明半導体素子実装用配
線基板の製造方法の第１の実施例の工程（Ｇ）〜（Ｊ）
を順に示す断面図である。
線基板の製造方法の第１の実施例の工程（Ｇ）〜（Ｊ）
を順に示す断面図である。
【図３】（Ａ）〜（Ｃ）は図１、図２に示した方法で製
造した配線基板（リードフレーム）を用いて実装する方
法の一例を工程順に示す断面図である。
造した配線基板（リードフレーム）を用いて実装する方
法の一例を工程順に示す断面図である。
【図４】（Ａ）乃至（Ｆ）は本発明半導体素子実装用配
線基板の製造方法の第２の実施例の工程（Ａ）〜（Ｆ）
を順に示す断面図である。
線基板の製造方法の第２の実施例の工程（Ａ）〜（Ｆ）
を順に示す断面図である。
【図５】（Ｇ）乃至（Ｊ）は本発明半導体素子実装用配
線基板の製造方法の第２の実施例の工程（Ｇ）〜（Ｊ）
を順に示す断面図である。
線基板の製造方法の第２の実施例の工程（Ｇ）〜（Ｊ）
を順に示す断面図である。
【図６】（Ａ）〜（Ｄ）は図４、図５に示した方法で製
造した配線基板（リードフレーム）を用いて実装する方
法の一例を工程順に示す断面図である。
造した配線基板（リードフレーム）を用いて実装する方
法の一例を工程順に示す断面図である。
【図７】（Ａ）乃至（Ｄ）は本発明半導体素子実装用配
線基板の製造方法の第３の実施例の工程（Ａ）〜（Ｄ）
を順に示す断面図である。
線基板の製造方法の第３の実施例の工程（Ａ）〜（Ｄ）
を順に示す断面図である。
【図８】（Ｅ）乃至（Ｇ）は本発明半導体素子実装用配
線基板の製造方法の第３の実施例の工程（Ｅ）〜（Ｇ）
を順に示す断面図である。
線基板の製造方法の第３の実施例の工程（Ｅ）〜（Ｇ）
を順に示す断面図である。
【図９】（Ａ）〜（Ｄ）は図７、図８に示した方法で製
造した配線基板（リードフレーム）を用いて実装する方
法の一例を工程順に示す断面図である。
造した配線基板（リードフレーム）を用いて実装する方
法の一例を工程順に示す断面図である。
【図１０】（Ａ）乃至（Ｄ）は半導体素子実装用配線基
板の製造方法の一つの従来例を工程順に示す断面図であ
る。
板の製造方法の一つの従来例を工程順に示す断面図であ
る。
【図１１】（Ａ）乃至（C ）は半導体素子実装用配線基
板の製造方法の別の従来例を工程順に示す断面図であ
る。
板の製造方法の別の従来例を工程順に示す断面図であ
る。
１・・・金属ベース、２・・・エッチングストップ膜
（エッチングストッパ）、４・・・第１のレジスト膜
（レジスト膜）、５・・・第２のレジスト膜、６・・・
バンプ乃至パッド膜、７・・・配線膜、１０・・・半導
体素子、２１・・・エッチングストップ膜。
（エッチングストッパ）、４・・・第１のレジスト膜
（レジスト膜）、５・・・第２のレジスト膜、６・・・
バンプ乃至パッド膜、７・・・配線膜、１０・・・半導
体素子、２１・・・エッチングストップ膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 草野 英俊 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (3)
- 【請求項１】 金属ベースの表面に、形成すべき配線膜
に対してネガのパターンを有する第１のレジスト膜を形
成する工程と、 上記第１のレジスト膜が形成された上記金属ベースの表
面上に上記第１のレジスト膜上を含め、上記配線膜の所
定部分上に形成すべきバンプ乃至パッドに対してネガの
パターンを有する第２のレジスト膜を形成する工程と、 上記第２のレジスト膜をマスクとしてバンプ乃至パッド
材料を上記金属ベース表面に電解メッキすることにより
バンプ乃至パッドを形成する工程と、 第２のレジスト膜を除去でき第１のレジスト膜を除去で
きない除去手段により第２のレジスト膜のみ除去する工
程と、 上記第１のレジスト膜をマスクとして上記金属ベース表
面に配線膜材料を上記金属ベース表面に電解メッキする
ことにより配線膜を形成する工程と、 を有することを特徴とする半導体素子実装用配線基板の
製造方法。 - 【請求項２】 金属ベースの表面に、形成すべき配線膜
に対してネガのパターンを有するレジスト膜を形成する
工程と、 上記レジスト膜をマスクとしてバンプ乃至パッド材料を
上記金属ベース表面に電解メッキすることによりバンプ
乃至パッドを形成する工程と、 上記レジスト膜をマスクとして上記金属ベース表面のバ
ンプ乃至パッド上に配線膜材料を電解メッキすることに
より配線膜を形成する工程と、 を有することを特徴とする半導体素子実装用配線基板の
製造方法。 - 【請求項３】 金属ベースとして、エッチングストップ
膜を表面に有するものを用い、 配線膜形成後に金属ベースを裏面側から上記エッチング
ストップ膜を侵食しないエッチングによりエッチング
し、 その後、上記エッチングストップ膜をエッチングして各
配線膜を電気的に独立させる、或いはバンプ乃至パッド
を露出させることを特徴とする請求項１又は２記載の半
導体素子実装用配線基板の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03831698A JP3971500B2 (ja) | 1998-02-20 | 1998-02-20 | 半導体素子実装用配線基板の製造方法 |
| TW088102325A TW408410B (en) | 1998-02-20 | 1999-02-12 | Manufacture of wiring substrate for mounting semiconductor element |
| US09/253,441 US6372620B1 (en) | 1998-02-20 | 1999-02-19 | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device |
| KR1019990005737A KR100614548B1 (ko) | 1998-02-20 | 1999-02-20 | 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치 |
| SG1999001147A SG68095A1 (en) | 1998-02-20 | 1999-02-20 | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device |
| US10/072,351 US6617236B2 (en) | 1998-02-20 | 2002-02-07 | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03831698A JP3971500B2 (ja) | 1998-02-20 | 1998-02-20 | 半導体素子実装用配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11238763A true JPH11238763A (ja) | 1999-08-31 |
| JP3971500B2 JP3971500B2 (ja) | 2007-09-05 |
Family
ID=12521891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03831698A Expired - Fee Related JP3971500B2 (ja) | 1998-02-20 | 1998-02-20 | 半導体素子実装用配線基板の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6372620B1 (ja) |
| JP (1) | JP3971500B2 (ja) |
| KR (1) | KR100614548B1 (ja) |
| SG (1) | SG68095A1 (ja) |
| TW (1) | TW408410B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3973340B2 (ja) * | 1999-10-05 | 2007-09-12 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置、配線基板、及び、それらの製造方法 |
| JP2002222823A (ja) * | 2001-01-29 | 2002-08-09 | Sharp Corp | 半導体集積回路およびその製造方法 |
| US6861757B2 (en) * | 2001-09-03 | 2005-03-01 | Nec Corporation | Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device |
| JP2004095972A (ja) * | 2002-09-03 | 2004-03-25 | Sumitomo Metal Electronics Devices Inc | プラスチックパッケージの製造方法 |
| WO2004064159A1 (ja) * | 2003-01-15 | 2004-07-29 | Fujitsu Limited | 半導体装置及び三次元実装半導体装置、並びに半導体装置の製造方法 |
| JP2004264415A (ja) * | 2003-02-28 | 2004-09-24 | Pioneer Electronic Corp | 電子ビーム記録基板 |
| US7262368B2 (en) * | 2004-08-13 | 2007-08-28 | Tessera, Inc. | Connection structures for microelectronic devices and methods for forming such structures |
| US7413995B2 (en) * | 2004-08-23 | 2008-08-19 | Intel Corporation | Etched interposer for integrated circuit devices |
| US7049208B2 (en) * | 2004-10-11 | 2006-05-23 | Intel Corporation | Method of manufacturing of thin based substrate |
| US7358444B2 (en) * | 2004-10-13 | 2008-04-15 | Intel Corporation | Folded substrate with interposer package for integrated circuit devices |
| US7361979B2 (en) * | 2004-12-29 | 2008-04-22 | Tessera, Inc. | Multi-sheet conductive substrates for microelectronic devices and methods for forming such substrates |
| US7495330B2 (en) * | 2005-06-30 | 2009-02-24 | Intel Corporation | Substrate connector for integrated circuit devices |
| US7632708B2 (en) * | 2005-12-27 | 2009-12-15 | Tessera, Inc. | Microelectronic component with photo-imageable substrate |
| US7759782B2 (en) * | 2006-04-07 | 2010-07-20 | Tessera, Inc. | Substrate for a microelectronic package and method of fabricating thereof |
| US7858438B2 (en) * | 2007-06-13 | 2010-12-28 | Himax Technologies Limited | Semiconductor device, chip package and method of fabricating the same |
| US7767497B2 (en) * | 2007-07-12 | 2010-08-03 | Tessera, Inc. | Microelectronic package element and method of fabricating thereof |
| TWI446843B (zh) * | 2007-12-11 | 2014-07-21 | Unimicron Technology Corp | 線路板及其製程 |
| US8697492B2 (en) | 2010-11-02 | 2014-04-15 | Tessera, Inc. | No flow underfill |
| US9365947B2 (en) | 2013-10-04 | 2016-06-14 | Invensas Corporation | Method for preparing low cost substrates |
| US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5310699A (en) * | 1984-08-28 | 1994-05-10 | Sharp Kabushiki Kaisha | Method of manufacturing a bump electrode |
| JPH03268431A (ja) * | 1990-03-19 | 1991-11-29 | Fujitsu Ltd | 半導体装置のウェハバンプ形成方法 |
| KR100274764B1 (ko) * | 1991-11-29 | 2001-01-15 | 이사오 우치가사키 | 배선판의 제조법 |
| JPH06342796A (ja) * | 1993-05-31 | 1994-12-13 | Olympus Optical Co Ltd | 突起電極の形成方法 |
| US5367435A (en) * | 1993-11-16 | 1994-11-22 | International Business Machines Corporation | Electronic package structure and method of making same |
| JP3171093B2 (ja) * | 1996-01-31 | 2001-05-28 | ソニー株式会社 | リードフレームの製造方法と半導体装置の製造方法 |
| US6372622B1 (en) * | 1999-10-26 | 2002-04-16 | Motorola, Inc. | Fine pitch bumping with improved device standoff and bump volume |
-
1998
- 1998-02-20 JP JP03831698A patent/JP3971500B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-12 TW TW088102325A patent/TW408410B/zh not_active IP Right Cessation
- 1999-02-19 US US09/253,441 patent/US6372620B1/en not_active Expired - Lifetime
- 1999-02-20 SG SG1999001147A patent/SG68095A1/en unknown
- 1999-02-20 KR KR1019990005737A patent/KR100614548B1/ko not_active IP Right Cessation
-
2002
- 2002-02-07 US US10/072,351 patent/US6617236B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3971500B2 (ja) | 2007-09-05 |
| US6372620B1 (en) | 2002-04-16 |
| SG68095A1 (en) | 1999-10-19 |
| TW408410B (en) | 2000-10-11 |
| KR100614548B1 (ko) | 2006-08-25 |
| US20020086514A1 (en) | 2002-07-04 |
| KR19990072810A (ko) | 1999-09-27 |
| US6617236B2 (en) | 2003-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3971500B2 (ja) | 半導体素子実装用配線基板の製造方法 | |
| JP3247384B2 (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| JP2894254B2 (ja) | 半導体パッケージの製造方法 | |
| JP4032063B2 (ja) | 半導体装置の製造方法 | |
| JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH1174413A (ja) | リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器 | |
| JPH09312374A (ja) | 半導体パッケージ及びその製造方法 | |
| JP3003624B2 (ja) | 半導体装置 | |
| JP3422144B2 (ja) | 半導体パッケージの製造方法 | |
| JP3352084B2 (ja) | 半導体素子搭載用基板及び半導体パッケージ | |
| JP3661343B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JP2004207381A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
| JP3041290B1 (ja) | テープ形チップサイズパッケージの製造方法 | |
| JP3337467B2 (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JP2872548B2 (ja) | 半導体装置の製造方法 | |
| KR20040098170A (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
| JPH11260989A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP4140555B2 (ja) | 半導体パッケージの製造方法 | |
| JP3569642B2 (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法 | |
| JP2005328057A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JP3413413B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| JP3352083B2 (ja) | 半導体パッケージ及び半導体素子搭載用基板の製造方法 | |
| JP3413191B2 (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JP3685204B2 (ja) | 半導体素子搭載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041015 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041206 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050119 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050119 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051031 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070528 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070608 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |