JP3661343B2 - 半導体装置用基板及びその製造方法 - Google Patents
半導体装置用基板及びその製造方法 Download PDFInfo
- Publication number
- JP3661343B2 JP3661343B2 JP7356897A JP7356897A JP3661343B2 JP 3661343 B2 JP3661343 B2 JP 3661343B2 JP 7356897 A JP7356897 A JP 7356897A JP 7356897 A JP7356897 A JP 7356897A JP 3661343 B2 JP3661343 B2 JP 3661343B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- conductor
- metal material
- selectively
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ビルドアップ法により、リードフレーム上にプリン卜配線板が形成されてなる半導体装置用基板及びその製造方法に関する。
【０００２】
【従来の技術】
従来、半導体装置用基板の配線層としての導体層の形成技術には、予め導体層を有する複数の絶縁基板を接着剤を介して一括積層し、しかる後、ドリル加工によって穴あけし、スルーホールめっきを施す方法がある。しかしながら、この方法は、ファインパターンを形成する際に薄い銅箔を用いるため、コストを上昇させる問題がある。また、ドリル加工によりバイアホールを形成するため、バイアホールの微細化に限界があり、多層化した場合の信頼性が劣る問題がある。
【０００３】
一方、近年、係る問題を解決可能な半導体装置用基板の製造方法として、ビルドアップ法が知られている。ビルドアップ法は、微細な多層配線を高精度に形成可能な方式であり、具体的には、支持基板上に、導体層と絶縁層とを順次交互に形成する技術である。
【０００４】
ここで、導体層の形成方法は、めっき、蒸着、スパッタ等が適宜使用可能である。一方、絶縁層の形成方法は、例えば（ａ）感光性絶縁樹脂を塗布し、露光、現像によりバイアホール部の樹脂を除去する方法、あるいは（ｂ）感光性を有しない絶縁樹脂を塗布し、レーザ加工等の方法にてバイアホール部の樹脂を除去する方法などが適宜使用可能である。
【０００５】
このようにビルドアップ法は、露光と現像、あるいはレーザ加工により微細なバイアホールを形成するため、上述したドリル加工の問題点を解決でき、コストを上昇させずに、微細な多層配線を高精度に形成可能としている。また、ガラスクロスを含まない絶縁樹脂によって絶縁層を形成するため、薄い絶縁層を高精度に形成可能であり、薄型化をも実現している。
【０００６】
この種のビルドアップ法を用い、リードフレーム上にプリン卜回路部が形成されてなる半導体装置用基板は、例えば特開平３−１３６２６９号公報に開示されている。係る公報には、リードフレーム上の片面にプリント回路部がビルドアップされた形態が開示されている。また、ビルドアップ法とは異なるが、特開平３−１６０７８４号公報には、予め加工したリードフレームの両面に導体層を一括的に積層形成する形態が開示されている。
【０００７】
【発明が解決しようとする課題】
しかしながら以上のような半導体装置用基板及びその製造方法では、以下のような問題がある。
【０００８】
まず、特開平３−１３６２６９号公報に開示された形態は、片面にビルドアップされたものであり、配線の収容量が少なく、高密度配線が望めない問題がある。また、片面のみにプリン卜回路部が存在するため、反りが発生しやすい問題がある。また、リードフレームに力が加わった場合、リードフレームと導体層（ビルドアップ層）とが剥離しやすい問題がある。特に、プリント回路部の配線効率の向上のため、プリント回路部の外周部にてプリント回路部とリードフレームとを接続した場合、プリント回路部とリードフレームの接続面積が小さくなるため、剥離の問題が顕著となる。
【０００９】
一方、特開平３−１６０７８４号公報に開示された形態は、あらかじめ加工されたリードフレームを用いる。このため、積層時に力が加わり、リードが変形し易く、リード間の絶縁性を低下させたり、プリント回路との接続信頼性に欠ける問題がある。また、ビルドアッブ法を用いてないため、その利点を生かせない問題がある。
【００１０】
本発明は上記実情を考慮してなされたもので、微細な多層配線を高精度に形成可能で、容易に薄型化し得るというビルドアップ法の利点を生かし、且つ構造上でも高密度配線を期待し得る半導体装置用基板及びその製造方法を提供することを目的とする。
【００１１】
また、本発明の第２の目的は、リードフレームの両面の配線間の電気的接続を高い信頼性で実現でき、さらに、リードフレームに力が加わっても剥離を生じ難い半導体装置用基板及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の骨子は、半導体装置用基板の構造や製法等に係り、特に、ビルドアップ法により、リードフレームを両面から挟んで互いに電気的に接続された少なくとも２層の導体回路を有する構成にある。
【００１３】
なお、プリント回路部（回路領域）とは、夫々ビルドアップ法により形成された絶縁層及び導体層である。リードフレームは、プリン卜回路部の外側方向に延在されて設けられている。また本明細書中では、リードフレームのうち、２層の導体回路間に挟まれた領域を内部リードフレームといい、内部リードフレームよりも外側に位置して外部に露出された領域を外部リードフレームといい、これら内部及び外部リードフレームを合わせた領域を外部接続用リードフレームという。また、リードフレームは、部分的に両面の導体回路間の相互接続に用いてもよい。
【００１４】
さらに、外部接続用リードは、ハーフエッチングにより部分的に薄く形成された薄肉部を有した方が、リードとプリン卜回路部との接続部に加わる応力を緩和する観点から好ましい。補足すると、本発明構造は、リードフレームの両面に導体回路を形成したので、片面のみに導体回路をもつ従来構造に比べ、剥離を生じさせ難い利点を有する。しかしながら、リードフレームに力が加わった場合、剥離が絶無であるとは保証しきれない。そこで、このように外部接続用リードに応力緩和機能をもたせた方が剥離に関する信頼性の向上の観点から好ましい。
【００１５】
さて、このような本発明の骨子に基づいて、具体的には以下のような手段が講じられている。
【００１６】
請求項１に対応する発明は、シート状の金属材料から形成されたリードフレームと、前記リードフレームの一方の面上に、樹脂を固化してなる絶縁層及び配線層が順次交互に積層されてなる第１の導体回路と、前記第１の導体回路と電気的に接続され、前記リードフレームの他方の面上に、樹脂を固化してなる絶縁層及び配線層が順次交互に積層されてなる第２の導体回路と、前記リードフレームのうち、前記第１の導体回路と前記第２の導体回路とに挟まれた部分から外側方向に延在させて形成された外部接続用リードとを備えており、前記第１の導体回路としては、前記金属材料の一方の面上に選択的に形成されたエッチングストッパ導体層と、前記金属材料の一方の面上及び前記エッチングストッパ導体層上に、当該エッチングストッパ層を部分的に露出させるように選択的に形成された絶縁層と、前記絶縁層上及び当該露出したエッチングストッパ導体層上に選択的に形成された導体層と、最上層の絶縁層上及び最上層の導体層上に、当該導体層を部分的に露出させるように選択的に形成された絶縁層と、最上層の絶縁層上及び当該露出した導体層上に選択的に形成された導体層とを含み、絶縁層及び配線層が順次交互に積層されてなる第１の積層構造を備えており、前記リードフレームとしては、前記エッチングストッパ導体層下の前記金属材料が選択的にエッチングされてなる表裏接続用の金属柱を備えており、前記第２の導体回路としては、前記第１の積層構造の最下部の絶縁層及び前記表裏接続用の金属柱下に、当該表裏接続用の金属柱を部分的に露出させるように選択的に形成された絶縁層と、この絶縁層下及び当該露出した表裏接続用の金属柱下に選択的に形成された導体層と、最下層の絶縁層下及び最下層の導体層下に、当該導体層を部分的に露出させるように選択的に形成された絶縁層と、最下層の絶縁層下及び当該露出した導体層下に選択的に形成された導体層とを含み、絶縁層及び配線層が順次交互に積層されてなる第２の積層構造を備えた半導体装置用基板である。
【００１９】
また、請求項２に対応する発明は、（Ａ）回路領域、内部リード領域及び外部リード領域を順次外周側として有するシート状の金属材料の一方の面に選択的にレジストを形成する工程と、（Ｂ）前記金属材料の一方の面のうち、前記回路領域及び前記内部リード領域における前記レジストの非形成面にエッチングストッパとなる層を含むエッチングストッパ導体層を選択的に形成する工程と、（Ｃ）前記エッチングストッパ導体層の形成後、前記レジストを除去する工程と、（Ｄ）前記回路領域及び前記内部リード領域にて前記金属材料の一方の面上及び前記エッチングストッパ導体層上に、当該エッチングストッパ層を部分的に露出させるように選択的に絶縁層を形成する工程と、（Ｅ）前記絶縁層上及び当該露出したエッチングストッパ導体層上に選択的に導体層を形成する工程と、（Ｆ）最上層の絶縁層上及び最上層の導体層上に、当該導体層を部分的に露出させるように選択的に絶縁層を形成する工程と、（Ｇ）最上層の絶縁層上及び当該露出した導体層上に選択的に導体層を形成する工程と、（Ｈ）前記（Ｆ）乃至前記（Ｇ）を所定回数まで繰返して絶縁層と導体層との第１の積層構造を前記回路領域及び前記内部リード領域に形成する工程と、（Ｉ）前記第１の積層構造の最表面上に、除去可能に保護層を形成する工程と、（Ｊ）前記内部及び外部リード領域における前記シート状の金属材料を選択的にエッチングして外部接続用リードを形成すると共に、前記エッチングストッパ導体層上に表裏接続用の金属柱を残存させるように前記金属材料を除去する工程と、（Ｋ）前記金属材料の除去により露出した絶縁層及び前記表裏接続用の金属柱下に、当該表裏接続用の金属柱を部分的に露出させるように選択的に絶縁層を形成する工程と、（Ｌ）この絶縁層上及び当該露出した表裏接続用の金属柱下に選択的に導体層を形成する工程と、（Ｍ）最下層の絶縁層下及び最下層の導体層下に、当該導体層を部分的に露出させるように選択的に絶縁層を形成する工程と、（Ｎ）最下層の絶縁層下及び当該露出した導体層下に選択的に導体層を形成する工程と、（Ｏ）前記（Ｍ）乃至前記（Ｎ）を所定回数まで繰返して絶縁層と導体層との第２の積層構造を前記回路領域に形成する工程とを含んでいる半導体装置用基板の製造方法である。
【００２０】
さらに、請求項３に対応する発明は、請求項２に対応する半導体装置用基板の製造方法において、前記（Ａ）及び前記（Ｂ）の各工程における夫々のレジストに代えて絶縁層を用い、前記（Ｃ）の工程を省略し、且つ前記（Ｄ）の工程における金属材料の一方の面に代えて前記絶縁層を用いた半導体装置用基板の製造方法である。
【００２１】
また、請求項４に対応する発明は、請求項２に対応する半導体装置用基板の製造方法において、前記（Ｊ）の工程にて前記回路領域の金属材料を、少なくともエッチングストッパ導体層を露出させないように選択的に除去した半導体装置用基板の製造方法である。
【００２２】
さらに、請求項５に対応する発明は、請求項４に対応する半導体装置用基板の製造方法において、前記（Ａ）及び前記（Ｂ）の各工程における夫々のレジストに代えて絶縁層を用い、前記（Ｃ）の工程を省略し、且つ前記（Ｄ）の工程における金属材料の一方の面に代えて前記絶縁層を用いた半導体装置用基板の製造方法である。
【００２３】
また、請求項６に対応する発明は、請求項４又は請求項５に対応する半導体装置用基板の製造方法において、前記（Ａ）の工程に先行し、前記金属材料のうちで前記（Ｊ）の工程にて除去される部分を予めハーフエッチングする工程を含んでいる半導体装置用基板の製造方法である。
【００２４】
さらに、請求項７に対応する発明は、請求項２乃至請求項６のいずれか１項に対応する半導体装置用基板の製造方法において、前記内部リード領域近傍の前記外部接続用リードを選択的にハーフエッチングする工程を含んでいる半導体装置用基板の製造方法である。
【００２５】
（用語）
次に、以上のような本発明に用いられる技術用語（要素）を説明する。
シート状の金属材料は、銅合金、４２合金（４２重量％Ｎｉ、残部Ｆｅ）に代表される鉄−Ｎｉ合金等が用いられ、特に銅合金は熱伝導度に優れ、電気抵抗が低い等の点から好ましい。厚さは、０．１ｍｍ〜０．１５ｍｍ程度が好適である。
【００２６】
レジストは、従来から一般的に使用されているドライフィルムや、液状レジスト、電着レジストが使用可能である。特に、微細な導体パターンを形成する場合には、液状レジストや電着レジストが望ましい。また、ドライフィルムを用いる従来工程及び露光原版の互換性を考慮すると、これらのレジストのうち、ネガ型が望ましい。
【００２７】
ここで、ドライフィルムでは、例えば、リストン（商品名、デュポン製）、ラミナー（商品名、ダイナケム製）、フォテック（商品名、日立化成工業（株）製）などが使用可能である。
【００２８】
液状レジストでは、例えば、ＫＰＲ（商品名、コダック製）、ＥＰＰＲ，ＰＭＥＲ（商品名、東京応化工業（株）製）、ＡＺ（商品名、ヘキストジャパン製）などが使用可能となっている。
【００２９】
電着レジストでは、ゾンネ（商品名、関西ペイント製）、オリゴ（商品名、日本石油化学製）、フォトＥＤ（商品名、日本ペイント製）などが使用可能である。
【００３０】
塗布方法は、浸漬、スクリーン印刷、スピンコート等の方法からレジストの適性に応じた方法が用いられる。
【００３１】
ストッパ層は、リード形成のための金属材料のエッチングの際に、エッチングのストッパ層となる材質が使用される。なお、ストッパ層の材質は、導電性があり、密着力が強く、金属材料エッチング時のストッパ層となればよく、金属材料への形成工程が簡易であることが望ましい。金属材料およびエッチング液との関係で適宜選択される。形成方法は、めっき、蒸着、スパッタリング、塗布等の方法が適宜使用可能である。
【００３２】
ストッパ層の材質は、例えば金、白金、ニッケル、パラジウム、はんだ、銅ペースト等が適宜使用可能である。
【００３３】
金は、多種のエッチング液に対してストッパ効果が高く、好ましい。
【００３４】
はんだは、めっきによって、簡易に形成可能である。金属材料が銅合金のとき、銅アンモニウム錯イオンを主成分とするアルカリエッチング液を用いてエッチングすれば、金属材料の銅合金はエッチングされるが、はんだ層はストッパ層となる。
【００３５】
ストッパ層の厚みＴＳは、エッチングする金属材料の厚みをＴＥ、エッチング速度をＶＡ、ストッパ層のエッチング速度をＶＢとすると、ＴＥ≧ＴＳ≧ＴＥ×（ＶＢ／ＶＡ）に設定することが好ましい。エッチングされる金属材料の厚みＴＥ以上にストッパ層の厚みを設定することは、ストッパ層の形成に時間を要するため、好ましくない。また、ＴＳ≧ＴＥ×（ＶＢ／ＶＡ）に設定すれば、エッチングのばらつき等により、局所的にオーバエッチングされても、ストッパ層が残存するため、悪影響がない。
【００３６】
導体回路（導体層）は、ストッパ層上に、電解Ｃｕめっきにより形成される。導体回路の形成工程は、常法のサブトラクティブ法、セミアディティブ法、フルアディティブ法等が適用可能であるが、ストッパ層があるので、電解Ｃｕめっきにより、導体回路が簡易に形成可能である。
【００３７】
なお、常法のサブトラクティブ法、セミアディティブ法、フルアディテイブ法等についてもその一例を説明する。
【００３８】
サブトラクティブ法においては、無電解めっき、スパッタリング等で、０．２μｍ程度の薄い銅層を形成した後、全面に１０μｍ厚程度の電解銅めっきを施す。そして、液状レジスト等のエッチングレジストを塗布し、乾燥させた後、露光、現像によりエッチングパターン形成後、銅をエッチングし、しかる後、レジストを剥離する。
【００３９】
セミアディティブ法においては、無電解めっき、スパッタリング等で、例えば０．２μｍ程度の薄い銅層を形成し、ドライフィルム等のめっきレジストをコーティングした後、露光、現像して配線パターン部のレジストを除去する。そして、配線パターン部に１０〜２０μｍ厚程度の電解銅めっきを施す。さらに、レジストの剥離後に、薄く形成した銅層をエッチングして除去する。
【００４０】
フルアディティブ法においては、触媒付与、めっきレジスト形成後、配線パターン部への無電解めっきにより、配線パターンを形成する。
【００４１】
シート状の金属材料から外部接続用リードを形成する工程は、導体層を形成した面を保護し、エッチングする。なお、片面からエッチングしても、あるいは導体層のみを保護し、片面から同時にエッチングしてもよい。
【００４２】
一方、絶縁層の形成工程としては、スクリーン印刷、カーテンコート等が用いられる。絶縁層の材料は、加工の容易さから、感光性絶縁樹脂が好ましく、例えばプロビコート５０００（商品名、日本ペイン卜（株）製）が好適に用いられる。
【００４３】
絶縁樹脂は、エポキシ樹脂系又はアクリル樹脂系の絶縁樹脂等が適用可能である。なお、加工工程の簡易さから、感光性樹脂が望ましいが、特に限定されない。例えば感光性を有しないものであっても、加工にエキシマレーザ、プラズマ等の方法を用いて所望の形状に形成可能である。
【００４４】
導体層形成面の保護方法は、液状レジスト、ドライフィルム、テープを個別に用いる方法、あるいはそれらを併用する方法がある。
【００４５】
また、シート状の金属材料を予めハーフエッチングする工程についても述べる。（Ａ）の工程に先行し、シート状の金属材料の一方の面の、後にエッチングによって除去される部分に予めハーフエッチングを施すことが好ましい。外部接続用リード部分や両面間の接続部分等の必要部分をレジストで保護し、露出した除去部分をハーフエッチング可能としている。なお、ハーフエッチング部分は、全て露出してもよいが、例えば断続的にレジストを設けてもよい。この予備的なハーフエッチング工程は、後のエッチングの際のエッチング量を低減でき、サイドエッチング量を低減できるため、特に微細ピッチを要求される多ピンタイプのリードフレームがより高精度に形成できる利点を有する。
【００４６】
また、外部接続用リードにハーフエッチングを施す工程についても述べる。
【００４７】
シート状の金属材料から外部接続用リードを形成する工程で、ハーフエッチングを施す部分に、所望のハーフエッチング深さの値よりも小さい値の幅をもつレジストのスリット状開口部を形成することにより、同一エッチング工程内で所望のハーフエッチング形状を形成可能である。なお、レジスト開口部の幅の調整により、ハーフエッチング形状を制御可能である。なお、この応力緩和のためのハーフエッチング部分は、例えば（Ａ）の工程に先行させたハーフエッチング工程内において、後工程で除去されるハーフエッチング部分と同時に形成してもよい。
【００４８】
また、半導体装置用基板の構造は、単数の半導体チップが搭載される構造でもよく、複数の半導体チップが搭載される構造でもよい。プリン卜回路部は、配線上必要な任意の層数を形成すればよく、電源の層や接地層を設けてもよい。
【００４９】
（作用）
従って、請求項１に対応する発明は以上のような手段を講じたことにより、微細な多層配線を高精度に形成可能で、容易に薄型化し得るというビルドアップ法の利点を片面の導体回路のみでも生かしており、これに加え、リードフレームの両面にこれら導体回路を設けたことにより、さらなる高密度化を図っているので、構造上でも高密度配線を期待することができる。
【００５２】
また、請求項２に対応する発明は、金属材料の一方の面にビルドアップ法により、導体回路を形成し、金属材料をエッチングして、さらに他方の面にビルドアップ法により、導体回路を形成するため、請求項１に対応する作用と同様に、ビルドアップ法の利点に加えて構造上でも高密度配線を期待できる半導体装置用基板を製造することができる。
【００５３】
さらに、請求項３に対応する発明は、請求項２に対応する作用と同様の作用に加え、第１の導体回路の最下層をレジストに代えて、直接的に絶縁層を選択形成したので、製造工程の容易化を図ることができる。
【００５４】
また、請求項４に対応する発明は、請求項２に対応する作用と同様の作用に加え、第１及び第２の導体回路間をリードフレームの一部にて電気的に接続するので、リードフレームの両面の配線間の電気的接続を高い信頼性で実現させることができる。
【００５５】
さらに、請求項５に対応する発明は、請求項４に対応する作用と同様の作用に加え、第１の導体回路の最下層をレジストに代えて、直接的に絶縁層を選択形成したので、製造工程の容易化を図ることができる。
【００５６】
また、請求項６の発明は、請求項４又は請求項５に対応する作用と同様の作用に加え、（Ａ）工程に先立ち、後に除去される金属材料部分にハーフエッチングを施す工程を行うため、金属材料をエッチングし、外部接続用リード等を形成する際に、エッチング量が少なくてすみ、サイドエッチング量を抑制でき、従って外部接続用リードの加工精度を向上させることができる。
【００５７】
さらに、請求項７の発明は、請求項２乃至請求項６のいずれかに対応する作用と同様の作用に加え、外部接続用リードのプリン卜回路部の外側近傍を、ハーフエッチングする工程を含むため、リードフレームに力が加わった場合でもプリン卜回路部とリードフレームの間に剥離を生じさせ難い半導体装置用基板を製造することができる。
【００５８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００５９】
（第１の実施の形態）
図１は本発明の第１の実施の形態に係る半導体装置用基板の構成を示す平面図であり、図２は図１のII−II線矢視断面図である。この半導体装置用基板は、シート状の金属材料から形成されたリードフレーム１と、リードフレーム１の一方の面上に選択的に形成された第１の積層構造（導体回路）２と、この第１の積層構造２と電気的に接続され、リードフレーム１の他方の面上に選択的に形成された第２の積層構造（導体回路）３と、両積層構造２，３を保護する保護層４と、リードフレーム１のうち、第１及び第２の積層構造２，３間に挟まれた部分から外側方向に延在させて形成された外部接続用リード５とを備えている。なお、保護層４が薄いため、図１に示すように、下層の導体６が透けて視認されている。
ここで、第１及び第２の積層構造は、導体層６及び絶縁層７から形成され、互いにリードフレーム１の一部を介して電気的に接続されている。
【００６０】
次に、このような半導体装置用基板の製造方法について説明する。
【００６１】
シート状の金属材料としての０．１５ｍｍ厚の銅合金１１がよく洗浄される。銅合金１１を乾燥後、その他方の面には後のめっき工程、エッチング工程等で使用する薬液に耐性を有するテープ１２が貼着される。
【００６２】
その後、一方の面には耐金めっき液性を有する感光性のドライフィルム１３ （ラミナー；商品名：ダイナケム性）が貼着される。なお、ドライフィルム１３は、例えば２０〜５０μｍ程度の厚さのものが適用可能であり、後工程の導体層の厚さよりも厚いものが好ましい。
【００６３】
しかる後、ドライフィルム１３は、露光、現像され、図３（ａ）に示すように、配線パターンの形成部分が除去される。
【００６４】
銅合金１１を電極とした電解金めっきにより、銅合金１１上に０．５μｍ厚の金層（ストッパ層）１４が形成される。金層１４は、銅合金１１のエッチング時のストッパ層となるため、ピンホールがないように、また十分なエッチング耐性（ストッパ層となるように）を有するように、０．１〜５μｍ程度の厚さが好ましく、特に０．３μｍから１μｍ程度がより好ましい。
【００６５】
また、後工程の銅めっきとの付着性を高め、金が銅に拡散するのを防止するために、電解ニッケルめっきが２μｍ厚で施され、ニッケル層１５が形成される。
しかる後、硫酸銅めっき液に浸潰され、１５μｍ厚で電解銅めっきが施され、図３（ｂ）に示すように、ニッケル層１５上に銅層１６が形成される。また、図３（ｃ）に示すように、ドライフィルム１３及びテープ１２が剥離され、銅合金１１が露出される。
【００６６】
さらに、図３（ｄ）に示すように、絶縁層７となる感光性の絶縁樹脂７ａ（プロビマー５２；商品名：日本チバガイギー（株）製）が、カーテンコートにより銅合金１１及び銅層１６上に塗布される。
【００６７】
図３（ｅ）に示すように、露光、現像により、穴径１００μｍのバイアホール１７の絶縁樹脂７ａが除去され、絶縁層７が形成される。全面に無電解銅めっきを行ない、後工程の電解銅めっきで必要な部分の導通をとれるようにする。
【００６８】
銅合金１１上の回路形成面及び裏面にドライフィルムが貼着され、露光、現像により、図４（ａ）に示すように、内部及び外部リード領域にドライフィルム１８が残存される。なお、ドライフィルム１８は、加工精度の問題から、絶縁層７とドライフィルム１８の間に隙間が生じるのをさけるため、絶縁層７に少し重なるように残存される。このドライフィルム１８は、後工程のめっき時に、銅合金１１における外部リード領域へのめっきの付着を阻止するものであり、代替手段又はドライフィルムの補助的な手段として耐酸性を有するテープを貼着してもよい。
【００６９】
図４（ｂ）に示すように、銅層１６及び絶縁層７からなる回路形成面に電解めっきが施され、配線パターン部に１５μｍ厚の銅層１９が形成される。
【００７０】
しかる後、図４（ｃ）に示すように、絶縁層７に重なっていたドライフィルム１８が剥離される。また、全面にソフトエッチングを施し、配線パターン部以外の無電解めっきにより形成された銅層を除去する。
【００７１】
以下、所望の層数に対応し、図３（ｄ）乃至図４（ｃ）に示した工程と同様に、絶縁樹脂の選択形成、ドライフィルム１８の選択貼着、銅層１９の選択形成、ドライフィルム１８の剥離等の工程が順次繰返して行なわれ、図４（ｄ）に示すように、所望の第１の積層構造２が形成される。
【００７２】
第１の積層構造２の完成後、図４（ｅ）に示すように、第１の積層構造の表面上に、保護層４として、絶縁樹脂と同材質の樹脂をスクリーン印刷し、露光、硬化させる。この保護層形成工程は、絶縁層形成工程と同様である。バイアホール１７の樹脂の除去に代えて、半導体チップ接続用ランド２０等、露出の必要な部分の樹脂が選択的に除去される。しかる後、半導体チップ接続用ランド２０上に、２μｍ厚のニッケルめっき、０．３μｍ厚の金めっきが順次施される（図示せず）。
【００７３】
さらに、図５（ａ）に示すように、保護層４及びランド２０のめっき形成後の第１の積層構造２上にドライフィルム２１が貼着され、全面露光される。なお、ドライフィルム２１は、後工程等で剥離されるが、その場合は再度形成され、最終工程まで第１の積層構造２を保護している。なお、このドライフィルム２１も前述同様に、後工程で使用される薬液に耐性を有するテープやフィルムを補助的な手段としても、あるいは全面的に代替してもよい。
【００７４】
さらに、第１の積層構造２とは反対面の銅合金１１上にドライフィルムが貼着され、マスクを用いた露光、現像により、図５（ｂ）に示すように、レジスト２２が選択的に形成される。また、塩化第二鉄をエッチング液として銅合金１１がエッチングされることにより、銅合金１１の外部接続用リード５が形成されると共に、他面の第１の積層構造２との接続部分に円柱状に銅合金１１が残存される。なお、ここでは金層１４がエッチングストッパとなるため、銅合金１１のみがエッチングされる。
【００７５】
レジスト２２が剥離され、銅合金１１が洗浄される。また、銅合金１１上及び第１の積層構造２側の絶縁層７上に、感光性絶縁樹脂が印刷され、露光、現像して、表裏接続用の銅合金１１上の樹脂が除去され、絶縁層７が選択的に形成される。また、前述した図４（ａ）と同様に、図５（ｃ）に示すように、絶縁層７に少し重なるように外部接続用リード５上にドライフィルム２３が選択的に貼着される。
【００７６】
以下、前述同様に、銅層の選択形成、ドライフィルムの剥離、絶縁樹脂の選択形成、ドライフィルムの選択貼着、銅層の選択形成、…という工程が順次繰返して行なわれ、図５（ｄ）に示したように、所望の第２の積層構造３が形成される。
【００７７】
しかる後、前述同様に、第２の積層構造３上に、半導体チップ接続用ランド部２０を露出させるように保護層４が選択的に形成される。また同様に、半導体チップ接続用ランド２０上に、ニッケルめっき及び金めっきが順次形成され、図２に示したように、半導体装置用基板が完成する。
【００７８】
続いて、半導体装置用基板においては、図６に示すように、半導体チップ搭載部に搭載された半導体チップ２４がボンディングワイヤ２５を介して半導体チップ接続用ランド２０に接続され、全体が絶縁樹脂２６で封止されることにより、図７に示すように、半導体装置が完成する。
【００７９】
なお、半導体装置用基板と半導体チップとは、ボンディングワイヤに代えて、バンプ、導電性ペースト等で接続してもよい。また、外部接続用リード５には、はんだや半導体装置の実装に悪影響を及ぼさない他の金属をめっきしてもよく、また、酸化防止のためのフラックス処理等としてもよい。
【００８０】
以上のような構成によれば、微細な多層配線を高精度に形成可能で、容易に薄型化し得るというビルドアップ法の利点を片面の導体回路のみでも生かしており、これに加え、リードフレームの両面にこれら導体回路を設けたことにより、さらなる高密度化を図っているので、構造上でも高密度配線を期待することができる。
【００８１】
また、電気的接続が、リードフレームの一部でかつ外部接続用リードとは離間された部分を介在して行われるため、リードフレームの一方の面の導体回路と他方の面の導体回路の間の接続を、浅いバイアホールで行うことが可能となり、リードフレームの両面の配線間の電気的接続を高い信頼性で実現させることができる。
【００８２】
（第２の実施の形態）
図８は本発明の第２の実施の形態に係る半導体装置用基板の構成を示す断面図であり、図１乃至図７と同一部分は同一符号を付してその詳しい説明は省略し、ここでは異なる部分についてのみ述べる。
【００８３】
すなわち、本実施の形態は、第１の実施形態の変形構成であり、第１及び第２の積層構造２，３間をリードフレーム１（銅合金１１）を介した電気接続に代えて、導体層６を介した電気接続とした構成である。また、本実施の形態に係る半導体装置用基板は、ドライフィルム１３に代えて、感光性の絶縁樹脂を用いて最下層の絶縁層７が形成される。
【００８４】
次に、このような半導体装置用基板の製造方法について説明する。
【００８５】
前述同様の銅合金１１の乾燥後、図９（ａ）に示すように、一方の面には、感光性の絶縁樹脂（プロビマ−５２；商品名：日本チバガイギー（株）製）が、カーテンコートにより塗布され、露光、現像により、配線パターンを形成する部分の絶縁樹脂が除去される。しかる後、ベーキングにより、５０μｍ厚の絶縁層７が形成される。
【００８６】
さらに、銅合金１１上及び絶縁層７上及び他方の面には、前述同様に、ドライフィルム１８（フォテック；商品名：日立化成工業（株）製）が貼着される。ドライフィルムは、マスクを用いて露光硬化され、後にリードとなる部分の銅合金１１上に、絶縁層７上に少し重なるように選択的に残存される。
【００８７】
前述同様に、電解金めっきにより、図９（ｂ）に示すように、銅合金１１上にストッパ層としての０．５μｍ厚の金層１４が形成され、電解ニッケルめっきにより金層上に２μｍ厚のニッケル層１５が形成され、電解銅めっきによりニッケル層上に１５μｍ厚の銅層１６が形成される。
【００８８】
図９（ｃ）に示すように、ドライフィルム１８を剥離し、回路形成面に、全面に無電解めっきを施し、配線パターン部以外にドライフィルム１８を形成し、さらに配線パターン部に電解めっきを施し、１５μｍの厚さの銅層が形成される。そして、ドライフィルム１８を剥離し、ソフトエッチングにより配線パターン部以外の無電解めっきにより形成された銅層を除去する。
【００８９】
以下、前述した図４（ｄ）と同様に、絶縁樹脂の選択形成、ドライフィルムの選択貼着、銅層の選択形成により、第１の積層構造２が形成される。
【００９０】
この第１の積層構造２は、前述した図４（ｅ）と同様に、保護層４が選択形成され、さらに、全面にドライフィルムが貼着され、全面露光される。
【００９１】
次に、第１の積層構造２とは反対面では、銅合金１１が洗浄及び乾燥され、ドライフィルムが貼着される。このドライフィルムは、マスクを用いた露光、現像により、外部接続用リードに対応した形状に形成されたレジスト２２となる。
【００９２】
しかる後、図９（ｄ）に示すように、塩化第二鉄により、銅合金１１がエッチングされ、外部接続用リード５が形成される。なお、第１の実施形態とは異なり、プリント回路部の銅合金１１は全て除去される。その後、レジスト２２が剥離され、基板が洗浄される。なお、第１の積層構造２上のドライフィルム２１も同時に剥離されるので、再形成される。
【００９３】
続いて、第１の積層構造２とは反対面に、感光性絶縁樹脂が印刷され、露光、現像により、表裏接続用のバイア部分の樹脂が除去され、絶縁層７が形成される。
【００９４】
以下、前述同様に、図１０（ａ）に示すように、外部接続用リード部分等を覆うようにドライフィルム２３が選択貼着される。また前述同様に、図１０（ｂ）に示す銅層１９（導体層６）の選択形成、ドライフィルムの剥離、絶縁樹脂の選択形成、ドライフィルムの選択貼着、銅層の選択形成、…という工程が順次繰返して行なわれ、図１０（ｃ）に示すように、所望の第２の積層構造３が形成される。
【００９５】
しかる後、前述同様に、第２の積層構造上に、保護層が選択形成され、第１，第２の積層構造上の半導体チップ接続用ランド上に、ニッケルめっき及び金めっきが順次形成され、半導体装置用基板が完成する。また、前述同様に半導体チップの接続及び全体の樹脂封止により半導体装置が完成する。
【００９６】
以上のような構成によれば、第１の実施形態の効果に加え、第１の積層構造２の最下層をレジストに代えて、直接的に絶縁層を選択形成したので、製造工程の容易化を図ることができる。
【００９７】
（第３の実施の形態）
次に、本発明の第３の実施形態について説明するが、図１乃至図１０と同一部分には同一符号を付してその詳しい説明は省略し、ここでは異なる部分についてのみ述べる。
【００９８】
すなわち、本実施の形態は、第１の実施形態に示す構造を、第２の実施形態に示す製造方法を部分的に用いて形成したものである。
【００９９】
具体的には、図１及び図２に示す構造を、ドライフィルム１３に代えて、感光性の絶縁樹脂を用いて最下層の絶縁層７を形成することにより、製造している。
次に、このような半導体装置用基板の製造方法について説明する。
【０１００】
（製造方法）
前述した図９（ａ）〜（ｃ）と同様の工程により、図１１（ａ）〜（ｃ）に示すように、第１の積層構造２が形成され、且つ保護層４と、ランド２０上のめっき層とが形成される。また、第１の積層構造２は、図１１（ｄ）に示すように、全面にドライフィルム２１が貼着され、後工程の薬品等から保護される。
【０１０１】
一方、第１の積層構造２とは反対面には、図１１（ｅ）に示すように、ドライフィルムが貼着され、マスクを用いた露光、現像により、レジスト２２が選択的に形成される。また、銅合金１１が選択的にエッチングされ、外部接続用リード５と、第１の積層構造２に接続された円柱状の銅合金１１とが形成される。
【０１０２】
以下、前述した第１の実施形態と同様に、レジスト剥離、洗浄、図１２（ａ）に示す絶縁層の選択形成、ドライフィルムによるリードの保護、銅層の選択形成、ドライフィルムの剥離、絶縁樹脂の選択形成、ドライフィルムの選択貼着、銅層の選択形成、…という工程が順次繰返して行なわれ、図１２（ｂ）に示すように、所望の第２の積層構造３が形成される。
【０１０３】
また、前述同様に、第２の積層構造３上に保護層４の選択形成、ランド２０上のめっき処理が施され、図２に示す半導体装置用基板が完成する。また、同様に、半導体チップの搭載、樹脂封止などにより、図７に示す半導体装置が完成する。
【０１０４】
以上のような構成によれば、第１の実施形態の効果に加え、第１の積層構造２の最下層をレジストに代えて、直接的に絶縁層を選択形成したので、製造工程の容易化を図ることができる。
【０１０５】
（第４の実施の形態）
図１３は本発明の第４の実施形態に係る半導体装置用基板の構成を示す断面図であり、図１と同一部分には同一符号を付してその詳しい説明は省略し、ここでは異なる部分についてのみ述べる。
【０１０６】
すなわち、本実施形態は、第１の実施形態の変形構成であり、具体的には外部接続用リード５における基端部となるプリント回路部近傍の部分が選択的にハーフエッチングされて他の部分よりも薄く形成されている。
【０１０７】
すなわち、外部接続用リード５は、他の部分よりも薄く形成されて応力を緩和する肉薄部５ａを備えている。
【０１０８】
次に、このような半導体装置用基板の製造方法及び作用を説明する。
【０１０９】
銅合金１１のエッチングの際に、外部接続用リード５のプリン卜回路部の外側近傍に、図１４の平面図に示すように、銅合金１１上に、長手方向に沿って一部隙間３１を有して各レジスト２２が形成される。このレジスト２２の隙間３１の大きさに比例してエッチング量を制御できる。
【０１１０】
このようにエッチング量に対応させてレジスト２２の隙間３１を形成し、エッチングすることにより、図１５に示すように、所望の深さのハーフエッチングを銅合金１１に施して薄肉部５ａを形成できる。なお、図１６に示すように、銅合金１１の両面にレジストの隙間３１を形成してからエッチングすることにより、銅合金１１の両面にハーフエッチングを施して図１７に示す半導体装置用基板を製造してもよい。
【０１１１】
このように、外部接続用リード５は、部分的に薄肉部５ａが形成されることにより、応力が加わっても薄肉部５ａによりその応力を緩和させ、第１及び第２の積層構造２，３とリードフレーム１との間に剥離を生じさせ難くしている。よって、半導体装置用基板及び半導体装置の剥離に関する不良を低減させ、信頼性を向上させることができる。
【０１１２】
（第５の実施の形態）
次に、本発明の第５の実施形態について説明する。
【０１１３】
なお、本実施形態は、第１の実施形態の製造方法の変形例であり、完成品の構造については図１に示す構造と同一となっている。
【０１１４】
よって、次に、本実施形態に係る半導体装置用基板の製造方法を説明する。
【０１１５】
いま、図１８（ａ）に示すように、銅合金１１の他方の面には全面にドライフィルム１３が貼着され、銅合金１１の一方の面のうち、後工程で除去される領域３２上には、液状レジスト３３が選択的に塗布される。なお、液状レジスト３３の塗布幅の調整により、ハーフエッチングの量、形状が制御される。
【０１１６】
図１８（ｂ）に示すように、露出した銅合金１１上にハーフエッチングが施され、深さ９０μｍの凹部１１ａが銅合金１１に形成される。また、図１８（ｃ）に示すように、ドライフィルム１３及びレジスト３３が剥離され、凹部１１ａを有する銅合金１１が得られる。
【０１１７】
以下、前述した図３乃至図５と同様に、図１８（ｄ）及び図１９（ａ）〜（ｅ）に示すように、半導体装置用基板の積層構造２，３が形成され、もって、半導体装置用基板や半導体装置が形成される。
【０１１８】
なお、このような製造工程によれば、除去される部分３２の銅合金１１が予めハーフエッチングで除去されているので、金属材料をエッチングし、外部接続用リード５等を形成する際に、エッチング量を低減できるので、サイドエッチング量を抑制でき、もって、外部接続用リードの加工精度を向上させることができる。
【０１１９】
（他の実施形態）
なお、上記第１の実施形態では、装置構成の他、銅合金１１を介して第１及び第２の積層構造２，３が互いに電気的に接続される製造方法についても説明したが、これに限らず、第２の実施形態と同様に、銅合金１１を介さずに直接的に、第１及び第２の積層構造２，３が互いに電気的に接続される構成及び製造方法としても、本発明を同様に実施して同様の効果を得ることができる。
【０１２０】
また、上記第５の実施形態では、第１の実施形態に対して、外部接続用リード５に薄肉部５ａを設けた場合を説明したが、これに限らず、第２乃至第４の実施形態のいずれに対して、外部接続用リード５に薄肉部５ａを設けた構成及び製造方法としても、本発明を同様に実施して同様の効果を得ることができる。
【０１２１】
さらに、上記各実施形態では、第１の積層構造の完成後に、リードフレームを形成し、最後に第２の積層構造を形成する手順の例をあげたが、この順序に限らず、第１の積層構造の第１層目の形成後、リードフレームを形成し、第２の積層構造の第１層目の形成を先に行ない、第１の積層構造及び第２の積層構造の第２層目、第３層目等、表裏で対になる層を同時に、順次形成する方法としてもよい。すなわち、この方法の場合、第２層目、第３層目を両面同時に形成できるため、工程を短縮することができ、特に導体層の数が多いものに適している。
【０１２２】
その他、本発明はその要旨を逸脱しない範囲で種々変形して実施できる。
【０１２３】
【発明の効果】
以上説明したように本発明によれば、微細な多層配線を高精度に形成可能で、容易に薄型化し得るというビルドアップ法の利点を生かし、且つ構造上でも高密度配線を期待し得る半導体装置用基板及びその製造方法を提供できる。
【０１２４】
また、リードフレームの両面の配線間の電気的接続を高い信頼性で実現でき、さらに、リードフレームに力が加わっても剥離を生じ難い半導体装置用基板及びその製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置用基板の構成を示す平面図
【図２】図１のII−II線矢視断面図
【図３】同実施の形態における半導体装置用基板の製造工程図
【図４】同実施の形態における半導体装置用基板の製造工程図
【図５】同実施の形態における半導体装置用基板の製造工程図
【図６】同実施の形態における半導体装置の製造工程図
【図７】同実施の形態における半導体装置の構成を示す断面図
【図８】本発明の第２の実施の形態に係る半導体装置用基板の構成を示す断面図
【図９】同実施の形態における半導体装置用基板の製造工程図
【図１０】同実施の形態における半導体装置用基板の製造工程図
【図１１】本発明の第３の実施の形態に係る半導体装置用基板の製造工程図
【図１２】同実施の形態における半導体装置用基板の製造工程図
【図１３】図１３は本発明の第４の実施形態に係る半導体装置用基板の構成を示す断面図
【図１４】同実施の形態における製造工程を説明するための平面図
【図１５】同実施の形態における製造工程を説明するための断面図
【図１６】同実施の形態における製造工程の変形例を説明するための断面図
【図１７】同実施の形態における半導体装置用基板の変形例を説明するための断面図
【図１８】本発明の第５の実施の形態に係る半導体装置用基板の製造工程図
【図１９】同実施の形態における製造工程図
【符号の説明】
１…リードフレーム
２…第１の積層構造
３…第２の積層構造
４…保護層
５…外部接続用リード
５ａ…薄肉部
６…導体層
７…絶縁層
１１…銅合金
１１ａ…凹部
１２…テープ
１３…ドライフィルム
１４…金層
１５…ニッケル層
１６，１９…銅層
１７…バイアホール
７ａ，２６…絶縁樹脂
１８，２１，２３…ドライフィルム
２０…ランド
２２…レジスト
２４…半導体チップ
２５…ボンディングワイヤ
３１…隙間
３２…除去領域
【発明の属する技術分野】
本発明は、ビルドアップ法により、リードフレーム上にプリン卜配線板が形成されてなる半導体装置用基板及びその製造方法に関する。
【０００２】
【従来の技術】
従来、半導体装置用基板の配線層としての導体層の形成技術には、予め導体層を有する複数の絶縁基板を接着剤を介して一括積層し、しかる後、ドリル加工によって穴あけし、スルーホールめっきを施す方法がある。しかしながら、この方法は、ファインパターンを形成する際に薄い銅箔を用いるため、コストを上昇させる問題がある。また、ドリル加工によりバイアホールを形成するため、バイアホールの微細化に限界があり、多層化した場合の信頼性が劣る問題がある。
【０００３】
一方、近年、係る問題を解決可能な半導体装置用基板の製造方法として、ビルドアップ法が知られている。ビルドアップ法は、微細な多層配線を高精度に形成可能な方式であり、具体的には、支持基板上に、導体層と絶縁層とを順次交互に形成する技術である。
【０００４】
ここで、導体層の形成方法は、めっき、蒸着、スパッタ等が適宜使用可能である。一方、絶縁層の形成方法は、例えば（ａ）感光性絶縁樹脂を塗布し、露光、現像によりバイアホール部の樹脂を除去する方法、あるいは（ｂ）感光性を有しない絶縁樹脂を塗布し、レーザ加工等の方法にてバイアホール部の樹脂を除去する方法などが適宜使用可能である。
【０００５】
このようにビルドアップ法は、露光と現像、あるいはレーザ加工により微細なバイアホールを形成するため、上述したドリル加工の問題点を解決でき、コストを上昇させずに、微細な多層配線を高精度に形成可能としている。また、ガラスクロスを含まない絶縁樹脂によって絶縁層を形成するため、薄い絶縁層を高精度に形成可能であり、薄型化をも実現している。
【０００６】
この種のビルドアップ法を用い、リードフレーム上にプリン卜回路部が形成されてなる半導体装置用基板は、例えば特開平３−１３６２６９号公報に開示されている。係る公報には、リードフレーム上の片面にプリント回路部がビルドアップされた形態が開示されている。また、ビルドアップ法とは異なるが、特開平３−１６０７８４号公報には、予め加工したリードフレームの両面に導体層を一括的に積層形成する形態が開示されている。
【０００７】
【発明が解決しようとする課題】
しかしながら以上のような半導体装置用基板及びその製造方法では、以下のような問題がある。
【０００８】
まず、特開平３−１３６２６９号公報に開示された形態は、片面にビルドアップされたものであり、配線の収容量が少なく、高密度配線が望めない問題がある。また、片面のみにプリン卜回路部が存在するため、反りが発生しやすい問題がある。また、リードフレームに力が加わった場合、リードフレームと導体層（ビルドアップ層）とが剥離しやすい問題がある。特に、プリント回路部の配線効率の向上のため、プリント回路部の外周部にてプリント回路部とリードフレームとを接続した場合、プリント回路部とリードフレームの接続面積が小さくなるため、剥離の問題が顕著となる。
【０００９】
一方、特開平３−１６０７８４号公報に開示された形態は、あらかじめ加工されたリードフレームを用いる。このため、積層時に力が加わり、リードが変形し易く、リード間の絶縁性を低下させたり、プリント回路との接続信頼性に欠ける問題がある。また、ビルドアッブ法を用いてないため、その利点を生かせない問題がある。
【００１０】
本発明は上記実情を考慮してなされたもので、微細な多層配線を高精度に形成可能で、容易に薄型化し得るというビルドアップ法の利点を生かし、且つ構造上でも高密度配線を期待し得る半導体装置用基板及びその製造方法を提供することを目的とする。
【００１１】
また、本発明の第２の目的は、リードフレームの両面の配線間の電気的接続を高い信頼性で実現でき、さらに、リードフレームに力が加わっても剥離を生じ難い半導体装置用基板及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の骨子は、半導体装置用基板の構造や製法等に係り、特に、ビルドアップ法により、リードフレームを両面から挟んで互いに電気的に接続された少なくとも２層の導体回路を有する構成にある。
【００１３】
なお、プリント回路部（回路領域）とは、夫々ビルドアップ法により形成された絶縁層及び導体層である。リードフレームは、プリン卜回路部の外側方向に延在されて設けられている。また本明細書中では、リードフレームのうち、２層の導体回路間に挟まれた領域を内部リードフレームといい、内部リードフレームよりも外側に位置して外部に露出された領域を外部リードフレームといい、これら内部及び外部リードフレームを合わせた領域を外部接続用リードフレームという。また、リードフレームは、部分的に両面の導体回路間の相互接続に用いてもよい。
【００１４】
さらに、外部接続用リードは、ハーフエッチングにより部分的に薄く形成された薄肉部を有した方が、リードとプリン卜回路部との接続部に加わる応力を緩和する観点から好ましい。補足すると、本発明構造は、リードフレームの両面に導体回路を形成したので、片面のみに導体回路をもつ従来構造に比べ、剥離を生じさせ難い利点を有する。しかしながら、リードフレームに力が加わった場合、剥離が絶無であるとは保証しきれない。そこで、このように外部接続用リードに応力緩和機能をもたせた方が剥離に関する信頼性の向上の観点から好ましい。
【００１５】
さて、このような本発明の骨子に基づいて、具体的には以下のような手段が講じられている。
【００１６】
請求項１に対応する発明は、シート状の金属材料から形成されたリードフレームと、前記リードフレームの一方の面上に、樹脂を固化してなる絶縁層及び配線層が順次交互に積層されてなる第１の導体回路と、前記第１の導体回路と電気的に接続され、前記リードフレームの他方の面上に、樹脂を固化してなる絶縁層及び配線層が順次交互に積層されてなる第２の導体回路と、前記リードフレームのうち、前記第１の導体回路と前記第２の導体回路とに挟まれた部分から外側方向に延在させて形成された外部接続用リードとを備えており、前記第１の導体回路としては、前記金属材料の一方の面上に選択的に形成されたエッチングストッパ導体層と、前記金属材料の一方の面上及び前記エッチングストッパ導体層上に、当該エッチングストッパ層を部分的に露出させるように選択的に形成された絶縁層と、前記絶縁層上及び当該露出したエッチングストッパ導体層上に選択的に形成された導体層と、最上層の絶縁層上及び最上層の導体層上に、当該導体層を部分的に露出させるように選択的に形成された絶縁層と、最上層の絶縁層上及び当該露出した導体層上に選択的に形成された導体層とを含み、絶縁層及び配線層が順次交互に積層されてなる第１の積層構造を備えており、前記リードフレームとしては、前記エッチングストッパ導体層下の前記金属材料が選択的にエッチングされてなる表裏接続用の金属柱を備えており、前記第２の導体回路としては、前記第１の積層構造の最下部の絶縁層及び前記表裏接続用の金属柱下に、当該表裏接続用の金属柱を部分的に露出させるように選択的に形成された絶縁層と、この絶縁層下及び当該露出した表裏接続用の金属柱下に選択的に形成された導体層と、最下層の絶縁層下及び最下層の導体層下に、当該導体層を部分的に露出させるように選択的に形成された絶縁層と、最下層の絶縁層下及び当該露出した導体層下に選択的に形成された導体層とを含み、絶縁層及び配線層が順次交互に積層されてなる第２の積層構造を備えた半導体装置用基板である。
【００１９】
また、請求項２に対応する発明は、（Ａ）回路領域、内部リード領域及び外部リード領域を順次外周側として有するシート状の金属材料の一方の面に選択的にレジストを形成する工程と、（Ｂ）前記金属材料の一方の面のうち、前記回路領域及び前記内部リード領域における前記レジストの非形成面にエッチングストッパとなる層を含むエッチングストッパ導体層を選択的に形成する工程と、（Ｃ）前記エッチングストッパ導体層の形成後、前記レジストを除去する工程と、（Ｄ）前記回路領域及び前記内部リード領域にて前記金属材料の一方の面上及び前記エッチングストッパ導体層上に、当該エッチングストッパ層を部分的に露出させるように選択的に絶縁層を形成する工程と、（Ｅ）前記絶縁層上及び当該露出したエッチングストッパ導体層上に選択的に導体層を形成する工程と、（Ｆ）最上層の絶縁層上及び最上層の導体層上に、当該導体層を部分的に露出させるように選択的に絶縁層を形成する工程と、（Ｇ）最上層の絶縁層上及び当該露出した導体層上に選択的に導体層を形成する工程と、（Ｈ）前記（Ｆ）乃至前記（Ｇ）を所定回数まで繰返して絶縁層と導体層との第１の積層構造を前記回路領域及び前記内部リード領域に形成する工程と、（Ｉ）前記第１の積層構造の最表面上に、除去可能に保護層を形成する工程と、（Ｊ）前記内部及び外部リード領域における前記シート状の金属材料を選択的にエッチングして外部接続用リードを形成すると共に、前記エッチングストッパ導体層上に表裏接続用の金属柱を残存させるように前記金属材料を除去する工程と、（Ｋ）前記金属材料の除去により露出した絶縁層及び前記表裏接続用の金属柱下に、当該表裏接続用の金属柱を部分的に露出させるように選択的に絶縁層を形成する工程と、（Ｌ）この絶縁層上及び当該露出した表裏接続用の金属柱下に選択的に導体層を形成する工程と、（Ｍ）最下層の絶縁層下及び最下層の導体層下に、当該導体層を部分的に露出させるように選択的に絶縁層を形成する工程と、（Ｎ）最下層の絶縁層下及び当該露出した導体層下に選択的に導体層を形成する工程と、（Ｏ）前記（Ｍ）乃至前記（Ｎ）を所定回数まで繰返して絶縁層と導体層との第２の積層構造を前記回路領域に形成する工程とを含んでいる半導体装置用基板の製造方法である。
【００２０】
さらに、請求項３に対応する発明は、請求項２に対応する半導体装置用基板の製造方法において、前記（Ａ）及び前記（Ｂ）の各工程における夫々のレジストに代えて絶縁層を用い、前記（Ｃ）の工程を省略し、且つ前記（Ｄ）の工程における金属材料の一方の面に代えて前記絶縁層を用いた半導体装置用基板の製造方法である。
【００２１】
また、請求項４に対応する発明は、請求項２に対応する半導体装置用基板の製造方法において、前記（Ｊ）の工程にて前記回路領域の金属材料を、少なくともエッチングストッパ導体層を露出させないように選択的に除去した半導体装置用基板の製造方法である。
【００２２】
さらに、請求項５に対応する発明は、請求項４に対応する半導体装置用基板の製造方法において、前記（Ａ）及び前記（Ｂ）の各工程における夫々のレジストに代えて絶縁層を用い、前記（Ｃ）の工程を省略し、且つ前記（Ｄ）の工程における金属材料の一方の面に代えて前記絶縁層を用いた半導体装置用基板の製造方法である。
【００２３】
また、請求項６に対応する発明は、請求項４又は請求項５に対応する半導体装置用基板の製造方法において、前記（Ａ）の工程に先行し、前記金属材料のうちで前記（Ｊ）の工程にて除去される部分を予めハーフエッチングする工程を含んでいる半導体装置用基板の製造方法である。
【００２４】
さらに、請求項７に対応する発明は、請求項２乃至請求項６のいずれか１項に対応する半導体装置用基板の製造方法において、前記内部リード領域近傍の前記外部接続用リードを選択的にハーフエッチングする工程を含んでいる半導体装置用基板の製造方法である。
【００２５】
（用語）
次に、以上のような本発明に用いられる技術用語（要素）を説明する。
シート状の金属材料は、銅合金、４２合金（４２重量％Ｎｉ、残部Ｆｅ）に代表される鉄−Ｎｉ合金等が用いられ、特に銅合金は熱伝導度に優れ、電気抵抗が低い等の点から好ましい。厚さは、０．１ｍｍ〜０．１５ｍｍ程度が好適である。
【００２６】
レジストは、従来から一般的に使用されているドライフィルムや、液状レジスト、電着レジストが使用可能である。特に、微細な導体パターンを形成する場合には、液状レジストや電着レジストが望ましい。また、ドライフィルムを用いる従来工程及び露光原版の互換性を考慮すると、これらのレジストのうち、ネガ型が望ましい。
【００２７】
ここで、ドライフィルムでは、例えば、リストン（商品名、デュポン製）、ラミナー（商品名、ダイナケム製）、フォテック（商品名、日立化成工業（株）製）などが使用可能である。
【００２８】
液状レジストでは、例えば、ＫＰＲ（商品名、コダック製）、ＥＰＰＲ，ＰＭＥＲ（商品名、東京応化工業（株）製）、ＡＺ（商品名、ヘキストジャパン製）などが使用可能となっている。
【００２９】
電着レジストでは、ゾンネ（商品名、関西ペイント製）、オリゴ（商品名、日本石油化学製）、フォトＥＤ（商品名、日本ペイント製）などが使用可能である。
【００３０】
塗布方法は、浸漬、スクリーン印刷、スピンコート等の方法からレジストの適性に応じた方法が用いられる。
【００３１】
ストッパ層は、リード形成のための金属材料のエッチングの際に、エッチングのストッパ層となる材質が使用される。なお、ストッパ層の材質は、導電性があり、密着力が強く、金属材料エッチング時のストッパ層となればよく、金属材料への形成工程が簡易であることが望ましい。金属材料およびエッチング液との関係で適宜選択される。形成方法は、めっき、蒸着、スパッタリング、塗布等の方法が適宜使用可能である。
【００３２】
ストッパ層の材質は、例えば金、白金、ニッケル、パラジウム、はんだ、銅ペースト等が適宜使用可能である。
【００３３】
金は、多種のエッチング液に対してストッパ効果が高く、好ましい。
【００３４】
はんだは、めっきによって、簡易に形成可能である。金属材料が銅合金のとき、銅アンモニウム錯イオンを主成分とするアルカリエッチング液を用いてエッチングすれば、金属材料の銅合金はエッチングされるが、はんだ層はストッパ層となる。
【００３５】
ストッパ層の厚みＴＳは、エッチングする金属材料の厚みをＴＥ、エッチング速度をＶＡ、ストッパ層のエッチング速度をＶＢとすると、ＴＥ≧ＴＳ≧ＴＥ×（ＶＢ／ＶＡ）に設定することが好ましい。エッチングされる金属材料の厚みＴＥ以上にストッパ層の厚みを設定することは、ストッパ層の形成に時間を要するため、好ましくない。また、ＴＳ≧ＴＥ×（ＶＢ／ＶＡ）に設定すれば、エッチングのばらつき等により、局所的にオーバエッチングされても、ストッパ層が残存するため、悪影響がない。
【００３６】
導体回路（導体層）は、ストッパ層上に、電解Ｃｕめっきにより形成される。導体回路の形成工程は、常法のサブトラクティブ法、セミアディティブ法、フルアディティブ法等が適用可能であるが、ストッパ層があるので、電解Ｃｕめっきにより、導体回路が簡易に形成可能である。
【００３７】
なお、常法のサブトラクティブ法、セミアディティブ法、フルアディテイブ法等についてもその一例を説明する。
【００３８】
サブトラクティブ法においては、無電解めっき、スパッタリング等で、０．２μｍ程度の薄い銅層を形成した後、全面に１０μｍ厚程度の電解銅めっきを施す。そして、液状レジスト等のエッチングレジストを塗布し、乾燥させた後、露光、現像によりエッチングパターン形成後、銅をエッチングし、しかる後、レジストを剥離する。
【００３９】
セミアディティブ法においては、無電解めっき、スパッタリング等で、例えば０．２μｍ程度の薄い銅層を形成し、ドライフィルム等のめっきレジストをコーティングした後、露光、現像して配線パターン部のレジストを除去する。そして、配線パターン部に１０〜２０μｍ厚程度の電解銅めっきを施す。さらに、レジストの剥離後に、薄く形成した銅層をエッチングして除去する。
【００４０】
フルアディティブ法においては、触媒付与、めっきレジスト形成後、配線パターン部への無電解めっきにより、配線パターンを形成する。
【００４１】
シート状の金属材料から外部接続用リードを形成する工程は、導体層を形成した面を保護し、エッチングする。なお、片面からエッチングしても、あるいは導体層のみを保護し、片面から同時にエッチングしてもよい。
【００４２】
一方、絶縁層の形成工程としては、スクリーン印刷、カーテンコート等が用いられる。絶縁層の材料は、加工の容易さから、感光性絶縁樹脂が好ましく、例えばプロビコート５０００（商品名、日本ペイン卜（株）製）が好適に用いられる。
【００４３】
絶縁樹脂は、エポキシ樹脂系又はアクリル樹脂系の絶縁樹脂等が適用可能である。なお、加工工程の簡易さから、感光性樹脂が望ましいが、特に限定されない。例えば感光性を有しないものであっても、加工にエキシマレーザ、プラズマ等の方法を用いて所望の形状に形成可能である。
【００４４】
導体層形成面の保護方法は、液状レジスト、ドライフィルム、テープを個別に用いる方法、あるいはそれらを併用する方法がある。
【００４５】
また、シート状の金属材料を予めハーフエッチングする工程についても述べる。（Ａ）の工程に先行し、シート状の金属材料の一方の面の、後にエッチングによって除去される部分に予めハーフエッチングを施すことが好ましい。外部接続用リード部分や両面間の接続部分等の必要部分をレジストで保護し、露出した除去部分をハーフエッチング可能としている。なお、ハーフエッチング部分は、全て露出してもよいが、例えば断続的にレジストを設けてもよい。この予備的なハーフエッチング工程は、後のエッチングの際のエッチング量を低減でき、サイドエッチング量を低減できるため、特に微細ピッチを要求される多ピンタイプのリードフレームがより高精度に形成できる利点を有する。
【００４６】
また、外部接続用リードにハーフエッチングを施す工程についても述べる。
【００４７】
シート状の金属材料から外部接続用リードを形成する工程で、ハーフエッチングを施す部分に、所望のハーフエッチング深さの値よりも小さい値の幅をもつレジストのスリット状開口部を形成することにより、同一エッチング工程内で所望のハーフエッチング形状を形成可能である。なお、レジスト開口部の幅の調整により、ハーフエッチング形状を制御可能である。なお、この応力緩和のためのハーフエッチング部分は、例えば（Ａ）の工程に先行させたハーフエッチング工程内において、後工程で除去されるハーフエッチング部分と同時に形成してもよい。
【００４８】
また、半導体装置用基板の構造は、単数の半導体チップが搭載される構造でもよく、複数の半導体チップが搭載される構造でもよい。プリン卜回路部は、配線上必要な任意の層数を形成すればよく、電源の層や接地層を設けてもよい。
【００４９】
（作用）
従って、請求項１に対応する発明は以上のような手段を講じたことにより、微細な多層配線を高精度に形成可能で、容易に薄型化し得るというビルドアップ法の利点を片面の導体回路のみでも生かしており、これに加え、リードフレームの両面にこれら導体回路を設けたことにより、さらなる高密度化を図っているので、構造上でも高密度配線を期待することができる。
【００５２】
また、請求項２に対応する発明は、金属材料の一方の面にビルドアップ法により、導体回路を形成し、金属材料をエッチングして、さらに他方の面にビルドアップ法により、導体回路を形成するため、請求項１に対応する作用と同様に、ビルドアップ法の利点に加えて構造上でも高密度配線を期待できる半導体装置用基板を製造することができる。
【００５３】
さらに、請求項３に対応する発明は、請求項２に対応する作用と同様の作用に加え、第１の導体回路の最下層をレジストに代えて、直接的に絶縁層を選択形成したので、製造工程の容易化を図ることができる。
【００５４】
また、請求項４に対応する発明は、請求項２に対応する作用と同様の作用に加え、第１及び第２の導体回路間をリードフレームの一部にて電気的に接続するので、リードフレームの両面の配線間の電気的接続を高い信頼性で実現させることができる。
【００５５】
さらに、請求項５に対応する発明は、請求項４に対応する作用と同様の作用に加え、第１の導体回路の最下層をレジストに代えて、直接的に絶縁層を選択形成したので、製造工程の容易化を図ることができる。
【００５６】
また、請求項６の発明は、請求項４又は請求項５に対応する作用と同様の作用に加え、（Ａ）工程に先立ち、後に除去される金属材料部分にハーフエッチングを施す工程を行うため、金属材料をエッチングし、外部接続用リード等を形成する際に、エッチング量が少なくてすみ、サイドエッチング量を抑制でき、従って外部接続用リードの加工精度を向上させることができる。
【００５７】
さらに、請求項７の発明は、請求項２乃至請求項６のいずれかに対応する作用と同様の作用に加え、外部接続用リードのプリン卜回路部の外側近傍を、ハーフエッチングする工程を含むため、リードフレームに力が加わった場合でもプリン卜回路部とリードフレームの間に剥離を生じさせ難い半導体装置用基板を製造することができる。
【００５８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００５９】
（第１の実施の形態）
図１は本発明の第１の実施の形態に係る半導体装置用基板の構成を示す平面図であり、図２は図１のII−II線矢視断面図である。この半導体装置用基板は、シート状の金属材料から形成されたリードフレーム１と、リードフレーム１の一方の面上に選択的に形成された第１の積層構造（導体回路）２と、この第１の積層構造２と電気的に接続され、リードフレーム１の他方の面上に選択的に形成された第２の積層構造（導体回路）３と、両積層構造２，３を保護する保護層４と、リードフレーム１のうち、第１及び第２の積層構造２，３間に挟まれた部分から外側方向に延在させて形成された外部接続用リード５とを備えている。なお、保護層４が薄いため、図１に示すように、下層の導体６が透けて視認されている。
ここで、第１及び第２の積層構造は、導体層６及び絶縁層７から形成され、互いにリードフレーム１の一部を介して電気的に接続されている。
【００６０】
次に、このような半導体装置用基板の製造方法について説明する。
【００６１】
シート状の金属材料としての０．１５ｍｍ厚の銅合金１１がよく洗浄される。銅合金１１を乾燥後、その他方の面には後のめっき工程、エッチング工程等で使用する薬液に耐性を有するテープ１２が貼着される。
【００６２】
その後、一方の面には耐金めっき液性を有する感光性のドライフィルム１３ （ラミナー；商品名：ダイナケム性）が貼着される。なお、ドライフィルム１３は、例えば２０〜５０μｍ程度の厚さのものが適用可能であり、後工程の導体層の厚さよりも厚いものが好ましい。
【００６３】
しかる後、ドライフィルム１３は、露光、現像され、図３（ａ）に示すように、配線パターンの形成部分が除去される。
【００６４】
銅合金１１を電極とした電解金めっきにより、銅合金１１上に０．５μｍ厚の金層（ストッパ層）１４が形成される。金層１４は、銅合金１１のエッチング時のストッパ層となるため、ピンホールがないように、また十分なエッチング耐性（ストッパ層となるように）を有するように、０．１〜５μｍ程度の厚さが好ましく、特に０．３μｍから１μｍ程度がより好ましい。
【００６５】
また、後工程の銅めっきとの付着性を高め、金が銅に拡散するのを防止するために、電解ニッケルめっきが２μｍ厚で施され、ニッケル層１５が形成される。
しかる後、硫酸銅めっき液に浸潰され、１５μｍ厚で電解銅めっきが施され、図３（ｂ）に示すように、ニッケル層１５上に銅層１６が形成される。また、図３（ｃ）に示すように、ドライフィルム１３及びテープ１２が剥離され、銅合金１１が露出される。
【００６６】
さらに、図３（ｄ）に示すように、絶縁層７となる感光性の絶縁樹脂７ａ（プロビマー５２；商品名：日本チバガイギー（株）製）が、カーテンコートにより銅合金１１及び銅層１６上に塗布される。
【００６７】
図３（ｅ）に示すように、露光、現像により、穴径１００μｍのバイアホール１７の絶縁樹脂７ａが除去され、絶縁層７が形成される。全面に無電解銅めっきを行ない、後工程の電解銅めっきで必要な部分の導通をとれるようにする。
【００６８】
銅合金１１上の回路形成面及び裏面にドライフィルムが貼着され、露光、現像により、図４（ａ）に示すように、内部及び外部リード領域にドライフィルム１８が残存される。なお、ドライフィルム１８は、加工精度の問題から、絶縁層７とドライフィルム１８の間に隙間が生じるのをさけるため、絶縁層７に少し重なるように残存される。このドライフィルム１８は、後工程のめっき時に、銅合金１１における外部リード領域へのめっきの付着を阻止するものであり、代替手段又はドライフィルムの補助的な手段として耐酸性を有するテープを貼着してもよい。
【００６９】
図４（ｂ）に示すように、銅層１６及び絶縁層７からなる回路形成面に電解めっきが施され、配線パターン部に１５μｍ厚の銅層１９が形成される。
【００７０】
しかる後、図４（ｃ）に示すように、絶縁層７に重なっていたドライフィルム１８が剥離される。また、全面にソフトエッチングを施し、配線パターン部以外の無電解めっきにより形成された銅層を除去する。
【００７１】
以下、所望の層数に対応し、図３（ｄ）乃至図４（ｃ）に示した工程と同様に、絶縁樹脂の選択形成、ドライフィルム１８の選択貼着、銅層１９の選択形成、ドライフィルム１８の剥離等の工程が順次繰返して行なわれ、図４（ｄ）に示すように、所望の第１の積層構造２が形成される。
【００７２】
第１の積層構造２の完成後、図４（ｅ）に示すように、第１の積層構造の表面上に、保護層４として、絶縁樹脂と同材質の樹脂をスクリーン印刷し、露光、硬化させる。この保護層形成工程は、絶縁層形成工程と同様である。バイアホール１７の樹脂の除去に代えて、半導体チップ接続用ランド２０等、露出の必要な部分の樹脂が選択的に除去される。しかる後、半導体チップ接続用ランド２０上に、２μｍ厚のニッケルめっき、０．３μｍ厚の金めっきが順次施される（図示せず）。
【００７３】
さらに、図５（ａ）に示すように、保護層４及びランド２０のめっき形成後の第１の積層構造２上にドライフィルム２１が貼着され、全面露光される。なお、ドライフィルム２１は、後工程等で剥離されるが、その場合は再度形成され、最終工程まで第１の積層構造２を保護している。なお、このドライフィルム２１も前述同様に、後工程で使用される薬液に耐性を有するテープやフィルムを補助的な手段としても、あるいは全面的に代替してもよい。
【００７４】
さらに、第１の積層構造２とは反対面の銅合金１１上にドライフィルムが貼着され、マスクを用いた露光、現像により、図５（ｂ）に示すように、レジスト２２が選択的に形成される。また、塩化第二鉄をエッチング液として銅合金１１がエッチングされることにより、銅合金１１の外部接続用リード５が形成されると共に、他面の第１の積層構造２との接続部分に円柱状に銅合金１１が残存される。なお、ここでは金層１４がエッチングストッパとなるため、銅合金１１のみがエッチングされる。
【００７５】
レジスト２２が剥離され、銅合金１１が洗浄される。また、銅合金１１上及び第１の積層構造２側の絶縁層７上に、感光性絶縁樹脂が印刷され、露光、現像して、表裏接続用の銅合金１１上の樹脂が除去され、絶縁層７が選択的に形成される。また、前述した図４（ａ）と同様に、図５（ｃ）に示すように、絶縁層７に少し重なるように外部接続用リード５上にドライフィルム２３が選択的に貼着される。
【００７６】
以下、前述同様に、銅層の選択形成、ドライフィルムの剥離、絶縁樹脂の選択形成、ドライフィルムの選択貼着、銅層の選択形成、…という工程が順次繰返して行なわれ、図５（ｄ）に示したように、所望の第２の積層構造３が形成される。
【００７７】
しかる後、前述同様に、第２の積層構造３上に、半導体チップ接続用ランド部２０を露出させるように保護層４が選択的に形成される。また同様に、半導体チップ接続用ランド２０上に、ニッケルめっき及び金めっきが順次形成され、図２に示したように、半導体装置用基板が完成する。
【００７８】
続いて、半導体装置用基板においては、図６に示すように、半導体チップ搭載部に搭載された半導体チップ２４がボンディングワイヤ２５を介して半導体チップ接続用ランド２０に接続され、全体が絶縁樹脂２６で封止されることにより、図７に示すように、半導体装置が完成する。
【００７９】
なお、半導体装置用基板と半導体チップとは、ボンディングワイヤに代えて、バンプ、導電性ペースト等で接続してもよい。また、外部接続用リード５には、はんだや半導体装置の実装に悪影響を及ぼさない他の金属をめっきしてもよく、また、酸化防止のためのフラックス処理等としてもよい。
【００８０】
以上のような構成によれば、微細な多層配線を高精度に形成可能で、容易に薄型化し得るというビルドアップ法の利点を片面の導体回路のみでも生かしており、これに加え、リードフレームの両面にこれら導体回路を設けたことにより、さらなる高密度化を図っているので、構造上でも高密度配線を期待することができる。
【００８１】
また、電気的接続が、リードフレームの一部でかつ外部接続用リードとは離間された部分を介在して行われるため、リードフレームの一方の面の導体回路と他方の面の導体回路の間の接続を、浅いバイアホールで行うことが可能となり、リードフレームの両面の配線間の電気的接続を高い信頼性で実現させることができる。
【００８２】
（第２の実施の形態）
図８は本発明の第２の実施の形態に係る半導体装置用基板の構成を示す断面図であり、図１乃至図７と同一部分は同一符号を付してその詳しい説明は省略し、ここでは異なる部分についてのみ述べる。
【００８３】
すなわち、本実施の形態は、第１の実施形態の変形構成であり、第１及び第２の積層構造２，３間をリードフレーム１（銅合金１１）を介した電気接続に代えて、導体層６を介した電気接続とした構成である。また、本実施の形態に係る半導体装置用基板は、ドライフィルム１３に代えて、感光性の絶縁樹脂を用いて最下層の絶縁層７が形成される。
【００８４】
次に、このような半導体装置用基板の製造方法について説明する。
【００８５】
前述同様の銅合金１１の乾燥後、図９（ａ）に示すように、一方の面には、感光性の絶縁樹脂（プロビマ−５２；商品名：日本チバガイギー（株）製）が、カーテンコートにより塗布され、露光、現像により、配線パターンを形成する部分の絶縁樹脂が除去される。しかる後、ベーキングにより、５０μｍ厚の絶縁層７が形成される。
【００８６】
さらに、銅合金１１上及び絶縁層７上及び他方の面には、前述同様に、ドライフィルム１８（フォテック；商品名：日立化成工業（株）製）が貼着される。ドライフィルムは、マスクを用いて露光硬化され、後にリードとなる部分の銅合金１１上に、絶縁層７上に少し重なるように選択的に残存される。
【００８７】
前述同様に、電解金めっきにより、図９（ｂ）に示すように、銅合金１１上にストッパ層としての０．５μｍ厚の金層１４が形成され、電解ニッケルめっきにより金層上に２μｍ厚のニッケル層１５が形成され、電解銅めっきによりニッケル層上に１５μｍ厚の銅層１６が形成される。
【００８８】
図９（ｃ）に示すように、ドライフィルム１８を剥離し、回路形成面に、全面に無電解めっきを施し、配線パターン部以外にドライフィルム１８を形成し、さらに配線パターン部に電解めっきを施し、１５μｍの厚さの銅層が形成される。そして、ドライフィルム１８を剥離し、ソフトエッチングにより配線パターン部以外の無電解めっきにより形成された銅層を除去する。
【００８９】
以下、前述した図４（ｄ）と同様に、絶縁樹脂の選択形成、ドライフィルムの選択貼着、銅層の選択形成により、第１の積層構造２が形成される。
【００９０】
この第１の積層構造２は、前述した図４（ｅ）と同様に、保護層４が選択形成され、さらに、全面にドライフィルムが貼着され、全面露光される。
【００９１】
次に、第１の積層構造２とは反対面では、銅合金１１が洗浄及び乾燥され、ドライフィルムが貼着される。このドライフィルムは、マスクを用いた露光、現像により、外部接続用リードに対応した形状に形成されたレジスト２２となる。
【００９２】
しかる後、図９（ｄ）に示すように、塩化第二鉄により、銅合金１１がエッチングされ、外部接続用リード５が形成される。なお、第１の実施形態とは異なり、プリント回路部の銅合金１１は全て除去される。その後、レジスト２２が剥離され、基板が洗浄される。なお、第１の積層構造２上のドライフィルム２１も同時に剥離されるので、再形成される。
【００９３】
続いて、第１の積層構造２とは反対面に、感光性絶縁樹脂が印刷され、露光、現像により、表裏接続用のバイア部分の樹脂が除去され、絶縁層７が形成される。
【００９４】
以下、前述同様に、図１０（ａ）に示すように、外部接続用リード部分等を覆うようにドライフィルム２３が選択貼着される。また前述同様に、図１０（ｂ）に示す銅層１９（導体層６）の選択形成、ドライフィルムの剥離、絶縁樹脂の選択形成、ドライフィルムの選択貼着、銅層の選択形成、…という工程が順次繰返して行なわれ、図１０（ｃ）に示すように、所望の第２の積層構造３が形成される。
【００９５】
しかる後、前述同様に、第２の積層構造上に、保護層が選択形成され、第１，第２の積層構造上の半導体チップ接続用ランド上に、ニッケルめっき及び金めっきが順次形成され、半導体装置用基板が完成する。また、前述同様に半導体チップの接続及び全体の樹脂封止により半導体装置が完成する。
【００９６】
以上のような構成によれば、第１の実施形態の効果に加え、第１の積層構造２の最下層をレジストに代えて、直接的に絶縁層を選択形成したので、製造工程の容易化を図ることができる。
【００９７】
（第３の実施の形態）
次に、本発明の第３の実施形態について説明するが、図１乃至図１０と同一部分には同一符号を付してその詳しい説明は省略し、ここでは異なる部分についてのみ述べる。
【００９８】
すなわち、本実施の形態は、第１の実施形態に示す構造を、第２の実施形態に示す製造方法を部分的に用いて形成したものである。
【００９９】
具体的には、図１及び図２に示す構造を、ドライフィルム１３に代えて、感光性の絶縁樹脂を用いて最下層の絶縁層７を形成することにより、製造している。
次に、このような半導体装置用基板の製造方法について説明する。
【０１００】
（製造方法）
前述した図９（ａ）〜（ｃ）と同様の工程により、図１１（ａ）〜（ｃ）に示すように、第１の積層構造２が形成され、且つ保護層４と、ランド２０上のめっき層とが形成される。また、第１の積層構造２は、図１１（ｄ）に示すように、全面にドライフィルム２１が貼着され、後工程の薬品等から保護される。
【０１０１】
一方、第１の積層構造２とは反対面には、図１１（ｅ）に示すように、ドライフィルムが貼着され、マスクを用いた露光、現像により、レジスト２２が選択的に形成される。また、銅合金１１が選択的にエッチングされ、外部接続用リード５と、第１の積層構造２に接続された円柱状の銅合金１１とが形成される。
【０１０２】
以下、前述した第１の実施形態と同様に、レジスト剥離、洗浄、図１２（ａ）に示す絶縁層の選択形成、ドライフィルムによるリードの保護、銅層の選択形成、ドライフィルムの剥離、絶縁樹脂の選択形成、ドライフィルムの選択貼着、銅層の選択形成、…という工程が順次繰返して行なわれ、図１２（ｂ）に示すように、所望の第２の積層構造３が形成される。
【０１０３】
また、前述同様に、第２の積層構造３上に保護層４の選択形成、ランド２０上のめっき処理が施され、図２に示す半導体装置用基板が完成する。また、同様に、半導体チップの搭載、樹脂封止などにより、図７に示す半導体装置が完成する。
【０１０４】
以上のような構成によれば、第１の実施形態の効果に加え、第１の積層構造２の最下層をレジストに代えて、直接的に絶縁層を選択形成したので、製造工程の容易化を図ることができる。
【０１０５】
（第４の実施の形態）
図１３は本発明の第４の実施形態に係る半導体装置用基板の構成を示す断面図であり、図１と同一部分には同一符号を付してその詳しい説明は省略し、ここでは異なる部分についてのみ述べる。
【０１０６】
すなわち、本実施形態は、第１の実施形態の変形構成であり、具体的には外部接続用リード５における基端部となるプリント回路部近傍の部分が選択的にハーフエッチングされて他の部分よりも薄く形成されている。
【０１０７】
すなわち、外部接続用リード５は、他の部分よりも薄く形成されて応力を緩和する肉薄部５ａを備えている。
【０１０８】
次に、このような半導体装置用基板の製造方法及び作用を説明する。
【０１０９】
銅合金１１のエッチングの際に、外部接続用リード５のプリン卜回路部の外側近傍に、図１４の平面図に示すように、銅合金１１上に、長手方向に沿って一部隙間３１を有して各レジスト２２が形成される。このレジスト２２の隙間３１の大きさに比例してエッチング量を制御できる。
【０１１０】
このようにエッチング量に対応させてレジスト２２の隙間３１を形成し、エッチングすることにより、図１５に示すように、所望の深さのハーフエッチングを銅合金１１に施して薄肉部５ａを形成できる。なお、図１６に示すように、銅合金１１の両面にレジストの隙間３１を形成してからエッチングすることにより、銅合金１１の両面にハーフエッチングを施して図１７に示す半導体装置用基板を製造してもよい。
【０１１１】
このように、外部接続用リード５は、部分的に薄肉部５ａが形成されることにより、応力が加わっても薄肉部５ａによりその応力を緩和させ、第１及び第２の積層構造２，３とリードフレーム１との間に剥離を生じさせ難くしている。よって、半導体装置用基板及び半導体装置の剥離に関する不良を低減させ、信頼性を向上させることができる。
【０１１２】
（第５の実施の形態）
次に、本発明の第５の実施形態について説明する。
【０１１３】
なお、本実施形態は、第１の実施形態の製造方法の変形例であり、完成品の構造については図１に示す構造と同一となっている。
【０１１４】
よって、次に、本実施形態に係る半導体装置用基板の製造方法を説明する。
【０１１５】
いま、図１８（ａ）に示すように、銅合金１１の他方の面には全面にドライフィルム１３が貼着され、銅合金１１の一方の面のうち、後工程で除去される領域３２上には、液状レジスト３３が選択的に塗布される。なお、液状レジスト３３の塗布幅の調整により、ハーフエッチングの量、形状が制御される。
【０１１６】
図１８（ｂ）に示すように、露出した銅合金１１上にハーフエッチングが施され、深さ９０μｍの凹部１１ａが銅合金１１に形成される。また、図１８（ｃ）に示すように、ドライフィルム１３及びレジスト３３が剥離され、凹部１１ａを有する銅合金１１が得られる。
【０１１７】
以下、前述した図３乃至図５と同様に、図１８（ｄ）及び図１９（ａ）〜（ｅ）に示すように、半導体装置用基板の積層構造２，３が形成され、もって、半導体装置用基板や半導体装置が形成される。
【０１１８】
なお、このような製造工程によれば、除去される部分３２の銅合金１１が予めハーフエッチングで除去されているので、金属材料をエッチングし、外部接続用リード５等を形成する際に、エッチング量を低減できるので、サイドエッチング量を抑制でき、もって、外部接続用リードの加工精度を向上させることができる。
【０１１９】
（他の実施形態）
なお、上記第１の実施形態では、装置構成の他、銅合金１１を介して第１及び第２の積層構造２，３が互いに電気的に接続される製造方法についても説明したが、これに限らず、第２の実施形態と同様に、銅合金１１を介さずに直接的に、第１及び第２の積層構造２，３が互いに電気的に接続される構成及び製造方法としても、本発明を同様に実施して同様の効果を得ることができる。
【０１２０】
また、上記第５の実施形態では、第１の実施形態に対して、外部接続用リード５に薄肉部５ａを設けた場合を説明したが、これに限らず、第２乃至第４の実施形態のいずれに対して、外部接続用リード５に薄肉部５ａを設けた構成及び製造方法としても、本発明を同様に実施して同様の効果を得ることができる。
【０１２１】
さらに、上記各実施形態では、第１の積層構造の完成後に、リードフレームを形成し、最後に第２の積層構造を形成する手順の例をあげたが、この順序に限らず、第１の積層構造の第１層目の形成後、リードフレームを形成し、第２の積層構造の第１層目の形成を先に行ない、第１の積層構造及び第２の積層構造の第２層目、第３層目等、表裏で対になる層を同時に、順次形成する方法としてもよい。すなわち、この方法の場合、第２層目、第３層目を両面同時に形成できるため、工程を短縮することができ、特に導体層の数が多いものに適している。
【０１２２】
その他、本発明はその要旨を逸脱しない範囲で種々変形して実施できる。
【０１２３】
【発明の効果】
以上説明したように本発明によれば、微細な多層配線を高精度に形成可能で、容易に薄型化し得るというビルドアップ法の利点を生かし、且つ構造上でも高密度配線を期待し得る半導体装置用基板及びその製造方法を提供できる。
【０１２４】
また、リードフレームの両面の配線間の電気的接続を高い信頼性で実現でき、さらに、リードフレームに力が加わっても剥離を生じ難い半導体装置用基板及びその製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置用基板の構成を示す平面図
【図２】図１のII−II線矢視断面図
【図３】同実施の形態における半導体装置用基板の製造工程図
【図４】同実施の形態における半導体装置用基板の製造工程図
【図５】同実施の形態における半導体装置用基板の製造工程図
【図６】同実施の形態における半導体装置の製造工程図
【図７】同実施の形態における半導体装置の構成を示す断面図
【図８】本発明の第２の実施の形態に係る半導体装置用基板の構成を示す断面図
【図９】同実施の形態における半導体装置用基板の製造工程図
【図１０】同実施の形態における半導体装置用基板の製造工程図
【図１１】本発明の第３の実施の形態に係る半導体装置用基板の製造工程図
【図１２】同実施の形態における半導体装置用基板の製造工程図
【図１３】図１３は本発明の第４の実施形態に係る半導体装置用基板の構成を示す断面図
【図１４】同実施の形態における製造工程を説明するための平面図
【図１５】同実施の形態における製造工程を説明するための断面図
【図１６】同実施の形態における製造工程の変形例を説明するための断面図
【図１７】同実施の形態における半導体装置用基板の変形例を説明するための断面図
【図１８】本発明の第５の実施の形態に係る半導体装置用基板の製造工程図
【図１９】同実施の形態における製造工程図
【符号の説明】
１…リードフレーム
２…第１の積層構造
３…第２の積層構造
４…保護層
５…外部接続用リード
５ａ…薄肉部
６…導体層
７…絶縁層
１１…銅合金
１１ａ…凹部
１２…テープ
１３…ドライフィルム
１４…金層
１５…ニッケル層
１６，１９…銅層
１７…バイアホール
７ａ，２６…絶縁樹脂
１８，２１，２３…ドライフィルム
２０…ランド
２２…レジスト
２４…半導体チップ
２５…ボンディングワイヤ
３１…隙間
３２…除去領域
Claims (7)
- シート状の金属材料から形成されたリードフレームと、
前記リードフレームの一方の面上に、樹脂を固化してなる絶縁層及び配線層が順次交互に積層されてなる第１の導体回路と、
前記第１の導体回路と電気的に接続され、前記リードフレームの他方の面上に、樹脂を固化してなる絶縁層及び配線層が順次交互に積層されてなる第２の導体回路と、
前記リードフレームのうち、前記第１の導体回路と前記第２の導体回路とに挟まれた部分から外側方向に延在させて形成された外部接続用リードと
を備えており、
前記第１の導体回路は、
前記金属材料の一方の面上に選択的に形成されたエッチングストッパ導体層と、
前記金属材料の一方の面上及び前記エッチングストッパ導体層上に、当該エッチングストッパ層を部分的に露出させるように選択的に形成された絶縁層と、
前記絶縁層上及び当該露出したエッチングストッパ導体層上に選択的に形成された導体層と、
最上層の絶縁層上及び最上層の導体層上に、当該導体層を部分的に露出させるように選択的に形成された絶縁層と、
最上層の絶縁層上及び当該露出した導体層上に選択的に形成された導体層とを含み、絶縁層及び配線層が順次交互に積層されてなる第１の積層構造を備えており、
前記リードフレームは、
前記エッチングストッパ導体層下の前記金属材料が選択的にエッチングされてなる表裏接続用の金属柱を備えており、
前記第２の導体回路は、
前記第１の積層構造の最下部の絶縁層及び前記表裏接続用の金属柱下に、当該表裏接続用の金属柱を部分的に露出させるように選択的に形成された絶縁層と、
この絶縁層下及び当該露出した表裏接続用の金属柱下に選択的に形成された導体層と、
最下層の絶縁層下及び最下層の導体層下に、当該導体層を部分的に露出させるように選択的に形成された絶縁層と、
最下層の絶縁層下及び当該露出した導体層下に選択的に形成された導体層とを含み、絶縁層及び配線層が順次交互に積層されてなる第２の積層構造を備えたことを特徴とする半導体装置用基板。 - （Ａ）回路領域、内部リード領域及び外部リード領域を順次外周側として有するシート状の金属材料の一方の面に選択的にレジストを形成する工程と、
（Ｂ）前記金属材料の一方の面のうち、前記回路領域及び前記内部リード領域における前記レジストの非形成面にエッチングストッパとなる層を含むエッチングストッパ導体層を選択的に形成する工程と、
（Ｃ）前記エッチングストッパ導体層の形成後、前記レジストを除去する工程と、
（Ｄ）前記回路領域及び前記内部リード領域にて前記金属材料の一方の面上及び前記エッチングストッパ導体層上に、当該エッチングストッパ層を部分的に露出させるように選択的に絶縁層を形成する工程と、
（Ｅ）前記絶縁層上及び当該露出したエッチングストッパ導体層上に選択的に導体層を形成する工程と、
（Ｆ）最上層の絶縁層上及び最上層の導体層上に、当該導体層を部分的に露出させるように選択的に絶縁層を形成する工程と、
（Ｇ）最上層の絶縁層上及び当該露出した導体層上に選択的に導体層を形成する工程と、
（Ｈ）前記（Ｆ）乃至前記（Ｇ）を所定回数まで繰返して絶縁層と導体層との第１の積層構造を前記回路領域及び前記内部リード領域に形成する工程と、
（Ｉ）前記第１の積層構造の最表面上に、除去可能に保護層を形成する工程と、
（Ｊ）前記内部及び外部リード領域における前記シート状の金属材料を選択的にエッチングして外部接続用リードを形成すると共に、前記エッチングストッパ導体層上に表裏接続用の金属柱を残存させるように前記金属材料を除去する工程と、
（Ｋ）前記金属材料の除去により露出した絶縁層及び前記表裏接続用の金属柱下に、当該表裏接続用の金属柱を部分的に露出させるように選択的に絶縁層を形成する工程と、
（Ｌ）この絶縁層上及び当該露出した表裏接続用の金属柱下に選択的に導体層を形成する工程と、
（Ｍ）最下層の絶縁層下及び最下層の導体層下に、当該導体層を部分的に露出させるように選択的に絶縁層を形成する工程と、
（Ｎ）最下層の絶縁層下及び当該露出した導体層下に選択的に導体層を形成する工程と、
（Ｏ）前記（Ｍ）乃至前記（Ｎ）を所定回数まで繰返して絶縁層と導体層との第２の積層構造を前記回路領域に形成する工程と
を含んでいることを特徴とする半導体装置用基板の製造方法。 - 請求項２に記載の半導体装置用基板の製造方法において、
前記（Ａ）及び前記（Ｂ）の各工程における夫々のレジストに代えて絶縁層を用い、前記（Ｃ）の工程を省略し、且つ前記（Ｄ）の工程における金属材料の一方の面に代えて前記絶縁層を用いたことを特徴とする半導体装置用基板の製造方法。 - 請求項２に記載の半導体装置用基板の製造方法において、
前記（Ｊ）の工程にて前記回路領域の金属材料を、少なくともエッチングストッパ導体層を露出させないように選択的に除去したことを特徴とする半導体装置用基板の製造方法。 - 請求項４に記載の半導体装置用基板の製造方法において、
前記（Ａ）及び前記（Ｂ）の各工程における夫々のレジストに代えて絶縁層を用い、前記（Ｃ）の工程を省略し、且つ前記（Ｄ）の工程における金属材料の一方の面に代えて前記絶縁層を用いたことを特徴とする半導体装置用基板の製造方法。 - 請求項４又は請求項５に記載の半導体装置用基板の製造方法において、
前記（Ａ）の工程に先行し、前記金属材料のうちで前記（Ｊ）の工程にて除去される部分を予めハーフエッチングする工程を含んでいることを特徴とする半導体装置用基板の製造方法。 - 請求項２乃至請求項６のいずれか１項に記載の半導体装置用基板の製造方法において、
前記内部リード領域近傍の前記外部接続用リードを選択的にハーフエッチングする工程を含んでいることを特徴とする半導体装置用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7356897A JP3661343B2 (ja) | 1997-03-26 | 1997-03-26 | 半導体装置用基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7356897A JP3661343B2 (ja) | 1997-03-26 | 1997-03-26 | 半導体装置用基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270630A JPH10270630A (ja) | 1998-10-09 |
| JP3661343B2 true JP3661343B2 (ja) | 2005-06-15 |
Family
ID=13522017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7356897A Expired - Fee Related JP3661343B2 (ja) | 1997-03-26 | 1997-03-26 | 半導体装置用基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3661343B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347741A (ja) * | 2002-05-30 | 2003-12-05 | Taiyo Yuden Co Ltd | 複合多層基板およびそれを用いたモジュール |
| US7297875B2 (en) * | 2004-04-27 | 2007-11-20 | Merrimac Industries, Inc. | Fusion bonded assembly with attached leads |
| US9888568B2 (en) | 2012-02-08 | 2018-02-06 | Crane Electronics, Inc. | Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module |
| KR101391092B1 (ko) * | 2012-09-04 | 2014-04-30 | 에스티에스반도체통신 주식회사 | 다층구조 인쇄회로기판 |
| KR101363108B1 (ko) * | 2013-10-21 | 2014-02-14 | 에스티에스반도체통신 주식회사 | 다층구조 인쇄회로기판 |
| US9230726B1 (en) | 2015-02-20 | 2016-01-05 | Crane Electronics, Inc. | Transformer-based power converters with 3D printed microchannel heat sink |
-
1997
- 1997-03-26 JP JP7356897A patent/JP3661343B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10270630A (ja) | 1998-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3971500B2 (ja) | 半導体素子実装用配線基板の製造方法 | |
| JP3003624B2 (ja) | 半導体装置 | |
| JP2006287034A (ja) | 電解めっきを利用した配線基板の製造方法 | |
| JP3760731B2 (ja) | バンプ付き配線回路基板及びその製造方法 | |
| JP4282777B2 (ja) | 半導体装置用基板及び半導体装置の製造方法 | |
| JP3855320B2 (ja) | 半導体装置用基板の製造方法及び半導体装置の製造方法 | |
| JP3661343B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JPH09283925A (ja) | 半導体装置及びその製造方法 | |
| KR100925669B1 (ko) | 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법 | |
| KR20090070699A (ko) | 코어리스 패키지 기판 및 제조 방법 | |
| JP2002111185A (ja) | バンプ付き配線回路基板及びその製造方法 | |
| JP3041290B1 (ja) | テープ形チップサイズパッケージの製造方法 | |
| JP2002198461A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP2000114412A (ja) | 回路基板の製造方法 | |
| JPH10126056A (ja) | プリント配線基板の製造方法 | |
| JP2921557B2 (ja) | 電子部品実装板及びその製造方法 | |
| JP2004274071A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| JPH1117059A (ja) | ボールグリッドアレイ基板及びその連続体 | |
| JP3695816B2 (ja) | 配線のエッチング方法 | |
| JPH0653640A (ja) | プリント配線板及びその製造方法 | |
| JPH04102341A (ja) | Ｔａｂテープの製造方法 | |
| JP2002171066A (ja) | 多層配線基板の製造方法 | |
| JPH05326786A (ja) | ファインパターンリードフレーム及びその製造方法 | |
| JPH09289274A (ja) | 半導体装置用基板とその製造方法 | |
| JPH1126625A (ja) | 半導体装置用基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040123 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040303 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050314 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |