KR20090070699A - 코어리스 패키지 기판 및 제조 방법 - Google Patents

코어리스 패키지 기판 및 제조 방법 Download PDF

Info

Publication number
KR20090070699A
KR20090070699A KR1020070138807A KR20070138807A KR20090070699A KR 20090070699 A KR20090070699 A KR 20090070699A KR 1020070138807 A KR1020070138807 A KR 1020070138807A KR 20070138807 A KR20070138807 A KR 20070138807A KR 20090070699 A KR20090070699 A KR 20090070699A
Authority
KR
South Korea
Prior art keywords
copper foil
solder
dry film
copper
trench
Prior art date
Application number
KR1020070138807A
Other languages
English (en)
Other versions
KR100908986B1 (ko
Inventor
조원진
이동수
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020070138807A priority Critical patent/KR100908986B1/ko
Publication of KR20090070699A publication Critical patent/KR20090070699A/ko
Application granted granted Critical
Publication of KR100908986B1 publication Critical patent/KR100908986B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 캐리어의 동박에 드라이 필름의 패턴에 따라 노출된 동박을 해프 에칭하여 균일한 트렌치 형태를 형성하고, 솔더 도금 또는 솔더 페이스트 프린팅으로 상기 트렌치 내부에 솔더를 형성하고, 적층 빌드업 후 캐리어의 구리 성분을 식각하여 솔더를 노출시키고 IR 리플로우를 진행하여 솔더 형태를 형성하는 것을 특징으로 한다.
본 발명은 종래 기술과 달리 고비용의 스퍼링 공정 및 박리 공정이 필요 없으며, 솔더 온 패드 사이에 댐이 존재하므로 플립 칩 접합 시에 전기적 단락의 위험성이 전혀 없는 장점이 있다. 더욱이, 본 발명은 소프트 골드 도금과 같은 고가의 패드 피니시 처리 시 필요 없으므로 제조 원가를 낮추면서도 추가의 설비 투자를 하지 아니하고도 120 ㎛ 피치급의 패키지 기판을 제작할 수 있는 장점이 있다.
초박형 기판, 패키지 기판, 코어리스, 플립 칩, 솔더, SIP, SOP.

Description

코어리스 패키지 기판 및 제조 방법 {CORELESS PACKAGE SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 칩을 플립 칩(flip chip) 방식으로 실장하기 위한 패키지 기판 제조 공법에 관한 것으로, 특히 초박형 패키지 기판 실현을 위하여 코어 기판(core substrate)을 제거하는 코어리스(coreless) 패키지 기판 제조 공법에 관한 것이다. 더욱 상세하게는, 본 발명은 150 ㎛ 피치 급 이하의 코어리스 패키지 기판의 솔더 온 패드(SoP; Solder on Pad; 이하 "솔더 온 패드"라 칭하기로 한다)를 제작하는 방법에 관한 것이다.
전자 제품을 구성하는 인쇄회로 기판의 크기가 소형화 되어감에 따라, 반도체 칩을 웨이퍼 레벨 또는 칩 레벨에서 패키지 기판에 직접 실장하는 기술이 당업계에서 사용되고 있다. 반도체 칩("반도체 다이"라고 칭하기도 함)을 패키지 기판에 탑재하기 위해서는, 반도체 다이의 리드를 솔더를 통해 직접 플립 칩 방식으로 기판의 패드에 접속하게 된다. 반도체 패키지 기판의 크기를 더욱 작고 소형화하기 위해서는 반도체 다이의 리드선 간격이 더욱 좁아지게 되며, 미세화된 반도체 칩의 리드선을 플립 칩하기 위해서는 솔더 온 패드(SoP) 사이의 피치 간격도 점점 좁아져야 한다.
도1a 내지 도1g는 종래 기술에 따라 기판에 솔더를 형성하는 과정을 나타낸 도면이다. 도1a를 참조하면, 절연층 수지와 동박 회로를 다층 적층하여 형성한 기판(100)이 도시되어 있으며, 관통홀(10) 및 비아홀(20)이 도시되어 있다. 이어서, 기판의 일 표면에 메탈 스퍼터링(도1b)을 진행하여 스퍼터 메탈층(25)을 형성하고, 드라이 필름(30)을 도포하고 노광 현상 공정을 진행하여 드라이 필름을 패턴 형성한다(도1c). 이어서, 도금 공정을 진행하여 범프 솔더 도금(40)을 노출된 동박 위에 형성한다(도1d).
그리고 나면, 드라이 필름(30)을 박리하고(도1e) 스퍼터 메탈층(25)을 제거한다(도1f). 그리고 나면, 범프 도금 위에 리플로우 프로세스를 통해 도1g에서와 같이 솔더(40')를 동그랗게 볼 형태로 가공한다.
그런데, 도1a 내지 도1g에 도시한 종래 기술의 경우, 도전층 형성을 위해서 고비용의 메탈 스퍼터링 프로세스(도1b)가 필요한 단점이 있고, 솔더(110)와 솔더(110) 사이에 댐이 없으므로 플립칩 접합 시에 솔더 온 패드가 서로 전기적으로 단락될 위험이 상존하고 있으며, 도1f의 솔더 도금 과정에서 도금의 편차 관리가 용이하지 않은 기술적 한계가 있다. 또한, 종래 기술은 솔더 리플로우(reflow) 과정에서 편차 관리를 하는데 어려움이 있다. 또한, 종래 기술의 경우 미세 피치의 경우에는 마스크와 드라이 필름의 분해능 한계로 인하여 솔더 페이스트 인쇄 방식이 불가능하다.
따라서, 본 발명의 제1 목적은 메탈 스퍼터링 공정과 같은 고가의 도전층 형성 공정을 필요로 하지 않는 초박형 패키지 기판을 제작하는 공법을 제공하는 데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 솔더 도금의 공차를 거의 제로화 할 수 있으며 드라이 필름이 박리가 되지 않는 문제를 원천 차단하는 새로운 공법의 초박형 패키지 기판을 제공하는 데 있다.
본 발명의 제3 목적은 상기 제1 및 제2 목적에 부가하여, 솔더 온 패드(SoP) 사이의 전기적 단락의 발생을 최소화하면서 피치 간격을 미세화할 수 있는 초박형 패키지 기판 제조 공법을 제공하는 데 있다.
본 발명의 제4 목적은 상기 제1, 제2 및 제3 목적에 부가하여, 종래 기술에서와 같이 솔더 온 패드를 위하여 고가의 패드 피니시 처리 프로세스가 필요하지 않는 초박형 패키지 기판 제조 공법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 캐리어의 동박에 드라이 필름의 패턴에 따라 노출된 동박을 해프 에칭하여 균일한 트렌치(trench) 형태를 형성하고, 솔더 도금 또는 솔더 페이스트 프린팅(solder paste printing)으로 상기 트렌치 내부에 솔더를 형성하고, 적층 빌드업 후 캐리어의 Cu 성분을 식각하여 솔더를 노출시키고 IR 리플로우를 진행하여 솔더 형태를 형성하는 것을 특징으로 한다.
본 발명은 종래 기술과 달리 고비용의 스퍼링 공정 및 박리 공정이 필요 없으며, 솔더 온 패드 사이에 댐이 존재하므로 플립 칩 접합 시에 전기적 단락의 위험성이 전혀 없는 장점이 있다. 더욱이, 본 발명은 소프트 골드 도금과 같은 고가의 패드 피니시 처리 시 필요 없으므로 제조 원가를 낮추면서도 추가의 설비 투자를 하지 아니하고도 120 ㎛ 피치급의 패키지 기판을 제작할 수 있는 장점이 있다.
본 발명은 반도체 다이를 플립칩 방식으로 실장하기 위한 패키지 기판을 제조하는 방법에 있어서, (a) 동박이 양면에 피복된 절연층으로 구성된 CCL의 양면 동박에 접착제를 도포하여 접착층을 형성하고, 그 위에 동박("제1 동박"이라 칭함)을 적층하여 캐리어(carrier)를 제작하는 단계; (b) 상기 제1 동박 표면에 드라이 필름을 도포하고 패드를 형성할 위치를 정의하는 패턴을 드라이 필름에 식각 형성하는 단계; (c) 상기 드라이 필름 패턴에 따라 노출된 제1 동박의 표면을 해프 에칭하여 제1 동박의 이면까지 식각되지 않도록 하여 상기 제1 동박의 표면에 트렌치를 형성하는 단계; (d) 상기 제1 동박에 형성된 트렌치에 솔더 도금 또는 솔더 페이스트를 진행하여 상기 트렌치를 솔더로 충진한 후, 상기 드라이 필름을 박리하고 표면을 연마하여 평탄화하는 단계; (e) 상기 기판의 표면에 드라이 필름을 도포하고, 상기 트렌치에 충진된 솔더 표면만이 개구되도록 상기 드라이 필름을 식각 패턴 형성하고 전해 동도금을 수행하여 상기 솔더 표면에만 동박이 형성되도록 하여 동박 패드 베이스 판을 형성하는 단계; (f) 드라이 필름을 박리 제거하고 상기 솔더와 그 위에 동박 패드 베이스 판이 형성된 기판의 표면에 절연층을 적층하고, 상 기 동박 패드 베이스 판 위에 접속 홀이 형성되도록 상기 절연층을 선택 식각하고, 동도금을 수행하여 접속홀을 동도금으로 충진하고 회로 패턴을 식각 형성하여 상층의 동박과 하층의 동박을 선택적으로 상기 접속 홀을 통해 연결하는 과정을 일 회 또는 다수 회 반복하고, 상기 동박 패드 베이스 판과 정렬되어 상기 접속홀로 연결된 최상층의 동박 패드에 Ni/Au 도금을 수행하고 표면에 솔더 레지스트를 도포하는 단계; 및 (g) 상기 캐리어의 접착층을 필 오프(peel off)하여 캐리어를 기판으로부터 박리하여 상하 두 개의 적층 구조로 분리하고, 박리된 적층 구조를 알칼리 에칭함으로써 동박을 식각 제거하여 상기 솔더를 노출하고 IR 리플로우를 진행하여 솔더를 완성하는 단계를 포함하는 패키지 기판 제조 방법을 제공한다.
이하에서는, 첨부 도면 도2a 내지 도2k를 참조하여 본 발명에 따라 플립 칩 실장을 위한 솔더 온 패드 제조 방법을 상세히 설명한다.
도2a 내지 도2k는 본 발명의 양호한 실시예에 따른 초박형 패키지 기판 제조 공법을 나타낸 도면이다. 도2a를 참조하면, 절연층(210)의 상하 양쪽 표면에 동박(211, 212)이 피복된 레이어(copper cladded layer; 통상 당업계에서는 "CCL"이라 칭하고 있다)에 제2 동박(220)을 접착층(221)을 사이에 두고 서로 적층한다. 본 발명의 양호한 실시예로서, 접착층(221)은 도전성 접착제를 사용할 수 있다.
도2b를 참조하면, 캐리어(250) 표면에 드라이 필름(260)을 도포하고 패드(pad)가 위치할 곳이 노출되도록 드라이 필름(260)을 패턴 형성한다. 이어서, 도2c를 참조하면, 드라이 필름(260) 패턴에 의해 노출된 제2 동박(220) 표면을 해프 에칭함으로써 약 15 ㎛ 정도 깊이를 갖도록 트렌치(trench; 215) 형태로 식각을 한다.
도2d를 참조하면, 솔더 도금(solder plating)을 진행하거나 또는 솔더 페이스트(solder paste)를 인쇄(print)함으로써, 트렌치(215)를 솔더(265)로 채운다. 이어서, 드라이 필름(260)을 박리 제거하고 기판 표면을 연마(grinding)함으로써 도2e와 같은 단면을 형성한다.
이어서, 기판의 표면에 드라이 필름(266)을 도포하고 트렌치(215) 내부에 형성된 솔더(265)의 표면이 노출되도록 드라이 필름(266)을 패턴 식각한다. 그리고 나면, 도2g에 도시한 바와 같이 동도금을 수행하여 솔더(265) 위에 동박 패드 베이스 판(267)을 형성한다. 이어서, 드라이 필름(266)을 박리 제거하면 도2h의 도면이 된다.
이어서, 적층 빌드업 공법을 이용해서 솔더 온 패드를 완성하게 되는데, 솔더(265) 위에 형성된 동박 패드 베이스 판(267) 위에, 절연층을 적층하고 비아 홀을 가공해서 동도금 공정으로 비아 홀을 충진하고 동박 회로를 패턴 형성하는 과정을 수 차례 반복함으로써 도2i에 도시한 바와 같이 다층 형태를 지닌 층간 접속 홀(307)을 통해 동박 패드 베이스 판(267)로부터 연결된 패드(298)를 형성하게 된다.
본 발명의 양호한 실시예로서, 동박 패드(298) 표면에는 Ni/Au 도금(303) 처리를 할 수 있으며, 통상적으로 하듯이 솔더 레지스트(299)를 표면에 프린트하고 있다. 솔더 레지스트(299)는 감광성 솔더 레지스트(PSR)을 사용할 수 있다. 여기서, 층간 접속홀(307)을 형성하고 절연층을 적층한 후에 동도금을 진행하여 층간 접속홀을 충진하고 다시 빌드업을 반복하는 공정은 당업계에서 사용하고 있는 공지 기술이므로 이에 대한 상세한 설명은 생략한다.
이어서, 도2j의 상하로 적층되어 형성되어 있는 기판 구조로부터 캐리어를 분리 제거함으로써 코어리스 기판으로 만들기 위하여, 지금까지 적층 구조를 캐리어(250)에 부착하고 있던 접착제(221)를 필 오프(peel off) 함으로써, 캐리어(250) 상하로 형성된 적층 구조를 캐리어(250)로부터 박리하면, 도2j와 같은 적층 구조 두 개를 얻게 된다. 이어서, 알칼리 에칭을 진행하면 도2j와 같이 솔더(265)를 덮고 있던 동박(220)이 박리되어 사라지고, 결국 솔더(265)가 노출되고 접속홀(307)로 서로 연결된 패드(298)이 완성된다. 마지막으로, 도2k에서와 같이 IR 리플로우 공정을 진행하면 솔더(265)는 표면 장력으로 인하여 동그랗게 모양이 변형되어 솔더 온 패드가 완성되게 된다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사 람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
이상과 같이, 본 발명에 솔더 온 패드 형성 기술은 솔더 사이에 댐이 형성되어 있으므로 플립칩 접합 시에 전기적 단락의 위험성이 제거된다. 따라서, 솔더 온 패드 피치 간격을 미세화할 수 있으며, 패드에 대한 피니시(finish) 처리가 필요 없어지므로 제조 원가가 감소하는 효과가 있다. 본 발명은 저렴한 비용 및 추가의 PCB 설비 투자 없이도 120 ㎛ 피치까지의 SoP(solder on Pad)형성이 가능하도록 한다.
도1a 내지 도1g는 종래 기술에 따라 기판에 솔더를 형성하는 과정을 나타낸 도면.
도2a 내지 도2k는 본 발명의 양호한 실시예에 따른 초박형 패키지 기판 제조 공법을 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
10: 관통홀
20: 비아홀
25: 스퍼터 메탈층
30, 260, 266: 드라이 필름
40: 솔더 도금
40': 솔더 볼
100: 기판
110, 265: 솔더
198: 동박 패드
210: 절연층
211, 212: 동박
215: 트렌치(trench)
221: 접착층
250: 캐리어
267: 동박 패드 베이스 판
307: 층간 접속 홀
299: 솔더 레지스트
303: Ni/Au 도금

Claims (2)

  1. 반도체 다이를 실장하기 위한 패키지 기판을 제조하는 방법에 있어서,
    (a) 동박이 양면에 피복된 절연층으로 구성된 CCL의 양면 동박에 접착제를 도포하여 접착층을 형성하고, 그 위에 동박("제1 동박"이라 칭함)을 적층하여 캐리어(carrier)를 제작하는 단계;
    (b) 상기 제1 동박 표면에 드라이 필름을 도포하고 패드를 형성할 위치를 정의하는 패턴을 드라이 필름에 식각 형성하는 단계;
    (c) 상기 드라이 필름 패턴에 따라 노출된 제1 동박의 표면을 해프 에칭하여 제1 동박의 이면까지 식각 되지 않도록 하여 상기 제1 동박의 표면에 트렌치를 형성하는 단계;
    (d) 상기 제1 동박에 형성된 트렌치에 솔더 도금 또는 솔더 페이스트를 진행하여 상기 트렌치를 솔더로 충진한 후, 상기 드라이 필름을 박리하고 표면을 연마하여 평탄화하는 단계;
    (e) 상기 기판의 표면에 드라이 필름을 도포하고, 상기 트렌치에 충진된 솔더 표면만이 개구되도록 상기 드라이 필름을 식각 패턴 형성하고 전해 동도금을 수행하여 상기 솔더 표면에만 동박이 형성되도록 하여 동박 패드 베이스 판을 형성하는 단계;
    (f) 드라이 필름을 박리 제거하고 상기 솔더와 그 위에 동박 패드 베이스 판이 형성된 기판의 표면에 절연층을 적층하고, 상기 동박 패드 베이스 판 위에 접속 홀이 형성되도록 상기 절연층을 선택 식각하고, 동도금을 수행하여 접속홀을 동도금으로 충진하고 회로 패턴을 식각 형성하여 상층의 동박과 하층의 동박을 선택적으로 상기 접속 홀을 통해 연결하는 과정을 일 회 또는 다수 회 반복하고, 상기 동박 패드 베이스 판과 정렬되어 상기 접속홀로 연결된 최상층의 동박 패드에 Ni/Au 도금을 수행하고 표면에 솔더 레지스트를 도포하는 단계; 및
    (g) 상기 캐리어의 접착층을 필 오프(peel off)하여 캐리어를 기판으로부터 박리하여 상하 두 개의 적층 구조로 분리하고, 박리된 적층 구조를 알칼리 에칭함으로써 동박을 식각 제거하여 상기 솔더를 노출하고 IR 리플로우를 진행하여 솔더를 완성하는 단계
    를 포함하는 패키지 기판 제조 방법.
  2. 제1항의 방법에 따라 제조한 코어리스 패키지 기판.
KR1020070138807A 2007-12-27 2007-12-27 코어리스 패키지 기판 및 제조 방법 KR100908986B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070138807A KR100908986B1 (ko) 2007-12-27 2007-12-27 코어리스 패키지 기판 및 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070138807A KR100908986B1 (ko) 2007-12-27 2007-12-27 코어리스 패키지 기판 및 제조 방법

Publications (2)

Publication Number Publication Date
KR20090070699A true KR20090070699A (ko) 2009-07-01
KR100908986B1 KR100908986B1 (ko) 2009-07-22

Family

ID=41322212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070138807A KR100908986B1 (ko) 2007-12-27 2007-12-27 코어리스 패키지 기판 및 제조 방법

Country Status (1)

Country Link
KR (1) KR100908986B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103188864A (zh) * 2011-12-27 2013-07-03 三星电机株式会社 印刷电路板和用于制造该印刷电路板的方法
WO2014138493A3 (en) * 2013-03-08 2015-01-08 Xilinx, Inc. Substrate-less interproser technology for a stacked silicon interconnect technology (ssit) product

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101314712B1 (ko) * 2012-03-21 2013-10-07 주식회사 심텍 비아층을 구비하는 인쇄회로기판 및 이의 제조 방법
KR101933015B1 (ko) 2012-04-19 2018-12-27 삼성전자주식회사 반도체 장치의 패드 구조물, 그의 제조 방법 및 패드 구조물을 포함하는 반도체 패키지

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4538373B2 (ja) 2005-05-23 2010-09-08 日本特殊陶業株式会社 コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法
JP4929784B2 (ja) 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103188864A (zh) * 2011-12-27 2013-07-03 三星电机株式会社 印刷电路板和用于制造该印刷电路板的方法
WO2014138493A3 (en) * 2013-03-08 2015-01-08 Xilinx, Inc. Substrate-less interproser technology for a stacked silicon interconnect technology (ssit) product
US8946884B2 (en) 2013-03-08 2015-02-03 Xilinx, Inc. Substrate-less interposer technology for a stacked silicon interconnect technology (SSIT) product
EP2965353B1 (en) * 2013-03-08 2019-06-19 Xilinx, Inc. A substrate-less interposer

Also Published As

Publication number Publication date
KR100908986B1 (ko) 2009-07-22

Similar Documents

Publication Publication Date Title
US8181342B2 (en) Method for manufacturing a coreless packaging substrate
JP5461323B2 (ja) 半導体パッケージ基板の製造方法
KR101131288B1 (ko) 인쇄회로기판 및 그 제조방법
KR101077380B1 (ko) 인쇄회로기판 및 그 제조방법
WO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2006032947A (ja) 高密度基板の製造方法
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
KR20120109427A (ko) 배선 기판 및 반도체 장치
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
KR20100043547A (ko) 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP4170266B2 (ja) 配線基板の製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
KR100994099B1 (ko) 플립칩 기판 제조 방법
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
JP2010034430A (ja) 配線基板及びその製造方法
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
JP3935456B2 (ja) 配線基板の製造方法
JP2008227538A (ja) 配線基板の製造方法、及び配線基板
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP4219266B2 (ja) 配線基板の製造方法
JP2005093979A (ja) 配線基板の製造方法、及び配線基板
US20080131996A1 (en) Reverse build-up process for fine bump pitch approach
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee