KR20120109427A - 배선 기판 및 반도체 장치 - Google Patents

배선 기판 및 반도체 장치 Download PDF

Info

Publication number
KR20120109427A
KR20120109427A KR1020120088942A KR20120088942A KR20120109427A KR 20120109427 A KR20120109427 A KR 20120109427A KR 1020120088942 A KR1020120088942 A KR 1020120088942A KR 20120088942 A KR20120088942 A KR 20120088942A KR 20120109427 A KR20120109427 A KR 20120109427A
Authority
KR
South Korea
Prior art keywords
electrode
resist layer
solder resist
wiring board
exemplary
Prior art date
Application number
KR1020120088942A
Other languages
English (en)
Other versions
KR101344800B1 (ko
Inventor
준이치 나카무라
유지 고바야시
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20120109427A publication Critical patent/KR20120109427A/ko
Priority to EP13179694.8A priority Critical patent/EP2698956A1/en
Application granted granted Critical
Publication of KR101344800B1 publication Critical patent/KR101344800B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

본 발명은 지지 기판 상에 제 1 솔더 레지스트(solder resist)층을 형성하고 제 1 솔더 레지스트층에 제 1 개구부를 형성하는 제 1 공정, 제 1 개구부에 전극을 형성하는 제 2 공정, 전극 상에 절연층을 형성하고 절연층에 전극에 접속되는 배선부를 형성하는 제 3 공정, 배선부 상에 제 2 솔더 레지스트층을 형성하고 제 2 솔더 레지스트층에 제 2 개구부를 형성하는 제 4 공정, 및 지지 기판을 제거하는 제 5 공정을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법에 관한 것이다.

Description

배선 기판 및 반도체 장치{WIRING BOARD AND SEMICONDUCTOR DEVICE}
본 발명은 지지 기판 상에 형성되는 배선 기판의 제조 방법 및 배선 기판 상에 반도체 칩을 탑재하여 구성되는 반도체 장치의 제조 방법에 관한 것이다.
최근에, 반도체 장치의 고속화와 고집적화에 따라서 반도체 칩의 고밀도화 와 박형화가 촉진되고 있고, 반도체 칩이 접속되는 배선 기판에도 유사하게 고밀도화/박형화가 요구된다.
배선 기판의 배선의 고밀도화 및 박형화에 대응하기 위해서, 최근에는, 소위 빌드업(build up)법에 의해 배선 기판을 형성하는 방법이 주류를 이룬다. 빌드업법에 의해 다층 배선 기판을 형성하는 경우에는, 다층 배선 기판은 이하와 같이 형성된다.
우선, 적절한 강성(rigidity)을 갖는 지지 기판(코어 기판) 상에 절연 수지층으로 이루어진 빌드업층을 형성하고, 빌드업층에 비아 홀(via hole)을 형성한 후, 도금법에 의해 비아 홀에 비아 플러그(via plug)를 형성하고, 비아 플러그에 접속되는 패턴 배선을 형성한다. 그 다음, 이 공정을 반복함으로써 빌드업법에 의해 다층 배선 기판을 형성할 수 있다.
빌드업층(절연 수지층)은, 예컨대, 열경화성 에폭시 수지(thermosetting epoxy resin) 등의 유연한(soft) 재료로 이루어지므로, 빌드업 층의 평탄도를 유지하기 위해서, 빌드업 층을 적절한 강성을 갖는 지지 기판 상에 형성하는 방법이 채택된다(예를 들면, 일본국 공개 특허 제 2002-198462호 공보 참조).
그러나, 빌드업법에 의해 형성되는 배선 기판을 더 박형화하는 것이 요구됨에 따라서, 지지 기판을 제거하는 구조, 또는 소위 코어리스(coreless)구조를 갖는 배선 기판이 제안되었다.
그러나, 코어리스 구조에 의해 배선 기판이 구성될 경우, 배선 기판의 강성이 감소된다. 따라서, 지지 기판을 제거하거나 배선 기판을 지지 기판으로부터 박리한 후에, 배선 기판 상에 필요한 층을 적층하고 배선 기판을 가공하는 공정을 제공하는 경우에 곤란한 문제가 있다. 이하, 이러한 공정의 예를 설명한다.
예를 들면, 빌드업층의 흡수성이 높고 그 표면이 노출되는 상태에서는, 장기 절연 신뢰성에 염려가 초래되므로, 표면을 솔더 레지스트층 등의 보호층에 의해 피복하는 것이 바람직하다. 그러나, 종래 기술의 빌드업 법에 따르면, 지지 기판 바로 위에 형성되는 빌드업층의 표면을 피복하는 솔더 레지스트층을 형성하는 경우에는, 지지 기판을 제거하거나, 지지 기판으로부터 빌드업층을 박리하는 것이 필요하다.
이 경우, 지지 기판을 제거해서 강성이 감소된 가공 중에 배선 기판을 운반할 필요가 있어서 배선 기판을 손상할 염려가 증가하는 문제가 있다. 또한, 지지 기판을 제거한 후에 빌드업층에 솔더 레지스트층을 형성하는 경우에는, 강성이 불충분하여, 배선 기판의 평탄도에 문제가 있는 경우가 있다.
따라서, 솔더 레지스트층의 가공 정밀도를 양호하게 유지하는 것이 곤란한 경우가 있다. 솔더 레지스트층의 가공 정밀도의 문제는, 특히 고밀도/고집적화되는 최근의 고성능 반도체 칩에 대응하는 배선 기판을 형성하는 경우에 현저해 진다.
본원 발명은, 상술한 문제를 해결한 새롭고 유용한 배선 기판의 형성 방법을 제공하는 것을 목적으로 한다.
또한, 본원 발명은 배선 기판의 제조 방법 및 배선 기판 상에 반도체 장치를 탑재하여 구성되는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본원 발명의 일 형태에서는, 지지 기판 상에 제 1 개구부를 갖는 제 1 솔더 레지스트층을 형성하는 제 1 공정, 제 1 개구부에 전극을 형성하는 제 2 공정, 전극 상에 절연층을 형성하고 절연층에 전극에 접속되는 배선부를 형성하는 제 3 공정, 배선부 상에 제 2 개구부를 갖는 제 2 솔더 레지스트층을 형성하는 제 4 공정, 및 지지 기판을 제거하는 제 5 공정을 포함하는 배선 기판의 제조 방법이 개시된다.
배선 기판의 제조 방법에 따르면, 박형화가 가능하여, 고밀도 배선에 대응할 수 있는 배선 기판의 제조 방법을 제공할 수 있다.
또한, 지지 기판이 도전성 재료로 이루어지고 전해 도금법에 의해 전극을 형성하는 경우에는, 용이한 방법과 양호한 가공 정밀도로서 전극을 형성할 수 있다.
또한, 제 2 공정이 지지 기판을 에칭에 의해 오목부(recess portion)를 형성하는 공정을 포함하고 오목부에 대응하도록 전극을 형성하는 경우에는, 전극을 제 1 솔더 레지스트층으로부터 돌출되는 구조로서 구성할 수 있다.
또한, 제 2 공정은 제 1 개구부에 전극 높이 조정층을 형성하는 공정을 포함하고 전극 높이 조정층 상에 전극을 형성하는 경우에는, 제 1 솔더 레지스트층으로부터 오목하게 되는 구조로서 전극을 구성할 수 있다.
또한, 제 5 공정에서는, 지지 기판과 함께 전극 높이 조정층을 제거하는 경우에는, 전극 높이 조정층을 제거하는 공정이 단순화 되어 바람직하다.
또한, 지지 기판과 높이 조정층이 Cu 또는 Cu 합금으로 이루어지는 경우에는, 동일한 에칭액으로 지지 기판과 높이 조정층을 제거할 수 있다.
또한, 전극 높이 조정층의 두께가 제 1 솔더 레지스트층의 두께 이상인 경우에는, 절연층 내에 매립되는 구조로서 전극을 구성할 수 있다.
또한, 전극의 면적이 제 1 개구부의 면적보다 큰 경우에는, 전극의 강도가 개선된다.
또한, 제 1 공정 전에 지지 기판을 별도의 지지 기판과 접합시키는 제 6 공정, 별도의 지지 기판 상에 제 3 개구부를 갖는 제 3 솔더 레지스트층을 형성하는 제 7 공정, 제 3 개구부에 별도의 전극을 형성하는 제 8 공정, 각각의 전극을 피복하도록 별도의 절연층을 형성하고 별도의 절연층에 별도의 전극에 접속되는 별도의 배선부를 형성하는 제 9 공정, 별도의 배선부를 피복하도록 제 4 개구부를 갖는 제 4 솔더 레지스트층을 형성하는 제 10 공정, 및 별도의 지지 기판을 제거하는 제 11 공정을 더 포함하는 배선 기판의 제조 방법이 제공되는 경우에는, 지지 기판과, 별도의 지지 기판 양쪽에 배선 기판을 형성할 수 있다.
또한, 본 발명의 제 2 형태에서는, 배선 기판의 제조 방법을 이용한 반도체 장치의 제조 방법으로서, 제 4 공정 후에 제 2 개구부로부터 배선부에 전기적으로 접속되도록 반도체 칩을 탑재하는 탑재 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법을 개시한다.
반도체 장치의 제조 방법에 따르면, 박형화를 이루어 고밀도 배선에 대처할 수 있는 반도체 장치의 제조 방법을 제공할 수 있다.
또한, 제 1 공정 후에 제 1 개구부로부터 노출된 지지 기판을 에칭하고 에칭된 지지 기판에 외부 접속단자를 형성하는 공정을 더 포함하는 방법인 경우에는, 반도체 장치와 접속되는 대상의 접속부가 용이하게 형성된다.
또한, 본 발명의 제 3 형태에서, 배선 기판의 제조 방법을 이용하는 반도체 장치의 제조 방법을 특징으로 하는 반도체 장치의 제조 방법으로서, 제 5 공정 후에 전극을 통하여 배선부에 전기적으로 접속되도록 반도체 칩을 탑재하는 탑재 공정을 더 포함하는 반도체 장치의 제조 방법을 개시한다.
반도체 장치의 제조 방법에 따르면, 박형화를 이루고 고밀도 배선에 대응할 수 있는 반도체 장치의 제조 방법을 제공할 수 있다.
또한, 제 1 공정 후에 제 1 개구부로부터 노출된 지지 기판을 에칭하고 에칭된 지지 기판에 반도체 접속 단자를 형성하는 공정을 더 포함하는 방법인 경우, 반도체 칩 접속 단자 상에 반도체 칩을 탑재하면, 반도체 칩이 용이하게 탑재된다.
하나 이상의 다음의 장점들이 몇몇 실시예로 제시될 수 있다. 예를 들면, 박형화를 구성하고 고밀도 배선에 대응할 수 있는 배선 기판의 제조 방법과 배선 기판 상에 반도체 장치를 탑재함으로써 구성되는 반도체 장치의 제조 방법을 제공할 수 있다.
또한, 코어리스 구조로서 구성되고, 그 배선 기판의 양측이 솔더 레지스트층에 의해 피복되며, 빌드업(build up)법에 의해 형성되는 배선 기판을 제공할 수 있다.
또한, 코어리스 구조로서 구성되고 박형화한 배선 기판을 형성할 수 있고, 또한, 제 1 레지스트층의 평탄도가 양호한 상태에서 제 1 개구부가 형성되면, 제 1 개구부의 가공 정밀도가 양호하게 된다. 따라서, 고밀도 배선에 대응할 수 있는 배선 기판, 및 배선 기판 상에 반도체 장치를 탑재함으로써 구성되는 반도체 장치를 제조할 수 있다.
다른 특징과 장점은 이하의 상세한 설명, 첨부한 도면, 및 청구항으로부터 분명해질 것이다.
본 발명에 따르면 박형화를 구성하고 고밀도 배선에 대응할 수 있는 배선 기판의 제조 방법과 배선 기판 상에 반도체 장치를 탑재함으로써 구성되는 반도체 장치의 제조 방법을 제공할 수 있다.
도 1a는 예시적, 비제한적 실시예 1에 따른 배선 기판의 제조 방법을 나타내는 도면(그 1).
도 1b는 예시적, 비제한적 실시예 1에 따른 배선 기판의 제조 방법을 나타내는 도면(그 2).
도 1c는 예시적, 비제한적 실시예 1에 따른 배선 기판의 제조 방법을 나타내는 도면(그 3).
도 1d는 예시적, 비제한적 실시예 1에 따른 배선 기판의 제조 방법을 나타내는 도면(그 4).
도 1e는 예시적, 비제한적 실시예 1에 따른 배선 기판의 제조 방법을 나타내는 도면(그 5).
도 2a는 예시적, 비제한적 실시예 2에 따른 배선 기판의 제조 방법을 나타내는 도면(그 1).
도 2b는 예시적, 비제한적 실시예 2에 따른 배선 기판의 제조 방법을 나타내는 도면(그 2).
도 2c는 예시적, 비제한적 실시예 2에 따른 배선 기판의 제조 방법을 나타내는 도면(그 3).
도 2d는 예시적, 비제한적 실시예 2에 따른 배선 기판의 제조 방법을 나타내는 도면(그 4).
도 2e는 예시적, 비제한적 실시예 2에 따른 배선 기판의 제조 방법을 나타내는 도면(그 5).
도 2f는 예시적, 비제한적 실시예 2에 따른 배선 기판의 제조 방법을 나타내는 도면(그 6).
도 3a는 예시적, 비제한적 실시예 3에 따른 배선 기판의 제조 방법을 나타내는 도면(그 1).
도 3b는 예시적, 비제한적 실시예 3에 따른 배선 기판의 제조 방법을 나타내는 도면(그 2).
도 3c는 예시적, 비제한적 실시예 3에 따른 배선 기판의 제조 방법을 나타내는 도면(그 3).
도 3d는 예시적, 비제한적 실시예 3에 따른 배선 기판의 제조 방법을 나타내는 도면(그 4).
도 3e는 예시적, 비제한적 실시예 3에 따른 배선 기판의 제조 방법을 나타내는 도면(그 5).
도 3f는 예시적, 비제한적 실시예 3에 따른 배선 기판의 제조 방법을 나타내는 도면(그 6).
도 4a는 예시적, 비제한적 실시예 4에 따른 배선 기판의 제조 방법을 나타내는 도면(그 1).
도 4b는 예시적, 비제한적 실시예 4에 따른 배선 기판의 제조 방법을 나타내는 도면(그 2).
도 4c는 예시적, 비제한적 실시예 4에 따른 배선 기판의 제조 방법을 나타내는 도면(그 3).
도 4d는 예시적, 비제한적 실시예 4에 따른 배선 기판의 제조 방법을 나타내는 도면(그 4).
도 4e는 예시적, 비제한적 실시예 4에 따른 배선 기판의 제조 방법을 나타내는 도면(그 5).
도 4f는 예시적, 비제한적 실시예 4에 따른 배선 기판의 제조 방법을 나타내는 도면(그 6).
도 5는 예시적, 비제한적 실시예 5에 따른 배선 기판의 제조 방법을 나타내는 도면.
도 6a는 예시적, 비제한적 실시예 6에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 1).
도 6b는 예시적, 비제한적 실시예 6에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 2).
도 6c는 예시적, 비제한적 실시예 6에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 3).
도 6d는 예시적, 비제한적 실시예 6에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 4).
도 6e는 예시적, 비제한적 실시예 6에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 5).
도 6f는 예시적, 비제한적 실시예 6에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 6).
도 7은 예시적, 비제한적 실시예 7에 따른 배선 기판의 제조 방법을 나타내는 도면.
도 8a는 예시적, 비제한적 실시예 8에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 1).
도 8b는 예시적, 비제한적 실시예 8에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 2).
도 9a는 예시적, 비제한적 실시예 9에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 1).
도 9b는 예시적, 비제한적 실시예 9에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 2).
도 9c는 예시적, 비제한적 실시예 9에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 3).
도 9d는 예시적, 비제한적 실시예 9에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 4).
도 9e는 예시적, 비제한적 실시예 9에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 5).
도 9f는 예시적, 비제한적 실시예 9에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 6).
도 10a는 예시적, 비제한적 실시예 10에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 1).
도 10b는 예시적, 비제한적 실시예 10에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 2).
도 10c는 예시적, 비제한적 실시예 10에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 3).
도 10d는 예시적, 비제한적 실시예 10에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 4).
도 10e는 예시적, 비제한적 실시예 10에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 5).
도 10f는 예시적, 비제한적 실시예 10에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 6).
도 11a는 예시적, 비제한적 실시예 11에 따른 배선 기판의 제조 방법을 나타내는 도면(그 1).
도 11b는 예시적, 비제한적 실시예 11에 따른 배선 기판의 제조 방법을 나타내는 도면(그 2).
도 11c는 예시적, 비제한적 실시예 11에 따른 배선 기판의 제조 방법을 나타내는 도면(그 3).
도 11d는 예시적, 비제한적 실시예 11에 따른 배선 기판의 제조 방법을 나타내는 도면(그 4).
도 11e는 예시적, 비제한적 실시예 11에 따른 배선 기판의 제조 방법을 나타내는 도면(그 5).
도 11f는 예시적, 비제한적 실시예 11에 따른 배선 기판의 제조 방법을 나타내는 도면(그 6).
이하, 본 발명의 실시예는 도면을 참조하여 설명한다.
[예시적, 비제한적인 실시예 1]
도 1a 내지 도 1e는 본 발명의 예시적, 비제한적인 실시예 1에 따른 배선 기판의 제조 방법을 그 절차에 따라 나타내는 도면이다.
우선, 도 1a에 나타낸 공정에서, 예컨대, Cu등의 도전 재료로 이루어진 지지 기판(101) 상에, 예컨대, 스크린 인쇄법(screen printing method)에 의해 감광성 수지 재료로 이루어진 솔더 레지스트층(102)을 형성한다. 이 경우, 솔더 레지스트층(102)은, 예컨대, 필름 형상의 레지스트 재료를 적층(laminating) 또는 도포(coating)하는 방법에 의해 형성될 수 있다.
다음으로, 마스크 패턴(mask pattern)(도시 생략)을 통하여 솔더 레지스트층(102)에 자외선을 조사하고 노광시켜서 솔더 레지스트층(102)을 패터닝하여 개구부(102A)를 형성한다. 개구부(102A)로부터 지지 기판(101)이 노출된 상태가 된다.
다음으로, 도 1b에 나타낸 공정에서, 지지 기판(101)을 도전 경로로 하는 전해 도금에 의해, 지지 기판(101) 상에 예컨대, Au/Ni로 이루어진 전극(103)을 개구부(102A) 내에 매립되도록 형성한다. 또한, Au/Ni로 이루어진 전극은, 배선 기판이 완성되는 경우에 Au가 표면측(접속면)에 설치되도록 형성되는 Au층 및 Ni층을 적층함으로써 구성되는 전극을 나타낸다. 이 경우, 도전 재료로 이루어진 지지 기판(101)인 경우, 전해 도금에 의해 전극(103)을 형성할 수 있고, 지지 기판(101)이 Cu등의 저(low)저항을 갖는 도전 재료로 이루어진 경우, 더 바람직하다.
다음으로, 도 1c에 나타낸 공정에서, 예컨대, 열경화성 에폭시 수지로 이루어진 절연층(빌드업층)(104)은 솔더 레지스트층(102) 및 전극(103) 상에 형성된다. 다음으로, 비아홀은, 예컨대, 레이저에 의해 절연층(104)에 형성된다.
다음으로, 비아 플러그(105)는 비아홀에 형성되고 비아 플러그(105)에 접속되는 패턴 배선(106)은, 예컨대, 반첨가법(semiadditive method)에 의해 절연층(104) 상에 형성된다. 이 경우, 무전해 도금에 의해 절연층(104) 상에 시드층을 형성하고 그 후에 전해 도금에 의해 패턴 배선(106) 상에 비아 플러그(105)를 형성하는 것이 바람직하다. 이에 의해서, 비아 플러그(105)와 패턴 배선(106)으로 이루어진 배선층이 형성된다.
다음으로, 도 1d에 나타낸 공정에서, 절연층(104) 상에 패턴 배선(106)을 피복하도록, 예컨대, 스크린 인쇄법(screen printing method)에 의해 솔더 레지스트층(107)을 형성한다. 다음으로, 마스크 패턴(도시 생략)을 통하여 솔더 레지스트층에 자외선을 조사하여(도시 생략) 노광시킴으로써, 솔더 레지스트층(107)에 패터닝을 행하고 개구부(107A)를 형성한다. 개구부(107A)로부터 패턴 배선(106)의 일부가 노출되는 상태가 된다.
다음으로, 도 1e에 나타낸 공정에서, 지지 기판(101)을, 예컨대, 습식(wet) 에칭에 의해 제거하고 배선 기판(100)을 형성한다.
그러한 기판(100)에 따르면, 전극(103)이, 예컨대, 마더 보드(mother board) 등의 외부 접속 기기에 접속되는 측(소위 랜드측(land side))에 설치되고, 개구부(107A)로부터 노출된 패턴 배선(106)에는, 예컨대, 반도체 칩이 접속된다. 이 경우, 전극(103)에는, 예컨대, 땜납볼(solder ball) 등이 형성될 수 있다. 또한, 개구부(107A)로부터 노출된 패턴 배선(106)에는, 예컨대, Au/Ni로 이루어진 전극, 땜납볼, 또는 리플로우(reflow)용 땜납층 등이 형성될 수 있다.
본 실시예에 따르면, 절연층(104)을 형성하기 이전에, 지지 기판(101) 상에 솔더 레지스트층(102)을 형성하는 것이 하나의 특징이다. 따라서, 코어리스 구조로 구성되고, 그 배선 기판의 양측이 솔더 레지스트층에 의해 피복되는 빌드업법에 의한 배선 기판을 형성할 수 있다.
이 경우, 절연층(104)의 양측을 솔더 레지스트층으로 보호하고, 절연층(104)의 양측에 인가되는 스트레스 사이의 차를 감소시켜서 배선 기판이 뒤틀리는 것을 억제할 수 있는 효과가 성취된다.
또한, 본 실시예의 경우에는, 지지 기판(101)이 솔더 레지스트층(107)을 지지하는 상태에서 개구부(107A)가 형성되기 때문에, 개구부(107A)가 형성되는 경우, 솔더 레지스트층(107)의 평탄도가 양호하다. 따라서, 개구부(107A)의 가공 정밀도가 양호하게 되고 미세한 형상과 미세한 피치(pitch)로 개구부(107A)를 형성할 수 있다.
최근의 반도체 칩에서는, 고집적화/고밀도 배선화가 진행되고, 또한 반도체 칩과 배선 기판의 접속부도 좁은 피치화 및 고밀도 배선화가 진행됨에 따라서, 특히, 개구부(107A)의 위치 결정 정밀도와 그 형상의 가공 정밀도가 요구된다. 본 실시예에 따른 배선 기판의 제조 방법에 따르면, 요구에 대응하고 미세 피치화/고밀도 배선화에 대응하는 배선 기판을 형성할 수 있다.
또한, 본 실시예에 따른 배선 기판의 제조 방법에 따르면, 고밀도 배선에 대응하면서 지지 기판의 제거에 의해 소위 코어리스 구조가 실현되고, 배선 기판의 박형화가 실현된다.
또한, 본 실시예에 따른 배선 기판에 따르면, 전극(103)은 마더 보드 등의 외부 기기 접속 측(소위 랜드측)에 설치된다. 따라서, 개구부(102A)의 면적(개구 직경)이 개구부(107A)의 면적(개구 직경)보다 크다. 예컨대, 반도체 칩이 접속되는 개구부(107A)의 개구 직경이 약 80 내지 100㎛, 마더 보드 등에 접속되는 개구부(102A)의 개구 직경이 약 0.5 내지 1㎜ 정도로 개구 직경 사이에 큰 차이가 있다.
예컨대, 큰 개구부를 형성하는 경우에는, 레이저를 이용하는 경우, 시간이 소모된다는 문제가 있다. 본 실시예에 따르면, 감광에 의해서 개구부(102A)의 패터닝을 실행하면 레이저 경우에 비하여 더 빠르게 개구부를 형성할 수 있다.
또한, 솔더 레지스트층(107)을 형성하기 전에 도 1c에 나타낸 공정을 반복적으로 실행함으로써, 다층 배선 구조를 갖는 배선 기판을 형성할 수 있다.
예를 들면, 솔더 레지스트층(102, 107)을 구성하는 재료로서, 에폭시 아크릴계 수지, 에폭시계 수지, 아크릴계 수지를 이용할 수 있다. 또한, 솔더 레지스트층(102, 107)의 패터닝 방법은 상술한 노광/현상에 의한 방법에 한정되지 않는다. 예를 들면, 개구부가 형성된(패터닝된) 솔더 레지스트층을 스크린 인쇄법에 의해 형성할 수 있다. 이 경우, 감광성 재료 이외 재료를 솔더 레지스트층에 이용할 수 있다.
또한, 본 실시예에 따르면, 전극(103)과 솔더 레지스트층(102)의 두께가 거의 동일하지만, 본 발명은 이에 한정되지 않고 필요에 따라 이하에서 나타내는 바와 같이 전극(103)을 다양하게 변형, 변경시킬 수 있다.
[예시적, 비제한적인 실시예 2]
도 2a 내지 도 2f는 배선 기판의 제조 방법의 절차에 따라서 본 발명의 예시적, 비제한적인 실시예 2에 따른 배선 기판의 제조 방법을 나타내는 도면이다. 또한, 도면에서 상술한 부분은 동일 참조 부호를 부여하고 이에 대한 설명은 생략한다. 또한, 구체적으로 설명되지 않은 부분은 예시적, 비제한적인 실시예 1의 경우와 유사한 방법으로 형성될 수 있다.
도 2a에 나타낸 공정은 도 1a에 나타낸 공정과 유사하고, 지지 기판(101) 상에 솔더 레지스트층(102)을 형성하고, 솔더 레지스트층(102)에 개구부(102A)를 형성한다.
다음으로, 도 2b에 나타낸 공정에서, 개구부(102A)로부터 노출된 지지 기판(101)을 에칭함으로써 오목부(recess portion)(101A)를 형성한다.
다음으로, 도 2c에 나타낸 공정에서, 예시적, 비제한적인 실시예 1의 도 1b에 나타낸 공정과 유사하게 지지 기판(101)을 도전 경로로 하는 전해 도금에 의해, 지지 기판(101)의 오목부(101A)와 개구부(102A)의 일부에 매립되도록, 예컨대, Au/Ni로 이루어진 전극(103A)을 형성한다. 이 경우, 지지 기판(101)이 도전 재료로 이루어진 경우에는, 전해 도금에 의해 전극(103A)을 형성할 수 있고, 지지 기판(101)이 Cu등의 저(low)저항을 갖는 도전 재료로 이루어진 경우에는 더 바람직하다.
다음으로, 도 2d 내지 2f에 나타낸 공정에서, 예시적, 비제한적인 실시예 1의 도 1c 내지 1e에 나타낸 공정과 유사하게 절연층(104), 비아 플러그(105), 패턴 배선(106), 솔더 레지스트층(107), 및 개구부(107A)를 형성하고, 지지 기판(101)을 제거하여 배선 기판(100A)을 형성한다. 본 실시예의 경우, 오목부(101A)에 전극(103A)이 형성되는 것 이외에는 예시적, 비제한적인 실시예 1과 유사하게 배선 기판을 형성할 수 있으며, 예시적, 비제한적인 실시예 1의 경우와 유사한 효과가 성취된다.
본 실시예에 따른 배선 기판(100A)에 따르면, 전극(103A)이 솔더 레지스트층(102)으로부터 돌출된 구조로서 구성된다. 따라서, 전극 접속부(103A)와 마더 보드 등이 땜납볼에 의해 접속되는 경우, 땜납볼과 전극(103A)의 접촉 면적이 증가하여, 전기적 접속 신뢰도 개선의 효과가 성취된다.
[예시적, 비제한적인 실시예 3]
또한, 도 3a 내지 도 3f은 배선 기판의 제조 방법 절차에 따라서 본 발명의 예시적, 비제한적인 실시예 3에 따른 배선 기판의 제조 방법을 나타내는 도면이다. 또한, 도면에서 상술한 부분은 동일한 참조 부호를 부여하고 이에 대한 설명은 생략한다. 또한, 구체적으로 설명되지 않은 부분은 예시적, 비제한적인 실시예 1과 유사한 방법으로 형성될 수 있다.
우선, 도 3a에 나타낸 공정은 도 1a에 나타낸 공정과 유사하게, 지지 기판(101) 상에 솔더 레지스트층(102)을 형성하고, 솔더 레지스트층(102)에 개구부(102A)를 형성한다.
다음으로, 도 3b에 나타낸 공정에서, 개구부(102A)로부터 노출된 지지 기판(101) 상에, 예컨대, 전해 도금법에 의해 전극 높이 조정층(103B)을 형성한다. 이 경우, 지지 기판(101)이 도전 재료로 이루어진 경우에는, 전해 도금에 의해 전극 높이 조정층(103B)을 형성할 수 있고, 지지 기판(101)이 Cu등의 저저항을 갖는 도전 재료로 이루어진 경우에는 더 바람직하다.
다음으로, 도 3c에 나타낸 공정에서, 예시적, 비제한적인 실시예 1의 도 1b에 나타낸 공정과 유사하게 지지 기판(101)과 전극 높이 조정층(103B)을 도전 경로로 하는 전해 도금에 의해 전극 높이 조정층(103B) 상에, 예컨대, Au/Ni로 이루어진 전극(103C)을 형성한다.
다음으로, 도 3d 내지 도 3f에 나타낸 공정에서, 예시적, 비제한적인 실시예 1의 도 1c 내지 도 1e에 나타낸 공정과 유사하게, 절연층(104), 비아 플러그(105), 패턴 배선(106), 솔더 레지스트층(107), 및 개구부(107A)를 형성하고, 지지 기판(101)를 제거하여 배선 기판(100B)을 형성한다.
본 실시예의 경우, 도 3f에 나타낸 공정에서, 지지 기판(101)을 습식 에칭에 의해 제거하는 경우에는, 전극 높이 조정층(103B)이 유사하게 제거된다. 따라서, 지지 기판(101)과 전극 높이 조정층(103B)이 동일한 재료, 예컨대, Cu 또는 Cu합금으로 이루어지는 것이 바람직하다.
본 실시예의 경우, 전극(103C)을 형성하는 방법 이외에는 예시적, 비제한적인 실시예 1에 유사하게 배선 기판을 형성할 수 있고, 예시적, 비제한적인 실시예 1의 경우와 유사한 효과를 성취한다.
본 실시예에 따른 배선 기판(100B)에 따르면, 전극(103C)이 솔더 레지스트층(102)의 외측면으로부터 오목한 구조로 구성된다.
따라서, 전극(103C)의 기계적인 강도가 개선되는 효과를 성취한다. 또한, 전극(103C)과 접속 단자 등이 납땜에 의해 접속되는 경우, 땜납이 유동하여 인접한 전극이 단락되는 것을 억제하는 효과가 있다. 또한, 땜납볼이 전극(103C)에 접합되는 경우, 땜납볼의 탑재를 바람직하게 하는 효과를 성취한다.
또한, 본 실시예에 나타낸 전극이 솔더 레지스트층에 의한 오목한 구조는 이하 예시적, 비제한적인 실시예 4에 나타낸 구조로 변형할 수 있다.
[예시적, 비제한적인 실시예 4]
도 4a 내지 도 4f는 본 발명의 배선 기판의 제조 방법 절차에 따라서 본 발명의 예시적, 비제한적인 실시예 4에 따른 배선 기판의 제조 방법을 나타내는 도면이다. 또한, 도면에서 상술한 부분은 동일한 참조 부호를 부여하고 이에 대한 설명은 생략한다. 또한, 구체적으로 설명되지 않은 부분은 예시적, 비제한적인 실시예 3의 경우와 유사한 방법으로 형성될 수 있다.
우선, 도 4a에 나타낸 공정은 도 3a에 나타낸 공정과 유사하고, 지지 기판(101) 상에 솔더 레지스트층(102)을 형성하고 솔더 레지스트층(102)에 개구부(102A)를 형성한다.
다음으로, 도 4b에 나타낸 공정에서, 개구부(102A)로부터 노출된 지지 기판(101) 상에, 예컨대, 전해 도금법에 의해 전극 높이 조정층(103D)을 형성한다. 예시적, 비제한적인 실시예 3의 경우, 예컨대, 전극 높이 조정층(103D)의 두께가 솔더 레지스트층(102)의 두께보다 얇지만, 본 발명의 경우에는, 전극 높이 조정층(103D)의 두께가 솔더 레지스트층(102)의 두께와 거의 동일하게 된다.
다음으로, 도 4c에 나타낸 공정에서, 예시적, 비제한적인 실시예 3의 도 3c에 나타낸 공정과 유사하게, 지지 기판(101)과 전극 높이 조정층(103D)을 도전 경로로 하는 전해 도금에 의해, 전극 높이 조정층(103D) 상에 예컨대, Au/Ni로 이루어진 전극(103E)을 형성한다.
다음으로, 도 4d 내지 도 4f에 나타낸 공정에서, 예시적, 비제한적인 실시예 3의 도 3d 내지 도 3f에 나타낸 공정과 유사하게, 절연층(104), 비아 플러그(105), 패턴 배선(106), 솔더 레지스트층(107), 및 개구부(107A)를 형성한다.
본 실시예의 경우, 습식 에칭에 의해 지지 기판(101)을 제거하는 경우에는, 예시적, 비제한적인 실시예 3의 도 3f에 나타낸 공정과 유사하게, 전극 높이 조정층(103D)이 유사하게 제거된다. 따라서, 지지 기판(101)과 전극 높이 조정층(103D)이, 예컨대, Cu의 동일한 재료로 이루어지는 것이 바람직하다.
본 실시예의 경우, 전극(103E)을 형성하는 방법 이외에는 예시적, 비제한적인 실시예 3과 유사하게 배선 기판을 형성할 수 있고 예시적, 비제한적인 실시예 3의 경우와 유사한 효과가 성취된다.
본 실시예에 따른 배선 기판(100C)에 따르면, 전극(103E)이 솔더 레지스트층(102)의 외측면으로부터 오목한 구조로 구성되고 절연층(104)에 거의 매립되는 구조로 구성된다. 즉, 전극(103E)의 측벽면 전체가 절연층(104)에 접하도록 형성된다. 따라서, 예시적, 비제한적인 실시예 3의 경우 효과 성취에 더하여, 예시적, 비제한적인 실시예 3의 경우에 비하여, 전극(103C)의 기계적인 강도가 더욱 향상되는 효과를 성취한다.
또한, 전극(103E)의 면적이 개구부(102A)의 면적보다 더 크다. 이는 전해 도금에 의해 전극(103E)을 형성하는 경우, 전극(103E)이 거의 등방적으로 성장하기 때문이며 따라서, 전극은 횡방향으로 성장한다. 따라서, 전극(103E)의 가장자리 부분이 솔더 레지스트층(102)에 의해 피복되는 구조로 구성되어 전극(103E)의 강도를 개선하는 효과가 성취된다.
또한, 본 실시예에 따라서, 전극 높이 조정층의 두께가 솔더 레지스트층(102)의 두께와 거의 동일한 경우를 예를 들어 설명하지만, 전극 높이 조정층의 두께가 솔더 레지스트층(102)의 두께 이상인 경우에는, 상술한 경우와 유사한 효과가 성취된다.
[예시적, 비제한적인 실시예 5]
또한, 예컨대, 예시적, 비제한적인 실시예 1 내지 예시적, 비제한적인 실시예 4의 경우, 2장의 지지 기판(101)을 붙인 구조를 이용하여 각각의 지지 기판에 배선 기판을 형성하는 것도 가능하며, 이 경우 배선 기판을 형성하는 효율을 개선할 수 있다.
도 5는 본 발명의 예시적, 비제한적인 실시예 5에 따른 배선 기판의 제조 방법을 나타내는 도면이다. 또한, 도면에서, 상술한 부분은 동일한 참조 부호를 부여하며 이에 대한 설명은 생략한다.
도 5는 예시적, 비제한적인 실시예 1의 도 1d에 나타낸 공정에 대응하는 공정을 나타낸다. 도 5를 참조하면, 본 실시예에 따라서, 지지 기판(101)은 지지 기판(101a)과 붙여진 구조로 구비된다. 지지 기판(101a)에는 솔더 레지스트층(102a), 전극(103a), 절연층(104a), 비아 플러그(105a), 패턴 배선(106a), 솔더 레지스트층(107a), 및 개구부(107b)가 형성된다.
솔더 레지스트층(101a), 전극(103a), 절연층(104a), 비아 플러그(105a), 패턴 배선(106a), 솔더 레지스트층(107a), 개구부(107b)는 각각 솔더 레지스트층(101), 전극(103), 절연층(104), 비아 플러그(105), 패턴 배선(106), 솔더 레지스트층(107), 및 개구부(107A)에 대응하고 예시적, 비제한적인 실시예 1의 경우와 유사하게 형성될 수 있다.
또한, 도면에 나타낸 공정 후에, 지지 기판(101)과 지지 기판(101a)을 분리하고 예시적, 비제한적인 실시예 1의 도 1e에 나타낸 공정에 대응하는 공정을 실행하여, 지지 기판(101)과 지지 기판(101a)을 습식 에칭에 의해 제거함으로써 두개의 배선 기판을 형성할 수 있다.
본 실시예에서, 설명된 구조, 재료 등을 적절히 변형 또는 변경할 수 있음은 분명하다. 예컨대, 전극(103, 103A, 103C, 103E, 103a 등)을 구성하는 재료는 Au/Ni로 한정되지 않으며, 예컨대, Au/Ni/Cu, Au/Pd/Ni, Au/Pd/Ni/Cu, Au/Pd/Ni/Pd, Au/Pd/Ni/Pd/Cu, Sn-Pb/Ni, Sn-Pb/Ni/Cu, Sn-Ag/Ni, Su-Ag/Ni/Cu 등을 이용할 수 있다. 또한, 상술한 재료는 배선 기판이 완성된 경우, 표면(외측)을 구성하는 금속층으로부터 순차적으로 기재된다.
또한, 배선 기판의 가장자리 부분에, 예컨대, 보강판을 설치함으로써 배선 기판의 강성을 높이는 구조를 구성할 수 있다.
[예시적, 비제한적인 실시예 6]
다음으로, 도 6a 내지 도 6f를 참조하여 상술한 배선 기판에 반도체 칩을 탑재함으로써 반도체 장치를 제조하는 예를 그 절차에 따라 설명한다. 그러나, 도면에서 상술한 부분은 동일한 참조 부호를 부여하고 이에 대한 설명은 생략한다. 또한, 이하 예에서는 예시적, 비제한적인 실시예 1에 기재된 탑재 기판에 반도체 칩을 탑재하는 경우의 예를 설명하지만, 예시적, 비제한적인 실시예 2 내지 예시적, 비제한적인 실시예 5에 기재된 탑재 기판에도 유사한 절차에 의해 반도체 칩을 탑재하여 반도체 장치를 제조할 수 있다.
본 실시예에 따른 반도체 장치 제조 방법에 따르면, 예시적, 우선 비제한적인 실시예 1에 나타낸 도 1a 내지 도 1e에 나타낸 공정을 실행한다.
다음으로, 도 6a에 나타낸 공정에서, 솔더 레지스트층(107)의 개구부(107A)로부터 노출된 패턴 배선(106) 상에, 예컨대, 스퍼터법, 전해 도금법, 또는 무전해 도금법 등에 의해 Au/Ni로 이루어진 전극(108)을 형성한다.
다음으로, 도 6b에 나타낸 공정에서, 반도체 칩 접속 단자(예컨대, 땜납볼)(202)가 형성된 반도체 칩(201)을 반도체 칩 접속 단자(202)와 전극(108)이 전기적으로 접속되도록 플립 칩(flip chip) 탑재함으로써 탑재된다.
다음으로, 반도체 칩(201)과 솔더 레지스트층(107) 사이에 언더필(underfill)(203)을 침투시키고 경화시켜서 탑재 부분의 절연과 신뢰성을 확보한다.
다음으로, 도 6c에 나타낸 공정에서, 도 1e에 나타낸 공정과 유사하게, 예컨대, 습식 에칭에 의해 지지 기판(101)을 제거한다.
다음으로, 도 6d에 나타낸 공정에서, 지지 기판(101)의 제거에 의해 노출된 전극(103)에 외부 접속 단자(예컨대, 땜납볼)(109)를 형성한다. 또한, 본 실시예의 경우에, BGA(Ball Grid Array) 구조를 갖는 반도체 장치를 제조하는 경우를 예로 들어 설명하였기 때문에 전극(103)에 땜납볼을 형성하지만, 본 발명은 이에 한정되지 않는다.
예를 들면, PGA(Pin Grid Array)구조를 갖는 반도체 장치에는 외부접속 단자로서 핀(pin)이 형성한다. 또한, 외부 접속 단자의 형성을 생략함으로써 배선 기판(반도체 장치)의 전극 자체를 외부 접속 단자로서 이용하는 LGA(Land Grid Array)구조로 구성할 수 있다.
다음으로, 도 6e에 나타낸 공정에서, 기판(104), 솔더 레지스트층(102,107)을 절단하여 개편화(個片化)함으로써, 도 6f에 나타낸 반도체 장치(200)를 형성할 수 있다. 이 경우, 기판(104) 상에 복수의 반도체 칩(201)을 탑재하는 구조를 형성하고 그 후에 기판(104)(솔더 레지스트층(102, 107))을 절단해서 개편화함으로써, 복수의 반도체 장치를 형성할 수 있다. 또한, 본 실시예에 따라서, 반도체 장치중 한개만 설명한다.
본 실시예에 따른 반도체 장치의 제조 방법에 따라서, 예시적, 비제한적인 실시예 1에 기재된 효과와 유사한 효과를 성취하여, 박형화할 수 있으며 고밀도 배선에 대응할 수 있는 반도체 장치를 제조할 수 있다.
[예시적, 비제한적인 실시예 7]
또한, 반도체 칩의 탑재 방법은 예시적, 비제한적인 실시예 6에 기재된 경우에 한정되지 않는다. 도 7은 예시적, 비제한적인 실시예 7에 따른 반도체 장치의 제조 방법을 나타내는 도면이다. 그러나, 도면에서, 상술한 부분은 동일 참조 부호를 부여하고 이에 대한 설명은 생략한다.
본 실시예에 따른, 반도체 장치의 제조 방법에는, 우선, 예시적, 비제한적인 실시예 6의 도 6a까지 공정을 실행한다.
다음으로, 도 7에 나타낸 공정에서(예시적, 비제한적인 실시예 6의 도 6b의 공정과 대응하는), 솔더 레지스트층 상에 반도체 칩(201A)을 탑재하고, 반도체 칩(201A)과 전극(108)은 배선(202A)에 의해 접속된다. 이 경우, 반도체 칩(201A)과 솔더 레지스트층(107) 사이에 수지로 이루어진 막을 삽입하여 접착할 수 있다. 또한, 수지층(203A)에 의해 반도체 칩(201A)을 밀봉한다.
도 7의 공정 후에, 예시적, 비제한적인 실시예 6에 나타낸 도 6c 내지 도 6f에 대응하는 공정을 실행한 경우에는, 예시적, 비제한적인 실시예 6의 경우와 유사하게 반도체 장치를 제조할 수 있다. 이에 의해서, 배선 접합(wire bonding)에 의해서도 반도체 칩을 탑재할 수 있다(이하 예에서 동일).
[예시적, 비제한적인 실시예 8]
또한, 예시적, 비제한적인 실시예 6 또는 예시적, 비제한적인 실시예 7에서, 외부 접속 단자(땜납볼)(109)의 형성 방법을 변경할 수 있다.
도 8a 내지 도 8b는 예시적, 비제한적인 실시예 8에 따른 반도체 장치의 제조 방법을 나타내는 도면이다. 그러나, 도면에서, 상술한 부분은 동일한 참조 부호를 부여하며 이에 대한 설명은 생략한다.
실시예에 따른 반도체 칩의 제조 방법에 따르면, 우선, 예시적, 비제한적인 실시예 1의 도 1a에 나타낸 공정을 실행한다.
다음으로, 도 8a에 나타낸 공정에서, 개구부(102A)로부터 노출된 지지 기판(101)을 솔더 레지스트층(102)을 마스크로 구성해서 에칭하여 오목부(101H)를 형성한다.
다음으로, 도 8b에 나타낸 공정에서, 지지 기판(101)을 도전 경로로 구성함으로써 땜납 등의 전해 도금에 의해 오목부(101H)를 매립하도록 외부 접속 단자(109)를 형성한다. 또한, 도 1b에 나타낸 공정과 유사하게 전해 도금에 의해 외부접속 단자(109) 상에, 예컨대, Au/Ni로 이루어진 전극(103)을 형성한다.
이하의 공정에서, 예시적, 비제한적인 실시예 7 또는 예시적, 비제한적인 실시예 8의 공정과 유사한 공정을 실행할 수 있다. 즉, 도 1c 내지 도 1d에 나타낸 공정과 도 6a 내지 도 6b에 나타낸 공정을 실행할 수 있다. 또한, 도 6b의 공정은 도 7의 공정으로 대신할 수 있다. 이 경우, 도 6d에 나타낸 외부 접속 단자를 형성하는 공정은 불요한다. 이에 의해서, 외부 접속 단자를 형성하는 방법/공정을 변경할 수 있다.
[예시적, 비제한적인 실시예 9]
또한, 예시적, 비제한적인 실시예 6 내지 예시적, 비제한적인 실시예 8에 따라서, 솔더 레지스트층(107)의 측에 반도체 칩을 탑재하지만, 본 발명에 따른 반도체 장치의 제조 방법은 이에 한정되지 않는다. 예를 들면, 이하 설명하는 바와 같이, 지지 기판을 제거하여 노출된 전극에 접속되도록 반도체 칩을 탑재할 수 있다.
도 9a 내지 도 9f는 예시적, 비제한적인 실시예 9에 따라서 반도체 장치의 제조 방법을 나타내는 도면이다. 그러나, 상술한 부분은 동일한 참조 부호를 부여하며 이에 대한 설명은 생략한다.
본 실시예에 따른 반도체 칩의 제조 방법에는, 우선, 도 1a 내지 도 1d에 나타낸 공정과 대응하는 공정을 실행한다.
다음으로, 도 9a에 나타낸 공정에서, 솔더 레지스트층(107)의 개구부(107A)로부터 노출된 패턴 배선(106) 상에, 예컨대, 스퍼터법, 전해 도금법 또는 무전해 도금법 등에 의해, Au/Ni로 이루어진 전극(108F)을 형성한다.
또한, 본 실시예의 경우에, 전극(103F)(예시적, 비제한적인 실시예 6 내지 8의 경우에서의 전극(103)에 대응) 상에 반도체 칩을 탑재하여, 전극(103F)의 면적이 예시적, 비제한적인 실시예 6 내지 8의 전극(103)의 면적보다 작다. 또한, 이후의 공정에서 전극(108F)(예시적, 비제한적인 실시예 6 내지 8의 경우 전극(108)에 대응) 상에 외부 접속 단자(예를 들면, 땜납볼 등)를 형성하여, 전극(108F)의 면적이 예시적, 비제한적인 실시예 6 내지 8의 전극(108)의 면적보다 크다. 이 공정까지의 공정은 전극의 형상(전극에 대응하는 솔더 레지스트의 개구부) 이외에는 예시적, 비제한적인 실시예 6 내지 8의 공정과 유사하게 이루어진다.
다음으로, 도 9b에 나타낸 공정에서, 도 1e에 나타낸 공정과 유사하게, 에칭에 의해 지지 기판(101)을 제거한다. 여기서, 전극(103F)이 노출된다.
다음으로, 도 9c에 나타낸 공정에서, 반도체 칩 접속 단자(예컨대, 땜납볼)(202F)가 형성되는 반도체 칩(201F)을 반도체 칩 접속 단자(202F)와 전극(103F)이 전기적으로 접속되도록 플립 칩 탑재함으로써 탑재한다. 반도체 칩(201F)은 전극(103F)을 통하여 패턴 배선(106)에 전기적으로 접속된다. 즉, 본 실시예의 경우, 지지 기판(101)을 제거함으로써 노출된 전극(103F)의 측에 반도체 칩을 탑재한다.
다음으로, 반도체 칩(201F)과 솔더 레지스트층(102) 사이에 언더필(203F)을 침투시키고 경화시킴으로써 탑재부의 절연과 신뢰성을 확보한다.
다음으로, 도 9d에 나타낸 공정에서, 전극(108F)에 외부 접속 단자(땜납볼)(109F)를 형성한다. 또한, 예시적, 비제한적인 실시예 6의 경우와 유사하게 외부 접속 단자(109F)를 형성하는 것을 생략하거나 전극(108F)에 외부 접속 단자로서 핀(pin)을 형성할 수 있다.
다음으로, 도 9e에 나타낸 공정에서 기판(104), 솔더 레지스트층(102, 107)을 절단하고, 개편화함으로써 도 9f에 나타낸 반도체 장치(200A)를 형성할 수 있다.
본 실시예에 따른 반도체 장치의 제조 방법에 따르면, 예시적, 비제한적인 실시예 6에 기재된 효과와 유사한 효과를 성취해서, 박형화를 할 수 있고 고밀도 배선에 대응할 수 있는 반도체 장치를 제조할 수 있다. 또한, 예시적, 비제한적인 실시예 7에 나타낸 바와 같이, 배선 접합과 수지 밀봉에 의해 반도체 칩을 탑재할 수 있다.
[예시적, 비제한적인 실시예 10]
또한, 예시적, 비제한적인 실시예 9에서, 반도체 칩을 탑재하기 위한 반도체 칩 접속 단자(에컨대, 땜납볼)를 이하 설명하는 바와 같이 기판의 측 상에 설치할 수 있다.
도 10a 내지 도 10f는 예시적, 비제한적인 실시예 10에 따른 반도체 장치의 제조 방법을 나타내는 도면이다. 그러나, 도면에서 상술한 부분은 동일한 참조 부호를 부여하고 이에 대한 설명은 생략한다.
본 실시예에 따른 반도체 장치의 제조 방법에 따르면, 우선, 예시적, 비제한적인 실시예 1의 도 1a에 나타낸 공정에 대응하는 공정을 실행한다. 그러나, 예시적, 비제한적인 실시예 9에서 설명한 바와 같이, 솔더 레지스트층(102)의 개구부(102A)는 반도체 칩의 탑재에 대응하는 예시적, 비제한적인 실시예 1의 경우보다 작게 만들어진다.
다음으로, 도 10a에 나타낸 공정에서, 개구부(102A)로부터 노출된 지지 기판(101)을, 예컨대, 솔더 레지스트층(102)을 마스크로 구성해서 에칭함으로써 오목부(101h)를 형성한다.
다음으로, 도 10b에 나타낸 공정에서, 지지 기판(101)을 도전 경로로 하는 땜납 등의 전해 도금에 의해 오목부(101h)가 매립되도록 반도체 칩 접속 단자(예컨대, 땜납볼)(202G)를 형성한다. 또한, 전해 도금에 의해 반도체 칩 접속 단자(202G) 상에, 예컨대, Au/Ni로 이루어진 전극(103F)을 형성한다.
다음으로, 도 10c에 나타낸 공정에서, 예시적, 비제한적인 실시예 1의 도 1c에 나타낸 공정과 유사하게 절연층(104), 비아 플러그(105), 및 패턴 배선(106)을 형성한다.
다음으로, 도 10d에 나타낸 공정에서, 예시적, 비제한적인 실시예 1의 도 1d의 공정과 유사하게 패턴 배선(106)의 일부가 노출된 개구부(107A)를 갖는 솔더 레지스트층(107)을 형성한다.
다음으로, 실시예 9의 도 9a의 공정과 유사하게, 솔더 레지스트층(107)의 개구부(107A)로부터 노출된 패턴 배선(106) 상에 Au/Ni로 이루어진 전극(108F)을 형성한다.
다음으로, 도 10e에 나타낸 공정에서, 지지 기판(101)은, 예컨대, 습식 에칭에 의해 제거된다. 여기서, 땜납볼(202G)이 노출된다.
다음으로, 도 10f에 나타낸 공정에서, 노출된 반도체 칩 접속 단자(202G) 상에 반도체 칩(201G)을 탑재한다. 이 경우, 기판의 측 상에 반도체 칩 접속 단자를 형성해서, 반도체 칩의 측 상에 반도체 칩 접속 단자를 형성할 필요는 없다.
또한, 반도체 칩(201G)과 솔더 레지스트층(102) 사이에 언더필(203G)을 침투시키고 경화시킴으로써 탑재된 부분의 절연과 신뢰성을 확보한다.
도 10f에 이후의 공정에서, 예시적, 비제한적인 실시예 9의 도 9e의 공정에 대응하는 공정을 실행함으로써 반도체 장치를 형성할 수 있다.
이에 의해서, 반도체 칩과 기판을 접속하기 위한 반도체 칩 접속 단자(예컨대, 땜납볼)를 기판의 측에 형성할 수도 있다.
또한, 예시적, 비제한적인 실시예 6 내지 예시적, 비제한적인 실시예 10에 나타낸 반도체 장치의 제조 방법에서, 배선부가 단일 층으로 구성되는 경우를 예를 들어 설명했더라도, 본 발명은 이에 한정되지 않는다. 예컨대, 비아 플러그(105)와 패턴 배선(106)으로 이루어진 배선부가 다층으로 적층됨으로써 형성된 다층 배선 구조를 갖는 반도체 장치(배선 기판)를 제조하는 경우에 본 발명을 적용할 수 있음이 자명하다.
최근의 반도체 칩에서, 반도체 칩과 배선 기판의 접속부에, 미세 피치화와 고밀도 배선화가 진행되고 있다. 따라서, 본 실시예에 따른 배선 기판의 제조 방법에 따라서, 미세 피치화에 대응하는 반도체 접속 단자를 형성할 수 있다.
[예시적, 비제한적인 실시예 11]
예시적, 비제한적인 실시예 1 내지 예시적, 비제한적인 실시예 10에 따라서, 지지 기판을 제거하기 전에 지지 기판(101) 상에 솔더 레지스트층(102)을 형성하지만, 본 발명에 따른 솔더 레지스트층을 형성하는 방법은 이에 한정되지 않는다. 예컨대, 이하 설명하는 바와 같이, 지지 기판을 제거한 후에 절연층 상에 솔더 레지스트층을 형성할 수 있다.
도 11a 내지 도 11f는 배선 기판의 제조 방법의 절차에 따라서 본 발명의 예시적, 비제한적인 실시예 11에 따른 배선 기판의 제조 방법을 나타내는 도면이다. 또한, 도면에서 상술한 부분은 동일한 참조 부호를 부여하고 이에 대한 설명은 생략한다. 또한, 구체적으로 설명하지 않은 부분은 예시적, 비제한적인 실시예 11의 경우와 유사한 방법으로 형성될 수 있다.
도 11a에 나타낸 공정은 도 1a와 도 1b에 나타낸 공정과 유사하여, 지지 기판(101) 상에 도금 레지스트층(302)을 형성하고, 도금 레지스트층(302)에 개구부를 형성한다. 그 다음, 지지 기판(101)을 도전 경로로 하는 전해 도금을 함으로써, 도금 레지스트층(302)의 개구부에 매립되도록, 예컨대, Au/Ni로 이루어진 전극(103)을 지지 기판(101) 상에 형성한다. 이 경우, 지지 기판(101)이 도전 재료로 이루어진 경우에는, 전해 도금에 의해 전극(103)을 형성하는 것이 가능하고 지지 기판(101)이 Cu 등의 저저항을 갖는 도전 재료로 이루어진 경우에는 더욱 바람직하다.
다음으로, 도 11b에 나타낸 공정에서, 도금 레지스트층(302)을 제거한 다음, 예컨대, 열경화성 에폭시 수지로 이루어진 절연층(빌드업층)(104)을 지지 기판(101)과 전극(103) 상에 형성한다.
도 11c 내지 도 11e에 나타낸 공정에서, 예시적, 비제한적인 실시예 1의 도 1c 내지 도 1e에 나타낸 공정과 유사하게 비아 플러그(105), 패턴 배선(106), 솔더 레지스트층(107), 및 개구부(107A)를 형성하고, 지지 기판(101)을 제거하여 배선 기판을 형성한다. 솔더 레지스트층(107)을 형성하기 전에 도 11c에 나타낸 공정을 반복적으로 실행함으로써, 다층 배선 구조를 갖는 배선 기판을 형성할 수 있다.
다음으로, 도 11f에 나타낸 공정에서, 상술한 실시예의 솔더 레지스트층(102,107)과 유사하게, 예컨대, 노광/현상 또는 스크린 인쇄법에 의해 절연층(104) 상에 제 2 솔더 레지스트층(308)과 개구부를 형성한다.
본 실시예의 경우, 절연층(104)을 형성하기 전에 도금 레지스트층(302)을 제거하고 지지 기판(101)을 제거한 후에 절연층(104) 상에 제 2 솔더 레지스트층(308)을 형성하는 것 이외에는 예시적, 비제한적인 실시예 1과 유사하게 배선 기판을 형성할 수 있고, 예시적, 비제한적인 실시예 1의 경우와 유사한 효과가 성취된다.
또한, 실시예 6 내지 10에 나타낸 바와 같이, 배선 기판에 반도체 칩을 탑재하는 방법에 의해 반도체 장치를 제조할 수 있다.
바람직한 실시예에 관하여 본 발명을 설명했으나, 본 발명은 특정 실시예에 한정되지 않고 청구항의 범위에 기재된 요지 내에서 다양한 변경 또는 변형을 할 수 있다.
상술한 바와 같은 구성에 따르면, 몇몇 실시예에서 이하 나타낸 다양한 장점을 성취할 수 있다. 예컨대, 박형화를 구성할 수 있고, 고밀도 배선에 대응할 수 있는 배선 기판의 제조 방법과 배선 기판 상에 반도체 장치를 탑재하여 구성되는 반도체 장치의 제조 방법을 제공할 수 있다.
100, 100A, 100B, 100C…배선 기판 101,101a…지지 기판
102, 107, 107a…솔더 레지스트층 103, 103a, 103A, 103C, 103E…전극
104, 104a…절연층 105, 105a…비아 플러그
106, 106a…패턴 배선 102A, 107A…개구부
201, 201F, 201G…반도체 칩 202F, 202G…땜납볼(solder ball)
203, 203F, 203G…언더필(underfill)

Claims (15)

  1. 절연층;
    상기 절연층의 제 1 면 상에 형성되고, 제 1 개구부를 규정하는 제 1 솔더 레지스트층;
    상기 제 1 개구부 내에 형성되고, 전면(前面)이 상기 제 1 개구부로부터 노출되는 제 1 전극;
    비어 플러그와 패턴 배선을 갖는 배선부로서, 상기 비어 플러그는 상기 절연층 내에 형성되고 상기 제 1 전극의 후면(後面)에 연결되며, 상기 패턴 배선은 상기 절연층의 상기 제 1 면에 대향하는 상기 절연층의 제 2 면 상에 형성되는 상기 배선부;
    상기 절연층의 상기 제 2 면 상에 형성되고, 상기 배선부의 일부를 덮고, 제 2 개구부를 규정하는 제 2 솔더 레지스트층으로서, 상기 제 2 개구부를 통해 상기 배선부의 일부가 노출되는 상기 제 2 솔더 레지스트층; 및
    상기 제 2 개구부를 통해 노출된 상기 배선부의 상기 일부 상에 형성된 제 2 전극을 구비하고,
    상기 제 1 전극의 적어도 일부가 상기 제 1 솔더 레지스트층의 상기 제 1 개구부 내에 매립되고, 상기 제 1 전극의 측면이 상기 제 1 개구부를 규정하는 상기 제 1 솔더 레지스트층의 안쪽 벽면에 접하는 배선 기판.
  2. 제 1 항에 있어서,
    상기 제 1 전극의 두께는 상기 제 1 솔더 레지스트층의 두께와 실질적으로 동일한 배선 기판.
  3. 제 1 항에 있어서,
    상기 제 1 전극의 상기 전면은 상기 제 1 솔더 레지스트층의 외측면으로부터 돌출된 배선 기판.
  4. 제 1 항에 있어서,
    상기 제 1 전극의 상기 전면은 상기 제 1 솔더 레지스트층의 외측면으로부터 오목한 배선 기판.
  5. 제 1 항에 있어서,
    적어도 하나의 절연층과 적어도 하나의 배선부가 적층된 다층 배선 구조를 더 구비하고,
    상기 다층 배선 구조의 제 1 면을 구성하는 절연층은 상기 제 1 솔더 레지스트층에 의해 덮이고, 상기 다층 배선 구조의 상기 제 1 면에 대향하는 상기 다층 배선 구조의 제 2 면을 구성하는 절연층은 상기 제 2 솔더 레지스트층에 의해 덮이는 배선 기판.
  6. 제 1 항에 따른 배선 기판; 및
    상기 배선 기판 상에 탑재된 반도체 칩을 구비하고,
    상기 반도체 칩은 상기 제 1 전극에 전기적으로 연결된 반도체 장치.
  7. 제 6 항에 있어서,
    상기 제 1 전극의 두께는 상기 제 1 솔더 레지스트층의 두께와 실질적으로 동일한 반도체 장치.
  8. 제 6 항에 있어서,
    상기 제 1 전극의 상기 전면은 상기 제 1 솔더 레지스트층의 외측면으로부터 돌출된 반도체 장치.
  9. 제 6 항에 있어서,
    상기 제 1 전극의 상기 전면은 상기 제 1 솔더 레지스트층의 외측면으로부터 오목한 반도체 장치.
  10. 제 6 항에 있어서,
    상기 배선 기판은,
    복수의 절연층과 복수의 배선부가 적층된 다층 배선 구조를 더 구비하고,
    상기 다층 배선 구조의 제 1 면을 구성하는 절연층은 상기 제 1 솔더 레지스트층에 의해 덮이고, 상기 다층 배선 구조의 상기 제 1 면에 대향하는 상기 다층 배선 구조의 제 2 면을 구성하는 절연층은 상기 제 2 솔더 레지스트층에 의해 덮이는 반도체 장치.
  11. 제 1 항에 따른 배선 기판; 및
    상기 배선 기판 상에 탑재된 반도체 칩을 구비하고,
    상기 반도체 칩은 상기 제 2 전극에 전기적으로 연결된 반도체 장치.
  12. 제 11 항에 있어서,
    상기 제 1 전극의 두께는 상기 제 1 솔더 레지스트층의 두께와 실질적으로 동일한 반도체 장치.
  13. 제 11 항에 있어서,
    상기 제 1 전극의 상기 전면은 상기 제 1 솔더 레지스트층의 외측면으로부터 돌출된 반도체 장치.
  14. 제 11 항에 있어서,
    상기 제 1 전극의 상기 전면은 상기 제 1 솔더 레지스트층의 외측면으로부터 오목한 반도체 장치.
  15. 제 11 항에 있어서,
    상기 배선 기판은,
    복수의 절연층과 복수의 배선부가 적층된 다층 배선 구조를 더 구비하고,
    상기 다층 배선 구조의 제 1 면을 구성하는 절연층은 상기 제 1 솔더 레지스트층에 의해 덮이고, 상기 다층 배선 구조의 상기 제 1 면에 대향하는 상기 다층 배선 구조의 제 2 면을 구성하는 절연층은 상기 제 2 솔더 레지스트층에 의해 덮이는 반도체 장치.
KR1020120088942A 2005-05-31 2012-08-14 배선 기판 및 반도체 장치 KR101344800B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP13179694.8A EP2698956A1 (en) 2012-08-13 2013-08-08 Method and electronic device for synchronizing emails

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2005-159993 2005-05-31
JP2005159993 2005-05-31
JPJP-P-2006-014199 2006-01-23
JP2006014199A JP4146864B2 (ja) 2005-05-31 2006-01-23 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020060046012A Division KR20060124576A (ko) 2005-05-31 2006-05-23 배선 기판의 제조 방법 및 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120109427A true KR20120109427A (ko) 2012-10-08
KR101344800B1 KR101344800B1 (ko) 2013-12-26

Family

ID=37464013

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020060046012A KR20060124576A (ko) 2005-05-31 2006-05-23 배선 기판의 제조 방법 및 반도체 장치의 제조 방법
KR1020120088942A KR101344800B1 (ko) 2005-05-31 2012-08-14 배선 기판 및 반도체 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020060046012A KR20060124576A (ko) 2005-05-31 2006-05-23 배선 기판의 제조 방법 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (3) US8015700B2 (ko)
JP (1) JP4146864B2 (ko)
KR (2) KR20060124576A (ko)
TW (1) TWI437668B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5032187B2 (ja) 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5101169B2 (ja) 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
KR101551898B1 (ko) 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
JP5557439B2 (ja) * 2008-10-24 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP5561460B2 (ja) 2009-06-03 2014-07-30 新光電気工業株式会社 配線基板および配線基板の製造方法
JP5231340B2 (ja) 2009-06-11 2013-07-10 新光電気工業株式会社 配線基板の製造方法
JP5479073B2 (ja) 2009-12-21 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
JP5623308B2 (ja) * 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
JP5638269B2 (ja) 2010-03-26 2014-12-10 日本特殊陶業株式会社 多層配線基板
JP5566771B2 (ja) 2010-05-18 2014-08-06 日本特殊陶業株式会社 多層配線基板
JP5502624B2 (ja) * 2010-07-08 2014-05-28 新光電気工業株式会社 配線基板の製造方法及び配線基板
JP5462777B2 (ja) * 2010-12-09 2014-04-02 日本特殊陶業株式会社 多層配線基板の製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP5795225B2 (ja) * 2011-09-27 2015-10-14 新光電気工業株式会社 配線基板の製造方法
JP5225451B2 (ja) * 2011-11-04 2013-07-03 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US8698008B2 (en) 2011-12-12 2014-04-15 Advance Materials Corporation Packaging substrate and fabrication method thereof
JP5511922B2 (ja) * 2012-09-26 2014-06-04 新光電気工業株式会社 配線基板とその製造方法
TWI527173B (zh) * 2013-10-01 2016-03-21 旭德科技股份有限公司 封裝載板
KR20150064445A (ko) * 2013-12-03 2015-06-11 삼성전기주식회사 반도체 패키지용 코어리스 기판 및 그 제조 방법, 이를 이용한 반도체 패키지 제조 방법
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
CN105407651B (zh) * 2014-09-12 2018-06-26 深南电路有限公司 一种电路板上设置阻焊层的方法
KR102231100B1 (ko) * 2014-10-02 2021-03-23 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP2017163058A (ja) * 2016-03-10 2017-09-14 パナソニックＩｐマネジメント株式会社 Ｌｅｄモジュール
JP6817599B2 (ja) * 2016-03-10 2021-01-20 パナソニックＩｐマネジメント株式会社 Ｌｅｄモジュール
JP7382175B2 (ja) 2019-08-26 2023-11-16 ローム株式会社 半導体装置
KR20230096382A (ko) * 2021-12-23 2023-06-30 삼성전기주식회사 인쇄회로기판 제조 방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4889584A (en) * 1989-03-31 1989-12-26 Meiko Electronics Co., Ltd. Method of producing conductor circuit boards
JPH04322252A (ja) 1991-04-23 1992-11-12 Hitachi Ltd 光硬化性レジスト組成物の調整方法
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
CN100435605C (zh) * 1996-12-19 2008-11-19 揖斐电株式会社 印刷布线板
JPH11307883A (ja) 1998-04-20 1999-11-05 Ngk Spark Plug Co Ltd 配線基板
JP3437453B2 (ja) 1998-07-06 2003-08-18 イビデン株式会社 Ｉｃチップ実装用プリント配線板およびその製造方法
US6915566B2 (en) * 1999-03-01 2005-07-12 Texas Instruments Incorporated Method of fabricating flexible circuits for integrated circuit interconnections
JP3949849B2 (ja) * 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
US6210992B1 (en) * 1999-08-31 2001-04-03 Micron Technology, Inc. Controlling packaging encapsulant leakage
JP2001094259A (ja) 1999-09-24 2001-04-06 Jsr Corp 多層配線板およびその製造方法
EP1990833A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP3677429B2 (ja) * 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
JP3546961B2 (ja) 2000-10-18 2004-07-28 日本電気株式会社 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2002261190A (ja) 2001-02-28 2002-09-13 Sony Corp 半導体装置、その製造方法及び電子機器
TW550724B (en) * 2001-06-27 2003-09-01 Shinko Electric Ind Co Wiring substrate having position information
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
KR100516795B1 (ko) * 2001-10-31 2005-09-26 신꼬오덴기 고교 가부시키가이샤 반도체 장치용 다층 회로 기판의 제조 방법
JP3666591B2 (ja) * 2002-02-01 2005-06-29 株式会社トッパンＮｅｃサーキットソリューションズ 半導体チップ搭載用基板の製造方法
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP2004066017A (ja) * 2002-08-01 2004-03-04 Nippon Paint Co Ltd ソルダーレジスト膜の形成方法
JP3990962B2 (ja) * 2002-09-17 2007-10-17 新光電気工業株式会社 配線基板の製造方法
KR100499006B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 도금 인입선이 없는 패키지 기판의 제조 방법
KR100592866B1 (ko) 2003-03-31 2006-06-23 산요덴키가부시키가이샤 반도체 모듈 및 그 제조 방법
JP4067507B2 (ja) 2003-03-31 2008-03-26 三洋電機株式会社 半導体モジュールおよびその製造方法
JPWO2004103039A1 (ja) * 2003-05-19 2006-07-20 大日本印刷株式会社 両面配線基板および両面配線基板の製造方法
JP2005129904A (ja) 2003-09-29 2005-05-19 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
US7468645B2 (en) * 2004-01-29 2008-12-23 Sanyo Electric Co., Ltd. Signal line circuit device
TWI255535B (en) * 2004-03-31 2006-05-21 Sanyo Electric Co Device mounting board and semiconductor apparatus using the same
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
JP4333492B2 (ja) 2004-06-16 2009-09-16 ソニー株式会社 回路モジュール体の製造方法
US7361979B2 (en) * 2004-12-29 2008-04-22 Tessera, Inc. Multi-sheet conductive substrates for microelectronic devices and methods for forming such substrates

Also Published As

Publication number Publication date
JP2007013092A (ja) 2007-01-18
TWI437668B (zh) 2014-05-11
TW200703590A (en) 2007-01-16
US8455770B2 (en) 2013-06-04
US20130235543A1 (en) 2013-09-12
US20110286189A1 (en) 2011-11-24
JP4146864B2 (ja) 2008-09-10
US9155195B2 (en) 2015-10-06
KR20060124576A (ko) 2006-12-05
US8015700B2 (en) 2011-09-13
US20060270211A1 (en) 2006-11-30
KR101344800B1 (ko) 2013-12-26

Similar Documents

Publication Publication Date Title
KR101344800B1 (ko) 배선 기판 및 반도체 장치
JP4980295B2 (ja) 配線基板の製造方法、及び半導体装置の製造方法
US7842541B1 (en) Ultra thin package and fabrication method
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
EP1740025B1 (en) Wiring board and method for manufacturing the same
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US7670962B2 (en) Substrate having stiffener fabrication method
KR20000029352A (ko) 반도체 장치 및 그 제조 방법
JP5101451B2 (ja) 配線基板及びその製造方法
KR100499003B1 (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
US8383950B1 (en) Metal etch stop fabrication method and structure
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP2020155631A (ja) 配線基板及びその製造方法、半導体パッケージ
US9699912B2 (en) Wiring board
US20230275015A1 (en) Interconnect substrate and method of making the same
KR20030011434A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
JP2023061259A (ja) 配線基板及びその製造方法
JP2000277652A (ja) 半導体パッケージ
JP2005093930A (ja) 多層基板とその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 6