TWI437668B - 佈線板、半導體裝置、佈線板之製造方法及半導體裝置之製造方法 - Google Patents

佈線板、半導體裝置、佈線板之製造方法及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI437668B
TWI437668B TW095118980A TW95118980A TWI437668B TW I437668 B TWI437668 B TW I437668B TW 095118980 A TW095118980 A TW 095118980A TW 95118980 A TW95118980 A TW 95118980A TW I437668 B TWI437668 B TW I437668B
Authority
TW
Taiwan
Prior art keywords
electrode
wiring board
solder resist
resist layer
wiring
Prior art date
Application number
TW095118980A
Other languages
English (en)
Other versions
TW200703590A (en
Inventor
Nakamura Junichi
Kobayashi Yuji
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200703590A publication Critical patent/TW200703590A/zh
Application granted granted Critical
Publication of TWI437668B publication Critical patent/TWI437668B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

佈線板、半導體裝置、佈線板之製造方法及半導體裝置之製造方法
本案請求基於日本專利申請案第2005－159993號，申請日2005年5月31日、和日本專利申請案第2006－014199號，申請日2006年1月23日之國外優先權，二案內容以引用方式併入此處。
本揭示係有關一種形成於支持板上之佈線板之製造方法，以及經由安裝半導體晶片於佈線板上之半導體裝置之製造方法。
近年來，根據半導體裝置之高速形成和高度集積形成，已經促成半導體晶片之高密度形成和細小尺寸形成；類似連結半導體晶片之佈線板，請求高密度形成/細小尺寸形成。
為了因應佈線板之佈線的高密度形成和細小尺寸形成，近年來，主流為一種所謂之堆積方法形成佈線板之方法。當多層佈線板係藉堆積方法形成時，多層佈線板之形成如下說明。
首先，於具有持久剛性的支持板(芯板)上形成包含絕緣樹脂層之堆積層，於堆積層形成通孔；隨後，藉鍍覆法於通孔形成通孔插塞；以及形成連接至通孔插塞之圖案佈線。然後，經由重複各步驟，可藉堆積法而形成多層佈線板。
堆積層(絕緣樹脂層)包含例如熱固性環氧樹脂等軟性材料，因此，為了維持堆積層的平坦，採用於具有持久剛性的支持板上形成堆積層之方法(例如，參考日本專利文件JP－A－2002－198462)。
但要求進一步將藉堆積法所形成的佈線板接受細小尺寸形成，因此提出一種去除支持板的結構，或具有所謂無芯結構之佈線板。
但當佈線板係由無芯結構組成時，佈線板之剛性降低。因此，產生問題，當去除支持板或從支持板剝脫所需層時變困難的問題。將說明該步驟之實例如後。
舉例言之，堆積層之吸水效能高，於其表面暴露狀態下，造成長期絕緣可靠度的問題，較佳係以焊料抗蝕劑層之保護層等覆蓋表面。但根據相關技術之堆積方法，當形成覆蓋於形成於支持板正上方的堆積層表面的焊料抗蝕劑層時，需要去除支持板或從支持板剝脫堆積層。
此種情況下，需要於去除支持板的工作中載運佈線板，剛性減低，而造成佈線板受損增加的問題。此外，當於去除支持板後，於堆積層形成焊料抗蝕劑層時，剛性不足，故有佈線板平坦度問題。
因此發生難以絕佳維持焊料抗蝕劑層工作準確度的問題。特別近年來，與高功能半導體晶片相對應之佈線板接受高密度/高度集積形成時，焊料抗蝕劑層加工準確度問題特別顯著。
後文揭示描述可解決前述問題之新穎有用的佈線板之形成方法。
本揭示係有關一種佈線板之製造方法，以及經由安裝半導體晶片於佈線板上之半導體裝置之製造方法。
於第一態樣中，本揭示描述一種佈線板之製造方法，其特徵在於包含：第一步驟，於支持板上形成第一焊料抗蝕劑層，且於第一焊料抗蝕劑層上形成第一開口部；第二步驟，於第一開口部形成電極；第三步驟，於電極上形成絕緣層，且於絕緣層形成連接至電極之佈線部；第四步驟，於佈線部上形成第二焊料抗蝕劑層，且於第二焊料抗蝕劑層形成第二開口部；以及第五步驟，去除支持板。
根據佈線板之製法，提供可組成細小尺寸形成、且可因應高密度佈線之佈線板之製法。
此外，當支持板包含傳導材料，且電極係藉電解鍍覆法形成時，可容易形成電極，且有絕佳加工準確度。
進一步地，當第二步驟藉蝕刻支持板而形成凹部，且電極係形成為與凹部相對應之步驟時，電極可藉從第一焊料抗蝕劑層凸起的結構組成。
此外，當第二步驟包括於第一開口部形成電極高度調整層，且電極係形成於該電極高度調整層上之步驟時，電極係由從第一焊料抗蝕劑層凹陷之結構所組成。
此外，當於第五步驟中，電極高度調整層係連同支持板去除，去除電極高度調整層之步驟變簡單且為較佳。
此外，當支持板和電極高度調整層包含銅或銅合金時，支持板和電極高度調整層可藉相同蝕刻溶液去除。
進一步地，當電極高度調整層之厚度係等於或大於第一焊料抗蝕劑層之厚度時，電極可藉嵌置於絕緣層之結構組成。
此外，當電極面積係大於第一開口部面積時，電極的強度改良。
此外，當提供該佈線板之製法時，進一步包含：第六步驟，於第一步驟前，將該支持板與分開支持板貼附在一起；第七步驟，於該分開支持板上形成具有第三開口部之第三焊料抗蝕劑層；第八步驟，於該第三開口部形成分開電極；第九步驟，形成分開絕緣層來覆蓋分開電極，以及於分開絕緣層形成連接至分開電極之分開佈線部；第十步驟，形成具有第四開口部之第四焊料抗蝕劑層來覆蓋該分開佈線部；以及第十一步驟，去除分開的支持板，佈線板可形成於支持板和分開支持板二板上。
此外，於本發明之第二態樣中，該揭示敘述一種使用該佈線板之製造方法來製造半導體裝置之方法，其特徵在於進一步包含：於第四步驟後，安裝欲從第二開口部電連接至佈線部之一半導體晶片。
根據該半導體裝置之製造方法，可提供可組成細小尺寸形成、且可因應高密度佈線之半導體裝置之製法。
此外，當該方法進一步包含於第一步驟後，蝕刻從第一開口部暴露出之支持板、以及於經蝕刻的支持板形成外部連接終端之步驟時，容易形成半導體裝置之連接部和欲連接物件。
此外，於本發明之第三態樣中，該揭示其特徵在於一種使用該佈線板之製造方法來製造半導體裝置之方法，進一步包含：於第五步驟後，安裝欲藉電極電連接至佈線部之一半導體晶片之步驟。
根據該半導體裝置之製造方法，可提供可組成細小尺寸形成、且可因應高密度佈線之半導體裝置之製法。
此外，當該方法進一步包含於第一步驟後，蝕刻從第一開口部暴露出之支持板、以及於經蝕刻的支持板形成半導體晶片連接終端之步驟，其中該半導體晶片係安裝於半導體晶片連接終端時，容易安裝半導體晶片。
若干實作中，可存在有以下一項或多項優點。舉例言之，可提供一種可組成細小尺寸形成、且可因應高密度佈線之佈線板之製法，以及製造經由安裝半導體裝置於佈線板上所組成之半導體裝置之方法。
此外，可提供由無芯結構所組成之佈線板，其兩側係由焊料抗蝕劑層所覆蓋，且係經由堆積法所形成。
此外，可形成由無芯結構所組成、且係接受細小尺寸形成的佈線板，進一步，第一開口部係形成於第一抗蝕劑層平坦度為絕佳的狀態，故第一開口部的加工準確度變絕佳。因此，佈線板可因應高密度佈線，可製造經由安裝半導體裝置於佈線板上所組成之半導體裝置。
其它特徵和優點從後文詳細說明、附圖、和申請專利範圍將顯然自明。
其次，將參照附圖，說明本發明之實施例。
[範例性非限制性實施例1]
圖1A至圖1E為視圖，顯示根據本發明之範例性非限制性實施例1之一種佈線板製造方法之程序。
首先，於圖1A所示步驟中，包含感光樹脂材料之焊料抗蝕劑層102係藉網印方法，形成於包含例如銅等導電材料之支持板101上。於此種情況下，焊料抗蝕劑層102也可藉例如薄膜狀材料之積層或塗覆方法而形成。
其次，經由遮罩圖案(圖中未顯示)，照射紫外光至焊料抗蝕劑層來曝光，藉此，焊料抗蝕劑層102製作圖案，且形成開口部102A。獲得從開口部102A，曝光支持板101之狀態。
其次，於圖1B所示步驟，經由電解鍍覆由支持板101組成之導電路徑，例如包含金/鎳之電極103係形成於支持板101上，欲嵌置於開口部102A。此外，包含金/鎳之電極表示經由積層金層與鎳層所組成之電極，金層與鎳層係形成為當佈線板完成時，金係設置於表面側(連接面)上(後文亦同)。此種情況下，當支持板101包含傳導材料時，電極103可藉電解鍍覆形成；進一步較佳支持板101包含銅等具低電阻之傳導材料。
其次，於圖1C所示步驟，例如包含熱固性環氧樹脂之絕緣層(堆積層)104係形成於焊料抗蝕劑層102上和電極103上。其次例如藉雷射而於絕緣層104形成通孔。
其次，例如經由半加成法，形成通孔插塞105於通孔，且形成連接至通孔插塞105的圖案佈線106於絕緣層104上。此種情況下，較佳係藉無電鍍覆，而形成晶種層於絕緣層104上，以及隨後，藉電解鍍覆，而形成通孔插塞105於圖案佈線106上。藉此方式，形成包含通孔插塞105和圖案佈線106的佈線層。
其次，於圖1D所示步驟，例如經由網印法，將焊料抗蝕劑層107形成於絕緣層104上來覆蓋圖案佈線106。其次，經由遮罩圖案(圖中未顯示)，照射紫外光至焊料抗蝕劑層來曝光，藉此將焊料抗蝕劑層107製作圖案，且形成開口部107A。獲得從開口部107A，部分曝光部分圖案佈線106之狀態。
其次，於圖1E所示步驟，去除支持板101，例如藉濕蝕刻來形成佈線板100。
根據佈線板100，電極103係設置於母板等之欲連接至外部連接裝置之該側上(所謂之陸地側)，從開口部107A暴露出的圖案佈線106例如係以半導體晶片連接。此種情況下，電極103例如可形成焊料球等。此外，從開口部107A暴露出的圖案佈線106例如係以包含金/鎳之電極、或焊料球、或再流用之焊料層等形成。
根據本實施例，其特徵之一在於，於形成絕緣層104之前，焊料抗蝕劑層102係形成於支持板101上。因此，可藉堆積法形成佈線板，佈線板係由無芯結構所組成，其兩側係由焊料抗蝕劑層所覆蓋。
此種情況下，達成下列效果，藉焊料抗蝕劑層保護絕緣層104兩側，減少施加於絕緣層104兩側上的應力差，避免佈線板的翹曲。
此外，於本實施例之情況下，開口部107A係形成於藉支持板101支持焊料抗蝕劑層107之狀態，因此，當開口部107A形成時，焊料抗蝕劑層107之平坦度絕佳。故開口部107A的加工準確度變絕佳，可以微小形狀和微小間距來形成開口部107A。
於近年之半導體晶片中，進行高度集積形成/高密度佈線形成，也於半導體晶片和佈線板之連接部，進行微小間距形成和高密度佈線形成，因此，特別需要開口部107A之定位準確度、和其形狀之加工準確度。根據本實施例之佈線板之製法，可形成與請求相應之、且與微小間距形成/高密度佈線形成相應之佈線板。
此外，根據本實施例之佈線板之製法，經由去除支持板可實現所謂之無芯結構，以及實現與高密度佈線相應的佈線板之細小尺寸形成。
此外，根據本實施例之佈線板之製法，電極103係設置於母板等之欲連接至外部連接裝置之該側上(所謂之陸地側)。因此，開口部102A之面積(開口直徑)變成大於開口部107A之面積(開口直徑)。舉例言之，開口直徑間有大差異，故連接半導體晶片之開口部107A之開口直徑約為80微米至100微米；連接母板等之開口部102A之開口直徑約為0.5毫米至1毫米。
舉例言之，使用雷射形成大型開口部時，有耗時的問題。根據本實施例，開口部102A之製作圖案係藉敏化進行，比較使用雷射案例，更可快速形成開口部。
此外，經由於形成焊料抗蝕劑層107之前，重複執行圖1C所示步驟，可形成有多層佈線結構之佈線板。
舉例言之，作為組成焊料抗蝕劑層102、107之材料，可使用環氧丙烯酸系樹脂、環氧系樹脂、丙烯酸系樹脂。此外，圖案化焊料抗蝕劑層102、107之方法非僅限於藉前述曝光/顯影之方法。舉例言之，可藉網印法，形成有開口部形成(圖案化)之焊料抗蝕劑層。此種情況下，感光材料以外之材料可用於焊料抗蝕劑層。
此外，雖然根據本實施例，電極103之厚度與焊料抗蝕劑層102之厚度實質上相等，但本發明非僅囿限於此，反而電極103可視需要，如下示經多種修改或變化。
[範例性非限制性實施例2]
圖2A至圖2F為視圖，顯示根據本發明之範例性非限制性實施例2之一種佈線板製造方法之程序。於前文說明之附圖部分將標示以相同元件符號，且將刪除其說明。此外，未特別說明部分，可藉類似範例性非限制性實施例1之方法形成。
圖2A所示步驟係類似圖1A所示步驟，焊料抗蝕劑層102係形成於支持板101上，而開口部102A係形成於焊料抗蝕劑層102上。
其次，於圖2B所示步驟中，藉蝕刻從開口部102A暴露出的支持板101，來形成凹部101A。
其次，於圖2C所示步驟中，類似範例性非限制性實施例1之於圖1B所示步驟，藉電解鍍覆，將例如包含金/鎳之電極103A形成為嵌置於支持板101之凹部101A、和開口部102A部分，組成由支持板101組成導電路徑。此種情況下，當支持板101包含傳導材料時，電極103A可藉電解鍍覆形成；進一步較佳支持板101包含銅等具低電阻之傳導材料。
其次，於圖2D至圖2F所示步驟，絕緣層104、通孔插塞105、圖案佈線106、焊料抗蝕劑層107、和開口部107A係以範例性非限制性實施例1於圖1C至圖1E所示步驟之類似步驟形成，經由去除支持板101來形成佈線板100A。於本實施例之情況下，佈線板可以類似範例性非限制性實施例1之方式形成，但形成電極103A於凹部101A，可達成類似範例性非限制性實施例1之效果。
根據本實施例之佈線板101A，電極103A係藉從焊料抗蝕劑層102凸起的結構所組成。因此，當連接電極103A與母板等之部分係藉焊料球連接時，焊料球與電極103A之接觸面積增加，故可達成電連接可靠度改良的效果。
[範例性非限制性實施例3]
圖3A至圖3F為視圖，顯示根據本發明之範例性非限制性實施例3之一種佈線板製造方法之程序。於前文說明之附圖部分將標示以相同元件符號，且將刪除其說明。此外，未特別說明部分，可藉類似範例性非限制性實施例1之方法形成。
首先，圖3A所示步驟係類似圖1A所示步驟，焊料抗蝕劑層102係形成於支持板101上，而開口部102A係形成於焊料抗蝕劑層102上。
其次，於圖3B所示步驟，電極高度調整層103B係藉例如電解鍍覆法而形成於從開口部102A暴露出的支持板101上。於此種情況下，當支持板101包含傳導材料時，電極高度調整層103B可藉電解鍍覆形成；進一步較佳，支持板101包含銅等具低電阻之傳導材料。
其次，於圖3C所示步驟，類似範例性非限制性實施例1於圖1B所示步驟，藉電解鍍覆，例如包含金/鎳之電極103C形成於電極高度調整層103B上，來藉支持板101和電極高度調整層103B而組成傳導路徑。
其次，於圖3D至圖3F所示步驟，絕緣層104、通孔插塞105、圖案佈線106、焊料抗蝕劑層107、和開口部107A係以類似範例性非限制性實施例1於圖1C至圖1E所示步驟形成，藉去除支持板101而形成佈線板100B。
於本實施例之情況下，於圖3F所示步驟，當藉濕蝕刻去除支持板101時，同樣也去除電極高度調整層103B。因此，較佳支持板101與電極高度調整層103B包含例如銅或銅合金等相同材料。
於本實施例之情況下，佈線板可類似範例性非限制性實施例1形成，但電極103C之形成方法除外，而可達成類似範例性非限制性實施例1的相同效果。
根據本實施例之佈線板100B之製法，電極103C係經由從第三抗蝕劑層102外側表面上凹陷的結構所組成。
因此，可達成改良電極103C之機械強度。此外，當電極103C和連接終端等係藉焊接連接時，可避免因焊料流出，造成接續電極短路的效應。進一步地，當焊料球係連結至電極103C時，可達成較佳安裝焊料球的效果。
此外，電極從本實施例所示之焊料抗蝕劑層凹陷的結構，可被修改成如下範例性非限制性實施例4所示結構。
[範例性非限制性實施例4]
圖4A至圖4F為視圖，顯示根據本發明之範例性非限制性實施例4之一種佈線板製造方法之程序。於前文說明之附圖部分將標示以相同元件符號，且將刪除其說明。此外，未特別說明部分，可藉類似範例性非限制性實施例3之方法形成。
首先，圖4A所示步驟係類似圖3A所示步驟，焊料抗蝕劑層102係形成於支持板101上，而開口部102A係形成於焊料抗蝕劑層102上。
其次，於圖4B所示步驟，電極高度調整層103D係藉例如電解鍍覆法而形成於從開口部102A暴露出的支持板101上。雖然於範例性非限制性實施例3之情況下，電極高度調整層103B變成比焊料抗蝕劑層102的厚度更薄，但於本實施例之情況下，電極高度調整層103D變成與焊料抗蝕劑層102的厚度實質上相等。
其次，於圖3D所示步驟，類似圖3C所示步驟，藉電解鍍覆，例如包含金/鎳之電極103E形成於電極高度調整層103D上，來藉支持板101和電極高度調整層103D而組成傳導路徑，類似於範例性非限制性實施例3之圖3C所示步驟。
其次，於圖4D至圖4F所示步驟，絕緣層104、通孔插塞105、圖案佈線106、焊料抗蝕劑層107、和開口部107A係以類似範例性非限制性實施例3中圖3D至圖3F之步驟形成，而形成佈線板100C。
於本實施例之情況下，當藉濕蝕刻去除支持板101時，類似範例性非限制性實施例3之圖3F所示步驟，電極高度調整層103D同樣被去除。因此較佳支持板101和電極高度調整層103D包含相同材料，例如包含銅。
於本實施例之情況下，佈線板可類似範例性非限制性實施例3形成，但電極103E之形成方法除外，而可達成類似範例性非限制性實施例3的相同效果。
根據本實施例之佈線板100C之製法，電極103E係由從焊料抗蝕劑層102外側表面凹陷的結構所組成，且電極103E係由實質上嵌置於絕緣層104的結構所組成。換言之，電極103E的整個側壁面係與絕緣層104接觸。因此，除了達成範例性非限制性實施例3之效果外，也達成比較範例性非限制性實施例3，進一步改良電極103C之機械強度的效果。
此外，電極103E面積變成大於開口部102A面積。原因在於當電極103E係藉電解鍍覆形成時，電極103E實質上各向同性成長，故電極係於橫向生長。因此，組成藉焊料抗蝕劑層102來覆蓋電極103E的周緣部的結構，來達成改良電極103E之強度之效果。
此外，雖然根據本實施例，已經以其中電極高度調整層之厚度實質上係等於焊料抗蝕劑層102之厚度舉例說明，但當電極高度調整層之厚度係等於或大於焊料抗蝕劑層102之厚度時，可達成類似前述情況之效果。
[範例性非限制性實施例5]
此外，例如，於範例性非限制性實施例1至範例性非限制性實施例4之情況下，也可使用將兩片支持板101黏貼在一起的結構，來於個別支持板形成佈線板，於該種情況下，可改良佈線板的形成效果。
圖5為視圖，顯示根據本發明之範例性非限制性實施例5之佈線板之製法。前文附圖已經說明的部分標示以相同的元件符號，且將刪除其說明。
圖5顯示範例性非限制性實施例1之圖1D所示步驟相對應之步驟。參考圖5，根據本實施例，支持板101設有以支持板101a黏合在一起的結構。支持板101a係形成有焊料抗蝕劑層102a、電極103a、絕緣層104a、通孔插塞105a、圖案佈線106a、焊料抗蝕劑層107a、和開口部107b。
焊料抗蝕劑層102a、電極103a、絕緣層104a、通孔插塞105a、圖案佈線106a、焊料抗蝕劑層107a、和開口部107b分別係與焊料抗蝕劑層102、電極103、絕緣層104、通孔插塞105、圖案佈線106、焊料抗蝕劑層107、和開口部107A相對應，且可以範例性非限制性實施例1形成。
此外，於附圖所示步驟之後，支持板101與支持板101a分開，執行與範例性非限制性實施例1之圖1E所示步驟之相對應之步驟；支持板101和支持板101a係藉濕蝕刻去除，藉此形成兩片佈線板。
顯然實施例說明之結構、材料和方法可持久性修改或變化。舉例言之，組成電極103、103A、103C、103E、103a等之材料非僅限於金/鎳，例如可使用金/鎳/銅、金/鈀/鎳、金/鈀/鎳/銅、金/鈀/鎳/鈀、金/鈀/鎳/鈀/銅、錫－鉛/鎳、錫－鉛/鎳/銅、錫－銀/鎳、錫－銀/鎳/銅等。此外，當佈線板完成時，前述材料係以由組成表面(外側)的金屬層依序敘述的。
此外，可組成一種經由例如提供加強板於佈線板周邊部之佈線板剛性結構。
[範例性非限制性實施例6]
其次，將參照圖6A至圖6F，根據其程序，說明經由安裝半導體晶片至前述佈線板，製造半導體裝置之實例。但前文附圖已經說明的部分標示以相同的元件符號，且將刪除其說明。此外，雖然於下列實施例中，將以範例性非限制性實施例1所述之安裝半導體晶片於安裝板上的實例舉例說明，但也可於範例性非限制性實施例2至範例性非限制性實施例5中所述，藉類似程序，於安裝板上安裝半導體晶片製造。
根據本實施例之半導體裝置之製法，首先，執行範例性非限制性實施例1所示之圖1A至圖1E所示之步驟。
其次，於圖6A所示步驟，包含金/鎳之電極108係藉例如濺鍍方法、電解鍍覆法、或無電鍍覆法等，而形成於從焊料抗蝕劑層107之開口部107A所暴露出的圖案佈線106。
其次，於圖6B所示步驟，形成半導體晶片連接終端(例如焊料球)202之半導體晶片201，係藉覆晶安裝法安裝，而讓半導體晶片連接終端202與電極108電連接。
其次，經由滲透與固化介於半導體晶片201與焊料抗蝕劑層107間之底填補物203，可確保安裝部的絕緣和可靠度。
其次，於圖6C所示步驟，類似圖1E所示步驟，支持板101係藉例如濕蝕刻去除。
其次，於圖6D所示步驟，外部連接終端(例如焊料球)109係形成於藉去除支持板101而暴露出的電極103。此外，於本實施例之情況下，將以具有BGA(球柵陣列)結構之情況為例做說明，因而形成焊料球於電極103，但本發明非僅囿限於此。
舉例言之，具有PGA(針柵陣列)結構之半導體裝置，形成有接腳作為外部連接終端。此外，經由刪除使用佈線板(半導體裝置)之電極本身，作為外部連接終端，可組成LGA(陸塊柵陣列)，來形成外部連接終端。
其次，於圖6E所示步驟，經由將板104、焊料抗蝕劑層102、107切成小塊，可形成圖6F所示之半導體裝置200。於此種情況下，多個半導體裝置可經由形成安裝多個半導體晶片201於板101上的結構，隨後將板104(焊料抗蝕劑層102、107)切成小塊。此外，根據本實施例，只有單塊半導體裝置顯示於實施例。
根據本實施例之半導體裝置之製法，可製造半導體裝置，來達成類似範例性非限制性實施例1所述效果，可組成細小尺寸形成，且可因應高密度佈線。
[範例性非限制性實施例7]
此外，半導體晶片之安裝方法非僅限於範例性非限制性實施例6所述情況。圖7為視圖，顯示根據範例性非限制性實施例7之半導體裝置之製法。但前文已經說明之圖式部分標示以相同的元件符號，且將刪除其說明。
根據本實施例之半導體裝置之製法，首先，執行範例性非限制性實施例6之圖6A之步驟。
其次，於圖7所示步驟(與範例性非限制性實施例6之圖6B之步驟相對應)，半導體晶片201A係安裝於焊料抗蝕劑層上，半導體晶片201A和電極108係藉導線202A連接。於此種情況下，樹脂製成的薄膜可插入且黏著於半導體晶片201A與焊料抗蝕劑層107間。此外，半導體晶片201A係藉樹脂層203A密封。
於圖7之步驟後，當進行與範例性非限制性實施例6所示圖6C至圖6F相對應之步驟時，半導體裝置可以類似範例性非限制性實施例6之情況而製造。藉此方式，也可藉打線接合安裝半導體晶片(下列實例亦同)。
[範例性非限制性實施例8]
此外，於範例性非限制性實施例6或範例性非限制性實施例7中，可改變外部連接終端(焊料球)109之形成方法。
圖8A至圖8F為視圖，顯示根據範例性非限制性實施例8之半導體裝置之製法。但於該等圖式中，前文已經說明之圖式部分標示以相同的元件符號，且將刪除其說明。
根據本實施例之半導體裝置之製法，首先，執行範例性非限制性實施例1之圖1A之步驟。
其次，於圖8A所示步驟中，從開口部102A暴露出的支持板101可經由焊料抗蝕劑層102組成遮罩來蝕刻，而形成凹部101H。
其次，於圖8B所示步驟，經由藉支持板101組成導電路徑，藉焊料等之電解鍍覆，形成外部連接終端109來埋設凹部101H。此外，例如包含金/鎳的電極103係藉類似圖1B所示步驟，而藉電解鍍覆法形成於外部連接終端109上。
下列步驟中，可進行類似範例性非限制性實施例7或範例性非限制性實施例8之步驟。換言之，可進行圖1C至圖1D所示步驟和圖6A至圖6B所示步驟。此外，圖7步驟可取代圖6B之步驟。於此種情況下，可免除圖6D所示之形成外部連接終端之步驟。藉此方式，可改變外部連接終端之形成方法/步驟。
[範例性非限制性實施例9]
此外，雖然根據範例性非限制性實施例6至範例性非限制性實施例8，半導體晶片係安裝於焊料抗蝕劑層107之一側上，但根據本發明之半導體裝置之製法非僅囿限於此。舉例言之，容後詳述，半導體晶片可安裝來連接至藉去除支持板所暴露出的電極。
圖9A至圖9F為視圖，顯示根據範例性非限制性實施例9之半導體裝置之製法。但前文已經說明之圖式部分標示以相同的元件符號，且將刪除其說明。
根據本實施例之半導體裝置之製法，首先，執行圖1A至圖1D所示之步驟。
其次，於圖9A所示步驟，包含金/鎳之電極108F例如係藉濺鍍法、電解鍍覆法或無電鍍覆法等，而形成於(從焊料抗蝕劑層107之開口部107A暴露出的)圖案佈線106上。
此外，於本實施例之情況下，半導體晶片係安裝於電極103F上(與範例性非限制性實施例6至8之電極103相對應)，故電極103F之面積變成小於範例性非限制性實施例6至8之電極103之面積。此外，於後來步驟，外部連接終端(例如焊料球等)係形成於電極108F(與範例性非限制性實施例6至8之電極108相對應)上，因此電極108F之面積變成大於範例性非限制性實施例6至8之電極108之面積。直至該步驟之各個步驟，除了電極形狀之外(焊料抗蝕劑層開口部係與電極相對應)，係與範例性非限制性實施例6至8之各步驟相對應。
其次，於圖9B所示步驟，類似圖1E所示步驟，支持板101係藉蝕刻去除。此處，電極103F暴露出。
其次，於圖9C所示步驟，形成有半導體晶片連接終端(例如焊料球)202F之半導體晶片201F係藉覆晶安裝而安裝，讓半導體晶片連接終端202F與電極103F電連接。半導體晶片201F係經由電極103F而電連接至圖案佈線106。換言之，於本實施例之情況下，半導體晶片係安裝於經由去除支持板101而暴露出的電極103F之一側。
其次，經由滲透與固化於半導體晶片201F與焊料抗蝕劑層102間的底填補物203F，來確保安裝部的絕緣與可靠度。
其次，於圖9D所示步驟，外部連接終端(焊料球)109F係形成於電極108F。此外，外部連接終端109F可刪除、或可形成接面於電極108F，來作為類似範例性非限制性實施例6之外部連接終端。
其次，圖9F所示半導體裝置200A，可於圖9E所示步驟，經由切割板104、焊料抗蝕劑層102、107至小塊而形成。
根據本實施例之半導體裝置之製造方法，可製造可達成類似範例性非限制性實施例6所述效果之類似效果的半導體裝置，其可組成細小尺寸形成，且可因應高密度佈線。進一步地，可藉由如範例性非限制性實施例7所示之打線接合與樹脂密封來安裝半導體晶片。
[範例性非限制性實施例10]
此外，於範例性非限制性實施例9中，可設置半導體晶片連接終端(例如焊料球)於板之一側上，供安裝半導體晶片，容後詳述。
圖10A至圖10F為視圖，顯示根據範例性非限制性實施例10之半導體裝置之製法。但前文已經說明之圖式部分標示以相同的元件符號，且將刪除其說明。
根據本實施例之半導體裝置之製法，首先，執行範例性非限制性實施例1如圖1A所示之步驟。但如範例性非限制性實施例9之說明，焊料抗蝕劑層102之開口部102A可製作成比範例性非限制性實施例1之相對應之安裝半導體晶片更小。
其次，於圖10A所示步驟，經由例如藉焊料抗蝕劑層102組成遮罩，經由蝕刻從開口部102A暴露出的支持板101，來形成凹部101h。
其次，於圖10B所示步驟，半導體晶片連接終端(例如焊料球)202G係藉電解鍍覆焊料等來形成為埋設凹部101h，藉支持板101來組成導電路徑。此外，例如包含金/鎳的電極103F係藉電解鍍覆法而形成於半導體晶片連接終端202G上。
其次，於圖10C所示步驟，絕緣層104、通孔插塞105、和圖案佈線106係類似範例性非限制性實施例1之圖1C所示步驟而形成。
其次，於圖10D所示步驟，具有開口部107A暴露出部分圖案佈線106的焊料抗蝕劑層107係類似範例性非限制性實施例1之圖1D所示步驟而形成。
其次，類似實施例9之圖9A所示步驟，包含金/鎳之電極108F係形成於從焊料抗蝕劑層107之開口部107A暴露出的圖案佈線106上。
其次，於圖10E所示步驟，支持板101例如係藉濕蝕刻去除。此處，焊料球202G暴露出。
其次，於圖10F所示步驟，半導體晶片201G係安裝於暴露出的半導體晶片連接終端202G上，無需於半導體晶片該側上形成半導體晶片連接終端。
此外，經由滲透與固化於半導體晶片201G與焊料抗蝕劑層102間的底填補物203G，來確保安裝部的絕緣與可靠度。
於圖10F之步驟，以及隨後，經由進行與範例性非限制性實施例9之圖9E相對應之步驟，可形成半導體裝置。
藉此方式，連接半導體晶片與板用之半導體晶片連接終端(例如焊料球)也可形成於板之該側上。
此外，雖然於範例性非限制性實施例6至範例性非限制性實施例10所示之半導體裝置之製法中，已經舉佈線部係由單層所組成做說明，但本發明非僅囿限於此。舉例言之，顯然本發明係適用於經由積層包含通孔插塞105和圖案佈線106為多層的佈線部，形成具有多層佈線結構之半導體裝置(佈線板)之製造例。
於近年來的半導體晶片中，於半導體晶片與佈線板的連接部，進行細小間距形成與高密度佈線形成。因此，根據本實施例之佈線板之製法，可形成與細小間距形成相對應之半導體晶片連接終端。
[範例性非限制性實施例11]
雖然根據範例性非限制性實施例1至範例性非限制性實施例10，焊料抗蝕劑層102係於去除支持板前形成於支持板101上，但根據本發明之焊料抗蝕劑層形成方法非僅囿限於此。舉例言之，容後詳述，焊料抗蝕劑層可於支持板去除後，形成於絕緣層上。
圖11A至圖11F為視圖，顯示根據本發明之範例性非限制性實施例11，根據其程序之佈線板之製法。前文已經說明之圖式各部分係標示以相同的元件符號，且將刪除其說明。此外，未特別說明之部分可經由類似範例性非限制性實施例11之方法形成。
圖11A所示步驟係類似圖1A和圖1B所示步驟，鍍覆抗蝕劑層302係形成於支持板101上開口部係形成於鍍覆抗蝕劑層302。然後，藉電解鍍覆組成支持板101的導電路徑，電極103例如包含金/鎳係形成於欲埋設於鍍覆抗蝕劑層302的開口部之支持板101上。此種情況下，當支持板101包含導電材料時，可藉電解鍍覆法形成電極103，進一步較佳，支持板101包含具有銅等低電阻的導電材料。
其次，於圖11B所示步驟，去除鍍覆抗蝕劑層302，然後，例如包含熱固性環氧樹脂的絕緣層(堆積層)104係形成於支持板101上和電極103上。
於圖11C至圖11E所示步驟，通孔插塞105、圖案佈線106、焊料抗蝕劑層107、和開口部107A係類似範例性非限制性實施例1之圖1C至圖1E所示步驟而形成，經由去除支持板101來形成佈線板。經由於形成焊料抗蝕劑層107之前，重複執行圖11C所示步驟，可形成有多層佈線結構之佈線板。
其次，於圖11F所示步驟，第二焊料抗蝕劑308和開口部例如，類似前述實施例之焊料抗蝕劑層102、107，係藉曝光/顯影或網印法而形成於絕緣層104上。
於本實施例之情況下，除了去除鍍覆抗蝕劑層302之外，於施用絕緣層104前，且形成第二焊料抗蝕劑層308於絕緣層104上，而於去除支持板101後，類似範例性非限制性實施例1可形成佈線板，可達成類似範例性非限制性實施例1的效果。
此外，如實施例6至10所示，經由安裝半導體晶片至佈線板，可製造半導體裝置。
雖然已經就較佳實施例做說明，本發明非僅限於特定實施例，但可於申請專利範圍所述之範圍內做修改或變化。
根據前述配置，可於若干實作達成下示各項優點。舉例言之，可提供組成細小尺寸形成、且可因應高密度佈線；且經由安裝半導體裝置於佈線板上而組成半導體裝置之製造方法。
100．．．佈線板
100A．．．佈線板
100B．．．佈線板
100C．．．佈線板
101．．．支持板
101a．．．支持板
101A．．．凹部
101h．．．凹部
101H．．．凹部
102．．．焊料抗蝕劑層
102a．．．焊料抗蝕劑層
102A．．．開口部
103．．．電極
103a．．．電極
103A．．．電極
103B．．．電極
103C．．．電極
103D．．．電極高度調整層
103E．．．電極
103F．．．電極
104．．．絕緣層、堆積層
104a．．．絕緣層、堆積層
105．．．通孔插塞
105a．．．通孔插塞
106．．．圖案佈線
106a．．．圖案佈線
107．．．焊料抗蝕劑層
107a．．．焊料抗蝕劑層
107A．．．開口部
107b．．．開口部
108．．．電極
108F．．．電極
109．．．外部連接終端、焊料球
109F．．．外部連接終端、焊料球
200．．．半導體裝置
200A．．．半導體裝置
201．．．半導體晶片
201A．．．半導體晶片
201F．．．半導體晶片
201G．．．半導體晶片
202．．．半導體晶片連接終端、焊料球
202A．．．導線
202F．．．半導體晶片連接終端、焊料球
202G．．．半導體晶片連接終端、焊料球
203．．．底填補物
203A．．．樹脂層
203F．．．底填補物
203G．．．底填補物
302．．．鍍覆抗蝕劑層
308．．．第二焊料抗蝕劑層
圖1A為視圖，顯示根據範例性非限制性實施例1(部分1)之佈線板之製法。
圖1B為視圖，顯示根據範例性非限制性實施例1(部分2)之佈線板之製法。
圖1C為視圖，顯示根據範例性非限制性實施例1(部分3)之佈線板之製法。
圖1D為視圖，顯示根據範例性非限制性實施例1(部分4)之佈線板之製法。
圖1E為視圖，顯示根據範例性非限制性實施例1(部分5)之佈線板之製法。
圖2A為視圖，顯示根據範例性非限制性實施例2(部分1)之佈線板之製法。
圖2B為視圖，顯示根據範例性非限制性實施例2(部分2)之佈線板之製法。
圖2C為視圖，顯示根據範例性非限制性實施例2(部分3)之佈線板之製法。
圖2D為視圖，顯示根據範例性非限制性實施例2(部分4)之佈線板之製法。
圖2E為視圖，顯示根據範例性非限制性實施例2(部分5)之佈線板之製法。
圖2F為視圖，顯示根據範例性非限制性實施例2(部分6)之佈線板之製法。
圖3A為視圖，顯示根據範例性非限制性實施例3(部分1)之佈線板之製法。
圖3B為視圖，顯示根據範例性非限制性實施例3(部分2)之佈線板之製法。
圖3C為視圖，顯示根據範例性非限制性實施例3(部分3)之佈線板之製法。
圖3D為視圖，顯示根據範例性非限制性實施例3(部分4)之佈線板之製法。
圖3E為視圖，顯示根據範例性非限制性實施例3(部分5)之佈線板之製法。
圖3F為視圖，顯示根據範例性非限制性實施例3(部分6)之佈線板之製法。
圖4A為視圖，顯示根據範例性非限制性實施例4(部分1)之佈線板之製法。
圖4B為視圖，顯示根據範例性非限制性實施例4(部分2)之佈線板之製法。
圖4C為視圖，顯示根據範例性非限制性實施例4(部分3)之佈線板之製法。
圖4D為視圖，顯示根據範例性非限制性實施例4(部分4)之佈線板之製法。
圖4E為視圖，顯示根據範例性非限制性實施例4(部分5)之佈線板之製法。
圖4F為視圖，顯示根據範例性非限制性實施例4(部分6)之佈線板之製法。
圖5為視圖，顯示根據範例性非限制性實施例5之佈線板之製法。
圖6A為視圖，顯示根據範例性非限制性實施例6(部分1)之半導體裝置之製法。
圖6B為視圖，顯示根據範例性非限制性實施例6(部分2)之半導體裝置之製法。
圖6C為視圖，顯示根據範例性非限制性實施例6(部分3)之半導體裝置之製法。
圖6D為視圖，顯示根據範例性非限制性實施例6(部分4)之半導體裝置之製法。
圖6E為視圖，顯示根據範例性非限制性實施例6(部分5)之半導體裝置之製法。
圖6F為視圖，顯示根據範例性非限制性實施例6(部分6)之半導體裝置之製法。
圖7為視圖，顯示根據範例性非限制性實施例7之佈線板之製法。
圖8A為視圖，顯示根據範例性非限制性實施例8(部分1)之半導體裝置之製法。
圖8B為視圖，顯示根據範例性非限制性實施例8(部分2)之半導體裝置之製法。
圖9A為視圖，顯示根據範例性非限制性實施例9(部分1)之半導體裝置之製法。
圖9B為視圖，顯示根據範例性非限制性實施例9(部分2)之半導體裝置之製法。
圖9C為視圖，顯示根據範例性非限制性實施例9(部分3)之半導體裝置之製法。
圖9D為視圖，顯示根據範例性非限制性實施例9(部分4)之半導體裝置之製法。
圖9E為視圖，顯示根據範例性非限制性實施例9(部分5)之半導體裝置之製法。
圖9F為視圖，顯示根據範例性非限制性實施例9(部分6)之半導體裝置之製法。
圖10A為視圖，顯示根據範例性非限制性實施例10(部分1)之半導體裝置之製法。
圖10B為視圖，顯示根據範例性非限制性實施例10(部分2)之半導體裝置之製法。
圖10C為視圖，顯示根據範例性非限制性實施例10(部分3)之半導體裝置之製法。
圖10D為視圖，顯示根據範例性非限制性實施例10(部分4)之半導體裝置之製法。
圖10E為視圖，顯示根據範例性非限制性實施例10(部分5)之半導體裝置之製法。
圖10F為視圖，顯示根據範例性非限制性實施例10(部分6)之半導體裝置之製法。
圖11A為視圖，顯示根據範例性非限制性實施例11(部分1)之佈線板之製法。
圖11B為視圖，顯示根據範例性非限制性實施例11(部分2)之佈線板之製法。
圖11C為視圖，顯示根據範例性非限制性實施例11(部分3)之佈線板之製法。
圖11D為視圖，顯示根據範例性非限制性實施例11(部分4)之佈線板之製法。
圖11E為視圖，顯示根據範例性非限制性實施例11(部分5)之佈線板之製法。
圖11F為視圖，顯示根據範例性非限制性實施例11(部分6)之佈線板之製法。
100．．．佈線板
102．．．焊料抗蝕劑層
103．．．電極
104．．．絕緣層、堆積層
105．．．通孔插塞
106．．．圖案佈線
107．．．焊料抗蝕劑層
107A．．．開口部

Claims (40)

  1. 一種佈線板之製造方法，包含：第一步驟，於支持板上形成第一焊料抗蝕劑層；第二步驟，藉移除一部分第一焊料抗蝕劑層以暴露出一部分之其上形成有第一焊料抗蝕劑層的支持板而通過該第一焊料抗蝕劑層形成第一開口部；第三步驟，藉電解鍍覆直接在從第一開口部暴露出來之該部分支持板上形成第一電極而在第一開口部中形成第一電極；第四步驟，於第一電極及第一焊料抗蝕劑層上形成絕緣層，且於絕緣層形成電連接至第一電極之佈線部；第五步驟，於佈線部上形成具有第二開口部的第二焊料抗蝕劑層；以及第六步驟，去除支持板，以便經由支持板被去除之第一焊料抗蝕劑層之表面暴露第一電極之表面。
  2. 如申請專利範圍第1項之佈線板之製造方法，其中該支持板包含傳導材料，以及第一電極係藉電解鍍覆法形成。
  3. 如申請專利範圍第1項之佈線板之製造方法，其中該第二步驟包括藉蝕刻支持板來形成凹部之步驟，以及第三步驟包括形成第一電極以與凹部相對應。
  4. 如申請專利範圍第1項之佈線板之製造方法，其中該第三步驟包括於第一開口部形成電極高度調整層之步驟，以及第一電極係形成於電極高度調整層上。
  5. 如申請專利範圍第4項之佈線板之製造方法，其中於第六步驟中，該電極高度調整層係連同支持板一起去除。
  6. 如申請專利範圍第4項之佈線板之製造方法，其中該支持板和電極高度調整層包含銅或銅合金。
  7. 如申請專利範圍第4項之佈線板之製造方法，其中該電極高度調整層之厚度係等於或大於第一焊料抗蝕劑層之厚度。
  8. 如申請專利範圍第7項之佈線板之製造方法，其中該第一電極之面積係大於第一開口部之面積。
  9. 如申請專利範圍第1項之佈線板之製造方法，進一步包含：第七步驟，於第一步驟前，將該支持板與另一支持板堆疊與貼附在一起，及在與各個支持板之堆疊面相對之面上實施第一步驟、第二步驟、第三步驟、第四步驟與第五步驟；第八步驟，分離該另一支持板與該支持板；以及對該支持板與該另一支持板之每一者實施第六步驟。
  10. 如申請專利範圍第1項之佈線板之製造方法，進一步包括於第二開口部中形成第二電極於佈線部上之步驟。
  11. 如申請專利範圍第1項之佈線板之製造方法，進一步包含：在第二步驟後蝕刻從第一開口部暴露出來之支持板及在經蝕刻之支持板處形成外部連接端之步驟。
  12. 一種半導體裝置之製造方法，其係使用申請專利範 圍第1項之佈線板之製造方法來製造，進一步包含：一安裝步驟，於第六步驟後，安裝欲藉由第一電極電連接至佈線部之一半導體晶片。
  13. 如申請專利範圍第1項之佈線板之製造方法，進一步包含：在第二步驟後蝕刻從第一開口部暴露出來之支持板及在經蝕刻之支持板處形成半導體晶片連接端之步驟。
  14. 一種佈線板之製造方法，包含：第一步驟，於支持板上形成鍍覆抗蝕劑層，該鍍覆抗蝕劑層界定出一暴露該支持板之開口部；第二步驟，藉電解鍍覆直接於從開口部暴露出來之一部分支持板中形成電極而在鍍覆抗蝕劑層之開口部中形成電極，以及一旦形成電極便去除鍍覆抗蝕劑層；第三步驟，於電極及支持板上形成絕緣層，使得絕緣層之第二表面係設置於支持板上，且於絕緣層形成連接至電極之佈線部；第四步驟，於佈線部上形成具有第一開口部的第一焊料抗蝕劑層；第五步驟，去除支持板，以便經由絕緣層之第二表面暴露絕緣層之第二表面與電極之表面；以及第六步驟，於絕緣層之第二表面上形成第二焊料抗蝕劑層，該第二焊料抗蝕劑層在暴露一部分電極之絕緣層上具有第二開口部。
  15. 一種半導體裝置之製造方法，其係使用申請專利範 圍第10項之佈線板之製造方法來製造，進一步包含：一安裝步驟，於第五步驟後，安裝欲藉由第二電極電連接至佈線部之一半導體晶片。
  16. 如申請專利範圍第1項之佈線板之製造方法，進一步包括堆疊多個絕緣層與佈線部以形成多層佈線結構之步驟。
  17. 如申請專利範圍第1項之佈線板之製造方法，進一步包含：在第六步驟之前，於第二開口部中形成第二電極之步驟；以及第七步驟，於第二電極上安裝一半導體晶片。
  18. 如申請專利範圍第1項之佈線板之製造方法，進一步包含：第七步驟，藉由半導體晶片連接端來連接一半導體晶片。
  19. 如申請專利範圍第1項之佈線板之製造方法，其中，在第三步驟中，第一電極係經由支持板之導電路徑藉電解鍍覆而形成於支持板表面上。
  20. 如申請專利範圍第14項之佈線板之製造方法，其中，在第二步驟中，電極係經由支持板之導電路徑藉電解鍍覆而形成於支持板表面上。
  21. 如申請專利範圍第1項之佈線板之製造方法，其中，第一電極之暴露表面係與移除支持板之第一焊料抗蝕劑層之表面齊平。
  22. 如申請專利範圍第14項之佈線板之製造方法，其中，電極之暴露表面係與絕緣層之第二表面齊平。
  23. 如申請專利範圍第14項之佈線板之製造方法，其中，第四步驟包括於佈線部及絕緣層之第一表面上形成第一焊料抗蝕劑層，及第一焊料抗蝕劑層之第一開口部暴露出一部分佈線部。
  24. 一種佈線板，包含：一絕緣層；一第一焊料抗蝕劑層，形成於絕緣層之第一表面上且界定出一第一開口部；一第一電極，形成於絕緣層之第一表面上及第一開口部中，使得第一電極之前表面從第一開口部暴露出來及第一電極之後表面直接鄰接絕緣層之第一表面，第一電極之後表面係相對於第一電極之前表面；一佈線部，具有一通孔插塞及一圖案佈線，通孔插塞形成於絕緣層中且連接於第一電極之後表面，圖案佈線形成於絕緣層之第二表面上，絕緣層之第二表面係相對於絕緣層之第一表面；一第二焊料抗蝕劑層，形成於絕緣層之第二表面上及覆蓋部分佈線部，第二焊料抗蝕劑層界定出暴露部分佈線部之一第二開口部；以及一第二電極，形成於經由第二開口部暴露出來之部分佈線部上，其中，至少部分第一電極係埋設於第一焊料抗蝕劑層之 第一開口部中，及第一電極之最外側表面係與第一焊料抗蝕劑層之界定出第一開口部之內壁表面接觸，第一電極之最外側表面延伸於第一電極之前表面與後表面間。
  25. 如申請專利範圍第24項之佈線板，其中，第一電極之厚度實質上等於第一焊料抗蝕劑層之厚度，因而第一電極之前表面跟第一焊料抗蝕劑層之與絕緣層之第一表面相隔開的外表面同高度。
  26. 如申請專利範圍第24項之佈線板，其中，第一電極之前表面從第一焊料抗蝕劑層之與絕緣層之第一表面相隔開的外表面突起。
  27. 如申請專利範圍第24項之佈線板，其中，第一電極之前表面從第一焊料抗蝕劑層之與絕緣層之第一表面相隔開的外表面凹陷。
  28. 如申請專利範圍第24項之佈線板，進一步包含：一多層佈線結構，其中層疊有至少一絕緣層及至少一佈線部，其中，構成多層佈線結構之第一表面的絕緣層被第一焊料抗蝕劑層覆蓋，及構成多層佈線結構之第二表面的絕緣層被第二焊料抗蝕劑層覆蓋，多層佈線結構之第二表面係與多層佈線結構之第一表面相對。
  29. 一種半導體裝置，包含：申請專利範圍第24項之一佈線板；以及一半導體晶片，安裝於該佈線板上，其中，半導體晶片電連接於第一電極。
  30. 如申請專利範圍第29項之半導體裝置，其中，第一電極之厚度實質上等於第一焊料抗蝕劑層之厚度，因而第一電極之前表面跟第一焊料抗蝕劑層之與絕緣層之第一表面相隔開的外表面同高度。
  31. 如申請專利範圍第29項之半導體裝置，其中，第一電極之前表面從第一焊料抗蝕劑層之與絕緣層之第一表面相隔開的外表面突起。
  32. 如申請專利範圍第29項之半導體裝置，其中，第一電極之前表面從第一焊料抗蝕劑層之與絕緣層之第一表面相隔開的外表面凹陷。
  33. 如申請專利範圍第29項之半導體裝置，其中，該佈線板進一步包含：一多層佈線結構，其中層疊有該等絕緣層及該等佈線部，其中，構成多層佈線結構之第一表面的絕緣層被第一焊料抗蝕劑層覆蓋，及構成多層佈線結構之第二表面的絕緣層被第二焊料抗蝕劑層覆蓋，多層佈線結構之第二表面係與多層佈線結構之第一表面相對。
  34. 一種半導體裝置，包含：申請專利範圍第24項之一佈線板；以及一半導體晶片，安裝於該佈線板上，其中，半導體晶片電連接於第二電極。
  35. 如申請專利範圍第34項之半導體裝置，其中，第一電極之厚度實質上等於第一焊料抗蝕劑層之厚度，因而第 一電極之前表面跟第一焊料抗蝕劑層之與絕緣層之第一表面相隔開的外表面同高度。
  36. 如申請專利範圍第34項之半導體裝置，其中，第一電極之前表面從第一焊料抗蝕劑層之與絕緣層之第一表面相隔開的外表面突起。
  37. 如申請專利範圍第34項之半導體裝置，其中，第一電極之前表面從第一焊料抗蝕劑層之與絕緣層之第一表面相隔開的外表面凹陷。
  38. 如申請專利範圍第34項之半導體裝置，其中，該佈線板進一步包含：一多層佈線結構，其中層疊有該等絕緣層及該等佈線部，其中，構成多層佈線結構之第一表面的絕緣層被第一焊料抗蝕劑層覆蓋，及構成多層佈線結構之第二表面的絕緣層被第二焊料抗蝕劑層覆蓋，多層佈線結構之第二表面係與多層佈線結構之第一表面相對。
  39. 如申請專利範圍第24項之佈線板，其中，通孔插塞係完全地埋設於絕緣層之第一及第二表面間所界定出之一貫穿開口中。
  40. 如申請專利範圍第39項之佈線板，其中，通孔插塞填滿整個貫穿開口，使得通孔插塞之側表面直接鄰接絕緣層，及通孔插塞直接連接於第一電極之後表面。
TW095118980A 2005-05-31 2006-05-29 佈線板、半導體裝置、佈線板之製造方法及半導體裝置之製造方法 TWI437668B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005159993 2005-05-31
JP2006014199A JP4146864B2 (ja) 2005-05-31 2006-01-23 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200703590A TW200703590A (en) 2007-01-16
TWI437668B true TWI437668B (zh) 2014-05-11

Family

ID=37464013

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095118980A TWI437668B (zh) 2005-05-31 2006-05-29 佈線板、半導體裝置、佈線板之製造方法及半導體裝置之製造方法

Country Status (4)

Country Link
US (3) US8015700B2 (zh)
JP (1) JP4146864B2 (zh)
KR (2) KR20060124576A (zh)
TW (1) TWI437668B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5032187B2 (ja) 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5101169B2 (ja) 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
KR101551898B1 (ko) * 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
JP5557439B2 (ja) * 2008-10-24 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP5561460B2 (ja) 2009-06-03 2014-07-30 新光電気工業株式会社 配線基板および配線基板の製造方法
JP5231340B2 (ja) 2009-06-11 2013-07-10 新光電気工業株式会社 配線基板の製造方法
JP5479073B2 (ja) 2009-12-21 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
JP5623308B2 (ja) * 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
JP5638269B2 (ja) 2010-03-26 2014-12-10 日本特殊陶業株式会社 多層配線基板
JP5566771B2 (ja) 2010-05-18 2014-08-06 日本特殊陶業株式会社 多層配線基板
JP5502624B2 (ja) * 2010-07-08 2014-05-28 新光電気工業株式会社 配線基板の製造方法及び配線基板
JP5462777B2 (ja) * 2010-12-09 2014-04-02 日本特殊陶業株式会社 多層配線基板の製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP5795225B2 (ja) * 2011-09-27 2015-10-14 新光電気工業株式会社 配線基板の製造方法
JP5225451B2 (ja) * 2011-11-04 2013-07-03 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US8698008B2 (en) * 2011-12-12 2014-04-15 Advance Materials Corporation Packaging substrate and fabrication method thereof
JP5511922B2 (ja) * 2012-09-26 2014-06-04 新光電気工業株式会社 配線基板とその製造方法
TWI527173B (zh) 2013-10-01 2016-03-21 旭德科技股份有限公司 封裝載板
KR20150064445A (ko) * 2013-12-03 2015-06-11 삼성전기주식회사 반도체 패키지용 코어리스 기판 및 그 제조 방법, 이를 이용한 반도체 패키지 제조 방법
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
CN105407651B (zh) * 2014-09-12 2018-06-26 深南电路有限公司 一种电路板上设置阻焊层的方法
KR102231100B1 (ko) * 2014-10-02 2021-03-23 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP6817599B2 (ja) * 2016-03-10 2021-01-20 パナソニックＩｐマネジメント株式会社 Ｌｅｄモジュール
JP2017163058A (ja) * 2016-03-10 2017-09-14 パナソニックＩｐマネジメント株式会社 Ｌｅｄモジュール
JP7382175B2 (ja) 2019-08-26 2023-11-16 ローム株式会社 半導体装置
KR20230096382A (ko) * 2021-12-23 2023-06-30 삼성전기주식회사 인쇄회로기판 제조 방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4889584A (en) * 1989-03-31 1989-12-26 Meiko Electronics Co., Ltd. Method of producing conductor circuit boards
JPH04322252A (ja) 1991-04-23 1992-11-12 Hitachi Ltd 光硬化性レジスト組成物の調整方法
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
US6835895B1 (en) * 1996-12-19 2004-12-28 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JPH11307883A (ja) 1998-04-20 1999-11-05 Ngk Spark Plug Co Ltd 配線基板
JP3437453B2 (ja) 1998-07-06 2003-08-18 イビデン株式会社 Ｉｃチップ実装用プリント配線板およびその製造方法
US6915566B2 (en) * 1999-03-01 2005-07-12 Texas Instruments Incorporated Method of fabricating flexible circuits for integrated circuit interconnections
JP3949849B2 (ja) * 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
US6210992B1 (en) * 1999-08-31 2001-04-03 Micron Technology, Inc. Controlling packaging encapsulant leakage
JP2001094259A (ja) 1999-09-24 2001-04-06 Jsr Corp 多層配線板およびその製造方法
KR100890534B1 (ko) * 2000-02-25 2009-03-27 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
JP3677429B2 (ja) * 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
JP3546961B2 (ja) 2000-10-18 2004-07-28 日本電気株式会社 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2002261190A (ja) 2001-02-28 2002-09-13 Sony Corp 半導体装置、その製造方法及び電子機器
TW550724B (en) * 2001-06-27 2003-09-01 Shinko Electric Ind Co Wiring substrate having position information
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
JP3664720B2 (ja) * 2001-10-31 2005-06-29 新光電気工業株式会社 半導体装置用多層回路基板の製造方法
JP3666591B2 (ja) * 2002-02-01 2005-06-29 株式会社トッパンＮｅｃサーキットソリューションズ 半導体チップ搭載用基板の製造方法
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP2004066017A (ja) * 2002-08-01 2004-03-04 Nippon Paint Co Ltd ソルダーレジスト膜の形成方法
JP3990962B2 (ja) * 2002-09-17 2007-10-17 新光電気工業株式会社 配線基板の製造方法
KR100499006B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 도금 인입선이 없는 패키지 기판의 제조 방법
JP4067507B2 (ja) 2003-03-31 2008-03-26 三洋電機株式会社 半導体モジュールおよびその製造方法
TWI326910B (en) 2003-03-31 2010-07-01 Sanyo Electric Co Semiconductor module and method for making same
WO2004103039A1 (ja) * 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板
JP2005129904A (ja) 2003-09-29 2005-05-19 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
US7468645B2 (en) * 2004-01-29 2008-12-23 Sanyo Electric Co., Ltd. Signal line circuit device
TWI255535B (en) * 2004-03-31 2006-05-21 Sanyo Electric Co Device mounting board and semiconductor apparatus using the same
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
JP4333492B2 (ja) 2004-06-16 2009-09-16 ソニー株式会社 回路モジュール体の製造方法
US7361979B2 (en) * 2004-12-29 2008-04-22 Tessera, Inc. Multi-sheet conductive substrates for microelectronic devices and methods for forming such substrates

Also Published As

Publication number Publication date
JP4146864B2 (ja) 2008-09-10
US8015700B2 (en) 2011-09-13
US20110286189A1 (en) 2011-11-24
KR20120109427A (ko) 2012-10-08
KR101344800B1 (ko) 2013-12-26
TW200703590A (en) 2007-01-16
US20060270211A1 (en) 2006-11-30
JP2007013092A (ja) 2007-01-18
US8455770B2 (en) 2013-06-04
US9155195B2 (en) 2015-10-06
KR20060124576A (ko) 2006-12-05
US20130235543A1 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
TWI437668B (zh) 佈線板、半導體裝置、佈線板之製造方法及半導體裝置之製造方法
JP4980295B2 (ja) 配線基板の製造方法、及び半導体装置の製造方法
US8530351B2 (en) Semiconductor package and fabrication method
US9018538B2 (en) Wiring substrate having columnar protruding part
US7670962B2 (en) Substrate having stiffener fabrication method
JP5101451B2 (ja) 配線基板及びその製造方法
US20080308308A1 (en) Method of manufacturing wiring board, method of manufacturing semiconductor device and wiring board
KR20000029352A (ko) 반도체 장치 및 그 제조 방법
JP2008300507A (ja) 配線基板とその製造方法
WO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
US9711476B2 (en) Wiring board and electronic component device
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP2007149731A (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP3497774B2 (ja) 配線基板とその製造方法
JP4591098B2 (ja) 半導体素子搭載用基板の製造方法
JP2005093930A (ja) 多層基板とその製造方法
JP2013084812A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP2013009006A (ja) 配線基板とその製造方法