KR101314712B1

KR101314712B1 - 비아층을 구비하는 인쇄회로기판 및 이의 제조 방법

Info

Publication number: KR101314712B1
Application number: KR1020120029061A
Authority: KR
Inventors: 심재철; 차상석; 김현욱; 정창보; 오춘환
Original assignee: 주식회사 심텍
Priority date: 2012-03-21
Filing date: 2012-03-21
Publication date: 2013-10-07
Also published as: KR20130107168A

Abstract

일 실시 예에 따르는 상기 인쇄회로기판의 제조 방법에 있어서, 먼저, 절연 코어층의 양쪽면에 적층된 베이스 구리층을 포함하는 캐리어 기판을 제공한다. 상기 캐리어 기판의 상기 베이스 구리층 상에 절연 소재층을 적층하여 적층 기판 구조물을 형성한다. 상기 절연 소재층을 선택적으로 가공함으로써, 상기 절연 소재층을 관통하고 상기 베이스 구리층을 부분적으로 노출시키는 비아홀을 형성한다. 도금법에 의하여 상기 비아홀을 충진하는 구리 비아층 및 상기 절연 소재층의 상부에 배치되는 구리 도전층을 형성한다. 상기 적층 기판 구조물로부터 상기 절연 코어층을 분리시킴으로써, 상기 절연 소재층 내부의 상기 구리 비아층, 상기 절연 소재층의 일면 상의 상기 베이스 구리층 및 상기 절연 소재층의 다른 일면 상의 구리 도전층을 구비하는 베이스 기판을 형성한다.

Description

비아층을 구비하는 인쇄회로기판 및 이의 제조 방법{Thin PCB substrate having via layer and method of manufacturing the same}

본 출원은 대체로 인쇄회로기판에 관한 것으로서, 보다 상세하게는 비아층을 구비하는 인쇄회로기판 및 이의 제조 방법에 관한 것이다.

오늘날 반도체 소자 산업은 경량화, 소형화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 방향으로 발전하고 있다. 이러한 반도체 소자 산업의 발전을 이끄는 중요한 기술 중의 하나가 반도체 패키지 기술이다. 반도체 패키지 기술은 웨이퍼 조립 공정을 거쳐 회로부가 형성된 반도체 칩을 외부 환경으로부터 보호하고, 기판 상에 용이하게 실장되도록 하여 반도체 칩의 동작 신뢰성을 확보하기 위한 기술이다. 최근에는, 반도체 패키지 제품의 경박단소화 경향에 따라, 인쇄회로기판의 두께가 점진적으로 감소되고 있으며 인쇄 회로 패턴도 미세화되고 있다.

도 1은 종래 기술에 따르는 인쇄회로기판을 개략적으로 도시하는 도면이다. 도 1의 (a)는 인쇄회로기판을 제조하기 위한 원판인 동박적층판(CCL)을 도시하고 있다. 상기 동박적층판은 절연 수지층(110)과 절연 수지층(110)의 양면에 적층된 동박층(120)으로 구성된다. 도 1의 (b)는 상기 동박적층판을 이용하여 구현한 비아-인-패드(Via in Pad, 이하, VIP) 구조의 인쇄회로기판이다. 상기 VIP 구조의 인쇄회로기판은 절연 수지층(110)과 동박층(120)을 관통하는 비아층(130)을 포함한다. 비아층(130)의 하면에는 솔더레지스트 패턴(140)에 의해 노출되는 접속 패드(132)가 형성된다. 상기 접속 패드(132)에는 솔더볼(150)이 접착된다.

상기 인쇄회로기판에 비아층(130)을 형성하는 방법은, 먼저, 절연 수지층(110)과 동박(120)을 관통하는 관통홀을 형성하고, 상기 관통홀을 구리도금층으로 채우는 방법으로 진행된다. 종래의 VIP 구조에서는, 상기 구리도금층 형성 공정 후에, 도 1의 (c)의 A에 도시되는 바와 같이, 상기 구리도금층이 상기 비아홀 내부로 함몰되는 딤플 현상이 발생할 수 있다. 이러한 딤플 현상이 발생하는 경우, 비아층(130)의 하면(132)에 형성되는 접속 패드(미도시) 및 솔더볼(150)의 신뢰성이 악화되는 문제점이 있을 수 있다.

도 2는 또 다른 종래의 기술에 따르는 인쇄회로기판을 개략적으로 도시하는 도면이다. 도 2의 (a)는 인쇄회로기판을 제조하기 위한 원판인 동박적층판(CCL)을 도시하고 있다. 상기 동박적층판은 절연 수지층(110)과 절연 수지층(110)의 양면에 적층된 동박층(220, 222)으로 구성된다. 도 2의 (b)는 상기 동박적층판을 이용하여 구현한 비아-온-패드(Via on Pad, 이하, VOP) 구조의 인쇄회로기판이다. 상기 VOP 구조의 인쇄회로기판에서는 비아층(235)을 형성하는 방법에 있어서, 상부의 동박층(220) 및 절연 수지층(110)을 선택적으로 식각하여 하부의 동박층(222)을 노출시키는 비아홀을 형성한다. 상기 비아홀은 상기 인쇄회로기판을 관통하지 않고, 하부의 동박층(222) 상에 형성된다. 구리도금법을 적용하여, 하부의 동박층(222)으로부터 상부 방향으로 비아홀을 채우는 비아층(235)을 형성한다.

도 2의 (a) 및 (c)를 다시 참조하면, 종래의 상용으로 제조된 동박적층판에서 동박층(220, 222)은 자체로 매트면(matte, 225)과 광택면(shiny, 226)을 각각 가진다. 매트면(225)은 표면의 굴곡도(roughness)가 광택면(226)에 비해 높아 거칠고, 반사율이 낮아 광택이 없는 면이다. 이와 대비하여, 광택면(226)은 표면의 굴곡도가 상대적으로 낮고, 반사율이 상대적으로 높은 광택이 있는 면이다. 상용의 동박적층판에서, 동박층(220, 222)의 매트면(225)은 절연 수지층(110)과 대면하도록 형성된다. 이러한 상용의 동박적층판을 적용하여 VOP 구조의 인쇄회로기판을 제조할 경우, 도 2의 (b) 및 (c)에 도시된 바와 같이, 비아층(235)은 매트면(225) 상에서 전기도금법으로 형성된다. 매트면(225)은 표면의 굴곡도가 높아서, 비아홀 형성 시에 제거되는 절연 수지층(110)의 잔류물이 상기 표면의 굴곡부 사이에 잔존할 수 있게 되고, 잔존하는 수지(resin) 잔류물은 전기도금시에 하부의 동박층(222)과 비아층(235)의 결합력을 약화시킬 수 있다. 이에 의해, 도금된 비아층(235)이 하부의 동박층(222)으로부터 박리되는 현상이 발생할 수 있게 된다.

이와 같이, 종래의 VIP 및 VOP 구조의 인쇄회로기판은 공정 기술상의 어려움을 가지고 있으며, 이로 인해 제품의 신뢰도를 악화시킬 수 있는 위험이 존재한다.

본 출원이 이루고자 하는 기술적 과제는, 제품의 신뢰도를 향상시킬 수 있는 비아층을 구비하는 인쇄회로기판의 제조 방법을 제공하는 것이다.

본 출원이 이루고자 하는 다른 기술적 과제는 상술한 제조 방법에 의해 제조됨으로써, 제품의 신뢰도를 향상시킬 수 있는 인쇄회로기판을 제공하는 것이다.

상기의 기술적 과제를 이루기 위한 본 출원의 일 측면에 따른 인쇄회로기판의 제조 방법을 제공한다. 상기 인쇄회로기판의 제조 방법에 있어서, 먼저, 절연 코어층의 양쪽면에 적층된 베이스 구리층을 포함하는 캐리어 기판을 제공한다. 상기 캐리어 기판의 상기 베이스 구리층 상에 절연 소재층을 적층하여 적층 기판 구조물을 형성한다. 상기 절연 소재층을 선택적으로 가공함으로써, 상기 절연 소재층을 관통하고 상기 베이스 구리층을 부분적으로 노출시키는 비아홀을 형성한다. 도금법에 의하여 상기 비아홀을 충진하는 구리 비아층 및 상기 절연 소재층의 상부에 배치되는 구리 도전층을 형성한다. 상기 적층 기판 구조물로부터 상기 절연 코어층을 분리시킴으로써, 상기 절연 소재층 내부의 상기 구리 비아층, 상기 절연 소재층의 일면 상의 상기 베이스 구리층 및 상기 절연 소재층의 다른 일면 상의 구리 도전층을 구비하는 베이스 기판을 형성한다.

상기의 기술적 과제를 이루기 위한 본 출원의 다른 측면에 따른 인쇄회로기판의 제조 방법을 제공한다. 상기 인쇄회로기판의 제조 방법에 있어서, 먼저, 절연 코어층의 양쪽 면에 순차적으로 적층된 구리박막층, 이형층, 베이스 구리층을 포함하는 캐리어 기판을 제공한다. 절연 소재층의 일면에 순차적으로 적층되는 제1 구리층, 박리층, 및 제2 구리층을 포함하는 예비 기판을 제공한다. 상기 캐리어 기판의 상기 베이스 구리층과 상기 예비 기판의 절연 소재층이 서로 대면하도록, 상기 캐리어 기판의 양쪽 면에 상기 예비 기판을 접착시켜 적층 기판 구조물을 형성한다. 상기 적층 기판 구조물의 양쪽 면에 걸쳐 상기 박리층을 제거하여, 상기 적층 기판 구조물로부터 상기 제2 구리층을 제거한다. 상기 적층 기판 구조물의 양쪽 면에 걸쳐 상기 제1 구리층 및 상기 절연 소재층을 선택적으로 가공하여, 상기 절연 소재층을 관통하고 상기 베이스 구리층을 부분적으로 노출시키는 비아홀을 형성한다. 전기 도금법에 의하여, 상기 비아홀을 충진하는 구리 비아층 및 상기 절연 소재층의 상부에 배치되는 구리 도전층을 형성한다. 상기 적층 기판 구조물로부터 상기 이형층을 제거하여, 상기 적층 기판 구조물로부터 상기 절연 코어층 및 상기 구리 박막층을 분리시킴으로써, 상기 절연 소재층 내부의 상기 구리 비아층, 상기 절연 소재층의 일면 상의 상기 베이스 구리층 및 상기 절연 소재층의 다른 일면 상의 구리 도전층을 구비하는 베이스 기판을 형성한다.

상기의 기술적 과제를 이루기 위한 본 출원의 또다른 측면에 따른 인쇄회로기판이 제공된다. 상기 인쇄회로기판은 내부에 구리 비아층을 구비하는 절연 소재층, 상기 절연 소재층의 일면에 배치되는 베이스 구리층 패턴, 상기 절연 소재층의 나머지 일면에 배치되고 상기 구리 비아층과 일체로 연결된 구리 도전층 패턴, 상기 구리 도금층 패턴 상부에 실장되는 칩, 및 상기 베이스 구리층 패턴의 일부분 상에 형성되는 솔더볼 접속 구조물을 포함한다. 상기 베이스 구리층 패턴은 매트(matte)면과 광택(shiny)면을 가지며, 상기 매트면은 상기 절연 소재층과 대면하고 상기 광택면은 상기 솔더볼 접속 구조물과 대면한다.

본 출원의 일 실시 예에 의하면, 인쇄회로기판의 제조 방법에 있어서, 베이스 구리층의 광택면 상에 구리도금층을 형성함으로써, 상기 베이스 구리층과 상기 구리도금층 사이의 결합력을 향상시킬 수 있다. 이로써, 구리도금시에 상기 베이스 구리층과 상기 구리도금층이 박리되는 현상을 방지할 수 있다.

인쇄회로기판의 제조 방법에 있어서, 절연 코어층을 관통하는 비아홀을 형성할 때, 결합력이 향상된 VOP 구조의 제조 방법을 적용함으로써, 구리 도금층의 딤플 현상이 발생하는 종래의 VIP 구조의 제조 방법을 대체할 수 있다.

아울러, 상술한 공정을 적용할 때, 캐리어 기판 및 예비 기판이 적층된 단일의 적층 구조물로부터 한쌍의 베이스 기판을 형성할 수 있다. 이로서, 종래에 비해 인쇄회로기판 제조시의 생산성을 향상시킬 수 있다.

도 1은 종래의 기술에 따르는 인쇄회로기판을 개략적으로 도시하는 단면도이다.
도 2는 또 다른 종래의 기술에 따르는 인쇄회로기판을 개략적으로 도시하는 도면이다.
도 3은 본 출원의 일 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 순서도이다.
도 4는 본 출원의 다른 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 순서도이다.
도 5 내지 도 18은 본 출원의 일 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다.

이하, 첨부한 도면들을 참조하여, 본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 그러나 본 출원에 개시된 기술은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 출원의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 또한, 설명의 편의를 위하여 구성요소의 일부만을 도시하기도 하였으나, 당업자라면 구성요소의 나머지 부분에 대하여도 용이하게 파악할 수 있을 것이다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 또한, 해당 분야에서 통상의 지식을 가진 자라면 본 출원의 기술적 사상을 벗어나지 않는 범위 내에서 본 출원의 사상을 다양한 다른 형태로 구현할 수 있을 것이다. 그리고, 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.

한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다. “제1 ” 또는 “제2 ” 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수도 있다.

또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, “포함하다” 또는 “가지다”등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

또, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.

본 명세서에서 사용되는 용어인, "매트면"은 상용의 동박층의 양쪽 표면 중에서, 표면의 굴곡도(roughness)가 상대적으로 높아서 거칠고, 반사율이 낮아서 광택이 없는, 상기 동박층의 일 표면을 지칭한다. "광택면"은 상용의 동박층의 상기 양쪽 표면 중에서 표면의 굴곡도가 상대적으로 낮고 반사율이 높아 광택이 있는, 상기 동박층의 다른 일 표면을 지칭한다.

도 3은 본 출원의 일 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 순서도이다. 도 3을 참조하면, 310 블록에서, 절연 코어층의 양쪽 면에 적층되는 베이스 구리층을 포함하도록 구성된 캐리어 기판을 제공한다. 일 실시 예에 있어서, 상기 베이스 구리층의 매트면(matte)은 상기 절연 코어층과 대면하도록 적층되도록 상기 캐리어 기판을 준비한다.

320 블록에서, 상기 캐리어 기판의 상기 베이스 구리층 상에 절연 소재층을 적층하여 적층 기판 구조물을 형성한다. 일 실시 예에 있어서, 상기 적층 기판 구조물을 형성하는 방법은, 먼저, 상기 절연 소재층을 포함하는 예비 기판을 준비한다. 상기 예비 기판의 상기 절연 소재층과 상기 캐리어 기판의 상기 베이스 구리층이 서로 대면하도록, 상기 예비 기판을 상기 캐리어 기판의 양쪽 면에 각각 접합시킨다.

330 블록에서, 상기 절연 소재층을 선택적으로 가공함으로써, 상기 절연 소재층을 관통하고 상기 베이스 구리층을 부분적으로 노출시키는 비아홀을 형성한다. 일 실시 예에 있어서, 상기 비아홀을 형성하는 방법은, 일 예로서, 이산화탄소(CO2) 레이저, 자외선(UV) 레이저, 야그(Yag) 레이저 또는 엑시머(Eximer) 레이저를 이용하여 상기 절연 소재층을 가공함으로써, 형성할 수 있다.

340 블록에서, 도금법에 의하여 상기 비아홀을 충진하는 구리 비아층 및 상기 절연 소재층의 상부에 위치하는 구리 도전층을 형성한다. 일 실시 예에 있어서, 상기 구리 도전층을 형성하는 방법은, 먼저, 전기 도금법에 의하여 상기 비아홀 하부의 상기 베이스 구리층으로부터 구리를 도금하여 상기 비아홀의 내부에 충진되고 상기 절연 소재층의 상부에 증착되는 구리층을 형성한다. 그리고, 상기 절연 소재층 상부의 상기 구리층을 소정의 두께로 식각하여 상기 비아홀의 내부에 충진되는 상기 구리 비아층 및 상기 절연 소재층 상에 증착되는 상기 구리 도전층을 완성한다.

350 블록에서, 상기 적층 기판 구조물로부터 상기 절연 코어층을 분리시킴으로써, 베이스 기판을 형성한다. 이때, 상기 베이스 기판은 상기 절연 소재층 내부의 상기 구리 비아층, 상기 절연 소재층의 일면 상의 상기 베이스 구리층 및 상기 절연 소재층의 다른 일면 상의 구리 도전층을 구비한다.

이로서, 상술한 방법에 의하여, 본 출원의 일 실시 예에 따르는 인쇄회로기판의 베이스 기판을 형성할 수 있다.

도 4는 본 출원의 다른 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 순서도이다. 도 4를 참조하면, 먼저, 도 3의 순서도에 따라 제조되는 상기 베이스 기판을 준비한다. 410 블록에서, 상기 베이스 기판의 상기 베이스 구리층 및 구리 도전층 상에 레지스트 패턴을 형성한다. 420 블록에서, 상기 레지스트 패턴을 이용하여 상기 베이스 구리층 및 상기 구리 도전층을 식각하여 상기 절연 소재층의 양쪽 면에 베이스 구리층 패턴 및 구리 도전층 패턴을 형성한다. 430 블록에서, 상기 베이스 구리층 패턴 및 상기 구리 도전층 패턴 상에 솔더 레지스트 패턴을 형성한다. 440 블록에서, 상기 솔더 레지스트 패턴에 의해 노출되는 상기 베이스 구리층 패턴 및 상기 구리층 패턴 상에 접속 패드를 형성한다. 일 실시 예에 있어서, 상기 접속 패드 상에 표면 처리층을 추가로 형성할 수 있다.

몇몇 실시예들에 있어서는, 440 블록의 공정에 후속하여, 상기 구리층 패턴이 형성된 상기 솔더 레지스트 패턴 상에 칩을 실장하고, 상기 구리층 패턴 상에 형성되는 상기 접속 패드와 전기적으로 연결하는 공정을 진행할 수 있다. 그리고, 상기 베이스 구리층 패턴 상에 형성되는 상기 접속 패드 상에 외부와의 연결을 위한 솔더볼 접속 구조물을 형성하는 공정을 진행할 수 있다.

이하에서는, 상술한 본 출원의 일 실시 예를 공정 단계 별 단면도를 이용하여 설명하도록 한다.

도 5 내지 도 18은 본 출원의 일 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다.

도 5를 참조하면, 캐리어 기판(500)이 제공된다. 캐리어 기판(500)은 절연 코어층(510)의 양쪽 면에 적층되는 베이스 구리층(530)을 포함하도록 구성된다. 일 실시 예에 따라 구체적으로 도시된 바에 의하면, 캐리어 기판(500)은 절연 코어층(510)의 양쪽 면에 순차적으로 적층된 구리박막층(520), 이형층(미도시), 베이스 구리층(530)을 포함하는 구조를 가질 수 있다. 상기 이형층은 후속되는 공정에서 적절하게 제거됨으로써, 구리박막층(520)과 베이스 구리층(530)을 서로 분리시킬 수 있다. 캐리어 기판(500)은 베이스 구리층(530)의 매트면이 절연 코어층(510)과 대면하는 방향으로 적층될 수 있다. 구리 박막층(520) 및 베이스 구리층(530)은 일 예로서, 약 1 um 내지 36 um의 두께를 가질 수 있다.

도 6을 참조하면, 캐리어 기판(500)의 베이스 구리층(530) 상에 절연 소재층(540)을 포함하는 예비 기판(505)을 적층하여 적층 기판 구조물을 형성한다. 일 실시 예에 따라 도시된 바에 의하면, 먼저, 한 쌍의 예비 기판(505)를 준비한다. 예비 기판(505)는 절연 소재층(540), 절연 소재층(540)의 일면에 순차적으로 적층된 제1 구리층(550), 박리층(미도시), 및 제2 구리층(560)을 포함하는 구조를 가질 수 있다. 상기 박리층은 후속되는 공정에서 적절하게 제거됨으로써, 제1 구리층(550)과 제2 구리층(560)을 서로 분리시킬 수 있다.

도시된 바와 같이, 캐리어 기판(500)의 베이스 구리층(530)과 예비 기판(505)의 절연 소재층(540)이 서로 대면하도록 배치시킨다. 그리고, 캐리어 기판(500)의 양쪽 면에 예비 기판(505)을 각각 접착시켜 적층 기판 구조물을 형성할 수 있다.

도 7을 참조하면, 상기 적층 기판 구조물의 양쪽 면에 걸쳐 상기 박리층을 제거하여, 상기 적층 기판 구조물로부터 제2 구리층(560)을 제거한다. 구체적으로, 상기 박리층을 제거하여 제1 구리층(550)과 제2 구리층(560)를 서로 분리시킴으로써, 상기 적층 기판 구조물로부터 제2 구리층(560)을 제거할 수 있다.

도 8을 참조하면, 상기 적층 기판 구조물의 양쪽 면에 걸쳐 제1 구리층(550) 및 절연 소재층(540)을 선택적으로 가공하여, 절연 소재층(540)을 관통하고 베이스 구리층(530)을 부분적으로 노출시키는 비아홀(545)을 형성한다. 일 실시 예에 있어서, 비아홀(545)을 형성하는 방법은, 일 예로서, 이산화탄소(CO2) 레이저, 자외선(UV) 레이저, 야그(Yag) 레이저 또는 엑시머(Eximer) 레이저를 이용하여 절연 소재층(540)을 가공함으로써, 형성할 수 있다.

구체적인 실시 예에 있어서, 제1 구리층(550) 및 절연 소재층(540)을 선택적으로 식각하는 방법은 다음과 같다. 먼저, 상기 드라이 필름 패턴을 이용하여, 제1 구리층(550)을 선택적으로 습식 식각하여 절연 소재층(540)을 부분적으로 노출시킨다. 그리고, 레이저를 사용하여 상기 부분적으로 노출된 절연 소재층(540)을 드릴링(drilling)함으로써, 베이스 구리층(530)을 노출시키는 비아홀(545)을 형성한다. 이때, 상기 레이저는 일 예로서, 이산화탄소(CO2) 레이저일 수 있다. 상기 CO2 레이저는 특성상 제1 구리층(550)을 절삭하지 못하기 때문에, 제1 구리층(550)은 레이저 드릴링(laser drilling)시 절연 소재층(540)을 보호하는 기능을 수행한다. 상술한 일 실시 예에서는 비아홀(545)의 형성을 위하여, 드라이 필름 패턴을 이용하는 제1 구리층(550)의 식각 방법 및 레이저를 이용한 절연 소재층(540)의 드릴링 방법을 결합하는 2단계 식각 방법을 기술하였지만, 반드시 이에 한정되는 것은 아니고, 통상의 습식 및 건식 식각 방법이 적용되어, 제1 구리층(550)과 소재 절연층(540)이 동시에 식각될 수도 있다.

도 9를 참조하면, 도금법에 의하여 비아홀(545)를 충진하는 구리층(570)을 형성한다. 구리층(570)은 베이스 구리층(350)으로부터 비아홀(545)를 충진하며 소재 절연층(540) 상부에까지 증착될 수 있다. 이때, 비아홀(545)에 의해 노출되는 베이스 구리층(530)의 표면은 광택면에 해당된다. 따라서, 표면의 굴곡도가 반대쪽 면의 매트면보다 낮아, 구리층(570)과 베이스 구리층 (530)사이의 계면 결합력은 종래보다 향상될 수 있다.

도 10을 참조하면, 절연 소재층(540) 상부의 구리층(570)을 소정의 두께로 식각하여, 두께를 감소시킨다. 본 명세서에서는 두께가 감소된 구리층(570)을 구리 비아층(575) 및 구리 도전층(577)로 구분하여 지칭하기로 한다. 즉, 구리층(570)을 습식 식각하여, 비아홀(545)의 내부를 충진하는 구리 비아층(575)과 절연 소재층(540) 상부에 소정의 두께를 갖도록 적층되는 구리 도전층(577)을 형성할 수 있다. 구리 도전층(577)은 일 예로서, 절연 소재층(540) 상에서, 약 5 내지 30 um의 두께를 가질 수 있다.

도 11을 참조하면, 상기 적층 기판 구조물로부터 절연 코어층(540)을 분리 제거함으로써, 한 쌍의 베이스 기판(1100)을 형성한다. 일 실시 예에 있어서, 구리박막층(520)과 베이스 구리층(530) 사이의 이형층을 상기 적층 기판 구조물로부터 제거하여, 절연 코어층 (540) 및 구리 박막층(520)을 상기 적층 기판 구조물로부터 분리시킬 수 있다. 이에 따라, 베이스 기판(1100)은 절연 소재층(540) 내부의 구리 비아층(575), 절연 소재층(540)의 일면 상의 베이스 구리층(530), 및 절연 소재층(540)의 다른 일면 상의 구리 도전층(575)을 구비할 수 있다.

상술한 바와 같이, 본 출원의 일 실시 예에 따르는 공정을 진행함으로써, 베이스 기판을 형성할 수 있다. 본 출원의 제조 방법에 의하면, 비아홀을 충진하는 구리층은 상기 베이스 구리층의 광택면 상에서 도금되어 형성될 수 있다. 따라서, 상기 베이스 구리층과 상기 구리층 사이의 결합력이 종래보다 향상될 수 있다. 이로써, 구리도금시에 상기 베이스 구리층으로부터 상기 구리층이 박리되는 현상을 방지할 수 있다.

또한, 상기 베이스 기판의 제조 방법에 있어서, 절연 코어층을 관통하는 비아홀을 형성할 때, VIP 구조를 회피할 수 있게 됨으로써 구리 도금시에 딤플 이 발생하는 현상을 방지할 수 있다.

그리고, 상술한 공정에서는, 단일 적층 기판 구조물로부터 이형층을 제거하는 방법을 적용함으로써, 한 쌍의 베이스 기판을 형성할 수 있다. 따라서, 베이스 기판 제조의 생산성을 향상시킬 수 있다.

이하에서는, 상술한 베이스 기판을 이용하는 인쇄회로기판의 제조 방법을 상술한다.

먼저, 도 12에 도시된 바와 같이, 베이스 기판(1100)을 준비한다. 베이스 기판(1100)은 도 5 내지 도 11와 관련하여 상술한 공정을 통하여 제조될 수 있다.

도 13을 참조하면, 베이스 기판(1100)의 베이스 구리층(530) 및 구리 도전층(577) 상에 레지스트 패턴(580)을 형성한다. 상기 레지스트 패턴(580)은 일 예로서, 드라이필름과 같은 광감응성 필름을 적용할 수 있다. 구체적인 일 실시 예에 있어서, 먼저, 광감응성 필름을 베이스 구리층(530) 및 구리 도전층(577) 상에 접착시킨다. 그리고, 소정의 패턴을 구비하는 아트 필름(미도시)를 사용하여, 상기 광감응성 필름을 노광 및 현상한다. 이로서, 소정의 이미지가 구현된 레지스트 패턴(580)을 형성할 수 있다. 다른 실시 예에 의하면, 베이스 구리층(530) 및 구리 도전층(577) 상에 유동성을 가지는 광감응성 레지스트 물질을 도포한다. 상기 광감응성 레지스트 물질을 도포하는 방법은 일 예로서, 롤 코팅, 딥 코팅, 스핀 코팅, 프린팅 등의 방법이 적용될 수 있다. 소정의 패턴을 구비하는 아트 필름(미도시)를 사용하여, 도포된 광감응성 레지스트 물질을 노광 및 현상한다. 이로서, 소정의 이미지가 구현된 레지스트 패턴(580)을 형성할 수 있다.

도 14를 참조하면, 레지스트 패턴(580)을 이용하여 베이스 구리층(530) 및 구리 도전층(577)을 패터닝하여, 절연 소재층(540)의 양쪽 면에 베이스 구리층 패턴(539) 및 구리 도전층 패턴(579)를 형성한다. 그리고, 도 15에 도시된 바와 같이, 레지스트 패턴(580)을 제거한다.

도 16을 참조하면, 베이스 구리층 패턴(539) 및 구리 도전층 패턴(579)가 형성된 베이스 기판(1100) 상에 솔더 레지스트 패턴(590)을 형성한다. 일 실시 예에 있어서, 솔더 레지스트 패턴(590)은 공지의 광감응성 필름을 절연 소재층(540) 상에 접착시키고, 소정 패턴을 구비하는 아트웍 필름(미도시)을 사용하여 상기 광감응성 필름을 노광 및 현상함으로써 형성할 수 있다. 다른 실시 예에 있어서, 먼저, 일 예로서, 롤 코팅, 딥 코팅, 스핀 코팅, 프린팅 등의 방법이 적용하여, 유동성을 가지는 광감응성 레지스트 물질을 도포한다. 그리고, 소정의 패턴을 구비하는 아트 필름(미도시)를 사용하여, 도포된 광감응성 레지스트 물질을 노광 및 현상함으로써, 솔더 레지스트 패턴(590)을 형성할 수 있다.

일 실시 예에 의하면, 솔더 레지스트 패턴(590)에 의해 베이스 구리층 패턴(539) 및 구리 도전층 패턴(579)의 일부분을 노출시킴으로써, 외부와의 연결을 위한 제1 접속 패드(610) 및 제2 접속 패드(630)을 형성할 수 있다.

도 17을 참조하면, 제1 및 제2 접속 패드(610, 630) 상에는 표면 처리가 진행될 수 있다. 상술한 표면 처리에 의해 제1 및 제2 접속 패드(610, 630) 상에 형성되는 표면처리층(710, 730)은 후속 패키지 공정이 진행될 때 제1 및 제2 접속 패드(610, 630)를 외부 환경으로부터 보호하며, 칩이 베이스 기판(1100) 상에 실장되는 경우 상기 칩과의 와이어 본드 또는 플립 칩 접합이 용이하게 이루어지도록 기능할 수 있다. 상기 표면 처리층(710, 730)은 일 예로서, NiAu, NiPdAu, Au, Ag, Sn, OSP(Organic Solderability Preservative), SOP(Solder On Pad), ENEPIG(Electroless Nickel Electroless Palladium Immersion Gold), ENEP(Electroless Nickel Electroless Palladium), ENAG(Electroless Ni Auto-catalytic Au), ENA2(Electroless Ni Electroless Au & Ag Immersion Au), ENIG(Electroless Nickel and Immersion Gold) 등으로 이루어질 수 있다.

도 18을 참조하면, 구리 도전층 패턴(579)이 형성된 베이스 기판(1100) 면 상에 칩(1800)을 실장하고 제1 접속 패드(610)와 전기적으로 연결한다. 그리고, 제2 접속 패드(630) 상에 외부와의 연결을 위한 솔더볼 접속 구조물(1810)을 형성한다. 도면을 참조하면, 칩(1800)과 제1 접속 패드(610)와의 전기적 연결은 와이어(1820)를 이용한 본딩 공정을 실시함으로써 이루어질 수 있다. 도시되지는 않았지만, 칩(1800) 및 와이어(1820) 접합을 보호하기 위하여, 베이스 기판(1100)은 몰딩 조성물로 봉지될 수 있다.

상술한 공정을 거쳐서, 도 18에 도시된 것과 같은 인쇄회로기판을 형성할 수 있다. 도 18을 다시 참조하면, 본 출원의 일 실시 예에 따르는 인쇄회로기판은 절연 소재층(540), 제1 접속 패드(610), 제2 접속 패드(630), 절연 소재층(540) 상부의 칩(1800), 및 솔더볼 접속 구조물(1810)을 포함하도록 구성된다. 제1 접속 패드(610)는 구리 도전층 패턴(579)로부터 형성되며, 제2 접속 패드(630)은 베이스 구리층 패턴(539)으로부터 형성된다. 베이스 구리층 패턴(539) 및 구리 도전층 패턴(579)의 상부에는 솔더 레지스트 패턴(590)이 배치된다. 구체적으로, 제1 접속 패드(610)는 솔더 레지스트 패턴(590)에 의해 노출되는 구리 도전층 패턴(579)의 일부분에 해당되며, 칩(1800)과 전기적으로 연결된다. 제2 접속 패드(630)는 솔더 레지스트 패턴(590)에 의해 노출되는 베이스 구리층 패턴(539)의 일부분에 해당되며, 솔더볼 접속 구조물(1810)과 전기적으로 연결된다.

절연 소재층(540)은 내부에 구리 비아층(575)을 구비한다. 구리 비아층(575)은 구리 도전층 패턴(579)와 일체로서 형성되며, 구리 도전층 패턴(579)와 베이스 구리층 패턴(539)를 서로 전기적으로 연결할 수 있다. 베이스 구리층 패턴(539)는 매트면과 광택면을 가지며, 상기 광택면은 절연 소재층(540)과 대면하는 방향으로, 상기 매트면은 솔더볼 접속 구조물(1810)과 대면하는 방향으로 배치될 수 있다. 베이스 구리층 패턴(539)는 일 예로서, 약 1 내지 36 um의 두께를 가질 수 있다. 구리 도전층 패턴(579)는 일 예로서, 약 5 내지 30 um의 두께를 가질 수 있다.

상술한 바와 같이, 본 출원의 일 실시 예에 따르는 인쇄회로기판의 제조 방법에 따르면, 베이스 구리층의 광택면 상에서 구리도금층을 형성함으로써, 상기 베이스 구리층과 상기 구리도금층 사이의 결합력을 향상시킬 수 있다. 이로써, 구리도금시에 상기 베이스 구리층으로부터 상기 구리도금층이 박리되는 현상을 방지할 수 있다.

인쇄회로기판의 제조 방법에 있어서, 절연 코어층을 관통하는 비아홀을 형성할 때, VIP 구조를 회피할 수 있게 됨으로써, 구리 도금시에 딤플이 발생 현상을 방지할 수 있다.

이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

110: 절연 수지층, 120: 동박층, 130: 비아층, 132: 비아층의 하면, 140: 솔더레지스트 패턴, 150: 솔더볼, 220, 222: 동박층, 225: 매트면, 226: 광택면, 235: 비아층, 500: 캐리어 기판, 505: 예비 기판, 510: 절연 코어층, 520: 구리 박막층, 530: 베이스 구리층, 539: 베이스 구리층 패턴, 540: 절연 소재층, 545: 비아홀, 550: 제1 구리층, 570: 제2 구리층, 575: 구리 비아층, 577: 구리 도전층, 579: 구리 도전층 패턴, 580: 레지스트 패턴, 610: 제1 접속 패드, 630: 제2 접속 패드, 710, 730: 표면 처리층, 1100: 베이스 기판, 1800: 칩, 1810: 솔더볼 접합 구조물, 1820: 와이어.

Claims

(a) 절연 코어층의 양쪽면에 베이스 구리층이 적층된 캐리어 기판을 제공하되, 상기 베이스 구리층의 매트(matte) 면이 상기 절연 코어층과 대면하도록 적층되도록 하는 단계;
(b) 상기 캐리어 기판의 상기 베이스 구리층 상에 절연 소재층을 적층하여 적층 기판 구조물을 형성하는 단계;
(c) 상기 절연 소재층을 선택적으로 가공함으로써, 상기 절연 소재층을 관통하고 상기 베이스 구리층을 부분적으로 노출시키는 비아홀을 형성하는 단계;
(d) 도금법에 의하여 상기 베이스 구리층의 광택면으로부터 상기 비아홀을 충진하는 구리 비아층을 형성하고 상기 절연 소재층의 상부에 구리 도전층을 형성하는 단계; 및
(e) 상기 적층 기판 구조물로부터 상기 절연 코어층을 분리시킴으로써, 상기 절연 소재층 내부의 상기 구리 비아층, 상기 절연 소재층의 일면 상의 상기 베이스 구리층 및 상기 절연 소재층의 다른 일면 상의 상기 구리 도전층을 구비하는 베이스 기판을 형성하는 단계를 포함하는
인쇄회로기판의 제조 방법.
삭제
제1 항에 있어서,
상기 (b) 단계는
(b1) 상기 절연 소재층을 포함하는 예비 기판을 제공하는 단계;
(b2) 상기 예비 기판의 상기 절연 소재층과 상기 캐리어 기판의 상기 베이스 구리층이 서로 대면하도록, 상기 예비 기판을 상기 캐리어 기판의 양쪽 면에 접합시키는 단계를 포함하는
인쇄회로기판의 제조 방법.
제1 항에 있어서,
상기 (c) 단계는
이산화탄소(CO2) 레이저, 자외선(UV) 레이저, 야그(Yag) 레이저 및 엑시머(Eximer) 레이저 중 선택된 어느 하나를 이용하여 상기 절연 소재층을 가공함으로써, 상기 비아홀을 형성하는
인쇄회로기판의 제조 방법.
제1 항에 있어서,
상기 (d) 단계는
(d1) 전기 도금법에 의하여 상기 비아홀 하부의 상기 베이스 구리층으로부터 구리를 도금하여 상기 비아홀의 내부를 충진하고 상기 절연 소재층의 상부에 증착되는 구리층을 형성하는 단계; 및
(d2) 상기 절연 소재층 상부의 상기 구리층에 대하여 소정의 두께로 전면 식각하여 상기 비아홀의 내부를 충진하는 상기 구리 비아층 및 상기 절연 소재층 상부의 상기 구리 도전층을 형성하는 단계를 포함하는
인쇄회로기판의 제조 방법.
삭제
(a) 절연 코어층의 양쪽 면에 순차적으로 적층된 구리박막층, 이형층, 베이스 구리층을 포함하는 캐리어 기판을 제공하는 단계;
(b) 절연 소재층의 일면에 순차적으로 적층되는 제1 구리층, 박리층, 및 제2 구리층을 포함하는 예비 기판을 제공하는 단계;
(c) 상기 캐리어 기판의 상기 베이스 구리층과 상기 예비 기판의 절연 소재층이 서로 대면하도록, 상기 캐리어 기판의 양쪽 면에 상기 예비 기판을 접착시켜 적층 기판 구조물을 형성하는 단계;
(d) 상기 적층 기판 구조물의 양쪽 면에 걸쳐 상기 박리층을 제거하여, 상기 적층 기판 구조물로부터 상기 제2 구리층을 제거하는 단계;
(e) 상기 적층 기판 구조물의 양쪽 면에 걸쳐 상기 제1 구리층 및 상기 절연 소재층을 선택적으로 가공하여, 상기 절연 소재층을 관통하고 상기 베이스 구리층을 부분적으로 노출시키는 비아홀을 형성하는 단계;
(f) 전기 도금법에 의하여, 상기 비아홀을 충진하는 구리 비아층 및 상기 제1 구리층의 상부에 배치되는 구리 도전층을 형성하는 단계; 및
(g) 상기 적층 기판 구조물로부터 상기 이형층을 제거하여, 상기 적층 기판 구조물로부터 상기 절연 코어층 및 상기 구리 박막층을 분리시킴으로써, 상기 절연 소재층 내부의 상기 구리 비아층, 상기 절연 소재층의 일면 상의 상기 베이스 구리층 및 상기 절연 소재층의 다른 일면 상의 상기 제1 구리층의 상부에 형성되는 상기 구리 도전층을 구비하는 베이스 기판을 형성하는 단계를 포함하는
인쇄회로기판의 제조 방법.
제7 항에 있어서,
상기 (a) 단계의 캐리어 기판은
상기 베이스 구리층의 매트면이 상기 절연 코어층이 위치한 방향으로 대면하도록 적층되는
인쇄회로기판의 제조 방법.
제7 항에 있어서,
상기 캐리어 기판의 구리박막층 및 베이스 기판층은 1 um 내지 36 um의 두께를 가지는
인쇄회로기판의 제조 방법.
제7 항에 있어서,
상기 (e) 단계는
이산화탄소(CO2) 레이저, 자외선(UV) 레이저, 야그(Yag) 레이저 및 엑시머(Eximer) 레이저 중 선택된 어느 하나를 이용하여 상기 제1 구리층 및 상기 절연 소재층을 선택적으로 식각하는
인쇄회로기판의 제조 방법.
제7 항에 있어서,
상기 (f) 단계는
(f1) 전기 도금법에 의하여 상기 비아홀 하부의 상기 베이스 구리층으로부터 구리를 도금하여 상기 비아홀의 내부를 충진하고 상기 제1 구리층의 상부에 배치되는 구리층을 형성하는 단계; 및
(f2) 상기 제1 구리층 상부의 상기 구리층을 소정의 두께로 전면 식각하여 상기 비아홀의 내부를 충진하는 상기 구리 비아층 및 상기 제1 구리층 상부의 상기 구리 도전층을 형성하는 단계를 포함하는
인쇄회로기판의 제조 방법.
(a) 제1 항, 제3 항 내지 제5항, 제7항 내지 제11항 중 어느 한 항의 제조 방법으로 제조된 상기 베이스 기판을 준비하는 단계;
(b) 상기 베이스 기판의 상기 베이스 구리층 및 구리 도전층 상에 레지스트 패턴을 형성하는 단계;
(c) 상기 레지스트 패턴을 이용하여 상기 베이스 구리층 및 상기 구리 도전층을 패터닝하여 상기 절연 소재층의 양쪽 면에 베이스 구리층 패턴 및 구리 도전층 패턴을 형성하는 단계;
(d) 상기 베이스 구리층 패턴 및 상기 구리 도전층 패턴 상에 솔더 레지스트 패턴을 형성하는 단계; 및
(e) 상기 솔더 레지스트 패턴에 의해 상기 베이스 구리층 패턴 및 상기 구리 도전층 패턴을 노출시켜 제1 및 제2 접속 패드를 형성하는 단계를 포함하는
인쇄회로기판의 제조 방법.
제12 항에 있어서,
상기 (e) 단계는
상기 솔더 레지스트 패턴에 의해 노출되는 상기 베이스 구리층 패턴 및 상기 구리 도전층 패턴 상에 표면 처리를 하는 단계를 포함하는
인쇄회로기판의 제조 방법.
제12 항에 있어서,
상기 구리 도전층 패턴이 형성된 상기 베이스 기판 면 상에 칩을 실장하고 상기 제1 접속 패드와 전기적으로 연결하는 단계; 및
상기 제2 접속 패드 상에 외부와의 연결을 위한 솔더볼 접속 구조물을 형성하는 단계를 추가적으로 포함하는
인쇄회로기판의 제조 방법.
내부에 구리 비아층을 구비하는 절연 소재층;
상기 절연 소재층의 일면에 배치되는 베이스 구리층 패턴;
상기 절연 소재층의 나머지 일면에 배치되고 상기 구리 비아층과 일체로 연결된 구리 도전층 패턴;
상기 구리 도전층 패턴 상부에 실장되는 칩; 및
상기 베이스 구리층 패턴의 일부분 상에 형성되는 솔더볼 접속 구조물을 포함하고,
상기 베이스 구리층 패턴은 매트(matte)면과 광택(shiny)면을 가지며, 상기 광택면은 상기 구리 비아층 및 상기 절연 소재층과 대면하는 방향으로, 상기 매트면은 상기 솔더볼 접속 구조물과 대면하는 방향으로 배치되는
인쇄회로기판.
제15 항에 있어서,
상기 베이스 구리층 패턴은 1 내지 36 um 의 두께를 가지는
인쇄회로기판.
제15 항에 있어서,
상기 구리 도전층 패턴은 5 내지 30 um의 두께를 가지는
인쇄회로기판.
제15 항에 있어서,
상기 베이스 구리층 패턴 및 상기 구리 도전층 패턴 상부에 배치되는 솔더 레지스트 패턴을 추가적으로 포함하는
인쇄회로기판.
제18 항에 있어서,
상기 솔더 레지스트 패턴에 의해 노출되는 상기 구리 도전층 패턴의 일부분에 해당되며, 상기 솔더볼 접속 구조물과 연결되는 제1 접속 패드; 및
상기 솔더 레지스트 패턴에 의해 노출되는 상기 베이스 구리층 패턴의 일부분에 해당되며, 상기 칩과 전기적으로 연결되는 제2 접속 패드를 추가적으로 포함하는
인쇄회로기판.