JP2002222823A - 半導体集積回路およびその製造方法 - Google Patents

半導体集積回路およびその製造方法

Info

Publication number
JP2002222823A
JP2002222823A JP2001019950A JP2001019950A JP2002222823A JP 2002222823 A JP2002222823 A JP 2002222823A JP 2001019950 A JP2001019950 A JP 2001019950A JP 2001019950 A JP2001019950 A JP 2001019950A JP 2002222823 A JP2002222823 A JP 2002222823A
Authority
JP
Japan
Prior art keywords
bump
bump electrode
electrode
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001019950A
Other languages
English (en)
Inventor
Makoto Isada
誠 諫田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001019950A priority Critical patent/JP2002222823A/ja
Priority to TW091101395A priority patent/TWI247331B/zh
Priority to SG200200511A priority patent/SG102653A1/en
Priority to KR10-2002-0004776A priority patent/KR100428825B1/ko
Priority to US10/058,061 priority patent/US6452281B1/en
Priority to CN02102570A priority patent/CN1369912A/zh
Publication of JP2002222823A publication Critical patent/JP2002222823A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【課題】 均一な高さのバンプ電極を備える半導体集積
回路を提供すること。 【解決手段】 半導体集積回路は、バンプ電極がそれぞ
れ形成された複数のバンプ電極形成領域と、バンプ電極
が形成されない非バンプ電極形成領域とを半導体基板の
表面に備え、バンプ電極を電解めっきにより形成すると
きに半導体基板の裏面から半導体基板を通じて各バンプ
電極形成領域にめっき電流を給電するための電極パッド
を非バンプ電極形成領域に設けている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は半導体集積回路お
よびその製造方法に関し、詳しくは、表面に均一な高さ
の複数のバンプ電極が形成された半導体集積回路とその
製造方法に関するものである。
【０００２】
【従来の技術】近年の電子情報産業においては、携帯電
話やモバイル情報端末といった分野を中心に半導体デバ
イスの高密度実装化が進んでいる。高密度実装を行うた
めには半導体デバイス上の微細な電極パッドとそれが実
装される基板上の配線との間に電気的、かつ、物理的に
安定した接続を行う必要がある。
【０００３】そのような接続を行うための方法の一つと
して、電極パッド部に形成した金バンプを利用する方法
が知られている。通常、半導体デバイス上の金バンプ
は、めっきによって形成される。めっき法には大きく分
けて無電解めっき法と電解めっき法の２つの方法があ
る。まず、無電解めっき法は、被めっき物である下地金
属とめっき液中のめっき金属の化学的な置換によって行
うもので、めっき電源などの設備を必要としないという
利点がある。しかし、被めっき物（下地金属）とめっき
液との組み合わせに制限があり、また、めっき成長速度
が遅いため半導体デバイスのバンプ形成に求められるよ
うな十数μｍから数十μｍのといった厚さのめっき層の
形成には不向きな方法である。
【０００４】一方、電解めっき法は、下地金属とめっき
液に電流を流すことで電気化学的にめっきを行うもの
で、上述の無電解めっき法ではめっきできない被めっき
物（下地金属）との組み合わせに対してもめっきするこ
とができる。また、めっき電流の働きにより、めっきの
成長速度が無電解めっき法よりも非常に速く、数十μｍ
の厚さのめっき層の形成を容易に行うこともできる。従
って、電解めっき法は半導体集積回路へのバンプ形成に
適した方法である。
【０００５】次に、電解めっき法によるバンプ形成方法
について概略的に説明する。まず、半導体基板（以下、
この明細書においてウエハと称する）上の絶縁膜上に下
地金属膜を被着させ、フォトリソグラフィ技術によって
所定の位置、つまりバンプ電極形成箇所のフォトレジス
ト膜を開口して下地金属膜を露出させる。その後、露出
した下地金属膜にめっき電流を給電することによりめっ
き金属を析出させバンプ電極を形成するが、めっき電流
を給電する方法としては、従来より３つの方法が知られ
ていた。
【０００６】従来の第１の方法は、フォトレジスト膜の
形成時にウエハの周辺部分にめっき用電極（以下、この
明細書においてカソ−ド電極と称する）接続用の開口を
形成し、この開口を介してカソード電極を接続するか、
またはカソード電極でフォトレジスト膜を突き破ってフ
ォトレジスト膜を除去することにより接続を行う方法で
ある。
【０００７】具体的には、図６に示すように、ウエハ２
１上の絶縁膜２２の上に電極パッド２３があり、電極パ
ッド２３の上にバンプ電極形成箇所Ａのみ開口された保
護膜２４が被膜されている。保護膜２４の上には下地金
属膜２５が被着され、この下地金属膜２５上にフォトレ
ジスト膜２６が形成され、さらに、フォトレジスト膜２
６のバンプ電極形成箇所Ａが開口されている。
【０００８】カソ−ド電極２８は、フォトレジスト膜２
６を突き破ることにより下地金属膜２５へ電気的に接続
されている（図示しないが、フォトレジスト膜２６にカ
ソード電極接続用の開口を形成し、この開口を介して接
続することもある）。
【０００９】次に、図７に示すように、上述のウエハ２
１をめっき装置１０１にセットする。ウエハ２１はバン
プ電極形成側がアノード電極１０と対向するように、バ
ンプ電極形成側が下向きとなる状態でカソード電極２８
に支持されている。めっき装置１０１内においてめっき
液９は内部下方より吹き上げられてウエハ２１のバンプ
形成箇所に達した後にウエハ２１周辺よりめっき装置の
外側へ排出される。このような状態で、アノード電極１
０とウエハ２１上の下地金属膜２５に接続されたカソー
ド電極２８との間に電圧を印加することにより、下地金
属膜２５にめっき電流が給電されバンプ電極２７（図６
参照）が形成される。
【００１０】従来の第２の方法は、下地金属膜がウエハ
上のバンプ電極形成面だけでなく、ウエハ側面にも被着
されていることを利用してウエハの側面にカソード電極
を接続する方法である（例えば、特開平１−１１０７５
１号公報参照）。具体的には、図８に示すように、下地
金属膜３５がウエハ３１の側面にも被着され、この側面
部分にカソード電極３８が電気的に接続されている。そ
の後のめっき装置１０１（図７参照）内でのめっき処理
は上述の第１の方法と同じである。
【００１１】従来の第３の方法は、下地金属膜と電気的
に導通する金属膜をウエハ裏面に被着し、この裏面の金
属膜にカソード電極を接続する方法である（例えば、特
開平３−５４８２９号公報参照）。具体的には、図９に
示すように、下地金属膜４５はウエハ４１の側面にも被
着され、さらにこの側面部分と電気的に導通する金属膜
４６がウエハ４１の側面に被着され、この金属膜４６に
カソード電極４８が電気的に接続されている。その後
の、めっき装置１０１（図７参照）内でのめっき処理は
上述の第１の方法と同じである。
【００１２】
【発明が解決しようとする課題】従来の第１の方法で
は、電解めっき装置内におけるめっき処理の際に、カソ
ード電極接続用の開口にめっき液が浸透してバンプ電極
形成箇所以外にもめっき電流が不均一に給電されること
があった。このため、不要なめっき層が形成されてロス
となり、バンプ電極の高さが不均一となる問題があっ
た。また、めっき用電極をフォトレジスト膜へ突き破っ
てフォトレジスト膜を除去する場合は、フォトレジスト
膜の除去具合の制御が難しく、除去されすぎると上記と
同じ問題が起こっていた。また、フォトレジスト膜が十
分に除去されない場合はカソード電極と下地金属膜との
接続不良を生じてめっき電流の給電が不均一になり、形
成されるバンプ電極の高さが不均一となる問題があっ
た。
【００１３】従来の第２の方法では、ウエハの側面に下
地金属膜が露出しているため、めっき液が容易に浸透し
てウエハ側面に不要なめっき層が形成されてロスとな
り、バンプ電極の高さが不均一となる問題があった。
【００１４】従来の第３の方法では、カソード電極がウ
エハ裏面の金属膜へ接続されるため、めっき電流はウエ
ハ周辺部を介してからバンプ電極形成箇所に給電される
ことになる。このため、ウエハ上に配置されている半導
体集積回路内の個々のバンプ形成箇所からウエハ周辺部
までの距離が異なり、めっき電位差が生じるという問題
がある。また、下地金属膜は、ウエハ上の半導体集積回
路の表面の段差によって膜厚が不均一であり、ウエハ上
の部位によって下地金属膜の抵抗値に差が生じるという
問題もある。これらの問題によって、給電されるめっき
電流がウエハ上の箇所によって不均一となり、形成され
るバンプ電極の高さが不均一になるという問題があっ
た。
【００１５】また、従来の第１〜３の方法において共通
しているのはウエハの周辺部よりめっき電流を給電する
ということである。このため、ウエハ上の箇所によって
めっき電流が不均一となり、ウエハ全面に均一な高さの
バンプ電極を形成できなかったのである。例として挙げ
ると、６インチウエハに高さ約２０μｍのバンプ電極を
形成する場合、従来の第１の方法では最大で約６μｍ、
第２の方法では最大で約５μｍ、第３の方法では最大で
約４μｍの差がそれぞれ生じていた。
【００１６】この発明は以上のような事情を考慮してな
されたものであり、バンプ電極を形成するための電解め
っき処理時にめっき電流がウエハ全面に均一に給電され
るようにすることにより、均一な高さのバンプ電極を備
える半導体集積回路とその製造方法を提供するものであ
る。
【００１７】
【課題を解決するための手段】この発明は、バンプ電極
がそれぞれ形成された複数のバンプ電極形成領域と、バ
ンプ電極が形成されない非バンプ電極形成領域とを半導
体基板の表面に備え、バンプ電極を電解めっきにより形
成するときに半導体基板の裏面から半導体基板を通じて
各バンプ電極形成領域にめっき電流を給電するための電
極パッドを非バンプ電極形成領域に設けた半導体集積回
路を提供するものである。
【００１８】
【発明の実施の形態】この発明による半導体集積回路
は、非バンプ電極形成領域を複数備え、各非バンプ電極
形成領域に電極パッドがそれぞれ設けられてもよい。ま
た、複数の電極パッドは、等しい間隔で配置されていて
もよい。このように構成すると、カソード電極より給電
されるめっき電流が、各バンプ電極形成領域のごく近傍
に設けられた各電極パッドを介してそれぞれ給電される
ようになる。従って、めっき電流が各バンプ電極形成領
域により均一に給電されるようになり、均一な高さのバ
ンプ電極を形成できるようになる。
【００１９】また、この発明による半導体集積回路は、
ウエハ（半導体基板）が裏面に金属薄膜を備えてもよ
い。このように構成すると、カソード電極から給電され
るめっき電流の抵抗値を下げることができる。
【００２０】また、この発明は、バンプ電極がそれぞれ
形成される複数のバンプ電極形成領域と、バンプ電極が
形成されない非バンプ電極形成領域とを半導体基板の表
面に備える半導体集積回路において、バンプ電極を電解
めっきにより形成するときに、各バンプ電極形成領域と
電気的に通ずる電極パッドを非バンプ形成領域に設け、
ウエハ（半導体基板）の裏面から半導体基板および電極
パッドを通じて各バンプ電極形成領域にめっき電流を給
電することを特徴とする半導体集積回路の製造方法を提
供するものでもある。
【００２１】また、この発明による半導体集積回路の製
造方法は、非バンプ電極形成領域が複数備えられ、各非
バンプ電極形成領域に電極パッドをそれぞれ設けてもよ
い。また、複数の電極パッドは等しい間隔で配置しても
よい。また、この発明による半導体集積回路の製造方法
は、ウエハ（半導体基板）の裏面に金属薄膜を設け、こ
の金属薄膜からめっき電流を給電してもよい。
【００２２】
【実施例】以下に図面に示す実施例に基づいてこの発明
を詳述する。なお、この実施例によってこの発明が限定
されるものではない。
【００２３】実施例１ この発明の実施例１による半導体集積回路およびその製
造方法について図１〜４に基づいて説明する。なお、図
１はこの発明の実施例１による半導体集積回路の断面
図、図２及び図３は図１に示される半導体集積回路の製
造工程を示す工程図、図４は実施例１による製造方法で
形成したバンプ電極の高さのばらつき範囲と従来の製造
方法で形成したバンプ電極の高さのばらつき範囲とを比
較するグラフ図である。なお、以下の複数の実施例にお
いて、同じ名称の部材には同じ符号を用いて説明する。
【００２４】図１に示されるように、この発明の実施例
１による半導体集積回路１３は、バンプ電極７がそれぞ
れ形成された複数のバンプ電極形成領域Ａと、バンプ電
極７が形成されない非バンプ電極形成領域Ｂとをウエハ
（半導体基板）１の表面に備え、バンプ電極７を電解め
っきにより形成するときにウエハ１の裏面からウエハ１
を通じて各バンプ電極形成領域Ａにめっき電流を給電す
るための給電用電極パッド１２を非バンプ電極形成領域
Ｂに設けている。
【００２５】なお、具体的には、ウエハ１の上には絶縁
膜２があり、絶縁膜２の上に電極パッドが形成され、電
極パッド３の一部は保護膜４で保護され、バンプ電極７
と電極パッド３との間には下地金属膜５が介在してい
る。
【００２６】以下、図２および図３に基づいて、図１に
示される実施例１による半導体集積回路１３のバンプ電
極７の製造工程について説明するが、通常の半導体集積
回路の製造工程で用いられている条件などと同じ場合に
は、その詳しい説明は省略する。
【００２７】まず、図２（ａ）に示されるように、半導
体集積回路を組み込んだウエハ１の表面全面に、ＣＶＤ
法により絶縁膜２を厚さ約１μｍで堆積させ、その後、
フォトリソグラフィ技術を用いてバンプ電極形成領域Ａ
の近傍を開口し、非バンプ領域Ｂを形成する。非バンプ
領域Ｂの大きさは、めっき電流が十分に流れることが必
要であるため、この実施例では形成するバンプ電極７
（図１参照）と同程度の４０μｍ×４０μｍの四辺形と
した。
【００２８】次に、図２（ｂ）に示されるように、非バ
ンプ形成領域Ｂにスパッタリング法により金属膜を堆積
し、フォトリソグラフィ技術およびエッチング技術によ
って電極パッド３と、めっき電流を給電するための給電
用電極パッド１２を形成する。ここで、給電用電極パッ
ド１２は半導体基板１上に直接形成され、半導体基板１
と電気的に接続されている。
【００２９】次に、図２（ｃ）に示されるように電極パ
ッド３上に、ＣＶＤ法を用いて厚さ約１μｍの保護膜４
を被着し、電極パッド３および給電用電極パッド１２の
箇所を開口する。次に、図２（ｄ）に示されるように保
護膜４の上にスパッタリング法により、単一金属または
複数の種類の金属からなる下地金属膜５を被着する。こ
れによって、下地金属膜５が給電用電極パッド１２を介
して半導体基板１と電気的に接続された構造を有する半
導体集積回路が形成される。次に、図２（ｅ）に示され
るように下地金属膜５の上にフォトレジスト膜６を形成
し、バンプ電極形成領域Ａを開口する。
【００３０】その後、図３（ｆ）に示されるように、ウ
エハ１をめっき装置１０１にセットする。ウエハ１は、
バンプ電極形成側がアノード電極１０と対向するよう
に、バンプ電極形成側が下向きとなる状態でセットし、
カソード電極８はバンプ電極形成側と反対側、つまりウ
エハ１の裏面側に接続する。めっき装置１０１内におい
てめっき液９は内部下方より吹き上げられてウエハ１の
バンプ形成箇所に達した後にウエハ１周辺よりめっき装
置１０１の外側へ排出される。このような状態で、アノ
ード電極１０とカソード電極８との間に電圧を印加する
と、図３（ｇ）に示すようにめっき電流はバンプ電極形
成領域Ａの近傍の給電用電極１２を介して下地金属膜５
に給電されバンプ電極７が形成される。この後、フォト
レジスト膜６を除去し、バンプ電極７をマスクとして下
地金属膜５を除去すると図１に示される半導体集積回路
１３が完成する。
【００３１】ここで、図４に基づいて実施例１による製
造方法で形成したバンプ電極７の高さのばらつき範囲と
上述の従来の第１〜３の方法（図７〜９参照）で形成し
たバンプ電極７との高さのばらつき範囲の違いについて
説明する。
【００３２】半導体集積回路を組み込んだ５インチおよ
び６インチウエハに実施例１の製造方法で高さ２０μｍ
のバンプ電極を複数形成した場合、それらバンプ電極の
高さのばらつき範囲はウエハの全面において最大で２〜
３μｍの範囲に抑えられている。一方、同様の５インチ
および６インチウエハに上述した従来の第１〜３の方法
によって高さ２０μｍのバンプ電極を複数形成した場
合、それらバンプ電極の高さのばらつき範囲は最大で４
〜６μｍの範囲にわたっている。
【００３３】一般的に、半導体集積回路の実装工程にお
いて要求されるバンプ電極の高さのばらつき範囲は４μ
ｍ以下であるが、上述のとおり実施例１の製造方法で形
成されたバンプ電極のばらつき範囲はその要求を満たし
ている。
【００３４】実施例２ 次に、この発明の実施例２による半導体集積回路につい
て図５に基づいて説明する。なお、図５はこの発明の実
施例２による半導体集積回路の断面図であり、バンプ電
極形成工程中における状態（実施例１の図３（ｇ）に対
応）を示している。図５に示されるようにこの発明の実
施例２による半導体集積回路１４は、ウエハ１の裏面全
面に金属膜１１を備えている。金属膜１１はカソード電
極８を接続するためのもので、下地金属膜５と電気的に
導通している。その他の構成は上述の実施例１と同じで
ある。
【００３５】このように、金属膜１１をウエハ１の裏面
全面に備えると、バンプ電極７を形成するためのめっき
処理時にカソード電極８から給電されるめっき電流の抵
抗値を下げることができる。
【００３６】
【発明の効果】この発明によれば、バンプ電極を電解め
っきにより形成するときに半導体基板の裏面から半導体
基板を通じて各バンプ電極形成領域にめっき電流を給電
するための電極パッドを非バンプ電極形成領域に設ける
ので、めっき電流がウエハ全面に均一に給電されるよう
になり、均一な高さのバンプ電極を備える半導体集積回
路を提供することができる。
【図面の簡単な説明】
【図１】この発明の実施例１による半導体集積回路の断
面図である。
【図２】図１に示される半導体集積回路のバンプ電極を
形成工程を説明する工程図である。
【図３】図１に示される半導体集積回路のバンプ電極を
形成工程を説明する工程図である。
【図４】実施例１による製造方法で形成したバンプ電極
の高さのばらつき範囲と従来の製造方法で形成したバン
プ電極とのばらつき範囲とを比較するグラフ図である。
【図５】この発明の実施例２による半導体集積回路の断
面図であり、バンプ電極形成工程中における状態を示し
ている。
【図６】従来のバンプ電極の製造方法を説明する説明図
である。
【図７】従来のバンプ電極の製造方法を説明する説明図
であり、めっき装置にウエハをセットした状態を示して
いる。
【図８】従来のバンプ電極の製造方法を説明する説明図
である。
【図９】従来のバンプ電極の製造方法を説明する説明図
である。
【符号の説明】
１・・・ウエハ ２・・・絶縁膜 ３・・・電極パッド ４・・・保護膜 ５・・・下地金属膜 ７・・・バンプ電極 １２・・・給電用電極パッド １３・・・半導体集積回路

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 バンプ電極がそれぞれ形成された複数の
    バンプ電極形成領域と、バンプ電極が形成されない非バ
    ンプ電極形成領域とを半導体基板の表面に備え、バンプ
    電極を電解めっきにより形成するときに半導体基板の裏
    面から半導体基板を通じて各バンプ電極形成領域にめっ
    き電流を給電するための電極パッドを非バンプ電極形成
    領域に設けた半導体集積回路。
  2. 【請求項２】 非バンプ電極形成領域を複数備え、各非
    バンプ電極形成領域に電極パッドがそれぞれ設けられた
    請求項１に記載の半導体集積回路。
  3. 【請求項３】 複数の電極パッドが等しい間隔で配置さ
    れた請求項２に記載の半導体集積回路。
  4. 【請求項４】 半導体基板が裏面に金属薄膜を備えた請
    求項１〜３のいずれか１つに記載の半導体集積回路。
  5. 【請求項５】 バンプ電極がそれぞれ形成される複数の
    バンプ電極形成領域と、バンプ電極が形成されない非バ
    ンプ電極形成領域とを半導体基板の表面に備える半導体
    集積回路において、バンプ電極を電解めっきにより形成
    するときに、各バンプ電極形成領域と電気的に通ずる電
    極パッドを非バンプ形成領域に設け、半導体基板の裏面
    から半導体基板および電極パッドを通じて各バンプ電極
    形成領域にめっき電流を給電することを特徴とする半導
    体集積回路の製造方法。
  6. 【請求項６】 非バンプ電極形成領域が複数備えられ、
    各非バンプ電極形成領域に電極パッドをそれぞれ設ける
    請求項５に記載の半導体集積回路の製造方法。
  7. 【請求項７】 複数の電極パッドを等しい間隔で配置す
    る請求項６に記載の半導体集積回路の製造方法。
  8. 【請求項８】 半導体基板の裏面に金属薄膜を設け、こ
    の金属薄膜からめっき電流を給電する請求項５〜７のい
    ずれか１つに記載の半導体集積回路の製造方法。
JP2001019950A 2001-01-29 2001-01-29 半導体集積回路およびその製造方法 Pending JP2002222823A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001019950A JP2002222823A (ja) 2001-01-29 2001-01-29 半導体集積回路およびその製造方法
TW091101395A TWI247331B (en) 2001-01-29 2002-01-28 Semiconductor integrated circuit and fabrication process therefor
SG200200511A SG102653A1 (en) 2001-01-29 2002-01-28 Semiconductor integrated circuit and fabrication process therefor
KR10-2002-0004776A KR100428825B1 (ko) 2001-01-29 2002-01-28 반도체 집적회로 및 그의 제조 방법
US10/058,061 US6452281B1 (en) 2001-01-29 2002-01-29 Semiconductor integrated circuit and fabrication process therefor
CN02102570A CN1369912A (zh) 2001-01-29 2002-01-29 半导体集成电路及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001019950A JP2002222823A (ja) 2001-01-29 2001-01-29 半導体集積回路およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002222823A true JP2002222823A (ja) 2002-08-09

Family

ID=18885732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001019950A Pending JP2002222823A (ja) 2001-01-29 2001-01-29 半導体集積回路およびその製造方法

Country Status (6)

Country Link
US (1) US6452281B1 (ja)
JP (1) JP2002222823A (ja)
KR (1) KR100428825B1 (ja)
CN (1) CN1369912A (ja)
SG (1) SG102653A1 (ja)
TW (1) TWI247331B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141089A (ja) * 2007-12-06 2009-06-25 Renesas Technology Corp 半導体装置の製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US6861749B2 (en) * 2002-09-20 2005-03-01 Himax Technologies, Inc. Semiconductor device with bump electrodes
JP3565835B1 (ja) * 2003-04-28 2004-09-15 松下電器産業株式会社 配線基板およびその製造方法ならびに半導体装置およびその製造方法
CN100446244C (zh) * 2003-05-15 2008-12-24 财团法人熊本高新技术产业财团 半导体芯片安装体及其制造方法
CN100459067C (zh) * 2004-05-18 2009-02-04 日本电信电话株式会社 导电性半导体衬底上的电极焊盘
KR100618543B1 (ko) 2004-06-15 2006-08-31 삼성전자주식회사 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 제조 방법
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
JP2006131926A (ja) * 2004-11-02 2006-05-25 Sharp Corp 微細孔に対するメッキ方法、及びこれを用いた金バンプ形成方法と半導体装置の製造方法、並びに半導体装置
TWI320219B (en) 2005-07-22 2010-02-01 Method for forming a double embossing structure
US8653657B2 (en) * 2005-08-23 2014-02-18 Rohm Co., Ltd. Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
KR101762657B1 (ko) 2011-01-31 2017-07-31 삼성전자주식회사 도전 패턴 구조물 및 이의 형성 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01110751A (ja) 1987-10-23 1989-04-27 Seiko Instr & Electron Ltd めっき方法
JPH0354829A (ja) 1989-07-21 1991-03-08 Fuji Electric Co Ltd 集積回路装置用バンプ電極の電解めっき方法
US6406751B1 (en) * 1990-06-08 2002-06-18 Knp Papier B.V. Apparatus and a process for preventing stalagmite formation in the paper coating operation
US6117299A (en) * 1997-05-09 2000-09-12 Mcnc Methods of electroplating solder bumps of uniform height on integrated circuit substrates
JPH1197573A (ja) * 1997-09-19 1999-04-09 Sony Corp 半導体パッケージ
JP3971500B2 (ja) * 1998-02-20 2007-09-05 ソニー株式会社 半導体素子実装用配線基板の製造方法
JP2000232078A (ja) * 1999-02-10 2000-08-22 Toshiba Corp メッキ方法及びメッキ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141089A (ja) * 2007-12-06 2009-06-25 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20020063511A (ko) 2002-08-03
TWI247331B (en) 2006-01-11
US20020100975A1 (en) 2002-08-01
KR100428825B1 (ko) 2004-04-29
SG102653A1 (en) 2004-03-26
CN1369912A (zh) 2002-09-18
US6452281B1 (en) 2002-09-17

Similar Documents

Publication Publication Date Title
JP2002222823A (ja) 半導体集積回路およびその製造方法
US5871626A (en) Flexible continuous cathode contact circuit for electrolytic plating of C4, TAB microbumps, and ultra large scale interconnects
KR100608186B1 (ko) 반도체 장치의 제조 방법
JPH10125685A (ja) 突起電極およびその形成方法
JP4368543B2 (ja) メッキ方法およびメッキ装置
US7563703B2 (en) Microelectronic interconnect device comprising localised conductive pins
US20020173073A1 (en) Fabricating process for forming multi-layered metal bumps by electroless plating
JP4179769B2 (ja) 半導体装置の製造方法
US6831002B2 (en) Manufacturing method of semiconductor device
JPH0437033A (ja) バンプ電極の形成方法
JPH0722425A (ja) 半導体装置の製造方法
KR100325925B1 (ko) 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법
JP3212266B2 (ja) バンプ形成装置およびバンプ形成方法
JP2002050715A (ja) 半導体パッケージの製造方法
US20220139815A1 (en) Semiconductor device and method manufacturing thereof
JPH02277242A (ja) 半導体装置の製造方法
JP4196481B2 (ja) 半導体装置の製造方法
JPH0350733A (ja) 半導体装置の製造方法
JPH10340907A (ja) 突起電極の形成方法
JPH04170031A (ja) 金属配線の形成方法
JPH04317333A (ja) 半導体ウェハ及びその製造方法
JPS63119551A (ja) パタ−ニングされた金属膜の形成方法
JPH0831829A (ja) 半導体装置の製造方法
JPH09186190A (ja) 突起電極の構造およびその形成方法
JPS62281356A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040511