CN100446244C - 半导体芯片安装体及其制造方法 - Google Patents

半导体芯片安装体及其制造方法 Download PDF

Info

Publication number
CN100446244C
CN100446244C CNB2004800133614A CN200480013361A CN100446244C CN 100446244 C CN100446244 C CN 100446244C CN B2004800133614 A CNB2004800133614 A CN B2004800133614A CN 200480013361 A CN200480013361 A CN 200480013361A CN 100446244 C CN100446244 C CN 100446244C
Authority
CN
China
Prior art keywords
semiconductor chip
mentioned
electrode
circuit board
projected electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800133614A
Other languages
English (en)
Other versions
CN1791979A (zh
Inventor
大野恭秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KUMAMOTO TECHNOPOLIS FOUNDATIO
Kumamoto Technology and Industry Foundation
Kumamoto University NUC
Original Assignee
KUMAMOTO TECHNOPOLIS FOUNDATIO
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KUMAMOTO TECHNOPOLIS FOUNDATIO filed Critical KUMAMOTO TECHNOPOLIS FOUNDATIO
Publication of CN1791979A publication Critical patent/CN1791979A/zh
Application granted granted Critical
Publication of CN100446244C publication Critical patent/CN100446244C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Wire Bonding (AREA)

Abstract

在布线基板(10)上搭载在外部引出电极上具有突起电极(凸起)(23)的半导体芯片(20)，在该半导体芯片(20)上搭载半导体芯片(30)。通过电解电镀使布线基板(10)的布线层(12)和半导体芯片(20)的突起电极(23)之间、半导体芯片(20)、(30)的突起电极彼此电连接。布线层(12)和突起电极(23)之间以及半导体芯片(20)(30)的突起电极彼此通过电镀膜(24)、(33)稳定地连接。

Description

半导体芯片安装体及其制造方法
技术领域
本发明涉及以倒装式连接多个半导体芯片的半导体芯片安装体及其制造方法。
背景技术
顺应电子设备的小型化、轻量化的社会需求，LSI(Large ScaleIntegrated circuit)等半导体装置的小型化以及高密度化正在进一步提高。作为这样小型化以及高密度化的方法之一，半导体芯片的积层化正在被推进。
以前，如图2所示，在布线基板100上搭载的大尺寸的半导体芯片101上通过粘接剂等搭载尺寸小的半导体芯片102，通过焊线103将布线基板100、半导体芯片101、102间电连接后，通过树脂密封进行这样的半导体芯片的积层化。为谋求进一步小型化以及高密度化，将半导体芯片的尺寸做小的同时，需要将各芯片做薄。
但是，以上述方法积层的半导体芯片的安装体，具有以下的问题。首先，为以焊线103电连接半导体芯片101和布线基板100上的基板电极，特别是在高频工作中，焊线103变成电感成分，成为阻碍顺利工作的主要原因。此外，焊线103从半导体芯片101、102的上面突出，并且因为必须确保用于引线接合的区域，所以存在半导体芯片不能够充分薄型化的问题。进而，焊线103一般使用金属丝，所以成为成本增加的主要原因。此外，在引线接合中进行接合时，积层在下级的半导体芯片101所承载的负重大，由此存在薄的半导体芯片101被破坏的可能。
由此，最近，作为代替引线接合法的方法，提出如下述的以倒装式连接半导体芯片的方式的CSP(Chip Size Package：芯片尺寸封装)(特开2002-203874号公报、特开2002-170919号公报、特开平10-135272号公报、特开2001-338949号公报、特开7-263493号公报)。倒装片法，与上述引线接合法不同，能够利用半导体芯片的全部进行连接，同时，通过突起电极(凸出)进行连接，所以能够进行非常细微的芯片的接合，使高密度安装成为可能。但是，对此还存在以下的问题。
例如，在特开2002-203874号公报、特开2002-170919号公报以及特开10-135272号公报中，使积层的半导体芯片和布线基板对位、通过焊锡接合之后，再将积层的半导体芯片进行对位并由焊锡接合。这样，将焊锡作为电粘接剂来使用时，多级积层时的一起重熔不能期待自对准的效果，所以对每个半导体芯片按顺序进行焊锡接合。但是，此时最初积层的接合部要负担直到最后积层的多次焊锡接合时引起的热量，所以留有在第一级和最后一级的接合部之间的结构会变得不同的悬念，还有由反复加热使可靠性降低的悬念。
另一方面，在特开2001-338949号公报以及特开7-263493号公报中使用导电性粘接剂来电连接半导体芯片和布线基板。但是，导电性粘接剂在导电性这点上差，并且，因为粘接强度低，在经常变化的半导体中，存在随着其使用年数的增加电特性降低的弊端。
发明内容
本发明鉴于这种问题，其第1目的在于提供一种可靠性高的半导体芯片安装体，能够高密度安装，并且半导体芯片的突起电极与布线基板的布线层之间、以及半导体芯片的突起电极彼此的电连接状态均匀。
本发明的第2目的在于提供一种半导体芯片安装体的制造方法，能够容易地并以低成本制造上述可靠性高的高密度的半导体芯片安装体。
涉及本发明的半导体芯片安装体具有以下的结构，具备：布线基板，在表面具有布线层；第1半导体芯片，具有突起电极同时搭载在上述布线基板上、上述突起电极和布线层相接触、并且通过电镀膜电连接；以及，1个或2个以上的第2半导体芯片，具有突起电极同时按顺序积层并搭载在上述第1半导体芯片上、对置的上述第1半导体芯片的突起电极与上述第2半导体芯片的突起电极通过电镀而电连接。
电镀膜，具体的说是通过电解电镀形成的，例如由铜(Cn)、镍(Ni)、金(Au)、锡(Sn)或这些金属的合金构成。
作为本发明的半导体芯片安装体，半导体芯片具有在贯穿其两面的通孔内埋设导电材料而形成的贯穿电极，其贯穿电极的端部具有外部引出电极，最好在外部引出电极上形成突起电极的形态。此外，第2半导体芯片以及布线基板上也在与第1半导体芯片的贯穿电极对置的位置上设置贯穿电极，通过突起电极电连接多个贯穿电极，最好电连接部以一条直线的状态配置。
本发明的半导体芯片安装体的制造方法包含以下工序，在表面具有布线层的布线基板的表面，以突起电极接触到布线基板上的连接处的方式，将具有上述突起电极的第1半导体芯片进行对位，同时，在第1半导体芯片上，以上述第1半导体芯片的突起电极与第2半导体芯片的突起电极相接触的方式，将具有突起电极的1个或2个以上的第2半导体芯片进行对位并积层的工序；至少以覆盖上述第1半导体芯片的突起电极和上述布线基板的布线层的接触部、以及上述第1、第2半导体芯片的突起电极彼此的接触部的各自周围的方式，形成电镀膜的工序。
作为电镀法，最好使用电解电镀或喷镀电镀。
进而，在电镀时，一边对收存电镀液的电镀槽的壁面施加超声波振动一边形成电镀膜，或者在电镀槽内配置安装了第1以及第2半导体芯片的布线基板，减压后将电镀液收存在电镀槽内，由此形成电镀膜。或者，也可以对收存在电镀槽内的电镀液一边加压一边形成电镀膜。通过这样的方法，能够促进电镀、形成稳定的电镀膜。
按照本发明的半导体芯片安装体以及其制造方法，由于将半导体芯片的突起电极和布线基板的布线层之间、以及半导体芯片的突起电极彼此之间分别通过电镀膜电连接，因此在接合处电镀膜均匀并且稳定的附着，能够得到没有差异的接合强度，同时能够迅速进行接合操作，由此提高生产能力。此外，能充分去除引线和半导体芯片的间隔，所以能够提供可高度集成、小型的可靠性极高的半导体芯片安装体。
特别是，本发明的半导体芯片安装体及其制造方法，在具有65nm以下的细微布线、电极焊点的下层的层间绝缘膜的材质比较脆的结构的半导体芯片和布线基板的多层连接中有效。
此外，在本发明的半导体芯片安装体中，在第1半导体芯片、第2半导体芯片以及布线基板上分别设置贯穿电极，通过突起电极来电连接这些贯穿电极，由此使电连接部以一直线状配置。由此，能高速进行吉赫兹(GHz)频率的信号传送。
附图说明
图1是表示涉及本发明的一实施方式的半导体芯片安装体的结构的剖面图。
图2是现有的半导体芯片安装体的模式图。
具体实施方式
以下，参照附图详细说明本发明的实施方式。
图1是表示涉及本发明的一实施方式的半导体芯片安装体1的剖面结构的图。该半导体芯片安装体1是在例如由聚酰亚胺树脂构成的布线基板10上积层并搭载多层结构(在此为2层)的半导体芯片20、30的安装体。
布线基板10上设置通孔(电极形成孔)11，同时在表面上形成由布线层12构成的电子电路。在电极形成孔11上形成贯穿电极11A。外部电极11A例如能够通过电镀1～150μm左右的镍(Ni)而形成。作为其它方法，电镀后也可以通过重熔焊锡来制作电极。
在基板10的背面的与电极形成孔11对应的位置上形成例如由焊锡构成的球电极13，并且该球电极13和表面的布线层12通过通孔11电连接。虽然在球电极13中未图示，但是与外部的印制电路板是电连接的。
布线基板10由例如聚酰亚胺树脂形成，其表面电路是通过周知的光刻技术制作的。在光刻法中以保护膜覆盖基板，并以形成有图形的掩模来覆盖该保护模。也可以以感光树脂形成作为掩模的膜整体，并通过曝光和感光印制图形并形成电极形成孔。作为保护膜可使用由紫外线硬化的树脂、例如丙烯系感光剥离型或环氧丙烯系的树脂。保护膜通过例如旋转涂层法等覆盖布线基板，然后通过对该保护膜进行曝光、显影进行印制图形并形成掩模，通过使用该掩模对基板进行蚀刻和电镀处理而形成布线层。
布线层12例如由铜(Cu)电镀形成的，所以导电性优良。布线层12的宽度例如为5～30μm左右。
下侧的半导体芯片20(第1半导体芯片)上设置有通孔(throughhole)21，该通孔21中填充导电材料例如铜(Cu)，形成栓21A。该栓21A的下端部设置外部引出电极22。在外部引出电极22的表面上设置突起电极(金属凸起)23，该突起电极23与布线基板10侧的布线层12的电极部分相接触。半导体芯片20侧的外部引出电极22和布线基板10侧的布线层12之间包含突起电极23的表面整体，由导电性的电镀膜24进行覆盖。通过该电镀膜24，使突起电极23和布线层12整体均匀连接，来消除电连接的不良。
半导体芯片20的表面上形成布线图形(未图示)。该布线图形是在实施了例如钼(Mo)、钨(W)、钨硅化物(WSi2)等的硅化物、金(Au)或铜(Cu)等导电性良好的金属的电镀后，以光刻法通过对金属层进行蚀刻并部分地除去来设置的布线图形。
能够通过例如在贯穿电极21上重熔微小焊锡球，或通过CVD(Chemical Vapor Deposition：化学汽相沉积)法、溅射等的PVD(Physical Vapor Deposition：物理汽相沉积)法等形成外部引出电极22。
突起电极23是用于容易电接合布线基板10和积层的其它的半导体的电极，例如，通过电镀形成。作为电镀金属，最好是与电镀接合金属同类的金属，但是，并不限定于此，考虑到导电性、粘合性等，可以从例如铜(Cu)、镍(Ni)、金(Au)、锡(Sn)以及这些金属的合金中选择。突起电极23的高度在100μm以下，特别是最好在2～50μm的范围内。
上侧的半导体芯片30(第2半导体芯片)上也同样设置通孔31，在该通孔31上也填充例如铜(Cu)以形成栓31A。在该栓31A的下端部设置突起电极(金属凸起)32，该突起电极32与下侧的半导体芯片20侧的栓21A相接触。突起电极32的表面也被由例如镍(Ni)构成的电镀膜33覆盖，通过该电镀膜33确保半导体芯片20侧的栓21A和半导体芯片30侧的栓31A电连接。其它与半导体芯片20相同。
并且，作为构成半导体芯片20、30的材料，例如有锗(Ge)、硅(Si)、砷化镓(GaAs)、磷化镓(GaP)等，但是，为使安装产品能够小型化，希望各芯片尽量薄。用于这样的芯片的晶片，能够通过例如将上述材料构成的单晶切薄来进行制造。
然后，对上述半导体芯片安装体1的制造方法进行说明。该方法由“对位工序”和“通过电镀的接合工序”构成，按需要进一步包括“树脂密封工序”。
对位工序中，在布线基板10的表面上将具有突起电极23的半导体芯片20以突起电极23与布线基板10上的布线层12的电极连接部接触的方式进行对位。然后，在半导体芯片20上将第2半导体芯片30以突起电极彼此相接触的方式进行对位。并且，在半导体芯片20、30之间为防止电短路，按需求也可以设置如绝缘薄膜或绝缘涂料的绝缘层。
为进行这样的半导体芯片20、30和布线基板10的对位，最好使用由特氟纶Teflon(注册商标)构成的对位夹具。该对位用夹具上设置用于与布线基板10或半导体芯片20、30上设置的槽部或突起部进行嵌合的突起部或槽部，能够将设置在布线基板10或半导体芯片20、30上的槽部或突起部插入到这些突起部或槽部中，来进行对位。对位的最佳位置是通电后电流量的最小位置，或者也可以通过一边监视显微镜映像一边自动或手动操作来确定。
进行布线基板10和半导体芯片20、进而半导体芯片20、30彼此的对位，然后，以倒装式连接它们。具体的，为使2个半导体芯片20、30和布线基板10的位置不错开，通过一边用夹具压一边进行镀膜，以倒装式连接布线基板10、半导体芯片20、30，即，通过突起电极(凸起)使布线基板10以及半导体芯片20、30相互电连接。
该电镀处理可以是将布线基板10以及半导体芯片20、30浸泡在槽内的电镀液中进行电镀，也可以是无电解电镀。此外，以雾状喷镀电镀液等方法使接触部相互电导通后，通过以电镀金属覆盖该接触部来接合。通过这样的电镀处理，如图1所示，布线基板10的电极和半导体芯片20的突起电极之间、以及半导体芯片20、30的突起电极之间覆盖电镀金属而接合。此时，最好通过印刷在电接合处的突起部和除去其接触面的其它的电路露出面上涂上油性涂料，来防止电镀金属的析出。
作为电镀用金属，可以使用例如铜(Cu)、镍(Ni)、金(Au)、锡(Sn)或这些金属的合金，也可以是和突起电极等的电极相同的材质，也可以使用其它的金属。
并且，在电镀处理时，在半导体芯片20和布线基板10之间也可以稍微施加不使半导体芯片20破损的压力。
并且，在电解电镀中，对布线基板10的电极和半导体芯片20的突起电极、以及半导体芯片20、30的突起电极彼此进行对位，浸泡在电镀液中。将二者浸泡在电镀液中后，将共用电极作为负极、将电镀用电极作为正极并在二者之间施加规定时间的直流电压。
并且，在电镀处理时，最好给予液壁面超声波振动。由此，能够使电镀液充分浸透布线基板10和半导体芯片20之间、以及半导体芯片20、30之间，同时，能够促进电镀液的循环、谋求电镀中的所有的凸起生长的均匀化。
此外，将安装了半导体芯片20、30的布线基板10置于电镀槽内，使内部减压，抽出半导体芯片20、30之间、布线基板10和半导体芯片20之间的狭窄区域内的空气，其后在电镀槽内收存电镀液，由此也可以形成电镀膜。由此，能够使电镀液充分浸透到布线基板10和半导体芯片20之间、以及半导体芯片20、30之间的狭窄区域，能够防止在空气残存部中的电镀不良的发生。
进而，也可以一边对收存在电镀槽中的电镀液的表面部分的空气进行加压一边来形成电镀膜。由此，也能得到与上述相同的效果。
上述电镀工序结束后，以纯水洗净电镀液，除去电镀时附着的污染杂质。然后，按照需求，为防止氧化和吸湿引起的恶化，以布线基板10、半导体芯片20、30相互间的接合部为中心、将部分或全部以树脂进行密封。作为密封树脂，可以选择以环氧树脂为首的电绝缘性和耐热性优良的树脂。
以上的工序之后，通过将基板切片或利用激光束等切断、分割基板，由此，能够得到高密度集成的半导体芯片安装体1。
这样，在本实施方式中，在布线基板10上对半导体芯片20、30进行对位后，使半导体芯片20的突起电极和布线基板10的电极之间、以及半导体芯片20、30的各突起电极彼此分别通过电镀进行电连接，所以能够均匀并且稳定的附着电镀膜，能够得到没有差异的接合强度。此外，因为能够迅速进行接合操作，所以生产能力提高。进而，因为能充分去除引线和半导体芯片之间的间隔，所以能够高度集成，进而能够得到小型的可靠性极高的半导体芯片安装体。
特别是，在以前进行的凸起连接中，在微观上能看见在突起电极彼此的连接部处存在没有连接的地方(不接合处)，但是，在本实施方式中，由于在这样的不接合处填充有电镀金属，所以能够得到充分的接合强度的同时还能保证充分电连接，使接合部变为更低的电阻。特别是，当布线基板10的布线层12和半导体芯片20、30的布线层的宽度成为65nm以下的细微布线时，其膜厚也变薄，此外，布线层下的绝缘层由多孔(porous)硅氧化膜(Si02)形成的情况下，绝缘层很脆，所以不希望使用以前的引线接合法和如凸起压接那样的施加压力的方法。在这种情况下，本实施方式的方法是有效的，能够不损伤绝缘层、得到具有10μm间距的细微布线的半导体安装体。
此外，考虑今后吉赫兹(GHz)的频率的信号传送的普及，但是如以前的装置(第2图)，电极间通过导线相连接，因为由导线的长度部分以及导线弯曲引起的高频电阻的影响，在信号传送中产生延迟。与此相对，在本实施方式中，如第1图所示，分别在布线基板10上设置贯穿电极11A、在半导体芯片20上设置贯穿电极21A、在半导体芯片30上设置贯穿电极31A，这些贯穿电极11A、21A、31A相互对置配置，同时通过突起电极23、32电连接。即，贯穿电极11A、21A、31A呈直线状以最短距离相连接，即使在吉赫兹(GHz)的频率信号中，也能够高速并且稳定地进行传送。
以下，将具体的实施例进行说明。
在直径4英寸的硅晶片上，1芯片为7.5×7.5mm大小，在其周围配置200个铝(Al)电极(80μm ×80μm)，电极部分以外以由硅氧化膜(SiO2)构成的保护膜覆盖。然后，通过激光器在电极部分形成通孔，在其中通过毛细管现象浸透填充焊锡。进而在填充的焊锡部分形成高度5μm的金的突起电极(凸起)。
以突起电极彼此接触的方式积层配置2片该晶片，在其周边部连接电镀负电极，并浸泡在将电流密度设定为200A/m2的Cu电镀液(硫酸铜0.8mol/l，硫酸0.5mol/l)中，在突起电极周边进行5μm厚的Cu电镀，使突起电极彼此电连接。然后，洗净电镀液，在芯片彼此的空间注入未充满的树脂。然后，按芯片尺寸进行分割。
然后，为使布线基板的电极和在半导体芯片上形成的Cu电镀的突起对接，进行布线基板和半导体芯片的对位之后，用夹具将这些固定，在与上述的电镀液相同的电镀液中，进行布线基板、2个半导体芯片相互的电镀连接。此时，在布线基板的电极部以外涂上油性涂料，以使电镀不附着。
用电镀纯水洗净以上述方法得到的半导体芯片安装体之shell后，通过干燥清洗液得到成品。
(剥离测试结果)
将这样电镀连接的接合部进行壳体测试(shell test)，测定半导体芯片间的层间粘接强度。其结果得到平均10g/凸起的强度，证明是非常良好的接合。
(电阻测试)
在电阻测试中也显示0.5mΩ/凸起的良好的连接电阻。
虽然举出以上实施方式以及实施例对本发明进行了说明，但是本发明不限于上述实施方式和实施例，可以是各种变形。例如，在布线基板10上搭载的半导体芯片不仅是2层，也可以是3层以上。即，在搭载在布线基板10上的第1半导体芯片上也可以顺次搭载2个以上的第2半导体芯片。

Claims (14)

1.一种半导体芯片安装体，其特征在于，具有：
在表面上具有布线层的布线基板；
第1半导体芯片，具有突起电极同时搭载在上述布线基板上、上述突起电极与上述布线层相接触的同时，至少上述突起电极和上述布线层的接触部的周围由导电性的电镀膜覆盖；以及
1个或2个以上的第2半导体芯片，具有突起电极同时积层并搭载在上述第1半导体芯片上，至少上述第1半导体芯片的突起电极与上述第2半导体芯片的突起电极的接触部的周围由导电性的电镀膜覆盖。
2.如权利要求1记载的半导体安装体，其特征在于：
上述电镀膜由铜(Cu)、镍(Ni)、金(Au)、锡(Sn)或这些金属的合金构成。
3.如权利要求1或权利要求2记载的半导体芯片安装体，其特征在于：
上述第1半导体芯片具有在贯穿其两面间的通孔内埋设导电性材料而形成的贯穿电极，同时，在上述贯穿电极的端部具有外部引出电极，在上述外部引出电极上形成上述突起电极。
4.如权利要求3记载的半导体芯片安装体，其特征在于：
上述布线基板的布线层与上述第1半导体芯片的突起电极的连接部及外部引出电极的整体由上述电镀膜覆盖。
5.如权利要求4记载的半导体芯片安装体，其特征在于：
上述半导体芯片的突起电极的整体由上述电镀膜覆盖。
6.如权利要求1、2、4、5的任一项记载的半导体芯片安装体，其特征在于：
搭载在上述布线基板上的第1半导体芯片以及第2半导体芯片由树脂进行密封。
7.如权利要求3记载的半导体芯片安装体，其特征在于：
搭载在上述布线基板上的第1半导体芯片以及第2半导体芯片由树脂进行密封。
8.如权利要求3记载的半导体芯片安装体，其特征在于：
上述第2半导体芯片以及上述布线基板在与上述第1半导体芯片的贯穿电极对置的位置上具有贯穿电极，通过上述突起电极使上述多个贯穿电极电连接。
9.一种半导体芯片安装体的制造方法，其特征在于，包含：
对表面上具有布线层的布线基板进行对位，以使具有突起电极的第1半导体芯片的上述突起电极与上述布线基板的布线层上的规定的连接处接触，同时，以上述第1半导体芯片的突起电极与第2半导体芯片的突起电极相接触的方式，在第1半导体芯片上将具有突起电极的1个或2个以上的第2半导体芯片进行对位的工序；以及
至少以覆盖上述第1半导体芯片的突起电极和上述布线基板的布线层的接触部、以及上述第1、第2半导体芯片的突起电极彼此的接触部的各自周围的方式，形成电镀膜的工序。
10.如权利要求9记载的半导体芯片安装体的制造方法，其特征在于：
通过电解电镀或喷涂电镀形成上述电镀膜。
11.如权利要求9或权利要求10记载的半导体芯片安装体的制造方法，其特征在于：
一边对收存电镀液的电镀槽的壁面施加超声波振动一边形成上述电镀膜。
12.如权利要求9或权利要求10记载的半导体芯片安装体的制造方法，其特征在于：
将安装有上述第1以及第2半导体芯片的布线基板配置在电镀槽内，并对内部减压后将电镀液收存在上述电镀槽内，由此形成上述电镀膜。
13.如权利要求9或权利要求10记载的半导体芯片安装体的制造方法，其特征在于：
一边对收存在电镀槽中的电镀液加压一边形成上述电镀膜。
14.如权利要求9记载的半导体芯片安装体的制造方法，其特征在于，包含：
形成上述电镀膜后、将搭载在上述布线基板上的第1半导体芯片以及第2半导体芯片用树脂进行密封的工序。
CNB2004800133614A 2003-05-15 2004-05-14 半导体芯片安装体及其制造方法 Expired - Fee Related CN100446244C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003137140 2003-05-15
JP137140/2003 2003-05-15
JP141893/2004 2004-05-12

Publications (2)

Publication Number Publication Date
CN1791979A CN1791979A (zh) 2006-06-21
CN100446244C true CN100446244C (zh) 2008-12-24

Family

ID=36788823

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800133614A Expired - Fee Related CN100446244C (zh) 2003-05-15 2004-05-14 半导体芯片安装体及其制造方法

Country Status (1)

Country Link
CN (1) CN100446244C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714114A (zh) * 2009-10-29 2012-10-03 阿尔卑斯电气株式会社 导光单元及输入装置
CN115423811B (zh) * 2022-11-04 2023-03-24 长春光华微电子设备工程中心有限公司 一种芯片上焊点的注册方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148531A (ja) * 1994-11-22 1996-06-07 Nec Corp 半導体チップおよび回路基板の接続方法
JP2000156459A (ja) * 1998-11-20 2000-06-06 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2002176137A (ja) * 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
CN1369912A (zh) * 2001-01-29 2002-09-18 夏普公司 半导体集成电路及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148531A (ja) * 1994-11-22 1996-06-07 Nec Corp 半導体チップおよび回路基板の接続方法
JP2000156459A (ja) * 1998-11-20 2000-06-06 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2002176137A (ja) * 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
CN1369912A (zh) * 2001-01-29 2002-09-18 夏普公司 半导体集成电路及其制备方法

Also Published As

Publication number Publication date
CN1791979A (zh) 2006-06-21

Similar Documents

Publication Publication Date Title
EP0261799B1 (en) Method for producing a terminal electrode of a semi-conductor device
US6350633B1 (en) Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
KR100918129B1 (ko) 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법
KR100658543B1 (ko) 반도체 장치 및 그 제조 방법
US6878633B2 (en) Flip-chip structure and method for high quality inductors and transformers
US7230318B2 (en) RF and MMIC stackable micro-modules
CN102157473B (zh) 半导体装置及其制造方法
JP3258764B2 (ja) 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
KR100659625B1 (ko) 반도체 장치 및 그 제조 방법
US20040157410A1 (en) Semiconductor device, semiconductor module, electronic equipment, method for manufacturing semiconductor device, and method for manufacturing semiconductor module
US20050215043A1 (en) Low fabrication cost, high performance, high reliability chip scale package
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
US5903045A (en) Self-aligned connector for stacked chip module
US6562709B1 (en) Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6562657B1 (en) Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6660626B1 (en) Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US7755190B2 (en) Electronic device including a nickel-palladium alloy layer
KR20050087840A (ko) 구리 상호 접속 구조체로의 본딩 구조체 및 방법
US20100327448A1 (en) Semiconductor with Bottom-Side Wrap-Around Flange Contact
EP1440470A2 (en) Wirebond contact structure and method of wire bonding a microelectronic die
US20060231927A1 (en) Semiconductor chip mounting body and manufacturing method thereof
US20090014897A1 (en) Semiconductor chip package and method of manufacturing the same
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
JP2004119773A (ja) 半導体装置及びその製造方法
CN100446244C (zh) 半导体芯片安装体及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081224

Termination date: 20100514