JPH0350733A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0350733A
JPH0350733A JP18672389A JP18672389A JPH0350733A JP H0350733 A JPH0350733 A JP H0350733A JP 18672389 A JP18672389 A JP 18672389A JP 18672389 A JP18672389 A JP 18672389A JP H0350733 A JPH0350733 A JP H0350733A
Authority
JP
Japan
Prior art keywords
film
plating
bump electrode
gold
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18672389A
Other languages
English (en)
Inventor
Takaaki Kobayashi
孝彰 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18672389A priority Critical patent/JPH0350733A/ja
Publication of JPH0350733A publication Critical patent/JPH0350733A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にバンプ電極
の製造方法に関する。
〔従来の技術〕
−mに、テープキャリア方式の半導体装置では、半導体
基板の主面に突出するバンプ電極を設けている。
従来、この種のバンプ電極を有する半導体装置の製造方
法は、例えば、半導体基板に対する所要の素子形成工程
およびアルミニウムによる配線形成工程を終了し、表面
保護膜を形成した後、基板表面全体に・電解メッキの電
流路としてのアルミニウム膜を形成する。
その後、このアルミニウム膜上にリフトオフ法等を利用
してバンブ電極形成領域にバリア金属膜例えばチタン・
白金膜を形成し、そのチタン・白金膜の一部を露呈させ
たフォトレジストをメッキのマスクとし、アルミニウム
膜を陰極、メッキ装置側に設置した電極を陽極として電
解メッキを行なってバンブ電極を形成する。
その後、フォトレジストと電流路として用いたアルミニ
ウム膜とを除去する方法であった。
〔発明が解決しようとする課題〕
上述した従来のバンブ電極の製造方法は、半導体基板の
主面側全体に被着した金属膜およびメッキ液を介して対
向させた白金板等を各々陰極電極および陽極電極とし、
所望の膜厚が得られる長さの時間だけ電流を流してバン
ブ電極を形成するため、メッキ装置の電極間でリーク電
流が生じた時などはメッキ膜厚を所望の厚さに成長させ
ることが著しく困難になる。
また、メッキ成長速度が半導体基板内で均等ではないた
め、半導体基板上に半導体装置が複数個存在する場合に
は、各々の半導体装置間でメッキ膜厚が不均一となりな
り膜厚不足となる欠点がある6 〔課題を解決するための手段〕 本発明の半導体装置の製造方法は、半導体基板上のバン
ブ電極形成領域を含む領域に、電解メッキ時の陰極側の
電流路としての第1の金属導電膜を形成する工程と、第
1の金属導電膜上のバンブ電極形成領域にバリア金属膜
を形成する工程と、第1の金属導電膜およびバリア金属
膜を含む半導体基板の主面側に第1の保護膜を形成する
工程と、第1の保護膜上に第2の金属導電膜を形成する
工程と、第2の金属導電股上にバンブ電極形成領域のみ
開口した第2の保護膜を形成する工程と、第2の保護膜
をマスクとして第2の金属導電膜および第1の保護膜を
エツチング除去してバリア金属膜を露出させる工程と、
第2の保護膜をマスクとして第1の金属導電膜を陰極、
電解メッキ装置側に設置した電極を陽極、第2の金属導
電膜をメッキ終了検知用配線として電解メッキを行ない
露呈されたバリア金属膜上にバンブ電極を形成する工程
と、メッキ完了後不要となった第2の保護膜、第2の金
属導電膜、第1の保護膜をエツチング除去する工程と、
その後に第1の金属導電膜の不要部分をエツチング除去
する工程とを有している。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図(a)〜(i>は本発明の第1の実施例を説明す
るための工程順断面図である。
まず、第1図(a)に示すように、素子形成済みの半導
体基板1の表面に形成した約1μmの膜厚のシリコン酸
化膜2を除去して幅約200μmのダイシングライン領
域Iを形成し、スパッタ法により約0.8μmの膜厚の
アルミニウム3を被着する。
次に、第1図(b)に示すように、第1のフォトレジス
トパターン4を形成し、これをマスクに不要部分をエツ
チング除去して半導体装置に必要なアルミニウム配線3
aを形成する。アルミニウム配線3aには約100μm
口のバンブ電極形成領域が含まれている。
次に、第1図(c)に示すように、第1のフォトレジス
トパターン4を剥離した後、約0.5μmの膜厚のシリ
コン酸化膜5を成長させ、更に、第2のフォトレジスト
パターン6を形成し、これをマスクにしてバンブ電極形
成領域■およびダイシングライン領域Iの部分のシリコ
ン酸化膜5をエンチング除去する。
その後、第1図(d)に示すように、第2の7オトレジ
ストパターン6を剥離した後、第1の金属導電膜である
ところのアルミニウム膜を被着し6、第3のフォトレジ
ストパターン8を用いてアルミニウム膜の不要部分を工
・ソチング除去し、バンブ電極形成領域■およびダイシ
ングライン領域■を電気的に接続するメッキ用配線7を
形成する。
ここで、メッキ用配線7はダイシングライン領域■の側
壁部において、カバレッジが良好ではなく、大電流例え
ば100mA以上の電流が流れると容易に断線するよう
になっている。
次に、第1図(e)に示すように、第3のフォトレジス
トパターン8を剥離した後、バンブ電極形成領域Hの一
部または全部を開口した第4のフォI・レジストパター
ン9を形成し、金メッキを成長させる際のバリア膜とな
る金属膜10を第4の7オトレジストパターン9上に被
着する。
ここで、金属膜10は、金が下層に拡散することを防ぐ
ことを目的とした膜厚0.1μmの白金膜と、白金膜と
下地の密着性を強化することを目的とした膜厚0.1μ
mのチタン膜の2層構造となっている6 次に、第1図(f)に示すように、バンブ電極形成領域
■以外の不要部分の金属膜10は、第4のフォトレジス
トパターン9と共にリフトオフ法により除去され、その
後400℃、窒素雰囲気中での熱処理により、バンブ電
極形成領域■を含む領域に残された金属膜10はバリア
金属膜10aとなる。
次に、形成するバンブ電極の膜厚に応じ、第1の保護膜
であるところのポリイミド樹脂11を、例えば20μI
n塗布形成する9ここで、ポリイミド樹脂11は後工程
での発泡現象を考慮して、250℃、60分間の熱処理
を行なう。
次いで、この上層に電解金メッキの終了検知用配線とな
る第2の金属導電膜であるところの膜厚的0.5μmの
チタン膜12を被着する。その後、第1図(g)に示す
ように、バンブ電極形成領域■を開口しである第2の保
護膜であるところの第5のフォトレジストパターン13
を形成し、第5のフォトレジストパターン13をマスク
にしてチタン膜12およびポリイミド樹脂11を等方的
に十分にエツチング除去し、バンブ電極形成領域■内の
バリア金属膜10aを露呈させる。
続いて、第5のフォトレジストパターン13をマスクに
、メッキ用配線7を陰極、メッキ装置側に設置した電極
(図示せず)を陽極、チタン膜12をメッキ終了検知用
配線として電解金メッキを行ない、金バンプ電極14を
形成する。
この様にして電解金メッキを続けると、金バンブ電極1
4は徐々に成長し、やがて、メッキ終了検知用配線であ
るチタン膜12に接触し、金バンブ電極14の成長は停
止して形成が完了し、第1図(h)に示すようになる。
最後に、第5のフォI・レジストパターン13゜メッキ
終了検知用配線であるチタン膜12.ポリイミド膜11
を順次除去し、バリア金属膜10aをマスクにメッキ用
配線7の不要部分を除去して、第1図(i)に示した半
導体装置が完成する。
本実施例では、金メッキの等方成長による横方向への拡
大を抑制することができ、金バンプ電極の平面寸法を低
減して半導体装置の微細化を図ることができる。
ここで、メッキ時の電流路としてのアルミニウム膜やメ
ッキ終了検知用配線としてのチタン膜には他の金属を使
用しても良く、また、バンブ電極には金具外の金属を使
用することも出来る。
第2図(a)〜(c)は本発明の第2の実施例の工程順
断面図である。
本実施例は第1の実施例における第1図(f)に示す工
程まで同じであるので、それ以降を説明する。
第2図(a>において、ポリイミド膜11を金バンプ電
極の膜厚に応じて約15μmの膜厚に塗布し、250℃
の窒素雰囲気中で60分間熱処理を行なった後、ポリイ
ミド膜11の上にシリコン酸化膜15を約5μm成長さ
せ、さらにシリコン酸化膜15上にメッキ終了検知用配
線となる膜厚的1.0μmのアルミニウム膜3bを被着
する。
その後、バンプ電極形成領域■内を開口した第5のフォ
トレジスト13を形成し、第5のフォI・レジスト13
をマスクとしてアルミニウム膜3bを工・ソチング除去
し、更に、シリコン酸化膜]5.ポリイミド膜11を等
方的にエツチング除去してバリア金属膜10aを露呈さ
せる。
この時、シリコン酸化膜15.ポリイミド膜11は各々
の上層膜よりオーバーエツチングされる、 その後、第1の実施例と同様に電解金メッキを行ない、
第2図(b)に示すように、金バンブ電極14はアルミ
ニウム膜3bに達するまで成長する6 本実施例では、上述したシリコン酸化膜15゜ポリイミ
ド膜11のエツチング形状から、金バンブ電極14の断
面形状は、その中央部が約5μm凸になっている。
なお、この形状は、シリコン酸化膜15の膜厚やエツチ
ング条件により決定される。
最後に、第1の実施例と同様に、第5のフォトレジスト
13.アルミニウム膜3b、シリコン酸化膜15.ポリ
イミド膜11.メッキ用配線7を順次除去し、第2図(
c)に示す半導体装置が完成する。
本実施例では、金バンプ電極の中央部を凸状にすること
が出来るため、キャリアテープと金バンブ電極をボンデ
ィングする際、両者の接触面積を大きくすることが出来
、密着強度を増大することが出来る。
〔発明の効果〕
第3図を参照して、本発明の第1の実施例を例にして、
本発明の詳細な説明する。
第3図は、第1図(g)と第1(h)との中間の状態を
示す図である。
第1図(g)に示した状態の後、半導体基板1の主面側
を金メッキ液(図示せず)に接触させ、メッキ電源コン
トロールユニ・ソI・16により、定電流電解金メッキ
を行なう。
ここで、メッキ装置の陽極側は白金板電極17と電極端
子18で構成されており、白金板電極17は金メッキ液
中で陽i電極となり、電極端子18は第5のフォトレジ
ストパターン13を突き破りチタン膜12に接触させて
いる。
また、メッキ装置の陰極側は半導体基板1の裏面に接続
され、半導体基板1はダイシングライン領域を介してメ
ッキ用配線7と接続し、更に、半導体基板1はメッキ用
配線7を介してバリア金属膜10aと接続し、バリア金
属膜10aが陰極電極となっている。この電極間に電流
を流すことにより、バリア金属膜10a上に金メ・・I
キ層すなわち金バンプ電極14が形成される。
この様にして電解金メッキを続けると、金バンプ電極1
4は徐々に成長し、やがてメッキ終了検知用配線である
チタン膜12に接触し、成長は停止する。
これは、陰極電極であるバリア金属膜10aと陽極電極
である白金電極17との間の電気抵抗が極小となり、瞬
間的に大電流が流れ、ダイシングライン領域の側壁部分
のようにメッキ用配線7のステップカバレッジの悪い箇
所が融断してメッキ電流が流れなくなるためである。
従って、本実施例の機構を各金バンブ電極単位または半
導体装置単位に構成しておけば、金バンプ電極14の成
長状況を監視することなしに、金バンプ電極の膜厚を精
度良くコントロールすることが可能となる。
また、本実施例では、ポリイミド樹脂の膜厚のみで金バ
ンブ電極の膜厚が決定されることがら、容易に膜厚をコ
ントロールすることが可能となる。
【図面の簡単な説明】
第1図(a)〜(i)は本発明の第1の実施例の工程順
断面図、第2図(a)〜(c)は本発明の第2の実施例
の工程順断面図、第3図は本発明の第1の実施例を例に
して本発明の詳細な説明するための断面図である。 1・・・半導体基板、2,5.15・・・シリコン酸化
膜、3・・・アルミニウム、3a・・・アルミニウム配
線、3b・・・アルミニウム膜、4,6.8.9゜13
・・・フォトレジストパターン、7・・・メッキ用配線
、10・・・金属膜、10a・・・バリア金属膜、11
・・・ポリイミド樹脂、12・・・チタン膜、14・・
・金バンプ電極、16・・・メッキ電源コントロールユ
ニ・ソト、17・・・白金板電極、18・・・電極端子
。 ■・・・ダイシングライン領域、■・・・金バンブ電極
形成領域。 代理友

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上のバンプ電極形成領域を含む領域に、電解
    メッキ時の陰極側の電流路としての第1の金属導電膜を
    形成する工程と、前記第1の金属導電膜上の前記バンプ
    電極形成領域にバリア金属膜を形成する工程と、前記第
    1の金属導電膜および前記バリア金属膜を含む前記半導
    体基板の主面側に第1の保護膜を形成する工程と、前記
    第1の保護膜上に第2の金属導電膜を形成する工程と、
    前記第2の金属導電膜上に前記バンプ電極形成領域のみ
    開口した第2の保護膜を形成する工程と、前記第2の保
    護膜をマスクとして前記第2の金属導電膜および前記第
    1の保護膜をエッチング除去して前記バリア金属膜を露
    出させる工程と、前記第2の保護膜をマスクとして前記
    第1の金属導電膜を陰極、電解メッキ装置側に設置した
    電極を陽極、前記第2の金属導電膜をメッキ終了検知用
    配線として電解メッキを行ない露呈された前記バリア金
    属膜上にバンプ電極を形成する工程と、メッキ完了後不
    要となった前記第2の保護膜、前記第2の金属導電膜、
    前記第1の保護膜をエッチング除去する工程と、その後
    に前記第1の金属導電膜の不要部分をエッチング除去す
    る工程からなることを特徴とする半導体装置の製造方法
JP18672389A 1989-07-18 1989-07-18 半導体装置の製造方法 Pending JPH0350733A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18672389A JPH0350733A (ja) 1989-07-18 1989-07-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18672389A JPH0350733A (ja) 1989-07-18 1989-07-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0350733A true JPH0350733A (ja) 1991-03-05

Family

ID=16193509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18672389A Pending JPH0350733A (ja) 1989-07-18 1989-07-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0350733A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7633029B2 (en) 2005-03-08 2009-12-15 Idec Corporation Safety switch
US7667149B2 (en) 2005-05-11 2010-02-23 Idec Corporation Safety switch
US7999200B2 (en) 2005-04-26 2011-08-16 Idec Corporation Safety switch

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7633029B2 (en) 2005-03-08 2009-12-15 Idec Corporation Safety switch
US7999200B2 (en) 2005-04-26 2011-08-16 Idec Corporation Safety switch
US7667149B2 (en) 2005-05-11 2010-02-23 Idec Corporation Safety switch

Similar Documents

Publication Publication Date Title
JPH05335313A (ja) インジウムバンプの製造方法
KR100428825B1 (ko) 반도체 집적회로 및 그의 제조 방법
JPH07221107A (ja) 半導体装置の突起電極構造およびその突起電極形成方法
JPH0350733A (ja) 半導体装置の製造方法
JP3349656B2 (ja) バンプおよびその製造方法
JPH0722425A (ja) 半導体装置の製造方法
JP2751242B2 (ja) 半導体装置の製造方法
JPH03198342A (ja) 半導体装置の製造方法
JPH09139387A (ja) 半導体装置の電極形成方法
JPH07201922A (ja) 基板上へのハンダバンプの形成方法
JPH02277242A (ja) 半導体装置の製造方法
JP2000021916A (ja) 半導体装置とその製造方法
JPH02119142A (ja) 半導体装置の製造方法
JPH065609A (ja) バンプ形成方法
JPH04142745A (ja) 半導体装置の製造方法
JP2643141B2 (ja) 転写用バンプの製造方法
JPH01238044A (ja) 半導体装置
JPH04278542A (ja) 半導体装置及びその製造方法
JPH04307737A (ja) 半導体装置の製造方法
JPH0497532A (ja) 半導体装置の製造方法
JP3049872B2 (ja) 半導体装置の製造方法
JPS5823940B2 (ja) 半導体装置の電極形成方法
JPH0590271A (ja) バンプ電極形成方法
JPS62281356A (ja) 半導体装置の製造方法
JPH04174522A (ja) 半導体装置のバンプ形成メッキの製造方法