JPH02119142A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に金属の突起
電極を有する半導体装置の製造方法に関する。

〔従来の技術〕

一般にテープキャリア方式の半導体装置では、半導体基
板の主面に突出する金属の突起電極を設けている。

従来、この種の突起電極を有する半導体装置の製造方法
は、例えば半導体基板に対する所要の素子形成工程及び
アルミニウムによる配線形成工程を終了し表面保護膜を
形成した後、基板表面全体に電解メッキの電流路として
アルミニウム膜を形成し、その後このアルミニウム膜上
にリフトオフ法等を利用して突起電極形成領域のバリア
膜を、例えばＴｉＰｔで形成し、次でフォトレジスト等
をマスクとして突起電極形成領域にたとえばＡｕを電解
メッキし、その後フォトレジストと、電流路であるアル
ミニウム膜を除去して突起電極を形成する方法がとられ
ていた。

〔発明が解決しようとする課題〕

上述した従来の半導体装置の製造方法における突起電極
の形成工程においては、半導体基板側を陰極とし、数ｃ
ｍ〜数１０ｃｍの距離を隔てて白金等を陽極として電解
メッキし、突起電極の膜厚制御を電解メッキに要する積
算−流値等の理論値をもとにして行っているため、メッ
キ装置の電極間で、たとえばメッキ液の接する装置面へ
の金属の析出等によるリーク電流が生じた場合などは、
メッキ膜厚を所望の膜厚に成長させることが著しく困難
となる。特に複数の半導体装置を同時にメッキする場合
、半導体装置間で形成された突起電極の膜厚が不均一と
なったり、膜厚不足で追加メッキが必要となるなどの欠
点がある。更に、金属メッキ層の横方向への拡大を抑制
できないという欠点もある。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、半導体基板上の突起
電極形成領域を含む領域に半導体基板とダイシング領域
において電気的に接続し、メッキ時の陰極側の電流路と
なる第１の導電膜を形成する工程と、前記第１め゛導電
膜上の突起電極形成領域にバリア膜を形成する工程と１
、前記バリア膜を含む全面に絶縁性の第１の保護膜と第
２の導電膜とを順次形成する工程と、前記第２の導電膜
上に第２の保護膜を形成したのちバターニングし突起電
極形成領域に複数の開口部を形成する工程と、開口部が
形成された前記第２の保護膜をマスクとし前記第２の導
電膜をエツチングし複数の開口部を有するメッキ用電極
を形成する工程と、前記第２の保護膜およびメッキ用電
極をマスクとし等方性エツチング法により前記第１の保
護膜をエツチングして開口部を形成し前記バリア膜を露
出させる工程と、前記第１の導電膜と前記メッキ用電極
を用いる電解メッキ法により露出した前記バリア膜上に
突起電極を形成する工程とを含んで構成される。

〔実施例〕

次に本発明を図面を参照して説明する。

第１図（ａ）〜（ｉ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。

まず第１図（ａ）に示すように、素子を完成した後の半
導体基板１上に膜厚的１μｍのシリコン酸化膜２を形成
したのち、素子領域間のシリコン酸化膜２を除去して半
導体基板１の表面が露された、幅約２００μｍのダイシ
ングライン領域Ｉを形成する０次いで全面にスパッタ法
により厚さ約０．８μｍのアルミニウム膜３を被着する
。

次に第１図（ｂ）のように、第１のフォトレジストパタ
ーン４を形成し、これをマスクとしたエツチング法によ
り不要部分のアルミニウム膜３を除去し、半導体装置に
必要な配線を形成する。この配線は約１００Ｘ１００μ
ｍ２の突起電極形成領域■を含むアルミニウム配線３ａ
として形成する。

次に、第１図（Ｃ）のように、第１のフォトレジストパ
ターン４を全部剥離した後、保護膜であるシリコン酸化
Ｉ！Ｉ５を半導体基板１の全面に約０．５μｍの膜厚で
成長させ、更にバターニング形成した第２のフォトレジ
ストパターン６をマスクにして突起電極形成領域■及び
ダイシングライン領域Ｉのシリコン酸化膜５をエツチン
グ除去する。

次に第１図（ｄ）に示すように、第２の７オトレジスト
パターン６を全部剥離した後、アルミニウム膜７を半導
体基板１の全面に約１．０μｍの膜厚で被着する。した
がって、ここで、半導体装置のそれぞれの突起電極形成
領域■はアルミニウム膜７によって基板表面の露出した
ダイシングライン領域Ｉと電気的に接続され、半導体基
板１と導通することになる。

次に第１図（ｅ）に示すように、突起電極形成領域■に
開口部を有する第３のフォトレジストパターン８を形成
した後、金メッキを成長させる際のバリア膜となる金属
膜９を第３のフォトレジストパターン８を残したまま基
板表面に被着する。ここで金属膜９は、金が下層に拡散
することを防ぐことを目的とした膜厚０．１μｍの白金
膜と、白金膜と下地の密着性を強化することを目的とし
な膜厚０．１μｍのチタン膜の２層構造とする。

次に第１図（ｆ）に示すように、金属膜９の突起電極形
成領域■以外の不要部分を第３のフォトレジストパター
ン８と件にリフトオフ法により除去したのち、４００℃
の窒素雰囲気中で熱処理を行うことによりバリア膜９ａ
とする。

次に第１図（ｇ）に示すように、突起電極の膜厚に応じ
て膜厚が約２０μｍのポリイミド樹脂１０を塗布し形成
する。ここでポリイミド樹脂１０は後工程での発泡現象
を考慮して２５０℃の窒素雰囲気中で６０分間熱処理を
行なう０次いで、この上層に電解金メッキの際の陽極側
の電流路となる膜厚的０．５μｍのチタン膜１１を被着
する。そして突起電極形成領域■のみを約１０μｍの間
隔で格子状にパターニングした第４のフォトレジストパ
ターン１２を形成し、この第４のフォトレジストパター
ン１２をマスクとしてこのチタン膜１１の一部を除去す
る。

この操作により突起電極形成領域■内のチタン膜１１は
、幅約１０μｍ間隔約１０μｍの格子状の金メッキ用電
極１１ａを構成する。さらにこの後、第４のフォトレジ
ストパターン１２及び金メッキ用電極１１ａをマスクと
して、ポリイミド樹脂１０を等友釣なエツチング法で十
分にエツチングし、突起電極形成領域■内のバリア膜９
ａを露呈させる。

次で、第１図（ｈ）に示すように、半導体基板１の主面
側を金メッキ液に接触させ定電流方式による電解金メッ
キを行う、ここで、金メッキ装置の陽極側は、その電極
端子が第４のフォトレジスト１２を突き破りチタン膜１
１に接触するため、チタン膜１１を電流路とした金メッ
キ用電極１１ａが陽極電極となる。また陰極側は半導体
基板１の裏面を介してアルミニウム膜７を電流路とした
バリア膜９ａが陰極電極となる。そのため、この電極間
に電流を流せばバリア膜９ａ上に金メッキ層、即ち全突
起電極１３が形成される。この様にして電解メッキを続
けると、全突起電極１３は徐々に成長し、やがては金メ
ッキ用電極１１ａに接触する。すなわち、全突起電極１
３と金メッキｍ；８ｉｉ１１　ａ間の抵抗は極小となり
、印加電圧は急激に減少する。従って、その印加電圧を
常時モニタしておけば全突起電極１３の成長の終点を検
出することが可能となる。また、ポリイミド樹脂１０の
膜厚をコントロールするだけで全突起電極１３を所望の
膜厚に形成することも可能となる。

次に第１図（ｉ）に示すように、全突起電極１３を形成
完了後、第４のフォトレジストパターン１２、金メッキ
用電極１１ａを含むチタン膜１１及びポリイミド樹脂１
０を順次全面除去する。次で全姿起電［！１３及びバリ
ア膜９ａをマスクにしてアルミニウム膜７を除去する。

これにより、全突起電極１３はそれぞれ電気的に独立し
、相互に絶縁状態となり半導体装置が完成する。

このように第１の実施例によれば、メッキの際の陽極電
極を半導体基板の主面に設置しであるので、全突起電極
の膜厚を容易にコントロールすることが可能であり、さ
らに、金メッキ成長の終点を容易に検出することが可能
である。また本草１の実施例では、金メッキの等方成長
による金メッキ層の横方向への拡大を抑制することがで
き、全突起電極１３の平面寸法を低減して半導体装置の
微細化を図ることもできる。

ここで、メッキ時の電流路としてのアルミニウム膜やチ
タン膜には他の金属を使用してもよく、また、突起電極
は全以外の金属も使用することができる。

第２図（ａ）〜（ｄ）は本発明の第２の実施例を説明す
るための製造工程順に示した半導体チップの断面図であ
る。

まず第２図（ａ）に示すように、第１図（ａ）〜（ｆ）
に示した第１の実施例と同様の操作により、半導体基板
１上にシリコン酸化膜２を形成したのちバターニングし
てダイシングライン領域Ｉを形成する６次でアルミニウ
ム配線３ａ、突起電極形成領域■に開口部を有するシリ
コン酸化膜５を形成したのち、全面にメッキ時に電流路
となるアルミニウム膜７を形成する０次でＰｔ−Ｔｉか
らなるバリア膜９ａを突起電極形成領域■に形成する。

次に第２図（ｂ）に示すように、ポリイミド樹脂１０を
突起電極の膜厚に応じて、約１５μｍの膜厚に塗布し、
３５０℃の窒素雰囲気中で６０分間熱処理を行った後、
その上層にシリコン酸化膜２０を約５μｍの厚さに成長
させる０次でその上層に電解金メッキの際の陽極側の電
流路となる膜厚的１．０μｍのアルミニウム膜２１を被
着する０次に突起電極形成領域■のみを約３．０μｍの
間隔で格子状にパターニングした第４のフォトレジスト
パターン２２をマスクとしてこのアルミニウム膜２２の
一部をエツチング除去する。この操作により突起電極形
成領域■内のアルミニウム膜２２は格子状の金メッキ用
電極２１ａを形成する。その後、第１段階として、第４
のフォトレジストパターン２２及び金メッキ用電極２１
ａをマスクとしてシリコン酸化膜２０を等方的なエツチ
ングで除去し、さらに第２段階として、突起電極形成領
域■のバリア膜９ａが露呈するまで、ポリイミド樹脂１
０を等方的なエツチングで十分に除去する。

次に第２図（ｃ）に示すように、第１実施例と同様にし
て、電解金メッキを行う、ここで全突起電極１３ａは、
シリコン酸化膜２０及びポリイミド樹脂１０の断面形状
により、周囲より約５μｍ高い凸状の中央部が形成され
る。

この後第２図（ｄ）に示すように、第１実施例と同様に
して、上層部の第４のフォトレジストパターン２２、ア
ルミニウム膜２１、シリコン酸化膜２０、ポリイミド樹
脂１０及びアルミニウム膜７を順次除去することにより
凸状の全突起電極１３ａが得られる。このように本草２
の実施例によれば、全突起電極の中央部を凸状にするこ
とができるので、キャリアテープと全突起電極の接触面
積を大きくでき、密着強度を強くすることが可能である
。

〔発明の効果〕

以上説明した様に本発明は、電解メッキを行う際の陽極
側の電極を半導体装置の上面に形成することにより、突
起電極の膜厚を均一性よく容易にコントロールすること
ができる効果がある。さらに、金属メッキの等方成長に
よる金属メッキ層の横方向への拡大を抑制することがで
きるため、突起電極の平面寸法を低減して半導体装置を
微細化できる効果がある １のフォトレジストパターン、５・・・シリコン酸化膜
、６・・・第２のフォトレジストパターン、７・・・ア
ルミニウム膜、８・・・第３のフォトレジストパターン
、９・・・金属膜、９ａ・・・バリア膜、１０・・・ポ
リイミド樹脂、１１・・・チタン膜、ｌｉａ・・・金メ
ッキ用電極、１２・・・第４のフォトレジストパターン
、１３．１３ａ・・・全突起電極、２０・・・シリコン
酸化膜、２１・・・アルミニウム膜、２１ａ・・・金メ
ッキ用電極、２２・・・第４のフォトレジストパターン
、■・・・ダイシングライン領域、■・・・突起電極形
成領域。

Claims (1)

【特許請求の範囲】
1. 半導体基板上の突起電極形成領域を含む領域に半導体基
   板とダイシング領域において電気的に接続し、メッキ時
   の陰極側の電流路となる第１の導電膜を形成する工程と
   、前記第１の導電膜上の突起電極形成領域にバリア膜を
   形成する工程と、前記バリア膜を含む全面に絶縁性の第
   １の保護膜と第２の導電膜とを順次形成する工程と、前
   記第２の導電膜上に第２の保護膜を形成したのちパター
   ニングし突起電極形成領域に複数の開口部を形成する工
   程と、開口部が形成された前記第２の保護膜をマスクと
   し前記第２の導電膜をエッチングし複数の開口部を有す
   るメッキ用電極を形成する工程と、前記第２の保護膜お
   よびメッキ用電極をマスクとし等方性エッチング法によ
   り前記第１の保護膜をエッチングして開口部を形成し前
   記バリア膜を露出させる工程と、前記第１の導電膜と前
   記メッキ用電極を用いる電解メッキ法により露出した前
   記バリア膜上に突起電極を形成する工程とを含むことを
   特徴とする半導体装置の製造方法。