CN100459067C - 导电性半导体衬底上的电极焊盘 - Google Patents

导电性半导体衬底上的电极焊盘 Download PDF

Info

Publication number
CN100459067C
CN100459067C CNB2005800011965A CN200580001196A CN100459067C CN 100459067 C CN100459067 C CN 100459067C CN B2005800011965 A CNB2005800011965 A CN B2005800011965A CN 200580001196 A CN200580001196 A CN 200580001196A CN 100459067 C CN100459067 C CN 100459067C
Authority
CN
China
Prior art keywords
electrode pad
mentioned
semiconductor substrate
wiring
insulating properties
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800011965A
Other languages
English (en)
Other versions
CN1860598A (zh
Inventor
赤毛勇一
深野秀树
山中孝之
斋藤正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of CN1860598A publication Critical patent/CN1860598A/zh
Application granted granted Critical
Publication of CN100459067C publication Critical patent/CN100459067C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction
    • G02F1/017—Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells
    • G02F1/01708—Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells in an optical wavequide structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/121—Channel; buried or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Biophysics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Wire Bonding (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明提供一种减小电极焊盘部分的电容，同时对于实用性的电极焊盘尺寸能够进行特性阻抗的控制的半导体衬底上的电极焊盘。在n-InP衬底1上，形成将n-InP包层2、i层3、p-InP包层与p型接触层4叠层而成的台面条纹型的光波导，在n-InP衬底1上形成在光波导的附近具有台面状淀积部8c的绝缘性材料膜8，将向光波导供给电信号的电极金属11a和布线金属11b、11c分别配置在光波导和绝缘性材料膜8之上，同时将电极焊盘10配置在台面状淀积部8c的上面，使得n-InP衬底1与电极焊盘10具有规定的间隔t1(大约17～29μm)。

Description

导电性半导体衬底上的电极焊盘
技术领域
本发明涉及制作在半导体衬底上的电子器件或光器件的电极焊盘。
背景技术
图13是以往的电极焊盘的一个例子的概略构造图。在要制作在半导体衬底上的电子器件或光器件上，通常都具备该图A所示的那样的电极焊盘123、124。
电极焊盘123、124，分别被形成在衬底121、122上，通过用金丝等连接布线125将电极焊盘间电连接，从而起到从外部供给用来驱动电子器件或光器件的电信号，或者将用电子器件过光器件进行了放大、检测等后的电信号向外部取出的重要的作用。
如上所述，在从外部供给电信号或将电信号取出到外部的情况下，必须用连接布线125将外部的电子器件、布线线路、连接器等与电子器件或光器件电连接起来。为了良好地进行该电连接时的作业性，也为了在布线作业时不给电子器件或光器件造成冲击，电极焊盘就成了必不可少的部分。
因此，在设计电子器件或光器件时，对于电极焊盘就要求(1)在与外部的部件之间的布线作业中可以确实地布线，(2)与半导体衬底之间的密接性良好，(3)在导电性的半导体衬底上形成电极焊盘时(图13C)虽然为了防止电极焊盘间的通电而在半导体衬底121上形成SiO2膜或低介电常数的绝缘性材料膜126，但是与这些膜之间的密接性应是良好的，(4)要设为电子器件或光器件的功能不会因在布线作业中所要受到的冲击而受损那样的配置，(5)电子器件或光器件的功能不会因电极焊盘的电阻或寄生电容等而受到妨碍等等。一般地说，电极焊盘的设计都已考虑到了这些要求(参看下述非专利文献1)。
非专利文献1：M.N.Khan，et al.，“theoretical prediction andexperimental verification of quantum well electro absorption modulatorswith bandwidths exceeding 40GHz”，OFC99，paper ThT4-1/293
发明内容
一般地说，在将在电子器件或光器件中所使用的半导体衬底设为导电性的半导体衬底的情况下，在与和该半导体衬底相对向的电极(布线)之间就易于产生电容，电极(布线)部的特性阻抗的控制就要会得困难起来。
特别是在电极焊盘部分，由于必须增大电极焊盘的面积，故电极布线复杂的电子器件，一般在易于通过控制特性阻抗而实现高效率的电信号的传送的半导体衬底上制作。
另一方面，在光器件中，出于能够较容易地构成半导体衬底侧的电极(与衬底电连接的电极)和由于几乎不需要复杂地引绕电极(布线)因而电极(布线)电容的影响较小等的理由，大多制作在导电性的半导体衬底上。
但是，由于近些年来的电子器件或光器件的高速动作化，对于在同一衬底上集成电子器件和光器件、不会因电子器件与光器件之间的布线而给各个器件特性带来影响的那样的芯片上的电极布线和电极焊盘的构成、以及电极布线和电极焊盘的各自的特性阻抗控制的要求越来越高。
图14是以往的半导体光器件上的电极焊盘的概略构成图。在该图中，示出了在导电性的半导体衬底上制作的以往的半导体光器件及其所具备的电极焊盘。
如该图所示，在具有第1导电性的半导体衬底101上，形成有层叠具有第1导电性的半导体包层102、光器件的活性层、光吸收层或光波导芯层103、具有第2导电性的半导体包层和半导体接触层104而成的台面条纹型的光波导。
在半导体衬底101的下表面上形成电极焊盘112，进行从半导体包层102侧的与光波导间的电连接。另一方面，从具有第2导电性的半导体包层以及半导体接触层104侧的与光波导间的电连接，则要借助与半导体衬底101相对向地设置的电极焊盘110、和电极焊盘110与具有第2导电性的半导体层104上的电极金属111a之间的布线金属111b进行。
电极焊盘110(以及布线金属111b)，为了防止与导电性的半导体衬底101间的短路，要隔着厚度t0的低介电常数的绝缘性材料膜108地配置在半导体衬底101上。在这里，在进行与半导体衬底101相对向的电极焊盘110的特性阻抗的控制的情况下，低介电常数的绝缘性材料膜108的厚度t0就成为重要的参数。
但是，在电子器件或光器件中，一般要进行抑制衬底的凹凸的设计。这样做的理由在于：因为对于凹凸大的衬底来说，不能高精度地进行光刻，或者在干法刻蚀中难于制作高的台面，或者是向台阶高的台面上制作电极的工艺是困难的，因此要确保制作工艺的容易性。为此，即便是凹凸比较大的光器件，导电性的半导体衬底与电极焊盘之间的间隙t0，即便是大也只能是光波导的台面的高度那种程度(例如，t0＝不足5μm)。
如上所述，由于导电性的半导体衬底与电极焊盘之间的间隙小，故存在着在与半导体衬底相对向的电极焊盘部分上产生的电容变大，电极焊盘部分的特性阻抗控制变难这样的问题。此外，还存在如下的问题，即，在设计一般被视为满意的特性阻抗50Ω的电极焊盘的情况下，电极焊盘的宽度即便是大也变成为10μm左右，在实用上不可能进行由金丝等进行的与外部的布线基板之间的架线的问题。
本发明，就是鉴于上述的状况而完成的，目的在于提供减小电极焊盘部分的电容，同时对于实用性的电极焊盘尺寸使特性阻抗的控制成为可能的半导体衬底上的电极焊盘。
为了实现这样的目的，本发明的导电性半导体衬底上的电极焊盘，具备：导电性衬底；在该导电性衬底上形成的绝缘性材料膜；在该绝缘性材料膜上形成的电极焊盘；在上述绝缘性材料膜上形成、连接到上述电极焊盘上、具有与上述电极焊盘不同的宽度的布线，其特征在于：上述电极焊盘的尺寸，大于等于与和外部设备间的电连接部位大体相同的尺寸，上述绝缘性材料膜的、至少形成有上述电极焊盘的第1区域的厚度，以使上述电极焊盘的特性阻抗与连接到上述电极焊盘上的外部设备的特性阻抗大体相匹配的那样，成为与上述绝缘性材料膜的、形成有上述布线的至少一部分的第2区域、且是上述第1区域之外的第2区域的第2厚度不同的厚度。
另外，所谓电极焊盘的“尺寸”，如果例如是平面四方的电极焊盘则意味着一边的大小，如果例如是平面圆形的电极焊盘则意味着直径的大小。除此之外，虽然还有各种各样的形状的电极焊盘，但是，所谓“尺寸”一般来说意味着电极焊盘的外形尺寸。此外，所谓和外部的电连接部位，是指用来进行接线的金属丝或金属条带，或者是倒扣接合时的焊料突点。
此外，在上述导电性半导体衬底上的电极焊盘中，其特征在于：上述布线的宽度，是比上述电极焊盘的尺寸更细的宽度，上述绝缘性材料膜的上述第1区域的厚度，比上述绝缘性材料膜的上述第2区域的厚度更厚。
通过使低介电常数的绝缘性材料膜介于电极焊盘与半导体衬底之间，使电极焊盘与半导体衬底较大地离开，能够使电极焊盘的电容变得比以往更小，能够与连接到该电极焊盘上的外部设备的特性阻抗进行匹配。
此外，在上述导电性半导体衬底上的电极焊盘中，其特征在于：上述绝缘性材料膜具有第1区域在表面上突出的突出部。
此外，在上述导电性半导体衬底上的电极焊盘中，其特征在于：上述突出部的侧壁面是倾斜的。
此外，在上述导电性半导体衬底上的电极焊盘中，其特征在于：上述电极焊盘，位于上述突出部的上面，在上述电极焊盘上连接有沿着上述绝缘性材料膜的表面配置的上述布线，该所配置的布线中的被配置在上述倾斜的侧壁面上的部分，呈到该布线的下方的上述半导体衬底为止的厚度越大则宽度越大的平面锥形形状。
此外，在上述导电性半导体衬底上的电极焊盘中，其特征在于：在上述导电性衬底上形成有沟部，上述绝缘性材料膜的一部分被形成在上述沟部内，使得从上述沟部的底面到上述电极焊盘的间隔成为第1厚度。
此外，在上述导电性半导体衬底上的电极焊盘中，其特征在于：上述绝缘性材料膜的表面大体平坦。
通过在导电性半导体衬底上形成沟，并向该沟内填埋绝缘性材料，虽然使电极焊盘的正下方的绝缘性材料变厚，但能够使配置电极焊盘的表面平坦化。
此外，在上述导电性半导体衬底上的电极焊盘中，其特征在于：上述沟部的侧壁面，被倾斜为使得与该沟部的底面所构成的夹角大于直角。
此外，在上述导电性半导体衬底上的电极焊盘中，其特征在于：上述电极焊盘位于上述沟部的底面的上方，在上述电极焊盘上连接有沿着上述绝缘性材料膜的表面配置的上述布线，该布线的位于上述倾斜的侧壁面的上方的部分，呈到该布线的下方的上述半导体衬底为止的厚度越大则宽度越大的平面锥形形状。
此外，在上述导电性半导体衬底上的电极焊盘中，其特征在于：上述布线的锥形形状的部分的锥形宽度的变化率和/或上述倾斜的侧壁面的倾斜角，被调整为使得上述电极焊盘和上述布线的特性阻抗成为大体50Ω。
此外，在上述导电性半导体衬底上的电极焊盘中，其特征在于：在上述第2区域上形成的布线的宽度和上述第2厚度，被调整为使得在上述第2区域上形成的布线的特性阻抗与上述电极焊盘的特性阻抗大体相匹配。
此外，在上述导电性半导体衬底上的电极焊盘中，其特征在于：上述第1厚度，根据上述电极焊盘的大小和上述外部设备的特性阻抗而设定。
此外，在上述导电性半导体衬底上的电极焊盘中，其特征在于：上述电极焊盘的尺寸大于等于30μm。
此外，在上述导电性半导体衬底上的电极焊盘中，其特征在于：上述电极焊盘的特性阻抗为大体40Ω。
此外，在上述导电性半导体衬底上的电极焊盘中，其特征在于：上述电极焊盘的特性阻抗也可以是大体50Ω。
此外，在上述导电性半导体衬底上的电极焊盘中，其特征在于：上述布线，既可以连接到光器件元件上，也可以连接到电子器件元件上。
此外，在上述导电性半导体衬底上的电极焊盘中，其特征在于：上述电极焊盘形成于导电性衬底的端部上。
若采用本发明的一个实施形态，则可以减小在导电性的半导体衬底上制作的电极焊盘部分的电容，可以对实用性的电极焊盘进行特性阻抗控制。
例如，在构成具有作为一般的电子器件的特性阻抗的50Ω的电极焊盘的情况下，若用以往技术的构造，则由于电极焊盘与导电性的半导体衬底之间的间隔再大也只是5μm左右，因此就必须将电极焊盘的宽度做成为10μm，与此相对，如本发明那样，通过增大电极焊盘与半导体衬底之间的间隔(例如，20μm)，就能够增大电极焊盘的宽度(例如，50μm)。另外，在本例中，将低介电常数的绝缘性材料膜的介电常数作为一般的聚酰亚胺的值(3.5)推算。即便是使用介电常数低至约2的绝缘性材料膜，若用以往技术的构造则再大也只能做成15μm左右的电极焊盘宽度。
其结果是，使得在高频电装中所广为使用的50μm宽度的金属条状布线或25μm直径的金丝布线成为可能。进而，还可以发挥光器件本身的特性，特别是可以期待对高速电信号的应答动作的飞跃性的提高。
附图说明
图1是实施形态1的半导体光器件上的电极焊盘的概略构造图(局部透视图)。
图2是实施形态2的半导体光器件上的电极焊盘的概略构造图(局部透视图)。
图3是实施形态的电极焊盘的透过电信号强度和特性阻抗与绝缘性材料膜的厚度之间的关系图。
图4是实施形态的解析所用的、半导体电场吸收型光调制器的模式图。
图5A是显示实施形态的、对电反射特性的频率依赖性进行计算的结果的图。
图5B是显示实施形态的、对电透过特性的频率依赖性进行计算的结果的图。
图6是图表显示实施形态的电极焊盘的电透过损耗变成为-2dB的频率的图。
图7是表示实施形态1的半导体光器件上的电极焊盘的制作方法的工序图。
图8是表示实施形态1的半导体光器件上的电极焊盘的制作方法的工序图。
图9是表示实施形态1的半导体光器件上的电极焊盘的制作方法的工序图。
图10是表示实施形态2的半导体光器件上的电极焊盘的制作方法的工序图。
图11是表示实施形态2的半导体光器件上的电极焊盘的制作方法的工序图。
图12是表示实施形态2的半导体光器件上的电极焊盘的制作方法的工序图。
图13A是以往的电极焊盘的一个例子的概略构造图。
图13B是以往的电极焊盘的一个例子的概略构造图。
图13C是以往的电极焊盘的一个例子的概略构造图。
图14是以往的半导体光器件上的电极焊盘的概略构造图(局部透视图)。
具体实施方式
<实施形态1、2的电极焊盘>
图1是实施形态1的半导体光器件上的电极焊盘的概略构造图(局部透视图)。图2是实施形态2的半导体光器件上的电极焊盘的概略构造图(局部透视图)。另外，在这些图中，虽然示出的是在制作在导电性的半导体衬底上的光器件上构成电极焊盘的例子，但是，也可以代替光器件而采用电子器件或电子器件与光器件的集成器件。
如图1所示，实施形态1的半导体光器件上的电极焊盘，在作为具有第1导电性的半导体衬底的n-InP衬底1上，形成有层叠作为具有第1导电性的半导体包层的n-InP包层2，与光器件的活性层、光吸收层或光波导芯层相当的i层3，和作为具有第2导电性的半导体包层以及半导体接触层的p-InP包层以及p型接触层4而成的台面条纹型的光波导(pin构造，高度为t0)。
在n-InP衬底1的下表面上形成电极焊盘12，进行从n-InP包层2侧的与光波导之间的电连接。另一方面，从p-InP包层和p型接触层4侧的与光波导间的电连接，则借助与n-InP衬底1相对向地设置的电极焊盘10、和在电极焊盘10与具有第2导电性的半导体层4上的电极金属11a之间的布线金属11b、11c进行。
电极焊盘10(以及布线金属11b、11c)，为了防止与n-InP衬底1的短路，隔着作为层间绝缘膜的低介电常数的绝缘性材料膜8而配置在n-InP衬底1上。
低介电常数的绝缘性材料膜8，例如可用聚酰亚胺材料、BCB材料等形成，在可以降低在与n-InP衬底1相对向的电极焊盘10部分上产生的电容的同时，还可以进行电极焊盘10部分的特性阻抗的控制。
即，将低介电常数的绝缘性材料膜8设置为，至少在包括电极焊盘10的区域的下方部分形成台面状(作为突出部的台面状淀积部8c：厚度t1)，电极焊盘10与n-InP衬底1具有规定的间隔t1。
如上所述，由于将绝缘性材料膜8的至少包括电极焊盘10的区域做成为厚度t1(t1＞t0)的台面状，故可以增大电极焊盘10与具有第1导电性的n-InP衬底1之间的距离。因此，就可以减小电极焊盘10与n-InP衬底1之间的电容，可以容易地进行特性阻抗的控制。此外，由于可以减小上述电容，故可以增大电极焊盘10的尺寸。就是说，可以增加电极焊盘10的尺寸的自由度。
电极焊盘10与别的元件或布线电连接并通过电极金属11a和布线金属11b、11c向光波导供给电信号。另外，电极金属11a是设置在具有第2导电性的半导体层4的正上方的电极，布线金属11b、11c是将电极金属11a与电极焊盘10电连接起来的布线，布线金属11c是设置在台面状淀积部8c的倾斜面上的布线。
如图2所示，实施形态2的半导体光器件上的电极焊盘，在作为具有第1导电性的半导体衬底的n-InP衬底21上，形成有层叠作为具有第1导电性的半导体包层的n-InP包层22，与光器件的活性层、光吸收层或光波导芯层相当的i层23，和作为具有第2导电性的半导体包层及半导体接触层的p-InP包层及p型接触层24而成的台面条纹型的光波导(pin构造，高度为t0)。
在n-InP衬底21的下表面上形成电极焊盘32，进行从n-InP包层22侧的与光波导间的电连接。另一方面，从p-InP包层和p型接触层24侧的与光波导间的电连接，则借助与n-InP衬底21相对向地设置的电极焊盘30、和在电极焊盘30与P型半导体层24上的电极金属31a之间的布线金属31b、31c进行。
电极焊盘30(以及布线金属31b、31c)，为了防止与n-InP衬底21之间的短路，隔着作为层间绝缘膜的低介电常数的绝缘性材料膜28而配置在n-InP衬底21上。
低介电常数的绝缘性材料膜28，例如可用聚酰亚胺材料、BCB材料等形成，在可以降低在与n-InP衬底21相对向的电极焊盘30部分上产生的电容的同时，还可以进行电极焊盘30部分的特性阻抗的控制。
即，在绝缘性材料膜28的至少包括电极焊盘30的区域的下方，在n-InP衬底21上形成沟部28c，同时还淀积低介电常数的绝缘性材料膜28(厚度为t2)以将该沟部28c填埋，电极焊盘30被配置为与n-InP衬底21具有规定的间隔t2。沟部28c由底面和倾斜的侧壁面构成，电极焊盘30位于沟部28c的底面的上方。
如上所述，由于在绝缘性材料膜28的至少包括电极焊盘30的区域的下方，在n-InP衬底21上设置沟部28c，在该沟部28c内还以厚度t2(t2＞t0)淀积有绝缘性材料膜28，故可以增大电极焊盘30与具有第1导电性的n-InP衬底21之间的距离。因此，就可以减小电极焊盘30与n-InP衬底21之间的电容，就可以容易地进行特性阻抗的控制。此外，由于可以减小上述电容，故可以增大电极焊盘30的尺寸。就是说，可以增加电极焊盘30的尺寸的自由度。
此外，还可以使形成电极焊盘30的绝缘性材料膜28的表面平坦化，因此，可以使以后的电极工艺变得容易起来。
电极焊盘30与别的元件或布线电连接并通过电极金属31a和布线金属31b、31c向光波导供给电信号。另外，电极金属31a设置在P型半导体层24的正上方的电极，布线金属31b、31c是将电极金属31a与电极焊盘10电连接起来的布线。
布线金属31c，被配置在构成沟部28c的倾斜面的正上方，与该倾斜侧壁面相对应地，呈随着与n-InP衬底21之间的距离变小(即随着介于布线金属31c与n-InP衬底21之间的绝缘性材料膜28的厚度变小)宽度变小的锥形形状。其结果是平滑地将从电极焊盘30到布线金属31b的特性阻抗连接起来，变成为大体上恒定的特性阻抗。
上述的实施形态1、2的电极焊盘10、30，被构成为使得特性阻抗为50Ω。在这些的实施形态中，虽然设为在其他的电子器件中一般所具有的特性阻抗50Ω，但是，也可以是别的值。在这些实施形态中，由于将寄生电容抑制得较小，故可以较容易地调整到40Ω以上的高阻抗。
即，电极焊盘与具有第1导电性的半导体衬底之间的电容，由于可以通过上述厚度t1和t2而减小，故可以实现所希望的电极焊盘尺寸和所希望的电极焊盘的特性阻抗。因此，就可以消除从外部设备接线时的限制。此外，还可以使特性阻抗相对于外部设备基本匹配。
在上述的实施形态1、2中，作为与具有导电性的半导体衬底相对向地配置的电极焊盘10、30，示出了仅在光器件(光波导)的单侧上配置的构成，但是，也可以是在光器件的两侧上配置的构成。此外，作为与具有导电性的半导体衬底相连接地设置的电极焊盘32，示出了仅在半导体衬底的下表面上配置的构成，但是，也可以配置在半导体衬底的上表面上，或者在下表面和上表面上都配置的构成。
在上述的实施形态1、2中，作为导电性的半导体衬底1、21，示出的是利用了n型的半导体衬底的例子，但是，也可以利用p型的半导体衬底。此外，作为低介电常数的绝缘性材料膜8、28，虽然示出的是用一种材料构成的例子。但是，也可以将多种的低介电常数绝缘性材料组合起来。
在上述的实施形态1、2中，虽然是在距半导体光器件的边缘离开规定距离的区域上形成电极焊盘10、30，但是也可以在半导体光器件的边缘上形成电极焊盘10、30。在该情况下，可以缩短半导体光器件的电极焊盘与外部设备之间的接线所用的金丝等导线的长度，可以进一步减轻与外部设备之间的信号传送等的不稳定性。
上述的实施形态1、2，虽然是集中常数式的光器件，但是，并不限于此，也可以是行波式的光器件。
另外，在实施形态1、2中重要的是要将电极焊盘与具有第1导电性的半导体衬底之间的距离形成得较大。就是说，能够通过将电极焊盘的尺寸设定为与来自外部设备的传送路径良好地进行连接，而且降低该尺寸的电极焊盘部分的电容，从而进行特性阻抗的控制，其结果是使电极焊盘与传送路径的特性阻抗匹配，这一点是重要的。为此，作为层间绝缘膜的低介电常数的绝缘性材料膜，具备具有与台面条纹型的光波导的厚度(高度)大体上相等的厚度(t0)的第2区域，和具有厚度比厚度t0更厚的(t1、t2)的至少形成有电极焊盘的第1区域。就是说，在实施形态1中，设置台面状淀积部8c，使得第1区域的厚度相对地比第2区域的厚度更厚，此外，在实施形态2中，在n-InP衬底21上设置沟部28c，在沟部28c内也形成有绝缘性材料膜。
此外，绝缘性材料膜的厚度不同的第1区域、第2区域各自的布线金属以及电极焊盘的电极宽度，与各绝缘性材料膜的厚度相对应地设置为，在布线金属部变细，在电极焊盘部变大，使得布线金属以及电极焊盘部分分别都成为所希望的特性阻抗。因此，即便是在电极焊盘部与布线金属部之间也可以进行良好的特性阻抗的匹配。此外，通过使布线金属的正下方的绝缘性材料膜的厚度变薄，就可以降低台面条纹型的光波导的台阶，可以避免给光波导上的精细的电极形成工艺造成影响，而且，在电极焊盘部中还可以确保适合于与外部设备间的良好的接线的大小。
这时，布线金属的宽度，在布线金属的正下方的绝缘性材料膜的厚度为与台面条纹型的光波导的厚度大体相同的厚度的情况下，最好是设定为使得布线金属具有所希望的特性阻抗。
如上所述，在实施形态1、2中，由于不仅使电极焊盘的正下方的绝缘性材料膜的厚度加厚，而且与电极构造的宽度相对应地设定该电极构造(电极焊盘和布线金属)的正下方的绝缘性材料膜的厚度，故对外部设备的特性阻抗控制就变成为良好的控制。
另外，在实施形态1、2中，作为电极焊盘构造的连接元件，虽然使用的是光波导，但是并不限于此，例如，只要是感光元件、面发光激光器等可在光器件中使用的元件，任何元件都可以。
<实施形态的电极焊盘的电学特性>
电极焊盘具有进行与外部测定装置或外部电路等的电连接的作用。在电连接方面可以使用金丝等，将金丝等电连接到电极焊盘上。在这里，在供给、传送高频电信号的情况下，一般地说，由于要求使用低损耗、低电阻、底电感的金丝，故金丝等的宽度较宽的一方是理想的，例如，大多使用50μm左右的金条带。因此，对于电极焊盘也与金丝的宽度相对应地要求同等程度的宽度。
此外，为了高效率地从外部供给、传送高频电信号，控制电极焊盘的特性阻抗、使之与外部测定装置或外部电路的特性阻抗匹配是重要的。外部测定装置等的特性阻抗在40Ω以上，特别是50Ω是常见的，在该情况下，最好将包括电极焊盘在内的电子器件或光器件全体的特性阻抗设为50Ω。就是说，将具有可连接上述金条带的那种程度的宽度的电极焊盘的特性阻抗设为50Ω是重要的。
图3是实施形态的电极焊盘的透过电信号强度和特性阻抗与绝缘性材料膜的厚度之间的关系图。在该图中，示出的是相对于电极焊盘的正下方的绝缘性材料膜的厚度(在实施形态1中为t1，在实施形态2中为t2)，仿真以频率50GHz从特性阻抗50Ω的线路供给电信号、经由具有50μm的宽度的电极焊盘、向电器件或光器件一侧透过来的电信号强度S1的结果。此外，还一并示出了与电极焊盘正下方的绝缘性材料膜的厚度相对的电极焊盘部分的特性阻抗Z0。
由该图可知，在电极焊盘正下方的绝缘性材料膜的厚度薄时，电信号的透过特性不好，这时的特性阻抗小于50Ω，此外，还得知随着绝缘性材料膜的厚度变厚，电信号的透过特性改善，在从20μm到26μm的范围内透过特性变成为最大。该透过特性变成为最大的范围内的特性阻抗是大体上50Ω(47～50Ω)，成为与供给侧的特性阻抗同等程度。此外，当使绝缘性材料膜的厚度形成得比26μm更厚时，可知透过特性将劣化，这时的特性阻抗已向高阻抗侧偏离。
该图所示的仿真结果，虽然是假想电极焊盘宽度为50μm的情况下的结果，但是，该图还示出了即便对于现实的电极焊盘宽度(设想与金丝宽度15μm或其以上的金丝电连接)，也同样地对绝缘性材料膜要求某种程度的厚度。
即，该图所示的仿真结果，意味着相对于所希望的电极焊盘宽度和所希望的特性阻抗，存在着绝缘性材料膜的最佳的厚度。该最佳厚度，一般比以往的厚度(与上述的光波导的高度t0大体相同)更厚。从该图的结果可知，作为电极焊盘正下方的绝缘性材料膜的厚度t1、t2，只要在10μm或其以上即可，优选为17～29μm，更优选为20～26μm。
电极焊盘的宽度，实际上，理想的是大于与外部之间的连接部分的宽度，优选为30μm或其以上，更优选为50μm或其以上。另外，如果电极焊盘的宽度过于大，则会引起与相邻的电极焊盘间的干扰或器件的规模的增加，故电极焊盘的宽度的上限值由这些条件来限制。所谓与外部之间的连接部位，是指用来进行架线的金属丝或金属条带，或者进行倒扣接合时的焊料突点等。
图4是在实施形态中的解析所用的半导体电场吸收型光调制器的模式图。
图4所示的半导体电场吸收(EA)型光调制器48，被制作在导电性衬底(n-InP衬底)40上，电极构造采用输入输出电极构造，其电极焊盘部利用本发明的一个实施形态的构造。即，输入电极由电极焊盘43和布线金属44构成，输出电极由电极焊盘47和布线金属46构成。光波导部分45的构造为将元件长75μm的半导体电场吸收型光调制器48配置在中央，将无源光波导连接在其两端。
光波导部分45的侧面部分以及电极布线/电极焊盘正下方，用低介电常数(εr＝2.9)的聚酰亚胺(绝缘性材料膜)41填埋。电极焊盘43、47的宽度，考虑到与外部设备之间的接线设为30μm。此外，在导电性衬底40的至少包括电极焊盘43的区域上形成有沟部42，该沟部42内显然也填埋着聚酰亚胺41。同样，在导电性衬底40的至少包括电极焊盘47的区域上也形成沟部42，该沟部42内也已填埋了聚酰亚胺41。
图5A和图5B分别示出了在上述的构成中，将半导体电场吸收型光调制器的电极焊盘部的深度(在沟部内淀积的聚酰亚胺的厚度)作为参数，对电反射特性以及电透过特性的频率依赖性进行计算的结果。
在未在电极焊盘部分正下方(至少包括电极焊盘43(47)的区域)上形成挖槽(沟部42)的情况下，即在具有与半导体电场吸收型光调制器的台面高度同等程度的厚度的聚酰亚胺处于电极焊盘43、47的下方的以往的情况下，如由图5A可知的那样，在大约18GHz中，电反射特性为-10dB或其以上。此外，如从图5B可知的那样，在电透过特性中也出现了比较陡峻的劣化。
与此相对，在电极焊盘部分正下方(至少包括电极焊盘43(47)的区域)上形成挖槽(沟部42)，将淀积在该挖槽部内的聚酰亚胺的厚度设为5、10、15、20μm的情况下，如从图5A可知的那样，电反射特性变成为-10dB以上的频率，分别伸展到了27GHz、45GHz、47GHz、47GHz这样的高频。此外，由图5B可知，在电透过特性中，与以往构造比也可以确认损耗降低。此外，在对50GHz的电透过特性进行比较的情况下，可确认有大约1dB的改善。
图6图表显示将电极焊盘部分(电极宽度＝30μm)正下方的挖槽(沟部)的深度作为参数时的电透过损耗成为-2dB的频率的图。特别是在特性阻抗成为大约50Ω的深度10μm的挖槽深度中其效果大，得到了超过50GHz的那样的良好的特性。
如上所述，可以将具有低介电常数的绝缘性材料膜的至少包括电极焊盘的区域的厚度设定成适合于与来自外部设备的传送路径良好地进行连接，而且使特性阻抗良好地匹配的厚度。
<实施形态1的电极焊盘的制作方法>
其次，对实施形态1的电极焊盘的制作方法进行说明。图7、8、9的工序图示出了实施形态1的半导体光器件上的电极焊盘的制作方法。
首先，在作为具有第1导电性半导体衬底的n-InP衬底1上，依次生长作为具有第1导电性的半导体包层的n-InP包层2，和作为光器件的活性层、光吸收层或光波导芯层的i层3，以及作为具有第2导电性的半导体包层和半导体接触层的p-InP层和p型接触层4(图7，工序1)。
在工序1中，在层叠了光器件的各个半导体层后的晶片表面上，例如借助于溅射装置形成SiO2膜5，然后利用光刻法形成抗蚀剂6(图7，工序2)。其次，用干法刻蚀形成SiO2掩模5’(图7，工序3)。
用在工序3中所形成的SiO2掩模5’，借助于干法刻蚀法形成台面条纹型的光波导(图7，工序4)。一般地，单模半导体激光器的台面条纹的宽度即便大也就是2μm，台面条纹的高度大多在5μm或其以下。
在形成了台面条纹型的光波导之后，通过由HF等进行的湿法刻蚀除去SiO2掩模5’，在晶片整个面上形成SiO2膜，作为半导体衬底表面的保护膜7(图8，工序5)。
其次，在台面条纹型的光波导的附近，用低介电常数的绝缘性材料，形成台面状(截面形状为梯形)的第1淀积部8a(图8，工序6)。形成第1淀积部8a的部位，是后述的电极焊盘10的形成位置的下方。在之后的工序(图9，工序10)中，为了易于实施台面条纹型的光波导的台面上部的接触工艺，取得充分的第1淀积部分8a与光波导之间的间隔。
作为第1淀积部分8a的形成方法，例如，可采用在将聚酰亚胺材料或BCB等的低介电常数的绝缘性材料涂布到保护膜7上之后，通过光刻法制作抗蚀剂掩模等，将与后述的电极焊盘的正下方相当的部分之外的部分刻蚀除去来形成的方法。作为其它的方法，也可以使用感光性聚酰亚胺材料等借助于光刻法来形成。
其次，在保护膜7和第1淀积部分8a之上，用低介电常数的绝缘性材料形成第2淀积部分8b(图8，工序7)。其结果是，所形成的低介电常数的绝缘性材料膜8，成为在台面条纹型的光波导的附近具有厚度t1的台面状淀积部8c的膜。至于作为电极焊盘部分与台面条纹型的光波导间的布线部分的布线金属11b的正下方的绝缘性材料膜，从制作的容易性考虑，不做成为厚的膜，而做成为与光波导同等程度的厚度t0。
其次，刻蚀除去台面条纹型的光波导的台面正上的保护膜7(图8，工序8)。然后，在除去了保护膜7的部分上，形成与具有第2导电性的半导体层4连接的欧姆电极9(图9，工序9)。
其次，在低介电常数的绝缘性材料膜8的台面状淀积部8c的上形成电极焊盘10，在光波导的欧姆电极9的上形成电极金属11a，在电极焊盘10与电极金属11a之间形成将其相互连接起来的布线金属11b、11c。然后，在将n-InP衬底1研磨成100μm左右后，在研磨面上形成背面欧姆电极和电极焊盘12(图9，工序10)。
在实施形态1中，为了能够在电极焊盘上进行接线将电极焊盘的宽度设为50μm，将电极焊盘10正下方的低介电常数的绝缘性材料膜的厚度t1设为约20μm以使得电极焊盘10部分的特性阻抗成为50Ω。此外，对于布线金属11b的特性阻抗，也调整布线线路宽度使之成为大约50Ω。
最后，借助于劈开切出在晶片上形成的多个光器件元件，对劈开面进行无反射涂布从而完成光器件元件。另外，图9表示光器件元件的平面图。
<实施形态2的电极焊盘的制作方法>
其次，对实施形态2的电极焊盘的制作方法进行说明。图10、11、12的工序图示出了实施形态2的半导体光器件上的电极焊盘的制作方法。
首先，在作为具有第1导电性半导体衬底的n-InP衬底21上，依次生长作为具有第1导电性的半导体包层的n-InP包层22，和作为光器件的活性层、光吸收层或光波导芯层的i层23，以及作为具有第2导电性的半导体包层和半导体接触层的p-InP层和p型接触层24(图10，工序1)。
在工序1中，在层叠了光器件的各个半导体层后的晶片表面上，例如借助溅射装置形成SiO2膜25，之后利用光刻法形成抗蚀剂26(图10，工序2)。其次，用干法刻蚀形成SiO2掩模25’(图10，工序3)。
用在工序3中所形成的SiO2掩模25’，借助于干法刻蚀法形成台面条纹型的光波导(图10，工序4)。一般地，单模半导体激光器的台面条带的宽度即便大也就是2μm，台面条带的高度大多在5μm或其以下。
在形成了台面条纹型的光波导之后，借助于由HF等进行的湿法刻蚀除去SiO2掩模25’，在晶片整个面上形成SiO2膜，作为半导体衬底表面的保护膜27(图11，工序5)。
其次，在除去台面条纹型的光波导的附近的保护膜27的一部分的同时，以未除去的保护膜27为掩模进行HCl系的湿法刻蚀，在n-InP衬底21上形成沟部28c(图11，工序6)。
形成沟部28c的部位，是后述的电极焊盘30的形成位置的下方。在之后的工序(图12，工序10)中，取得充分的沟部28c与光波导之间的间隔，以便易于实施台面条纹型的光波导的台面上部的接触工艺。
沟部28c的形状，被做成为从n-InP衬底21的表面到沟部28c的底面为止的侧壁面进行倾斜的形状。其结果是使得后述的低介电常数的绝缘性材料的涂布工序(图11，工序7)变得容易。另外，沟部28c的侧壁面也可以垂直地形成。
作为沟部28c的形成方法，既可以用Br系的湿法刻蚀等，此外，也可以使用干法刻蚀等。为了将沟部28c的侧壁面做成为倾斜面，例如，可以使铣削或湿法刻蚀。
其次，借助于使用了作为低介电常数的绝缘性材料的感光性聚酰亚胺的光刻法，对沟部28c进行回填，在沟部28c内形成第1淀积部28a(图11，工序7)。其结果是可使n-InP衬底21的表面平坦化，可以与以往技术的光器件的制造工序同样地进行以后的工序。
其次，在保护膜27和第1淀积部28a之上，借助于使用了作为低介电常数的绝缘性材料的例如感光性聚酰亚胺的光刻法，形成第2淀积部分28b(图11，工序8)。其结果是，所形成的低介电常数的绝缘性材料膜28，成为在台面条纹型的光波导的附近具有厚度t2的低介电常数的绝缘性材料部分的膜。
至于作为电极焊盘部分与台面条纹型的光波导间的布线部分的布线金属31b的正下方的绝缘性材料膜，从制作的容易性考虑，不设成在n-InP衬底21上形成了沟而较厚的膜，而是设为与光波导同等程度的厚度t0。这样做除此之外还有要做成为易于实施台面条纹型的光波导的台面上部的接触工艺的目的。
另外，在向沟部28c内埋入绝缘性材料的工序(7)或用绝缘性材料填埋台面条纹型的光波导周边的工序(8)中，也可以使用先涂布非感光性的聚酰亚胺材料或BCB材料等，然后利用由光刻法形成的抗蚀剂掩模与O2系的干法刻蚀，除去必要的区域以外的绝缘性材料的方法。
其次，刻蚀除去台面条纹型的光波导的台面正上方的保护膜27，在除去了保护膜27的部分上，形成与具有第2导电性的半导体层24连接的欧姆电极29(图12，工序9)。
其次，在低介电常数的绝缘性材料膜28的台面状淀积部28c的上方形成电极焊盘30，在光波导的欧姆电极29的上形成电极金属31a，在电极焊盘30与电极金属31a之间形成将其相互连接的布线金属31b、31c。然后，在将n-InP衬底1研磨成100μm左右后，在研磨面上形成背面欧姆电极和电极焊盘32(图12，工序10)。
在实施形态2中，将电极焊盘的宽度设为50μm，以能够在电极焊盘30上进行接线，将电极焊盘30正下方的低介电常数的绝缘性材料膜的厚度t2设为大约20μm，使得电极焊盘30部分的特性阻抗变成为50Ω。此外，对于布线金属11b的特性阻抗，也调整布线线路宽度使之变成为大约50Ω。
布线金属31c被配置在构成沟部28c的倾斜侧壁面的正上方，并设成为与该倾斜侧壁面相对应地、随着与n-InP衬底21之间的距离减小(就是说，存在于布线金属31c与n-InP衬底21之间的绝缘性材料膜28的厚度的减小)宽度也变小的锥形形状。其结果是能够较容易地以所希望的特性阻抗进行从电极焊盘30到布线金属31b的连接。
最后，借助于劈开切出在晶片上形成的多个光器件元件，对劈开面进行无反射涂布，完成光器件元件。另外，图12示出了光器件元件的平面图。
另外，在实施形态2的制作方法中，虽然是先在n-InP衬底21上形成台面条纹型的光波导之后，再形成沟部28c，但是，也可以先形成沟部28c。此外，虽然是通过用绝缘性材料平坦地将沟部28c进行回填，从而使得在以后的电极形成工序等中实施的光刻等工艺能够很容易地进行的制作方法，但是在回填时，即便多少残留有一点台阶也不会存在特性上的问题。
此外，在实施形态2中，虽然是仅仅在电极焊盘30的正下方形成了沟部28c，但是只要能够形成光器件的光波导，即便设成在电极焊盘30的正下方以外的区域地挖槽的形状也可以。但是，与需要某种程度的面积的电极焊盘部分相比，在电极焊盘与光波导间的布线金属31b处，由于线路宽度较窄，因此即便是正下方的绝缘性材料薄到10μm或其以下，将特性阻抗做成为50Ω也是容易的，因此就没有必要在布线金属31b的正下方的半导体衬底上形成沟部。
另外，即便是在实施形态1中，也可以将连接电极焊盘10和布线金属11b的布线金属11c的形状做成为锥形形状。与实施形态2同样，通过设为随着布线金属11c正下方的绝缘性材料膜的厚度变小而使宽度减小那样的锥形形状，可以平滑地取得特性阻抗。
此外，在上述的实施形态中，虽然是对将本发明的电极焊盘构造配置到半导体光器件上的例子进行的说明，但是对于将电子器件或终端电阻或偏置电路之类的电子器件部件集成起来的构造，也可以应用。
此外，也可以将本发明的电极焊盘构造应用于将电子器件和光器件组合而成的集成器件。
此外，还可以使电极焊盘部分和布线部分的特性阻抗变成为所希望的值，既可以大于50Ω也可以小于50Ω。在上述的实施形态中所说明的例子中，设成为在其它的电子器件中一般常见的50Ω的特性阻抗，但是作为例如与光波导同样的特性阻抗，可以考虑消除光波导附近的电极的电反射的那样的应用。
此外，也可以在电极焊盘正下方的低绝缘性材料膜与导电性的半导体衬底之间、以及在连接电极焊盘与光波导的布线金属正下方的绝缘性材料膜与半导体衬底之间等处，设置电极焊盘，对导电性的半导体衬底进行电连接。由此，就可以期待降低从电极焊盘(不是与衬底相对向的电极焊盘，而是与衬底电连接的电极焊盘)到光波导的电信号的损耗的效果。
另外，在本说明书中，所谓“光器件元件”，指的是光波导、感光元件、半导体激光器等构成通常的光器件的元件，且是具有电极构造的元件。此外，所谓“电子器件元件”，指的是在高功率双异质结双极晶体管(HBT)等的通常的电子器件中，具有电极构造的元件。即，在本发明中，由于比起构成光器件或电子器件的元件的构造来，毋宁说其特征在于电极构造，故只要是具有电极构造的元件对任何的元件都可以应用。

Claims (20)

1.一种导电性半导体衬底上的电极焊盘，其特征在于，具备：
导电性衬底；
在该导电性衬底上形成的绝缘性材料膜；
在该绝缘性材料膜上形成的电极焊盘；和
在上述绝缘性材料膜上形成的，与上述电极焊盘连接的，具有与上述电极焊盘不同的宽度的布线；
上述电极焊盘的尺寸，为与和外部设备间的电连接部位大体相同的尺寸或其以上，
上述绝缘性材料膜，具有形成有上述电极焊盘的第1区域和形成有上述布线的至少一部分的、上述第1区域之外的第2区域，
上述绝缘性材料膜的第1区域的第1厚度与上述绝缘性材料膜的第2区域的第2厚度不同，并使得上述电极焊盘的特性阻抗与连接在上述电极焊盘上的外部设备的特性阻抗大体相匹配。
2.根据权利要求1所述的导电性半导体衬底上的电极焊盘，其特征在于：上述布线的宽度，为比上述电极焊盘的尺寸细的宽度，上述绝缘性材料膜的上述第1区域的厚度，比上述绝缘性材料膜的上述第2区域的厚度厚。
3.根据权利要求2所述的导电性半导体衬底上的电极焊盘，其特征在于：上述绝缘性材料膜具有第1区域在表面上突出的突出部。
4.根据权利要求3所述的导电性半导体衬底上的电极焊盘，其特征在于：上述突出部的侧壁面倾斜。
5.根据权利要求4所述的导电性半导体衬底上的电极焊盘，其特征在于：上述电极焊盘位于上述突出部的上面；
在上述电极焊盘上连接着沿上述绝缘性材料膜的表面配置的上述布线，该所配置的布线中的被配置在上述倾斜的侧壁面上的部分，呈到该布线的下方的上述半导体衬底为止的厚度越大则宽度越宽的平面锥形形状。
6.根据权利要求5所述的导电性半导体衬底上的电极焊盘，其特征在于：上述布线中的锥形形状的部分的锥形宽度的变化率及/或上述倾斜的倾斜角，被调整为使得上述电极焊盘及上述布线的特性阻抗成为大体50Ω。
7.根据权利要求6所述的导电性半导体衬底上的电极焊盘，其特征在于：在上述第2区域上形成的布线的宽度以及上述第2厚度，被调整为使得在上述第2区域上形成的布线的特性阻抗与上述电极焊盘的特性阻抗大体相匹配。
8.根据权利要求2所述的导电性半导体衬底上的电极焊盘，其特征在于：在上述导电性衬底上形成有沟部；
上述绝缘性材料膜的第一区域的一部分，以从上述沟部的底面到上述电极焊盘的间隔成为第1厚度的方式，被形成在上述沟部内。
9.根据权利要求8所述的导电性半导体衬底上的电极焊盘，其特征在于：上述绝缘性材料膜的表面大体平坦。
10.根据权利要求9所述的导电性半导体衬底上的电极焊盘，其特征在于：上述沟部的侧壁面，以与该沟部的底面所成的角度大于直角的那样倾斜。
11.根据权利要求10所述的导电性半导体衬底上的电极焊盘，其特征在于：上述电极焊盘位于上述沟部的底面的上方；
在上述电极焊盘上连接着沿上述绝缘性材料膜的表面配置的上述布线，该布线中的位于上述倾斜的侧壁面的上方的部分，呈到该布线的下方的上述半导体衬底为止的厚度越大则宽度越宽的平面锥形形状。
12.根据权利要求11所述的导电性半导体衬底上的电极焊盘，其特征在于：上述布线的锥形形状的部分的锥形宽度的变化率及/或上述倾斜的侧壁面的倾斜角，被调整为使得上述电极焊盘及上述布线的特性阻抗成为大体50Ω。
13.根据权利要求12所述的导电性半导体衬底上的电极焊盘，其特征在于：在上述第2区域上形成的布线的宽度和上述第2厚度，调整为使得在上述第2区域上形成的布线的特性阻抗与上述电极焊盘的特性阻抗大体相匹配。
14.根据权利要求1所述的导电性半导体衬底上的电极焊盘，其特征在于：上述第1厚度，与上述电极焊盘的大小以及上述外部设备的特性阻抗相对应而设定。
15.根据权利要求1所述的导电性半导体衬底上的电极焊盘，其特征在于：上述电极焊盘的尺寸为30μm或其以上。
16.根据权利要求1所述的导电性半导体衬底上的电极焊盘，其特征在于：上述电极焊盘的特性阻抗为大体40Ω。
17.根据权利要求1所述的导电性半导体衬底上的电极焊盘，其特征在于：上述电极焊盘的特性阻抗为大体50Ω。
18.根据权利要求1所述的导电性半导体衬底上的电极焊盘，其特征在于：上述布线被连接到光器件元件上。
19.根据权利要求1所述的导电性半导体衬底上的电极焊盘，其特征在于：上述布线被连接到电子器件元件上。
20.根据权利要求1所述的导电性半导体衬底上的电极焊盘，其特征在于：上述电极焊盘形成在导电性衬底的端部上。
CNB2005800011965A 2004-05-18 2005-05-18 导电性半导体衬底上的电极焊盘 Expired - Fee Related CN100459067C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004147294 2004-05-18
JP147294/2004 2004-05-18

Publications (2)

Publication Number Publication Date
CN1860598A CN1860598A (zh) 2006-11-08
CN100459067C true CN100459067C (zh) 2009-02-04

Family

ID=35394423

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800011965A Expired - Fee Related CN100459067C (zh) 2004-05-18 2005-05-18 导电性半导体衬底上的电极焊盘

Country Status (6)

Country Link
US (1) US7535101B2 (zh)
EP (2) EP2434537B1 (zh)
JP (1) JP4422146B2 (zh)
KR (1) KR100724523B1 (zh)
CN (1) CN100459067C (zh)
WO (1) WO2005112096A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2434537B1 (en) 2004-05-18 2017-08-30 Nippon Telegraph And Telephone Corporation Electrode pad on conductive semiconductor substrate
CN101533813B (zh) * 2009-04-21 2012-03-21 上海宏力半导体制造有限公司 一种降低寄生电容的接触焊盘及其制备方法
JP5297892B2 (ja) * 2009-05-25 2013-09-25 日本オクラロ株式会社 光半導体装置、及びその製造方法
EP2402996A1 (en) * 2010-06-30 2012-01-04 Alcatel Lucent A device comprising an active component and associated electrodes and a method of manufacturing such device
US8610264B2 (en) * 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
JP2013054239A (ja) * 2011-09-05 2013-03-21 Nippon Telegr & Teleph Corp <Ntt> 光導波路素子
US9588291B2 (en) * 2013-12-31 2017-03-07 Medlumics, S.L. Structure for optical waveguide and contact wire intersection
JP6512602B2 (ja) * 2014-06-02 2019-05-15 住友電工デバイス・イノベーション株式会社 半導体レーザ素子
JP6452198B2 (ja) * 2015-06-26 2019-01-16 日本電信電話株式会社 半導体レーザ光源
JP6667325B2 (ja) * 2016-03-11 2020-03-18 古河電気工業株式会社 半導体光素子

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63177485A (ja) * 1987-01-16 1988-07-21 Nec Corp 半導体レ−ザ
JPH0613438A (ja) * 1991-12-03 1994-01-21 Nec Corp 半導体集積回路
WO1996027905A1 (fr) * 1995-03-06 1996-09-12 Hitachi, Ltd. Circuit amplificateur haute frequence
US6310394B1 (en) * 1996-06-28 2001-10-30 Tyco Electronics Reduced parasitic capacitance semiconductor devices
CN1369912A (zh) * 2001-01-29 2002-09-18 夏普公司 半导体集成电路及其制备方法
JP2003023010A (ja) * 2001-07-10 2003-01-24 Kyocera Corp 高周波用プロービングパッド

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2608006B2 (ja) * 1992-03-02 1997-05-07 国際電信電話株式会社 光半導体素子及びその製造方法
JPH06112595A (ja) * 1992-09-25 1994-04-22 Nec Corp 半導体光機能素子の製造方法
KR100190190B1 (ko) * 1995-10-16 1999-07-01 김영환 수광 소자 및 그 제조방법
JPH11103088A (ja) * 1997-09-26 1999-04-13 Furukawa Electric Co Ltd:The 半導体導波路型受光素子
JP2000151223A (ja) * 1998-11-11 2000-05-30 Ricoh Co Ltd 半導体装置
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6444489B1 (en) * 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
TW517360B (en) * 2001-12-19 2003-01-11 Ind Tech Res Inst Enhanced type wafer level package structure and its manufacture method
DE10239080A1 (de) * 2002-08-26 2004-03-11 Infineon Technologies Ag Integrierte Schaltung
EP2434537B1 (en) 2004-05-18 2017-08-30 Nippon Telegraph And Telephone Corporation Electrode pad on conductive semiconductor substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63177485A (ja) * 1987-01-16 1988-07-21 Nec Corp 半導体レ−ザ
JPH0613438A (ja) * 1991-12-03 1994-01-21 Nec Corp 半導体集積回路
WO1996027905A1 (fr) * 1995-03-06 1996-09-12 Hitachi, Ltd. Circuit amplificateur haute frequence
US6310394B1 (en) * 1996-06-28 2001-10-30 Tyco Electronics Reduced parasitic capacitance semiconductor devices
CN1369912A (zh) * 2001-01-29 2002-09-18 夏普公司 半导体集成电路及其制备方法
JP2003023010A (ja) * 2001-07-10 2003-01-24 Kyocera Corp 高周波用プロービングパッド

Also Published As

Publication number Publication date
JPWO2005112096A1 (ja) 2008-03-27
EP2434537A2 (en) 2012-03-28
EP1748476B1 (en) 2016-05-11
EP2434537B1 (en) 2017-08-30
US7535101B2 (en) 2009-05-19
CN1860598A (zh) 2006-11-08
KR100724523B1 (ko) 2007-06-04
KR20060096051A (ko) 2006-09-05
EP2434537A3 (en) 2016-09-28
JP4422146B2 (ja) 2010-02-24
WO2005112096A1 (ja) 2005-11-24
EP1748476A1 (en) 2007-01-31
EP1748476A4 (en) 2011-03-30
US20070290360A1 (en) 2007-12-20

Similar Documents

Publication Publication Date Title
CN100459067C (zh) 导电性半导体衬底上的电极焊盘
JP3241019B2 (ja) コプレーナ線路
US5387547A (en) Process for adjusting the impedance of a microwave conductor using an air bridge
JP2003264334A (ja) 半導体レーザ素子及び半導体レーザモジュール
CN106537201A (zh) 半导体光集成元件及其制造方法
JP2014170823A (ja) 半導体集積受光デバイス
US10048124B2 (en) Optical receiving circuit and method for manufacturing the same
JP2014053483A (ja) 光導波路型受光素子の製造方法および光導波路型受光素子
CA2078119A1 (en) Optical component
US7638856B2 (en) Optoelectronic transmitter integrated circuit and method of fabricating the same using selective growth process
KR101250366B1 (ko) 마이크로 스트립 전송선로 구조체
CN115933070A (zh) 一种光模块及激光组件
JPH09219422A (ja) フリップチップ実装構造
EP0614221A1 (en) Integrated transmission line structure
JP3769388B2 (ja) 光半導体装置
CN111670495A (zh) 具有嵌入的多孔电介质的电子产品、相关的半导体产品及其制造方法
EP4210185A1 (en) Integrated opto-electronic device for flip-chip integration
JP2567210B2 (ja) マイクロ波接地構造
US20090214155A1 (en) Integrated optical modulator
JP2802375B2 (ja) 電気素子・光素子混載回路の周波数特性伸張法
JPH05210018A (ja) ハイブリッド光導波回路およびその製造方法
JPH10153756A (ja) 光変調器及びその製造方法、並びに変調器集積型半導体レーザ及びその製造方法
JPH11261302A (ja) 接続電極構造およびそれを用いた電子装置
JPH0735932A (ja) ハイブリッド光導波回路
JPH03102863A (ja) ハイブリッド集積素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090204

Termination date: 20190518