JPWO2005112096A1 - 導電性半導体基板上の電極パッド - Google Patents

導電性半導体基板上の電極パッド Download PDF

Info

Publication number
JPWO2005112096A1
JPWO2005112096A1 JP2006515332A JP2006515332A JPWO2005112096A1 JP WO2005112096 A1 JPWO2005112096 A1 JP WO2005112096A1 JP 2006515332 A JP2006515332 A JP 2006515332A JP 2006515332 A JP2006515332 A JP 2006515332A JP WO2005112096 A1 JPWO2005112096 A1 JP WO2005112096A1
Authority
JP
Japan
Prior art keywords
electrode pad
semiconductor substrate
wiring
conductive semiconductor
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006515332A
Other languages
English (en)
Other versions
JP4422146B2 (ja
Inventor
勇一 赤毛
勇一 赤毛
深野　秀樹
秀樹 深野
山中　孝之
孝之 山中
正 齋藤
正 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of JPWO2005112096A1 publication Critical patent/JPWO2005112096A1/ja
Application granted granted Critical
Publication of JP4422146B2 publication Critical patent/JP4422146B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction
    • G02F1/017—Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells
    • G02F1/01708—Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells in an optical wavequide structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/121—Channel; buried or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Biophysics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Wire Bonding (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

電極パッド部分の容量を小さくすると共に、実用的な電極パッドのサイズに対して特性インピーダンスの制御を可能とした半導体基板上の電極パッドを提供する。ｎ−ＩｎＰ基板１上に、ｎ−ＩｎＰクラッド層２とｉ層３とｐ−ＩｎＰクラッド層及びｐ型コンタクト層４とを積層してなるメサストライプ型の光導波路を形成し、光導波路の近傍にメサ状堆積部８ｃを有する絶縁性材料膜８をｎ−ＩｎＰ基板１上に形成し、光導波路に電気信号を供給する電極メタル１１ａおよび配線メタル１１ｂ，１１ｃをそれぞれ光導波路及び絶縁性材料膜８の上に配置すると共に、電極パッド１０をメサ状堆積部８ｃの上面に配置してｎ−ＩｎＰ基板１と電極パッド１０とが所定の間隔ｔ１（約１７〜２９μｍ）を有するようにする。

Description

本発明は、導電性半導体基板上に作製された電子デバイスおよび光デバイスの電極パッドに関する。
図１３は、従来の電極パッドの一例の概略構造図である。半導体基板上に作製される電子デバイスもしくは光デバイスには、通常、同図Ａに示すような電極パッド１２３，１２４が具備される。
電極パッド１２３，１２４は、それぞれ基板１２１，１２２上に形成され、金線等の接続配線１２５で電極パッド間を電気的に接続することにより、電子デバイスもしくは光デバイスを駆動するための電気信号を外部から供給したり、電子デバイスもしくは光デバイスで増幅、検出されるなどした電気信号を外部へ取り出したりする重要な役割を担っている。
上述するように、外部から電気信号を供給したり、外部へ電気信号を取り出したりする場合には、外部の電気デバイス、配線線路、コネクタ等と、電子デバイスもしくは光デバイスとを接続配線１２５で電気的に接続する必要がある。この電気的な接続の際の作業性を良くするため、または配線作業において電子デバイスや光デバイスに衝撃を与えないためにも、電極パッドは必須のものとなっている。
したがって、電子デバイスや光デバイスを設計する際、電極パッドには、（１）外部の部品との配線作業において確実に配線可能であること、（２）半導体基板１２１と密着性が良いこと、（３）導電性の半導体基板に電極パッドを形成する際（図１３Ｃ）には電極パッド間の通電を防止するため半導体基板１２１上にＳｉＯ２膜や低誘電率の絶縁性材料膜１２６が形成されるが、これらの膜と密着性が良いこと、（４）配線作業で受ける衝撃により電子デバイスや光デバイスの機能が損なわれないような配置にすること、（５）電極パッドの抵抗や寄生容量等によって電子デバイスや光デバイスの機能を阻害しないことなどが要求される。一般的には、電極パッドは、これらを考慮して設計されている（下記、非特許文献１を参照。）。
Ｍ．Ｎ．Ｋｈａｎ，ｅｔ ａｌ．，"Ｔｈｅｏｒｅｔｉｃａｌ ｐｒｅｄｉｃｔｉｏｎ ａｎｄ ｅｘｐｅｒｉｍｅｎｔａｌ ｖｅｒｉｆｉｃａｔｉｏｎ ｏｆ ｑｕａｎｔｕｍ ｗｅｌｌ ｅｌｅｃｔｒｏａｂｓｏｒｐｔｉｏｎ ｍｏｄｕｌａｔｏｒｓ ｗｉｔｈ ｂａｎｄｗｉｄｔｈｓ ｅｘｃｅｅｄｉｎｇ ４０ＧＨＺ"，ＯＦＣ９９，ｐａｐｅｒ ＴｈＴ４−１／２９３
一般に、電子デバイスや光デバイスの作製に用いられる半導体基板を導電性の半導体基板とした場合、当該半導体基板に対向する電極（配線）との間に容量が生じやすく、電極（配線）部における特性インピーダンス制御が困難となる。
特に電極パッド部分においては、電極パッドの面積を大きくする必要があるため、電極配線の複雑な電子デバイスは、特性インピーダンスを制御して効率的な電気信号の伝送を実現しやすい半絶縁性基板上に作製されることが一般的であった。
一方、光デバイスでは、半導体基板側の電極（基板に電気的に接続される電極）が容易に構成できること、電極（配線）を複雑に引き回す必要がほとんどないため電極（配線）容量の影響が少ないことなどの理由から導電性の半導体基板の上に作製されることが多かった。
しかしながら、近年の電子デバイスや光デバイスの高速動作化によって、電子デバイスと光デバイスとを同一の基板上に集積することや、電子デバイスチップと光デバイスチップ間の配線によってそれぞれのデバイス特性に影響を与えないようなチップ上の電極配線および電極パッドの構成、さらに電極配線と電極パッドのそれぞれの特性インピーダンス制御に対する要求が高まってきた。
図１４は、従来の半導体光デバイス上の電極パッドの概略構造図である。同図には、導電性の半導体基板上に作製された従来の半導体光デバイス及びこれに具備された電極パッドを示してある。
同図に示すように、第１の導電性を有する半導体基板１０１上には、第１の導電性を有する半導体クラッド層１０２と、光デバイスの活性層、光吸収層又は光導波路コア層１０３と、第２の導電性を有する半導体クラッド層及び半導体コンタクト層１０４とが積層されてなるメサストライプ型の光導波路が形成されている。
半導体基板１０１の下面には電極パッド１１２が形成され、半導体クラッド層１０２側からの光導波路との電気的接続がなされている。一方、第２の導電性を有する半導体クラッド層及び半導体コンタクト層１０４側からの光導波路との電気的接続は、半導体基板１０１に対向して設けられる電極パッド１１０と、電極パッド１１０と第２の導電性を有する半導体層１０４上の電極メタル１１１ａとの間の配線メタル１１１ｂとにより行われる。
電極パッド１１０（及び配線メタル１１１ｂ）は、導電性の半導体基板１０１との短絡を防止するため、厚さｔ０の低誘電率の絶縁性材料膜１０８を介して半導体基板１０１上に配置される。ここで、半導体基板１０１に対向する電極パッド１１０の特性インピーダンス制御を行う場合、低誘電率の絶縁性材料膜１０８の厚さｔ０が重要なパラメータとなる。
しかしながら、電子デバイスや光デバイスにおいては、基板の凹凸を抑える設計が一般に行われてきた。これは、凹凸の大きな基板に対しては、高い精度でフォトリソグラフィを行うことができなかったり、ドライエッチングにおいて高いメサを作ることが困難であったり、段差の高いメサへの電極プロセスが困難であったりするため、作製プロセスの容易性を確保するという理由に基づく。このため、比較的凹凸の大きな光デバイスであっても導電性の半導体基板と電極パッドとのギャップｔ０は、大きくても光導波路のメサの高さ程度しかなかった（例えば、ｔ０＝５μｍ未満）。
このように、導電性の半導体基板と電極パッドとのギャップが小さいため、半導体基板に対向する電極パッド部分に生じる容量が大きくなり、電極パッド部分の特性インピーダンス制御が困難となるという問題があった。また、一般に好適とされる特性インピーダンス５０Ωの電極パッドを設計した場合、電極パッドの幅は大きくても１０μｍ程度となり、金線等による外部の配線基板等とのボンディングが実用上できないという問題があった。
本発明は上記状況に鑑みてなされたものであり、電極パッド部分の容量を小さくすると共に、実用的な電極パッドのサイズに対して特性インピーダンスの制御を可能とした半導体基板上の電極パッドを提供することを目的とする。
本発明は、このような目的を達成するために、本発明に係る導電性半導体基板上の電極パッドは、導電性基板と、該導電性基板上に形成された絶縁性材料膜と、該絶縁性材料膜上に形成された電極パッドと、前記絶縁性材料膜上に形成され、前記電極パッドに接続され、前記電極パッドとは異なる幅を有する配線とを備え、前記電極パッドのサイズは、外部機器との電気的な接続部位と略同じサイズ以上であり、前記絶縁性材料膜の、少なくとも前記電極パッドが形成された第１の領域の第１の厚さは、前記電極パッドの特性インピーダンスと前記電極パッドに接続する外部機器との特性インピーダンスとがほぼ整合するように、前記絶縁性材料膜の、前記配線の少なくとも一部が形成された第２の領域であって、前記第１の領域以外の第２の領域の第２の厚さとは異なる厚さであることを特徴とする。
なお、電極パッドの「サイズ」とは、例えば平面四角の電極パッドであれば一辺の大きさを意味し、例えば平面円形の電極パッドであれば直径の大きさを意味する。このほか、さまざまな形状の電極パッドがあるが、「サイズ」とは一般的に電極パッドの外形寸法を意味する。また、外部との電気的な接続部位とは、ボンディングのための金属線や金属リボンであり、またフリップチップボンディングの際の半田バンプ等である。
また、上記導電性半導体基板上の電極パッドにおいて、前記配線の幅は、前記電極パッドのサイズよりも細い幅であり、前記絶縁性材料膜の前記第１の領域の厚さは、前記絶縁性材料膜の前記第２の領域の厚さよりも厚いことを特徴とする。
電極パッドと導電性半導体基板との間に低誘電率の絶縁性材料膜を介在させて、電極パッドと半導体基板とを大きく離間させることにより、従来よりも電極パッドの容量を低減することができ、該電極パッドに接続する外部機器の特性インピーダンスと整合することが可能となる。
また、上記導電性半導体基板上の電極パッドにおいて、前記絶縁性材料膜は、前記第１の領域が表面に突出している突出部を有していることを特徴とする。
また、上記導電性半導体基板上の電極パッドにおいて、前記突出部の側壁面は傾斜していることを特徴とする。
また、上記導電性半導体基板上の電極パッドにおいて、前記電極パッドは、前記突出部の上面に位置し、前記電極パッドには、前記絶縁性材料膜の表面に沿って配置される前記配線が接続されており、該配置された配線における前記傾斜する側壁面に配置される部分は、該配線の下方の前記半導体基板までの厚さが大きいほど幅が大きくなる、平面テーパ形状であることを特徴とする。
また、上記導電性半導体基板上の電極パッドにおいて、前記導電性基板上には溝部が形成されており、前記絶縁性材料膜の第１の領域の一部分は、前記溝部の底面から前記電極パッドまでの間隔が前記第１の厚さとなるように、前記溝部内形成されていることを特徴とする。
また、上記導電性半導体基板上の電極パッドにおいて、前記絶縁性材料膜の表面は、略平坦であることを特徴とする。
導電性半導体基板に溝を形成し、その溝に絶縁性材料を埋めこむことにより、電極パッドの直下の絶縁性材料を厚くしても、電極パッドが配置される表面を平坦化することができる。
また、上記導電性半導体基板上の電極パッドにおいて、前記溝部の側壁面は、該溝部の底面となす角が直角よりも大きくなるように傾斜していることを特徴とする。
また、上記導電性半導体基板上の電極パッドにおいて、前記電極パッドは、前記溝部の底面の上方に位置し、前記電極パッドには、前記絶縁性材料膜の表面に沿って配置される前記配線が接続され、該配線における前記傾斜する側壁面の上方に位置する部分は、前記配線の下方の前記半導体基板までの深さが大きいほど幅が大きくなる、平面テーパ形状であることを特徴とする。
また、上記導電性半導体基板上の電極パッドにおいて、前記電極パッド及び前記配線の特性インピーダンスが略５０Ωになるように、前記配線におけるテーパ形状の部分のテーパ幅の変化率及び／又は前記傾斜する側壁面の傾斜角が調整されていることを特徴とする。
また、上記導電性半導体基板上の電極パッドにおいて、前記第２の領域に形成された配線の特性インピーダンスが前記電極パッドの特性インピーダンスとほぼ整合するように、前記第２の領域に形成された配線の幅および前記第２の厚さが調整されていることを特徴とする。
また、上記導電性半導体基板上の電極パッドにおいて、前記第１の厚さは、前記電極パッドの大きさ、および前記外部機器の特性インピーダンスに応じて設定されることを特徴とする。
また、上記導電性半導体基板上の電極パッドにおいて、前記電極パッドのサイズは３０μｍ以上であることを特徴とする。
また、上記導電性半導体基板上の電極パッドにおいて、前記電極パッドの特性インピーダンスは、略４０オームであることを特徴とする。
また、上記導電性半導体基板上の電極パッドにおいて、前記電極パッドの特性インピーダンスは、略５０オームであっても良い。
また、上記導電性半導体基板上の電極パッドにおいて、前記配線は、光デバイス素子に接続されても良いし、電子デバイス素子に接続されても良い。
また、上記導電性半導体基板上の電極パッドにおいて、前記電極パッドは、導電性基板の端上に形成されていることを特徴とする。
本発明の一実施形態によれば、導電性の半導体基板上に作製された電極パッド部分の容量を小さくすることができ、実用的な電極パッドサイズに対して特性インピーダンスの制御が可能となる。
例えば一般的な電子デバイスの特性インピーダンスである５０Ωをもった電極パッドを構成する場合、従来の構造では電極パッドと導電性の半導体基板との間隔が大きくても５μｍ程度であるため電極パッドの幅を約１０μｍにしなければならないのに対し、本発明のように、電極パッドと半導体基板との間隔を大きくする（例えば、約２０μｍ）ことで、電極パッドの幅を大きくする（例えば、約５０μｍ）ことができる。なお、この例では低誘電率の絶縁性材料膜の誘電率を一般的なポリイミドの値（３．５）として推算した。
誘電率が約２まで低い絶縁性材料膜を用いたとしても、従来の構造では大きくても１５μｍ程度の電極パッド幅にしかならない。
この結果、高周波電気実装に広く用いられている５０μｍ幅の金リボン配線や、２５μｍ径の金線配線が可能となる。更には、光デバイス本来の特性を引き出すことができ、特に高速電気信号に対する応答動作の飛躍的な向上が期待できる。
［図１］第１の実施形態に係る半導体光デバイス上の電極パッドの概略構造図（部分透視図）である。
［図２］第２の実施形態に係る半導体光デバイス上の電極パッドの概略構造図（部分透視図）である。
［図３］実施形態に係る電極パッドにおける透過電気信号強度及び特性インピーダンスと絶縁性材料膜の厚さとの関係図である。
［図４］実施形態に係る解析に用いた、半導体電界吸収型光変調器の模式図である。
［図５Ａ］実施形態に係る、電気反射特性の周波数依存性について計算した結果を示す図である。
［図５Ｂ］実施形態に係る、電気透過特性の周波数依存性について計算した結果を示す図である。
［図６］実施形態に係る、電極パッドにおける電気透過損が−２ｄＢとなる周波数をプロットした図である。
［図７］第１の実施形態に係る半導体光デバイス上の電極パッドの作製方法を示す工程図である。
［図８］第１の実施形態に係る半導体光デバイス上の電極パッドの作製方法を示す工程図である。
［図９］第１の実施形態に係る半導体光デバイス上の電極パッドの作製方法を示す工程図である。
［図１０］第２の実施形態に係る半導体光デバイス上の電極パッドの作製方法を示す工程図である。
［図１１］第２の実施形態に係る半導体光デバイス上の電極パッドの作製方法を示す工程図である。
［図１２］第２の実施形態に係る半導体光デバイス上の電極パッドの作製方法を示す工程図である。
［図１３Ａ］従来の電極パッドの一例の概略構造図である。
［図１３Ｂ］従来の電極パッドの一例の概略構造図である。
［図１３Ｃ］従来の電極パッドの一例の概略構造図である。
［図１４］従来の半導体光デバイス上の電極パッドの概略構造図（部分透視図）である。
＜第１、第２の実施形態に係る電極パッド＞
図１は、第１の実施形態に係る半導体光デバイス上の電極パッドの概略構造図である。
図２は、第２の実施形態に係る半導体光デバイス上の電極パッドの概略構造図である。なお、これらの図には、導電性の半導体基板上に作製した光デバイスに電極パッドを構成した例を示しているが、光デバイスの代わりに、電子デバイス、また、電子デバイスと光デバイスとの集積デバイスを適用してもよい。
図１に示すように、第１の実施形態に係る半導体光デバイス上の電極パッドは、第１の導電性を有する半導体基板であるｎ−ＩｎＰ基板１上に、第１の導電性を有する半導体クラッド層であるｎ−ＩｎＰクラッド層２と、光デバイスの活性層、光吸収層又は光導波路コア層に相当するｉ層３と、第２の導電性を有する半導体クラッド層及び半導体コンタクト層であるｐ−ＩｎＰクラッド層及びｐ型コンタクト層４とが積層されてなるメサストライプ型の光導波路（ｐｉｎ構造：高さｔ０）が形成されている。
ｎ−ＩｎＰ基板１の下面には電極パッド１２が形成され、ｎ−ＩｎＰクラッド層２側からの光導波路との電気的接続がなされている。一方、ｐ−ＩｎＰクラッド層及びｐ型コンタクト層４側からの光導波路との電気的接続は、ｎ−ＩｎＰ基板１に対向して設けられる電極パッド１０と、電極パッド１０と第２の導電性を有する半導体層４上の電極メタル１１ａとの間の配線メタル１１ｂ，１１ｃとにより行われる。
電極パッド１０（及び配線メタル１１ｂ，１１ｃ）は、ｎ−ＩｎＰ基板１との短絡を防止するため、層間絶縁膜としての、低誘電率の絶縁性材料膜８を介してｎ−ＩｎＰ基板１上に配置される。
低誘電率の絶縁性材料膜８は、例えばポリイミド材料、ＢＣＢ材料等により形成され、ｎ−ＩｎＰ基板１に対向する電極パッド１０部分に生じる容量を低減すると共に電極パッド１０部分の特性インピーダンス制御を可能としている。
すなわち、低誘電率の絶縁性材料膜８を、少なくとも電極パッド１０を含む領域の下方部分においてメサ状に形成（突出部であるメサ状堆積部８ｃ：厚さｔ１）し、電極パッド１０がｎ−ＩｎＰ基板１と所定の間隔ｔ１を有して配置されるようにしてある。
このように、絶縁性材料膜８の、少なくとも電極パッド１０を含む領域を、厚さｔ１（ｔ１＞ｔ０）のメサ状堆積部８ｃとしたので、電極パッド１０と第１の導電性を有するｎ−ＩｎＰ基板１との間の距離を大きくとることができる。よって、電極パッド１０とｎ−ＩｎＰ基板１との間の容量を小さくすることができ、特性インピーダンス制御を容易に行うことができる。さらに、上記容量を小さくすることができることから、電極パッド１０のサイズを大きくすることができる。すなわち、電極パッド１０のサイズの自由度を増すことができる。
電極パッド１０は他の素子や配線と電気接続され、電極メタル１１ａおよび配線メタル１１ｂ，１１ｃを介して光導波路に電気信号が供給される。なお、電極メタル１１ａは、第２の導電性を有する半導体層４の直上に設けられた電極であり、配線メタル１１ｂ，１１ｃは、電極メタル１１ａと電極パッド１０とを接続する配線であり、配線メタル１１ｃは、メサ状堆積部８ｃの傾斜面に設けられた配線である。
図２に示すように、第２の実施形態に係る半導体光デバイス上の電極パッドは、第１の導電性を有する半導体基板であるｎ−ＩｎＰ基板２１上に、第１の導電性を有する半導体クラッド層であるｎ−ＩｎＰクラッド層２２と、光デバイスの活性層、光吸収層又は光導波路コア層に相当するｉ層２３と、第２の導電性を有する半導体クラッド層及び半導体コンタクト層であるｐ−ＩｎＰクラッド層及びｐ型コンタクト層２４とが積層されてなるメサストライプ型の光導波路（ｐｉｎ構造：高さｔ０）が形成されている。
ｎ−ＩｎＰ基板２１の下面には電極パッド３２が形成され、ｎ−ＩｎＰクラッド層２２側からの光導波路との電気的接続がなされている。一方、ｐ−ＩｎＰクラッド層及びｐ型コンタクト層２４側からの光導波路との電気的接続は、ｎ−ＩｎＰ基板２１に対向して設けられる電極パッド３０と、電極パッド３０とＰ型半導体層２４上の電極メタル３１ａとの間の配線メタル３１ｂ，３１ｃとにより行われる。
電極パッド３０（及び配線メタル３１ｂ，３１ｃ）は、ｎ−ＩｎＰ基板２１との短絡を防止するため、層間絶縁膜としての、低誘電率の絶縁性材料膜２８を介してｎ−ＩｎＰ基板２１上に配置される。
低誘電率の絶縁性材料膜２８は、例えばポリイミド材料、ＢＣＢ材料等により形成され、ｎ−ＩｎＰ基板２１に対向する電極パッド３０部分に生じる容量を低減すると共に電極パッド３０部分の特性インピーダンス制御を可能としている。
すなわち、絶縁性材料膜２８の、少なくとも電極パッド３０を含む領域の下方において、ｎ−ＩｎＰ基板２１に溝部２８ｃを形成するとともに、当該溝部２８ｃを埋め込むように低誘電率の絶縁性材料膜２８を堆積（厚さｔ２）しており、電極パッド３０はｎ−ＩｎＰ基板２１と所定の間隔ｔ２を有して配置されている。溝部２８ｃは、底面と傾斜した側壁面とから構成され、溝部２８ｃの底面の上方に電極パッド３０が位置している。
このように、絶縁性材料膜２８の、少なくとも電極パッド３０を含む領域の下方において、ｎ−ＩｎＰ基板２１に溝部２８ｃを設け、該溝部２８ｃにも絶縁性材料膜２８を厚さｔ２（ｔ２＞ｔ０）で堆積しているので、電極パッド３０と第１の導電性を有するｎ−ＩｎＰ基板２１との間の距離を大きくとることができる。よって、電極パッド３０とｎ−ＩｎＰ基板２１との間の容量を小さくすることができ、特性インピーダンス制御を容易に行うことができる。さらに、上記容量を小さくすることができることから、電極パッド３０のサイズを大きくすることができる。すなわち、電極パッド３０のサイズの自由度を増すことができる。
また、電極パッド３０が形成されている絶縁性材料膜２８の表面を平坦化することが可能となり、よって、以降の電極プロセスを容易にすることが可能となる。
電極パッド３０は他の素子や配線と電気接続され、電極メタル３１ａおよび配線メタル３１ｂ，３１ｃを介して光導波路に電気信号が供給される。なお、電極メタル３１ａは、Ｐ型半導体層２４の直上に設けられた電極であり、配線メタル３１ｂ，３１ｃは、電極メタル３１ａと電極パッド３０とを接続する配線である。
配線メタル３１ｃは、溝部２８ｃを構成する傾斜側壁面の直上に配置され、当該傾斜側壁面に対応して、ｎ−ＩｎＰ基板２１との距離が小さくなるにつれて（すなわち、配線メタル３１ｃとｎ−ＩｎＰ基板２１との間に介在する絶縁性材料膜２８の厚さが小さくなるにつれて）幅が小さくなるテーパ形状である。この結果、電極パッド３０から配線メタル３１ｂまでの特性インピーダンスがスムーズにつながり、ほぼ一定の特性インピーダンスとなっている。
上述する第１、第２の実施形態における電極パッド１０，３０は、特性インピーダンスが５０Ωとなるように構成している。これらの実施形態では、他の電子デバイスが一般的に有する特性インピーダンスである５０Ωとしたが、他の値でも良い。これらの実施形態では寄生容量を小さく抑えているため、４０Ω以上のハイインピーダンスに容易に調整することができる。
すなわち、電極パッドと、第１の導電性を有する半導体基板との間の容量は、上記厚さｔ１およびｔ２によって小さくすることができるので、所望の電極パッドサイズおよび所望の電極パッドの特性インピーダンスが実現できる。従って、外部機器からのワイヤリングの制限が解消される。また、外部機器に対して特性インピーダンスをほぼ整合させることが可能となる。
上述する第１、第２の実施形態では、導電性を有する半導体基板に対向して設けられる電極パッド１０，３０として、光デバイス（光導波路）の片側にのみ配置した構成を示したが、光デバイスの両側に配置した構成でもよい。また、導電性を有する半導体基板に接続して設けられる電極パッド３２として、半導体基板の下面のみに配置した構成を示したが、半導体基板の上面に配置したり、下面と上面とに配置した構成でもよい。
上述する第１、第２の実施形態では、導電性の半導体基板１，２１として、ｎ型の半導体基板を利用した例を示したが、ｐ型の半導体基板を利用してもよい。また、低誘電率の絶縁性材料膜８，２８として、一種類の材料によって構成した例を示したが、複数種類の低誘電率絶縁性材料を組み合わせてもよい。
上述する第１、第２の実施形態では、電極パッド１０、３０を、半導体光デバイスの端から所定の距離の領域に形成しているが、電極パッド１０、３０を、半導体光デバイスの端に形成するようにしても良い。この場合は、半導体光デバイスの電極パッドと外部機器とのワイヤリングに用いられる、金線等の導線の長さを短くすることが可能となり、外部機器との信号伝送等の不安定性をより軽減することができる。
上述する第１、第２の実施形態は、集中定数形の光デバイスであるが、これに限らず、進行波形の光デバイスであっても良い。
なお、第１、第２の実施形態で重要なことは、電極パッドと第１の導電性を有する半導体基板との間の距離を大きくとることである。すなわち、外部機器からの伝送経路と良好に接続するように電極パッドのサイズを設定し、かつ、そのサイズの電極パッド部分の容量を低減することによって特性インピーダンスの制御を可能とし、その結果、電極パッドと伝送経路の特性インピーダンスを整合させることが重要である。このために、層間絶縁層である、低誘電率の絶縁性材料膜は、ハイメサストライプ型の光導波路の厚さ（高さ）と略等しい厚さ（ｔ０）を有する第１の領域と、厚さｔ０よりも厚い厚さ（ｔ１、ｔ２）を有する、少なくとも電極パッドが形成されている第２の領域とを備えている。すなわち、第２の領域の厚さが第１の領域の厚さよりも相対的に厚くなるように、第１の実施形態では、メサ状堆積部８ｃを設けており、また、第２の実施形態では、ｎ−ＩｎＰ基板２１に溝部２８ｃを設け、該溝部２８ｃ内にも絶縁性材料膜を形成しているのである。
また、絶縁性材料膜の厚さの異なる第１の領域、第２の領域それぞれの配線メタルおよび電極パッドの電極幅は、配線メタルおよび電極パッド部分それぞれが所望の特性インピーダンスとなるように各絶縁性材料膜の厚さに応じて、配線メタル部では細く、電極パッド部では大きくなるようにしている。よって、電極パッド部と配線メタル部の間でも良好な特性インピーダンスの整合が可能となる。また、配線メタル直下の絶縁性材料膜の厚さが薄いことでメサストライプ型の光導波路との段差を低減し、光導波路上の精細な電極形成プロセスに影響を与えることを回避でき、かつ、電極パッド部に於いては外部機器との良好なワイヤリングに適した大きさを確保することが可能となる。
このとき、配線メタルの幅は、配線メタルの直下の絶縁性材料膜の厚さがメサストライプ型の光導波路の厚さとほぼ同じ厚さである場合において、配線メタルが所望の特性インピーダンスを有するように設定するのが好ましい。
このように、第１、第２の実施形態では、ただ、電極パッドの直下の絶縁性材料膜の厚さを厚くするだけでなく、電極構造の幅に応じてその電極構造（電極パッドおよび配線メタル）の直下の絶縁性材料膜の厚さを設定しているので、外部機器に対する特性インピーダンス制御は良好なものとなる。
なお、第１、第２の実施形態では、電極パッド構造の接続素子として、光導波路を用いているが、これに限定されず、例えば、受光素子、面発光レーザ等、光デバイスに用いられる素子であればいずれの素子であっても良い。
＜実施形態に係る電極パッドの電気特性＞
電極パッドには、外部測定装置や外部回路等との電気的な接続をする役割がある。電気的な接続には金線等が用いられ、金線等が電極パッドに接続される。ここで、高周波電気信号を供給、伝搬させる場合には、一般的に、低ロス、低抵抗、低インダクタンスの金線等を用いることが要求されるため、金線等の幅が広い方が好ましく、例えば５０μｍ程度の金リボンが用いられることが多い。したがって、金線の幅に対応して、電極パッドにも同程度の幅が要求される。
また、電極パッドの特性インピーダンスを制御し、外部測定装置もしくは外部回路の特性インピーダンスと整合させることは、外部から高周波電気信号を効率的に供給、伝搬するために重要である。外部測定装置等の特性インピーダンスは４０Ω以上、特に５０Ωのものが一般的であり、この場合には、電極パッドを含めた電子デバイスもしくは光デバイス全体の特性インピーダンスを５０Ωにすることが望ましい。すなわち、前記金リボンが接続される程度の幅を有した電極パッドの特性インピーダンスを５０Ωにすることが重要となる。
図３は、実施形態に係る電極パッドにおける透過電気信号強度及び特性インピーダンスと絶縁性材料膜の厚さとの関係図である。同図には、周波数５０ＧＨｚにおいて特性インピーダンス５０Ωの線路から電気信号を供給し、５０μｍの幅を有した電極パッドを経由して、電気デバイスもしくは光デバイス側に透過してくる電気信号強度Ｓ２１を、電極パッド直下の絶縁性材料膜の厚さ（第１の実施形態ではｔ１、第２の実施形態ではｔ２）に対してシミュレートした結果である。また、電極パッド直下の絶縁性材料膜の厚さに対する電極パッド部分の特性インピーダンスＺ０も併せて示してある。
同図から、電極パッド直下の絶縁性材料膜の厚さが薄いときには電気信号の透過特性が悪く、このときの特性インピーダンスは５０Ωより低いことが分かる。また、絶縁性材料膜の厚さが厚くなるにしたがって電気信号の透過特性が改善し、２０μｍから２６μｍの範囲で透過特性が最大となることが分かる。この透過特性が最大となる範囲での特性インピーダンスはほぼ５０Ω（４７〜５６Ω）であり、供給側の特性インピーダンスと同程度になっていることが分かる。更に、絶縁性材料膜の厚さを２６μｍより厚くしていくと、透過特性は劣化し、このときの特性インピーダンスがハイインピーダンス側にずれていくことが分かる。
同図に示すシミュレーション結果は、電極パッド幅を５０μｍと仮定した場合の結果であるが、現実的な電極パッド幅（金線幅１５μｍ以上のものとの接続を想定している。）に対しても同様に絶縁性材料膜にある程度の厚さが要求されることを示すものである。
すなわち、同図に示すシミュレーション結果は、所望の電極パッド幅と所望の特性インピーダンスに対して、絶縁性材料膜の最適な厚さがあるということを意味する。この最適な厚さは、従来の厚さ（上述する、光導波路の高さｔ０とほぼ同じ）よりも一般的に厚い。同図の結果より、電極パッド直下の絶縁性材料膜の厚さｔ１、ｔ２として、１０μｍ以上であればよく、好ましくは１７〜２９μｍであり、より好ましくは２０〜２６μｍである。
電極パッドの幅は、実際上、外部との接続部位の幅よりも大きいことが望ましく、好ましくは３０μｍ以上、より好ましくは５０μｍ以上である。なお、電極パッドの幅が大きすぎると隣接する電極パッドとの干渉や、デバイスのスケール増加を引き起こすため、電極パッドの幅の上限値は、これらの条件により制限される。外部との接続部位とは、ボンディングのための金属線や金属リボンであり、また、フリップチップボンディングの際の半田バンプ等である。
図４は、実施形態に係る解析に用いた、半導体電界吸収型光変調器の模式図である。
図４に示す、半導体電界吸収（ＥＡ）型光変調器４８は、導電性基板（ｎ−ＩｎＰ基板）４０上に作製されており、電極構造に入出力電極構造を採用し、その電極パッド部に本発明の一実施形態に係る構造を利用している。すなわち、入力電極は、電極パッド４３と配線メタル４４とからなり、出力電極は、電極パッド４７と配線メタル４６とからなる。光導波路部分４５は、中央に素子長７５μｍの半導体電界吸収型光変調器４８を配置し、その両端にパッシブ光導波路を接続した構造である。
光導波路部分４５の側面部分および電極配線／電極パッド直下は、低誘電率（εｒ＝２．９）のポリイミド（絶縁性材料膜）４１で埋め込まれている。電極パッド４３、４７の幅は外部機器とのワイヤボンディングを考慮して３０μｍとしている。また、導電性基板４０の、少なくとも電極パッド４３を含む領域には、溝部４２が形成されており、該溝部４２にも当然ポリイミド４１は埋め込まれている。同様に、導電性基板４０の、少なくとも電極パッド４７を含む領域にも、溝部４２が形成されており、該溝部４２にもポリイミド４１が埋め込まれている。
上述の構成において、半導体電界吸収型光変調器の電極パッド部の深さ（溝部に堆積したポリイミドの厚さ）をパラメータとして、電気反射特性および電気透過特性の周波数依存性について計算した結果をそれぞれ、図５ＡおよびＢに示す。
電極パッド部分直下（電極パッド４３（４７）を少なくとも含む領域）に掘り込み（溝部４２）を形成しない場合、つまり半導体電界吸収型光変調器のメサ高さと同程度の厚さを有したポリイミドが電極パッド４３、４７の下にある従来の場合、約１８ＧＨｚにおいて、図５Ａから分かるように、電気反射特性が−１０ｄＢ以上となる。また、図５Ｂから分かるように、電気透過特性においても比較的急峻な劣化が見られている。
これに対し、電極パッド部分直下（電極パッド４３（４７）を少なくとも含む領域）に掘り込み（溝部４２）を形成し、この掘り込み部に堆積したポリイミドの厚さを、５、１０、１５、２０μｍとした場合、図５Ａから分かるように、電気反射特性が−１０ｄＢ以上となる周波数はそれぞれ、２７ＧＨｚ、４５ＧＨｚ、４７ＧＨｚ、４７ＧＨｚと高周波まで伸びる。また、図５Ｂから分かるように、電気透過特性においても従来構造に比べてロス低減が確認される。また、５０ＧＨｚにおける電気透過特性を比較した場合、約１ｄＢの改善が確認された。
図６は、電極パッド部分（電極幅＝３０μｍ）直下の掘り込み（溝部）の深さをパラメータとしたときの電気透過損が−２ｄＢとなる周波数をプロットした図である。特に、特性インピーダンスが約５０Ωとなる深さ１０μｍの掘り込み深さにおいてその効果が大きく、５０ＧＨｚを超えるような良好な特性が得られた。
このように、外部機器からの伝送経路と良好に接続し、かつ特性インピーダンスを良好に整合させるのに適した厚さに、低誘電率を有する絶縁性材料膜の、少なくとも電極パッドを含む領域の厚さを設定すればよい。
＜第１の実施形態に係る電極パッドの作製方法＞
次に、第１の実施形態に係る電極パッドの作製方法について説明する。図７、８、９は、第１の実施形態に係る半導体光デバイス上の電極パッドの作製方法を示す工程図である。
まず、第１の導電性を有する半導体基板であるｎ−ＩｎＰ基板１上に、第１の導電性を有する半導体クラッド層であるｎ−ＩｎＰクラッド層２と、光デバイスの活性層、光吸収層又は光導波路コア層であるｉ層３と、第２の導電性を有する半導体クラッド層及び半導体コンタクト層であるｐ−ＩｎＰクラッド層及びｐ型コンタクト層４とを順次、成長させた（図７、工程１）。
工程１において光デバイスの各半導体層が積層されたウエハ表面に、例えばスパッタ装置によりＳｉＯ２膜５を成膜した後、レジスト６をフォトリソグラフィを用いて形成した（図７、工程２）。次に、ドライエッチング法を用いてＳｉＯ２マスク５’を形成した（図７、工程３）。
工程３で形成したＳｉＯ２マスク５’を用いて、ドライエッチング法によりメサストライプ型の光導波路を形成した（図７、工程４）。一般的に、シングルモード半導体レーザのメサストライプの幅は大きくても２μｍであり、メサストライプの高さは５μｍ以下であることが多い。
メサストライプ型の光導波路を形成した後、ＨＦ等によるウエットエッチングによりＳｉＯ２マスク５’を除去し、ウエハ全面にＳｉＯ２膜を成膜し、半導体基板表面の保護膜７とした（図８、工程５）。
次に、メサストライプ型の光導波路の近傍に、低誘電率の絶縁性材料により、メサ状（断面形状が台形）の第１堆積部８ａを形成した（図８、工程６）。第１堆積部８ａを形成する箇所は、後述する電極パッド１０の形成位置の下方である。後の工程（図９、工程１０）において、メサストライプ型の光導波路におけるメサ上部のコンタクトプロセスを実施しやすいように、第１堆積部８ａと光導波路との間隔を十分取った。
第１堆積部８ａの形成方法としては、例えば、ポリイミド材料やＢＣＢ等の低誘電率の絶縁性材料を保護膜７上に塗布した後、レジストマスク等をフォトリソグラフィで作製し、後述する電極パッド１０直下に相当する部分以外をエッチング除去して形成することができる。他の方法としては、感光性のポリイミド材料等を用いてフォトリソグラフィによって形成してもよい。
次に保護膜７及び第１堆積部８ａの上に、低誘電率の絶縁性材料により第２堆積部８ｂを形成した（図８、工程７）。この結果、形成された低誘電率の絶縁性材料膜８は、メサストライプ型の光導波路の近傍に厚さｔ１のメサ状堆積部８ｃを有する膜となる。電極パッド部分とメサストライプ型の光導波路間の配線部分である配線メタル１１ｂの直下の絶縁性材料膜については、作製の容易性から厚い膜とはせずに、光導波路と同程度の厚さｔ０とした。
次に、メサストライプ型の光導波路におけるメサ直上の保護膜７をエッチング除去した（図８、工程８）。更に、除去した保護膜７の部分において、第２の導電性を有する半導体層４と接続するオーミック電極９を形成した（図９、工程９）。
次に、低誘電率の絶縁性材料膜８におけるメサ状堆積部８ｃの上に電極パッド１０を、光導波路のオーミック電極９の上に電極メタル１１ａを、電極パッド１０と電極メタル１１ａとの間を接続する配線メタル１１ｂ，１１ｃを形成した。更に、ｎ−ＩｎＰ基板１を１００μｍ程度に研磨した後、研磨面に裏面オーミック電極および電極パッド１２を形成した（図９、工程１０）。
第１の実施形態では、電極パッド１０にワイヤボンディングできるように電極パッドの幅を５０μｍとし、電極パッド１０部分における特性インピーダンスが５０Ω程度になるよう電極パッド１０直下の低誘電率の絶縁性材料膜の厚さｔ１を約２０μｍとした。また、配線メタル１１ｂの特性インピーダンスについても５０Ω程度になるよう配線線路幅を調整した
最後に、ウエハに形成した複数の光デバイス素子を劈開によって切り出し、劈開面を無反射コーティングして光デバイス素子を完成させた。なお、図９に光デバイス素子の平面図を示す。
＜第２の実施形態に係る電極パッドの作製方法＞
次に、第２の実施形態に係る電極パッドの作製方法について説明する。図１０、１１、１２は、第２の実施形態に係る半導体光デバイス上の電極パッドの作製方法を示す工程図である。
まず、第１の導電性を有する半導体基板であるｎ−ＩｎＰ基板２１上に、第１の導電性を有する半導体クラッド層であるｎ−ＩｎＰクラッド層２２と、光デバイスの活性層、光吸収層又は光導波路コア層であるｉ層２３と、第２の導電性を有する半導体クラッド層及び半導体コンタクト層であるｐ−ＩｎＰクラッド層及びｐ型コンタクト層２４とを順次、成長させた（図１０、工程１）。
工程１において光デバイスの各半導体層が積層されたウエハ表面に、例えばスパッタ装置によりＳｉＯ２膜２５を成膜した後、レジスト２６をフォトリソグラフィを用いて形成した（図１０、工程２）。次に、ドライエッチング法を用いてＳｉＯ２マスク２５’を形成した（図１０、工程３）。
工程３で形成したＳｉＯ２マスク２５’を用いて、ドライエッチング法によりメサストライプ型の光導波路を形成した（図１０、工程４）。一般的に、シングルモード半導体レーザのメサストライプの幅は大きくても２μｍであり、メサストライプの高さは５μｍ以下であることが多い。
メサストライプ型の光導波路を形成した後、ＨＦ等によるウエットエッチングによりＳｉＯ２マスク２５’を除去し、ウエハ全面にＳｉＯ２膜を成膜し、半導体基板表面の保護膜２７とした（図１１、工程５）。
次に、メサストライプ型の光導波路の近傍における保護膜２７の一部を除去すると共に、除去しない保護膜２７をマスクとしてＨＣｌ系のウエットエッチングを行い、ｎ−ＩｎＰ基板２１に溝部２８ｃを形成する（図１１、工程６）。
溝部２８ｃを形成する箇所は、後述する電極パッド３０の形成位置の下方である。後の工程（図１２、工程１０）において、メサストライプ型の光導波路におけるメサ上部のコンタクトプロセスを実施しやすいように、溝部２８ｃと光導波路との間隔を十分取った。
溝部２８ｃの形状は、ｎ−ＩｎＰ基板２１の表面から溝部２８ｃの底面までの側壁面が傾斜する形状とした。この結果、後述する低誘電率の絶縁性材料の塗布工程（図１１、工程７）が容易になる。なお、溝部２８ｃの側壁面は垂直に形成してもよい。
溝部２８ｃの形成方法としては、Ｂｒ系のウエットエッチング等でもよく、また、ドライエッチング等を用いてもよい。溝部２８ｃの側壁面を傾斜面とするためには、例えばミリングやウエットエッチングを用いればよい。
次に、低誘電率の絶縁性材料である感光性ポリイミドを用いたフォトリソグラフィにより、溝部２８ｃを埋め戻して、溝部２８ｃ内に第１堆積部２８ａを形成した（図１１、工程７）。この結果、ｎ−ＩｎＰ基板２１の表面が平坦化され、以降の工程を従来の光デバイス作製工程と同様に進めることができる。
次に保護膜２７及び第１堆積部２８ａの上に、低誘電率の絶縁性材料である例えば感光性ポリイミドを用いたフォトリソグラフィにより第２堆積部２８ｂを形成した（図１１、工程８）。この結果、形成された低誘電率の絶縁性材料膜２８は、メサストライプ型の光導波路の近傍に厚さｔ２の低誘電率の絶縁性材料部分を有する膜となる。
電極パッド部分とメサストライプ型の光導波路間の配線部分である配線メタル３１ｂの直下の絶縁性材料膜については、作製の容易性からｎ−ＩｎＰ基板２１に溝を形成して厚い膜とはせずに、光導波路と同程度の厚さｔ０とした。これは、他に、メサストライプ型の光導波路におけるメサ上部のコンタクトプロセスを実施しやすいようにするという目的も有する。
なお、溝部２８ｃに絶縁性材料を埋め込む工程（７）や、メサストライプ型の光導波路周辺を絶縁性材料で埋め込む工程（８）では、非感光性のポリイミド材料やＢＣＢ材料等を塗布し、その後フォトリソグラフィ法によるレジストマスクとＯ２系のドライエッチングを用いて、必要な領域以外の絶縁性材料を除去する方法を用いてもよい。
次に、メサストライプ型の光導波路におけるメサ直上の保護膜２７をエッチング除去し、除去した保護膜２７の部分において、第２の導電性を有する半導体層２４と接続するオーミック電極２９を形成した（図１２、工程９）。
次に、低誘電率の絶縁性材料膜２８における溝部２８ｃの上方に電極パッド３０を、光導波路のオーミック電極２９の上に電極メタル３１ａを、電極パッド３０と電極メタル３１ａとの間を接続する配線メタル３１ｂ，３１ｃを形成した。更に、ｎ−ＩｎＰ基板２１を１００μｍ程度に研磨した後、研磨面に裏面オーミック電極および電極パッド３２を形成した（図１２、工程１０）。
第２の実施形態では、電極パッド３０にワイヤボンディングできるように電極パッドの幅を５０μｍとし、電極パッド３０部分における特性インピーダンスが５０Ω程度になるよう電極パッド３０直下の低誘電率の絶縁性材料膜の厚さｔ２を約２０μｍとした。また、配線メタル３１ｂの特性インピーダンスについても５０Ω程度になるよう配線線路幅を調整した。
配線メタル３１ｃは、溝部２８ｃを構成する傾斜側壁面の直上に配置され、当該傾斜側壁面に対応して、ｎ−ＩｎＰ基板２１との距離が小さくなるにつれて（すなわち、配線メタル３１ｃとｎ−ＩｎＰ基板２１との間に介在する絶縁性材料膜２８の厚さが小さくなるにつれて）幅が小さくなるテーパ形状とした。この結果、電極パッド３０から配線メタル３１ｂまでをスムーズに所望の特性インピーダンスでつなげることが容易となる。
最後に、ウエハに形成した複数の光デバイス素子を劈開によって切り出し、劈開面を無反射コーティングして光デバイス素子を完成させた。なお、図１２に光デバイス素子の平面図を示す。
なお、第２の実施形態に係る作製方法では、ｎ−ＩｎＰ基板２１上にメサストライプ型の光導波路を形成した後、溝部２８ｃを形成したが、溝部２８ｃを先に形成してもよい。また、溝部２８ｃを絶縁性材料で平坦に埋め戻すことにより、以降の電極形成工程等で実施するフォトリソグラフィ等のプロセスを容易に進めることができる作製方法としたが、埋め戻す際に、多少の段差が残っても特性上の問題はない。
また、第２の実施形態では、電極パッド３０の直下にのみ溝部２８ｃを形成したが、光デバイスの光導波路を形成することができれば、電極パッド３０の直下以外の領域にも及んで掘込んだ形状としても良い。ただし、ある程度の面積が必要となる電極パッド部分に比べ、電極パッドと光導波路間の配線メタル３１ｂにおいては、線路幅を狭くすることにより、直下の絶縁性材料が１０μｍ以下と薄くても特性インピーダンスを５０Ω程度にすることは容易であるため、配線メタル３１ｂの直下の半導体基板に溝部を及ぼす必要性は少ない。
なお、第１の実施形態においても、電極パッド１０と配線メタル１１ｂとを接続する配線メタル１１ｃの形状をテーパ形状としてもよい。第２の実施形態と同様に、配線メタル１１ｃ直下の絶縁性材料膜の厚さが小さくなるにつれて、幅が小さくなるようなテーパ形状とすることにより、特性インピーダンスをスムーズにつなげることができる。
また、上述する実施形態では、本発明に係る電極パッド構造を半導体光デバイスに配置した例について説明したが、電子デバイスや終端抵抗やバイアス回路のような電子デバイス部品等を集積したものに適用してもよい。
また、本発明に係る電極パッド構造を、電子デバイスと光デバイスを組み合わせた集積デバイスに適用しても良い。
また、電極パッド部分および配線部分の特性インピーダンスは所望の値とすることが可能で、５０Ωより大きくしても、小さくしても良い。上述する実施形態で説明した例では、他の電子デバイスで一般的な５０Ωの特性インピーダンスとしたが、例えば光導波路と同様の特性インピーダンスとして、光導波路近傍の電極の電気反射をなくすような応用が考えられる。
また、電極パッド直下の低誘電率の絶縁性材料膜と導電性の半導体基板との間、および電極パッドと光導波路とを接続する配線メタル直下の絶縁性材料膜と半導体基板との間などに、電極パッドを設けて導電性の半導体基板に電気的な接続を行ってもよい。これにより、電極パッド（基板に対向する電極パッドではなく、基板に電気接続される電極パッド）から光導波路までの電気信号のロスを低減する効果が期待できる。
なお、本明細書において、「光デバイス素子」とは、光導波路、受光素子、半導体レーザ等、通常の光デバイスを構成する素子であって、電極構造を有する素子のことを指す。また、「電子デバイス素子」とは、高出力ヘテロ接合バイポーラトランジスタ（ＨＢＴ）等の通常の電子デバイスにおいて、電極構造を有する素子のことを指す。すなわち、本発明では、光デバイスや電子デバイスを構成する素子の構造というよりは、その電極構造に特徴があるので、電極構造を有する素子であればいずれの素子にも適用できる。

Claims (20)

  1. 導電性基板と、
    該導電性基板上に形成された絶縁性材料膜と、
    該絶縁性材料膜上に形成された電極パッドと、
    前記絶縁性材料膜上に形成され、前記電極パッドに接続され、前記電極パッドとは異なる幅を有する配線とを備え、
    前記電極パッドのサイズは、外部機器との電気的な接続部位と略同じサイズ以上であり、前記絶縁性材料膜の、少なくとも前記電極パッドが形成された第１の領域の第１の厚さは、前記電極パッドの特性インピーダンスと前記電極パッドに接続する外部機器との特性インピーダンスとがほぼ整合するように、前記絶縁性材料膜の、前記配線の少なくとも一部が形成された第２の領域であって、前記第１の領域以外の第２の領域の第２の厚さとは異なる厚さであることを特徴とする導電性半導体基板上の電極パッド。
  2. 前記配線の幅は、前記電極パッドのサイズよりも細い幅であり、前記絶縁性材料膜の前記第１の領域の厚さは、前記絶縁性材料膜の前記第２の領域の厚さよりも厚いことを特徴とする請求項１記載の導電性半導体基板上の電極パッド。
  3. 前記絶縁性材料膜は、前記第１の領域が表面に突出している突出部を有していることを特徴とする請求項２記載の導電性半導体基板上の電極パッド。
  4. 前記突出部の側壁面は傾斜していることを特徴とする請求項３記載の導電性半導体基板上の電極パッド。
  5. 前記電極パッドは、前記突出部の上面に位置し、
    前記電極パッドには、前記絶縁性材料膜の表面に沿って配置される前記配線が接続されており、該配置された配線における前記傾斜する側壁面に配置される部分は、該配線の下方の前記半導体基板までの厚さが大きいほど幅が大きくなる、平面テーパ形状であることを特徴とする請求項４記載の導電性半導体基板上の電極パッド。
  6. 前記電極パッド及び前記配線の特性インピーダンスが略５０Ωになるように、前記配線におけるテーパ形状の部分のテーパ幅の変化率及び／又は前記傾斜する側壁面の傾斜角が調整されていることを特徴とする請求項５記載の導電性半導体基板上の電極パッド。
  7. 前記第２の領域に形成された配線の特性インピーダンスが前記電極パッドの特性インピーダンスとほぼ整合するように、前記第２の領域に形成された配線の幅および前記第２の厚さが調整されていることを特徴とする請求項６記載の導電性半導体基板上の電極パッド。
  8. 前記導電性基板上には溝部が形成されており、
    前記絶縁性材料膜の第１の領域の一部分は、前記溝部の底面から前記電極パッドまでの間隔が前記第１の厚さとなるように、前記溝部内形成されていることを特徴とする請求項２記載の導電性半導体基板上の電極パッド。
  9. 前記絶縁性材料膜の表面は、略平坦であることを特徴とする請求項８記載の導電性半導体基板上の電極パッド。
  10. 前記溝部の側壁面は、該溝部の底面となす角が直角よりも大きくなるように傾斜していることを特徴とする請求項９記載の導電性半導体基板上の電極パッド。
  11. 前記電極パッドは、前記溝部の底面の上方に位置し、
    前記電極パッドには、前記絶縁性材料膜の表面に沿って配置される前記配線が接続され、該配線における前記傾斜する側壁面の上方に位置する部分は、前記配線の下方の前記半導体基板までの深さが大きいほど幅が大きくなる、平面テーパ形状であることを特徴とする請求項１０記載の導電性半導体基板上の電極パッド。
  12. 前記電極パッド及び前記配線の特性インピーダンスが略５０Ωになるように、前記配線におけるテーパ形状の部分のテーパ幅の変化率及び／又は前記傾斜する側壁面の傾斜角が調整されていることを特徴とする請求項１１記載の導電性半導体基板上の電極パッド。
  13. 前記第２の領域に形成された配線の特性インピーダンスが前記電極パッドの特性インピーダンスとほぼ整合するように、前記第２の領域に形成された配線の幅および前記第２の厚さが調整されていることを特徴とする請求項１２記載の導電性半導体基板上の電極パッド。
  14. 前記第１の厚さは、前記電極パッドの大きさ、および前記外部機器の特性インピーダンスに応じて設定されることを特徴とする請求項１記載の導電性半導体基板上の電極パッド。
  15. 前記電極パッドのサイズは３０μｍ以上であることを特徴とする請求項１記載の導電性半導体基板上の電極パッド。
  16. 前記電極パッドの特性インピーダンスは、略４０オームであることを特徴とする請求項１記載の導電性半導体基板上の電極パッド。
  17. 前記電極パッドの特性インピーダンスは、略５０オームであることを特徴とする請求項１記載の導電性半導体基板上の電極パッド。
  18. 前記配線は、光デバイス素子に接続されていることを特徴とする請求項１記載の導電性半導体基板上の電極パッド。
  19. 前記配線は、電子デバイス素子に接続されていることを特徴とする請求項１記載の導電性半導体基板上の電極パッド。
  20. 前記電極パッドは、導電性基板の端上に形成されていることを特徴とする請求項１記載の導電性半導体基板上の電極パッド。
JP2006515332A 2004-05-18 2005-05-18 導電性半導体基板上の電極パッド Active JP4422146B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004147294 2004-05-18
JP2004147294 2004-05-18
PCT/JP2005/009064 WO2005112096A1 (ja) 2004-05-18 2005-05-18 導電性半導体基板上の電極パッド

Publications (2)

Publication Number Publication Date
JPWO2005112096A1 true JPWO2005112096A1 (ja) 2008-03-27
JP4422146B2 JP4422146B2 (ja) 2010-02-24

Family

ID=35394423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006515332A Active JP4422146B2 (ja) 2004-05-18 2005-05-18 導電性半導体基板上の電極パッド

Country Status (6)

Country Link
US (1) US7535101B2 (ja)
EP (2) EP2434537B1 (ja)
JP (1) JP4422146B2 (ja)
KR (1) KR100724523B1 (ja)
CN (1) CN100459067C (ja)
WO (1) WO2005112096A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2434537B1 (en) 2004-05-18 2017-08-30 Nippon Telegraph And Telephone Corporation Electrode pad on conductive semiconductor substrate
CN101533813B (zh) * 2009-04-21 2012-03-21 上海宏力半导体制造有限公司 一种降低寄生电容的接触焊盘及其制备方法
JP5297892B2 (ja) * 2009-05-25 2013-09-25 日本オクラロ株式会社 光半導体装置、及びその製造方法
EP2402996A1 (en) * 2010-06-30 2012-01-04 Alcatel Lucent A device comprising an active component and associated electrodes and a method of manufacturing such device
US8610264B2 (en) * 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
JP2013054239A (ja) * 2011-09-05 2013-03-21 Nippon Telegr & Teleph Corp <Ntt> 光導波路素子
US9588291B2 (en) * 2013-12-31 2017-03-07 Medlumics, S.L. Structure for optical waveguide and contact wire intersection
JP6512602B2 (ja) * 2014-06-02 2019-05-15 住友電工デバイス・イノベーション株式会社 半導体レーザ素子
JP6452198B2 (ja) * 2015-06-26 2019-01-16 日本電信電話株式会社 半導体レーザ光源
JP6667325B2 (ja) * 2016-03-11 2020-03-18 古河電気工業株式会社 半導体光素子

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63177485A (ja) * 1987-01-16 1988-07-21 Nec Corp 半導体レ−ザ
JP2677087B2 (ja) 1991-12-03 1997-11-17 日本電気株式会社 半導体集積回路
JP2608006B2 (ja) * 1992-03-02 1997-05-07 国際電信電話株式会社 光半導体素子及びその製造方法
JPH06112595A (ja) * 1992-09-25 1994-04-22 Nec Corp 半導体光機能素子の製造方法
WO1996027905A1 (fr) * 1995-03-06 1996-09-12 Hitachi, Ltd. Circuit amplificateur haute frequence
KR100190190B1 (ko) * 1995-10-16 1999-07-01 김영환 수광 소자 및 그 제조방법
US6310394B1 (en) * 1996-06-28 2001-10-30 Tyco Electronics Reduced parasitic capacitance semiconductor devices
JPH11103088A (ja) * 1997-09-26 1999-04-13 Furukawa Electric Co Ltd:The 半導体導波路型受光素子
JP2000151223A (ja) * 1998-11-11 2000-05-30 Ricoh Co Ltd 半導体装置
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6444489B1 (en) * 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
JP2002222823A (ja) * 2001-01-29 2002-08-09 Sharp Corp 半導体集積回路およびその製造方法
JP2003023010A (ja) 2001-07-10 2003-01-24 Kyocera Corp 高周波用プロービングパッド
TW517360B (en) * 2001-12-19 2003-01-11 Ind Tech Res Inst Enhanced type wafer level package structure and its manufacture method
DE10239080A1 (de) * 2002-08-26 2004-03-11 Infineon Technologies Ag Integrierte Schaltung
EP2434537B1 (en) 2004-05-18 2017-08-30 Nippon Telegraph And Telephone Corporation Electrode pad on conductive semiconductor substrate

Also Published As

Publication number Publication date
EP2434537A2 (en) 2012-03-28
EP1748476B1 (en) 2016-05-11
EP2434537B1 (en) 2017-08-30
US7535101B2 (en) 2009-05-19
CN1860598A (zh) 2006-11-08
CN100459067C (zh) 2009-02-04
KR100724523B1 (ko) 2007-06-04
KR20060096051A (ko) 2006-09-05
EP2434537A3 (en) 2016-09-28
JP4422146B2 (ja) 2010-02-24
WO2005112096A1 (ja) 2005-11-24
EP1748476A1 (en) 2007-01-31
EP1748476A4 (en) 2011-03-30
US20070290360A1 (en) 2007-12-20

Similar Documents

Publication Publication Date Title
JP4422146B2 (ja) 導電性半導体基板上の電極パッド
EP0638829B1 (en) Opto-electronic hybrid integration platform, optical sub-module, opto-electronic hybrid integration circuit, and process for fabricating platform
JP3204355B2 (ja) 光／電子ハイブリッド実装基板およびその製造方法ならびに光／電子ハイブリッド集積回路
US6862378B2 (en) Silicon-based high speed optical wiring board
EP3526854B1 (en) Matching drive device for multi-beam optoelectronic arrays
US10824044B2 (en) Mach-Zehnder modulator
JP3823102B2 (ja) 光伝送モジュール
JP3434473B2 (ja) 光モジュール用シリコンプラットフォーム
JP2004294918A (ja) 光デバイス
JP3248636B2 (ja) 複合半導体回路装置の作製方法
JP2003078196A (ja) 光モジュール
JP3769388B2 (ja) 光半導体装置
JP4041226B2 (ja) 光半導体装置
US6882761B2 (en) Silicon platform for optical modules
JP2802375B2 (ja) 電気素子・光素子混載回路の周波数特性伸張法
JP6412007B2 (ja) 半導体集積回路及びその製造方法
JP5500035B2 (ja) 光半導体素子の製造方法
JP3833469B2 (ja) 光集積回路基板
JP2002299743A (ja) 光部品実装用基板及びそれを用いた光モジュール
JPH09135103A (ja) 高周波回路基板
EP1225667A1 (en) Silicon platform for optical modules
JPH06307981A (ja) 半導体光変調器評価用パッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4422146

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350