JP3833469B2 - 光集積回路基板 - Google Patents

光集積回路基板 Download PDF

Info

Publication number
JP3833469B2
JP3833469B2 JP2000395990A JP2000395990A JP3833469B2 JP 3833469 B2 JP3833469 B2 JP 3833469B2 JP 2000395990 A JP2000395990 A JP 2000395990A JP 2000395990 A JP2000395990 A JP 2000395990A JP 3833469 B2 JP3833469 B2 JP 3833469B2
Authority
JP
Japan
Prior art keywords
metal electrode
thin film
film type
optical
optical element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000395990A
Other languages
English (en)
Other versions
JP2002196168A (ja
Inventor
徳一 山地
成夫 棚橋
勝弘 金子
真一 阿部
由里子 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000395990A priority Critical patent/JP3833469B2/ja
Priority to US10/020,357 priority patent/US6694069B2/en
Publication of JP2002196168A publication Critical patent/JP2002196168A/ja
Application granted granted Critical
Publication of JP3833469B2 publication Critical patent/JP3833469B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、光導波路と薄膜型光素子とを同一基板に集積する光集積回路基板に関し、例えばWDM(Wavelength Division Multiplex:波長分割多重伝送方式)用光モジュール基板のように同一基板上に複数の薄膜型光素子およびその他のデバイスを搭載するような場合に好適に利用され、光導波路と薄膜型光素子とを同一基板に集積して基板サイズの小型化と生産性の向上ならびに光送受信効率の増加を実現できる光集積回路基板に関するものである。
【0002】
【従来の技術】
近年、光伝送モジュールの性能ならびに生産性の向上を図るための光素子の研究開発や、高密度・高精度・高光接続効率な光素子実装技術の研究開発が進められている。
【0003】
例えば、"Thin-Film Multimaterial Optoelectronic Integrated Circuits", IEEE Transactions on Components, Packaging and Manufacturing Technology, part B, Vol. 19, No.1, February 1996.においては、半導体基板上にエピタキシャル成長させて光受光素子を形成した後にエピタキシャル層のみを分離して薄膜型光受光素子を作製し、別の実装基板に実装する技術について述べられている。この技術によれば、異種材料で作製された薄膜型受光素子を高密度・高精度に実装基板上に実装することが可能となる。
【0004】
また、光素子実装技術の例として、特開平7−128531号公報に提案された光集積回路基板の例を図7に断面図で示す。図7において、71は基板、74は光導波路の下部クラッド層、75は光導波路のコア層、76は光導波路の上部クラッド層、77は基板71の上面で下部クラッド層74の下に設置された薄膜型受光素子である面型受光素子である。このような構成によれば、コア部75を中心に伝搬する光は、下部クラッド層74部分にも広がっているため、面型受光素子77と結合することができるというものである。
【0005】
【発明が解決しようとする課題】
これに対し、基板上に形成した光導波路と、その光導波路中に埋設された薄膜型光素子とで光結合をしようとする場合には、以下のような問題が生じることとなる。
【0006】
薄膜型光素子は、エピタキシャル層のみで構成されるため数μm以下の薄さである。また、一般的なシングルーモード光導波路は、クラッド部とコア部との比屈折率差は0.2〜1.5%、コア部の厚さが4〜8μm程度であるが、基板と伝搬光との相互作用を十分小さくするためには下部クラッド部の厚さをコア部の1.5倍程度以上にする必要があり、下部クラッド部として少なくとも6〜12μmの厚さを有することが望まれる。一方、光導波路とその下方に配置される薄膜型光素子との光結合効率を高くするためには、光導波路の下部クラッド部をできるだけ薄くしてコア部と薄膜型光素子との距離を近づける必要がある。
【0007】
従来は、薄膜型光素子が基板表面上に形成あるいは設置された後に光導波路が被覆形成されていた。従って、薄膜型光素子を基板上に設置した後、その上部に光導波路を形成して光結合を得ようとするには、図7に示されるように、光導波路層に湾曲部あるいは屈曲部を形成して、薄膜型光素子の上方の領域では下部クラッド部を薄くし、薄膜型光素子がない領域では下部クラッド部を厚くする必要がある。こうした場合、湾曲部の曲率を大きくすると薄膜型光素子の近傍で基板と伝搬光との相互作用が生じる領域が広くなり光伝搬損失が大きくなるという問題がある。また、湾曲部の曲率を小さくすると薄膜型光素子近傍の基板との相互作用領域を狭くすることができるが、湾曲部で伝搬光が放射して光伝搬損失が大きくなったり、クロストークの原因となる迷光が発生するという問題がある。
【0008】
このような問題に対する対策として、本発明者は、特願2000−331540号において、基板上に少なくとも下部クラッド部およびコア部を有する光導波路が形成されるとともに、この光導波路中に、光素子設置用の金属設置部およびこの金属設置部に設置された薄膜型光素子が埋設されていることを特徴とする光集積回路基板を提案した。
【0009】
図6は、この光集積回路基板の実施の形態の一例を示す断面図である。図6において、61は基板、62は基板61上に形成された光導波路の下部クラッド部、63は光導波路のコア部、64は光導波路の上部クラッド部である。65は薄膜型光素子、66は薄膜型光素子設置用の金属設置部、67は貫通導体、68は基板61に形成されている配線導体であり、配線導体68から貫通導体67および金属設置部66を介して薄膜型光素子65への電気信号の入出力が行なわれる。
【0010】
この構造によれば、基板61上に少なくとも下部クラッド部62およびコア部63を有する光導波路が形成されており、この光導波路中に光素子設置用の金属設置部66が形成され、この金属設置部66に薄膜型光素子65が設置されて、これらが光導波路中に埋設されているので、薄膜型光素子65と光導波路のコア部63との距離を近くしつつ、あるいは薄膜型光素子65をコア部63内に位置させて光素子65とコア部63との間で効率良く光信号の授受を行なうことができるとともに、薄膜型光素子65がない領域では光導波路のコア部63と基板61との距離を十分に長く確保することができるため、光導波路中に埋設された薄膜型光素子65と光導波路との間で良好な光結合を得ることができるとともに、光導波路の伝搬光と基板61との相互作用がなく低損失な光伝送を行なうことができるというものである。
【0011】
また、薄膜型光素子65が金属設置部66に設置されて光導波路中に埋設されていることから、薄膜型光素子65からの信号の出力や入力、電力の供給や発熱の伝導・放散をこの金属設置部66により薄膜型光素子65に対して直接に効率良く行なうことができるため、高周波信号の入出力や高出力の光信号の入出力等を安定して行なうことができ、高周波特性に優れ、動作の安定性にも優れた高性能・高信頼性の光信号処理を行なうことができるというものである。
【0012】
さらに、光導波路に埋設させる金属設置部66および薄膜型光素子65は、いずれも光導波路の作製プロセスと同様の薄膜形成プロセスにより形成することができるので、高い加工精度で形成でき、高密度配置が可能であり、生産性にも優れるという利点も有するというものである。
【0013】
しかしながら、このような特願2000−331450号において提案した光集積回路基板においては、光素子65設置用の金属設置部66に対する高周波回路の設計によっては、光素子65より入出力される信号に対する金属設置部66および貫通導体部67・配線導体68間での特性インピーダンスの不整合による反射が発生することがあるという問題点が発生する場合があり、また特性インピーダンスの不整合により外部ノイズの影響を受けやすいことがあるという問題点が発生する場合があった。
【0014】
本発明は上記問題点に鑑みてこれらを改善すべくなされたものであり、その目的は、基板上に配置された薄膜型光素子とそれに被覆形成された光導波路との間で良好な光結合が得られるとともに低損失な光伝送が可能な光集積回路基板を提供し、さらに配線導体から薄膜型光素子に入出力される高周波信号の反射や損失を低減し、また外部ノイズの影響を受けにくいように改善した光集積回路基板を提供することにある。
【0015】
【課題を解決するための手段】
本発明の光集積回路基板は、基板上に少なくとも下部クラッド部およびコア部を有する光導波路が形成され、この光導波路中に金属電極およびこの金属電極と電気的に接続された薄膜型光素子が埋設されるとともに、前記金属電極と異なる層にこの金属電極と平行に形成されたコプレーナ線路の信号線が前記金属電極に電気的に接続されている光集積回路基板であって、前記コプレーナ線路の接地層が前記金属電極の両側に対応する位置まで延設されるとともに、前記金属電極と前記延設された接地層との水平方向の間隔が、前記コプレーナ線路における前記信号線と前記接地層との間隔よりも狭くされていることを特徴とするものである。
【0016】
本発明の光集積回路基板によれば、基板上に少なくとも下部クラッド部およびコア部を有する光導波路が形成され、この光導波路中に金属電極およびこの金属電極と電気的に接続された薄膜型光素子が埋設されていることから、薄膜型光素子と光導波路のコア部との距離を近くしつつ、あるいは薄膜型光素子をコア部内に位置させて光素子とコア部との間で効率良く光信号の授受を行なうことができるとともに、薄膜型光素子がない領域では光導波路のコア部と基板との距離を十分に長く確保することができるため、光導波路中に埋設された薄膜型光素子と光導波路との間で良好な光結合を得ることができるとともに、光導波路の伝搬光と基板との相互作用がなく低損失な光伝送を行なうことができる。
【0017】
また、薄膜型光素子が金属電極と電気的に接続されて光導波路中に埋設されていることから、薄膜型光素子からの信号の出力や入力、電力の供給や発熱の伝導・放散をこの金属電極により薄膜型光素子に対して直接に効率良く行なうことができるため、高周波信号の入出力や高出力の光信号の入出力等を安定して行なうことができ、高周波特性に優れ、動作の安定性にも優れた高性能・高信頼性の光信号処理を行なうことができる。
【0018】
さらに、光導波路に埋設させる金属電極および薄膜型光素子は、いずれも光導波路の作製プロセスと同様の薄膜形成プロセスにより形成することができるので、高い加工精度で形成でき、高密度配置が可能であり、生産性にも優れるという利点も有する。
【0019】
そして、本発明の光集積回路基板によれば、金属電極と異なる層にこの金属電極と平行に形成されたコプレーナ線路の信号線が金属電極に電気的に接続され、コプレーナ線路の接地層が金属電極の両側に対応する位置まで延設されるとともに、金属電極と延設された接地層との水平方向の間隔が、コプレーナ線路における信号線と接地層との間隔よりも狭くされていることから、コプレーナ線路と金属電極部とのインピーダンスの差が小さくなり、さらに両者の特性インピーダンスを一致させることが可能となるため、コプレーナ線路によって薄膜型光素子に入出力される高周波信号の反射や損失を0.1%/20%程度抑制することができ、また外部ノイズの影響も0.1%〜20%程度低減することができる。
【0020】
【発明の実施の形態】
以下、本発明の光集積回路基板について図面を参照しつつ説明する。
【0021】
図1は、本発明の光集積回路基板の実施の形態の一例を示す内部を透視した斜視図であり、図2はそのA−A’線断面図、図3はそのB−B’線断面図である。これらの図において、1は基板、4は基板1上に形成された光導波路のクラッド部、8は光導波路のコア部である。7は薄膜型光素子であり、6は薄膜型光素子7に電気的に接続された、設置用の金属設置部としても機能する金属電極である。3は金属電極6と異なる層、ここでは基板1上に形成されているコプレーナ線路の信号線であり、2は信号線3と同一面でその両側に配設されたコプレーナ線路の接地層である。5は信号線3と金属電極6とを電気的に接続するための貫通導体であり、コプレーナ線路の信号線3から貫通導体5および金属電極6を介して薄膜型光素子7への高周波電気信号の入出力が行なわれる。
【0022】
そして、本発明の光集積回路基板においては、コプレーナ線路の接地層2がそれが形成された層においてそれぞれ金属電極6の両側に対応する位置まで延設されるとともに、金属電極6とこれら延設された接地層2との水平方向の間隔(図2にSで示す)が、コプレーナ線路における信号線3と接地層2との間隔よりも狭くされていることを特徴とする。
【0023】
この金属電極6と延設された接地層2との水平方向の間隔Sについては、例えば以下のように考えて設定すればよい。
【0024】
図4に例として、周波数1GHzにおける金属電極6とこれに対して延設されたコプレーナ線路の接地層2との水平方向の間隔Sに対する金属電極6の特性インピーダンスZ0との関係を線図で示す。図4において横軸は金属電極6と接地層2との水平方向の間隔S(単位:μm)を、縦軸は金属電極6の特性インピーダンスZ0(単位:Ω)を表している。なお、間隔Sの負の値は、接地層2が金属電極6の下方に回り込んで上下で重なっている状態にある場合の金属電極6の端部と接地層2の端部との水平方向の距離を示している。そして、図中の各点は、それぞれ金属電極6の幅(図2にWで示す)を20μm・30μm・50μm・100μmおよび200μmと変化させたときの特性インピーダンスZ0の値を示している。図4に示すように、金属電極6と延設された接地層2との水平方向の間隔Sに対する特性インピーダンスZ0の関係は、金属電極6の幅Wにより変化するが、金属電極6と延設された接地層2との水平方向の間隔Sを所定の特性インピーダンスになるように最適化することにより、入出力の伝送線路であるコプレーナ線路の信号線3の特性インピーダンスZ0と整合させることが可能である。例として、図4に特性インピーダンスが50Ωとなる場合を点線で示す。これにより分かるように、金属電極6の幅Wが100μmの場合(図4では三角の点で示す)であれば、間隔Sは20μmとなる。
【0025】
また図5に例として、周波数1GHzにおける、金属電極6の幅Wに対する、コプレーナ線路の信号線3の特性インピーダンスZ0が50Ωとなる金属電極6と延設された接地層2との水平方向の間隔Sの関係を線図で示す。図5において横軸は金属電極6の伝送線路としての幅W(単位:μm)を、縦軸は金属電極6の特性インピーダンスZ0が50Ωとなる間隔S(単位:μm)を表している。また、図中の四角の点および特性曲線は幅Wに対する間隔Sの変化の様子を、三角の点および特性曲線は比較例としてコプレーナ線路における信号線の幅と信号線と接地導体との間隔の変化の様子をそれぞれ示している。図5に示すように、金属電極6と延設された接地層2との水平方向の間隔Sの最適値は、コプレーナ線路の信号線3と接地層との間隔と比較して、金属電極6と延設された接地層2との水平方向の間隔Sの方が値が小さく、すなわち狭くなる。このように、金属電極6と延設された接地層2との水平方向の間隔Sの最適値は、金属電極、光導波路材料、接地層に使用する材料・金属電極、光導波路材料、接地層の厚み・金属電極の幅・薄膜型光素子7に入出力される高周波電気信号の周波数等の条件を検討して電磁界シミュレーション等の手法等を用いて定めればよい。
【0026】
本発明の光集積回路基板において、基板1は、電気回路および光導波路を始めとする光電気回路が形成され、また光導波路中に埋設される薄膜型光素子7に対する支持基板として機能するものであり、光集積回路基板や光電子混在基板等の光信号を扱う基板として使用される種々の基板、例えばシリコン基板やアルミナ基板・ガラスセラミック基板・多層セラミック基板・プラスチック電気配線基板等が使用できる。
【0027】
基板1に形成され、内部に薄膜型光素子7が埋設される光導波路は、少なくとも下部クラッド部とコア部8とを有しており、好ましくはこれらの上部に上部クラッド部を設けたクラッド部4を有する3次元導波路形状の光導波路である。
【0028】
この光導波路の材料としては、基板1上に形成されたコプレーナ線路の信号線3・接地層2や貫通導体5・金属電極6・金属電極6上に設置され電気的に接続された薄膜型光素子7上に光導波路を積層形成した際にダメージを与えないように、低温で形成可能であり、さらにこれら信号線3・接地層2・貫通導体5・金属電極6・薄膜型光素子7による表面の凹凸を緩和することができる平坦化性に優れ、さらに低損失で光を伝搬させることができる透明性に優れた材料を用いる。また、特にクラッド部4のうち下部クラッド部は光集積回路基板における電気配線の誘電体層としても機能するものなので、特に高周波電気信号を取り扱う場合においては低誘電損失で低誘電率の材料が好ましい。このような材料としては、例えばシロキサン系ポリマ・フッ素化ポリイミド・フッ素樹脂・ポリメチルメタクリレート(PMMA)・ポリカーボネート(PC)等の、溶液状態で基板1上に塗布可能な光学材料が好適に用いられる。
【0029】
本発明の光集積回路基板の作製方法としては、図1に示した例であれば、まず基板1上に、光導波路のクラッド部4のうち下部クラッド部の下方の一部となると同時にその上に薄膜型光素子7設置用の金属設置部としても機能する金属電極6を形成する層を形成する。次にこの層に、基板1上の信号線3に接続される貫通導体5と金属電極6を形成する。次に、薄膜型光素子7を金属電極6に載置するとともに電気的に接続し、あるいは直接形成することにより設置・接続する。次に、金属電極6および薄膜型光素子7を覆いクラッド部4のうち下部クラッド部の上方の一部となる層を形成する。次にこの層上にコア部8となる層を形成した後、フォトリソグラフィやRIE(リアクティブイオンエッチング)等の周知の薄膜微細加工技術を用いて所定の形状でコア部8を形成する。そして、コア部8を形成した後に、再度クラッド部4のうち上部クラッド部となる層を被覆形成して3次元形状の光導波路を形成する。これにより、光導波路中に金属電極6および薄膜型光素子7が埋設された光導波路が形成される。
【0030】
金属電極6ならびに貫通導体5・信号線3・接地層2は、いずれもAu・Ti・Pd・Pt・Al・Cu・W・Cr等の周知の薄膜配線導体材料を用いて、周知の薄膜多層配線の手法を利用して形成すればよい。金属電極6の大きさおよび形状は、前述の幅Wおよび間隔Sを考慮しつつ、薄膜型光素子7に形成された電極の大きさ・形状に相応したものを形成する。金属電極6の光導波路中の位置は、薄膜型光素子7が受光素子の場合は、伝搬光の電磁界分布が受光面に及ぶ位置となるようにコア部8と受光面とが配置されるような位置に設定する。一般的なシングルモード光導波路の場合には、コア部8と受光面との距離を少なくともコア部3の厚みの1.5倍以内にする必要がある。実際には、薄膜型光素子7の屈折率・透過率・厚さ、光導波路の構造・屈折率・厚さ、受光素子の感度等を考慮したシミュレーションや実験を行ない、目標とする光受光効率が得られるように決定すればよい。また、薄膜型光素子7が発光素子の場合は、コア部8に光信号を効率良く出力できるように、発光部がコア部8中に位置するような位置に設定する。
【0031】
また、金属電極6の最表面には、薄膜型光素子7を設置・接続する際に、薄膜型光素子7を載置して金属電極6と接合する場合や電気的な接続を行なう場合等のために必要であれば、AuSn・AuGe等の半田層を形成しておくとよい。
【0032】
また、図1ではクラッド部4の下部クラッド部中に形成された金属電極6を基板1上に設けた信号線3と貫通導体5で接続した例を示したが、光集積回路基板に形成された回路配線に金属電極6を電気的に接続する構造は、さらに多層化された構造や光導波路上部に形成された配線と接続された構造等でもよく、仕様に応じた所望の電気配線構造を用いればよい。
【0033】
このような金属電極6を形成して薄膜型光素子7を設置・接続することにより、薄膜型光素子7を設置したことによる段差を前述の特開平7−128531号公報の実施例3に示された例よりも小さくすることができ、2〜3μm程度以下とすることができる。このように薄膜型光素子7上に光導波路層を積層形成する際に問題がない程度に平坦にすることができるので、薄膜型光素子7近傍での散乱損失や放射損失を十分小さくすることができ、さらに光導波路のコア部8の加工精度は良好なものとなり容易に設計通りの性能を実現することができる。
【0034】
金属電極6上に設置される薄膜型光素子7は、例えばSi・Ge・InP・GaAs・InAs・InGaAsP等の半導体材料を用いて製造された薄膜型受光素子あるいは薄膜型発光素子であり、pnフォトダイオード・pinフォトダイオード・フォトトランジスタ・MSM(Metal-Semiconductor-Metal)フォトダイオード・アバランシェフォトダイオードといった受光素子や、LED・垂直共振器型面発光レーザ・端面発光型レーザといった発光素子が用いられる。また、ここで言う薄膜型光素子とは、その厚さが埋設される下部クラッド部またはコア部8の厚さよりも薄いものである。
【0035】
薄膜型光素子7は、光導波路との光結合を得るために、薄膜型光素子7が例えば面受光型受光素子である場合においては、コア部8を中心に伝搬する光のフィールドが薄膜型光素子7の受光部にかかるように配置する。また、薄膜型光素子7が端面発光型発光素子である場合においては、発光部がコア部8内に位置するように配置すればよい。また、薄膜型光素子7が導波路型受光素子である場合においては、コア部8を中心に伝搬する光のフィールドが薄膜型光素子7の端面にかかるように配置すればよい。また、薄膜型光素子7が導波路構造を有している場合には、コア部8と薄膜型光素子7内の光導波路部とを平行に配置してモード結合を行なわせることよって光結合を行なってもよい。
【0036】
光導波路中に埋設される薄膜型光素子7と光導波路のコア部8との位置関係、およびコア部8の高さ・幅・屈折率、下部クラッド部の厚さ・屈折率、クラッド部4中のコア部8の位置等は、薄膜型光素子7の受光感度や伝搬光強度や伝搬光のモードフィールド等を考慮して、所望の光結合効率が得られるように周知の光導波路理論やシミュレーションや実験から決定すればよい。
【0037】
なお、薄膜型光素子7を金属電極6に設置・接続する方法としては、例えば"Thin-Film Multimaterial Optoelectronic Integrated Circuits", IEEE Transactions on Components, Packaging and Manufacturing Technology, part B, Vol. 19, No.1, February 1996.に述べられているような周知の薄膜型素子実装方法を用いればよい。
【0038】
【実施例】
次に、本発明の光集積回路基板について具体例を説明する。
【0039】
まず、シリコン基板上に、フォトリソグラフィ・電子ビーム蒸着法・リフトオフの手法を用いて、Ti/Pt/Au(厚さ:0.1μm/0.2μm/0.8μm)からなるコプレーナ線路による電気配線および外部との接続用パッドを形成した。
【0040】
次に、この基板上に、シロキサンポリマの有機溶媒溶液をスピンコート法によって塗布し、85℃/30分および270℃/30分の熱処理を行ない、厚さ8μmの下部クラッド部の一部(屈折率1.4405,λ=1.3μm)を形成した。続いて、Al薄膜の開口パターンをマスクとしてRIE加工を行ないスルーホールを形成した。Al薄膜マスクを除去した後、Ti/Pt/Au薄膜(厚さ:0.1μm/0.2μm/0.5μm)を電子ビーム蒸着法により成膜し、フォトリソグラフィおよびドライエッチングを行ない、スルーホール中の導体により外部との接続用パッドと電気的に接続された、薄膜型光素子の設置部を兼ねた金属電極を形成した。
【0041】
次に、厚さ1μmのGaAs系材料と厚さ0.2μmのAu電極から構成されたMSM型の薄膜型受光素子を金属電極上に実装し電気的に接続した。
【0042】
このときの金属電極と金属電極の両側に延設されたコプレーナ線路の接地層との水平方向の間隔は、金属電極の特性インピーダンスが50Ωとなるように設計した。具体的には、200μmの幅の金属電極に対しては間隔を65μm(200μm幅の信号線のコプレーナ線路の信号線と接地層との間隔は330μm)とし、100μmの幅の金属電極に対しては間隔を20μm(100μm幅の信号線のコプレーナ線路の信号線と接地層との間隔は52μm)とし、50μmの幅の金属電極に対しては間隔を4μm(50μm幅の信号線のコプレーナ線路の信号線と接地層との間隔は23μm)とし、30μmの幅の金属電極に対しては間隔を−2μm(30μm幅の信号線のコプレーナ線路の信号線と接地層との間隔は14μm)とし、20μmの幅の金属電極に対しては間隔を−5μm(20μm幅の信号線のコプレーナ線路の信号線と接地層との間隔は13μm)とした。
【0043】
次に、この基板上に、上記の下部クラッド部の一部と同材料のシロキサンポリマの有機溶媒溶液をスピンコート法によって塗布し、85℃/30分および270℃/30分の熱処理を行ない、厚さ10μmの層(屈折率1.4405,λ=1.3μm)を形成した。その後、全面をCF4ガスとO2ガスを用いたRIEによってエッチングして、薄膜型光素子を被覆している部分のクラッド層の厚さが1μmとなるようにした。この際、薄膜型光素子の部分とその他の部分との下部クラッド部表面に生じた段差は0.3μm以下であり問題ない程度であった。このようにして形成した下部クラッド部の厚さは、薄膜型光素子のないところで約11μmとなった。
【0044】
次に、シロキサンポリマとテトラ−n−ブトキシチタンとの混合液をスピンコート法によって下部クラッド部上に塗布し、85℃/30分および150℃/30分の熱処理を行ない、厚さ7μmのコア層(屈折率1.4450,λ=1.3μm)を形成した。
【0045】
続いて、厚さ0.5μmのAl膜をスパッタリング法によりコア層上に形成し、コア部のパターンとなるフォトレジストパターンをフォトリソグラフィ手法により形成した。次いで、燐酸・酢酸・硝酸の混合溶液によりAl膜をエッチングし、レジストパターンが転写されたAlパターンを形成した。
【0046】
次いで、レジストを除去した後、CF4ガスとO2ガスを用いたRIE加工によりコア部のエッチング加工を行ない、幅7μm×高さ7μmの断面がほぼ矩形のコア部を形成した。このコア部は薄膜型受光素子の受光部の上方に位置するようにした。
【0047】
その後、Alパターンを除去し、上記と同様にして上部クラッド部(屈折率1.4405,λ=1.3μm)を形成してコア部を埋め込み、クラッド部がシロキサン系ポリマから成り、コア部がチタン含有シロキサン系ポリマから成るステップインデックス型光導波路を形成した。
【0048】
次に、エキシマレーザによるアブレーション加工を施し、シリコン基板表面上に形成してある外部との接続用パッドの一部を露出させた。また、基板をチップ状に切り分けると同時に、光導波路の外部からの光を入射するための接続用端面をダイシングによって形成した。
【0049】
このようにして作製した本発明の光集積回路基板について、波長1.3μmのレーザ光をシングルモード光導波路を介して光導波路接続用端面に入射して、本光集積回路基板の光伝搬特性と受光特性を評価した。
【0050】
その結果、薄膜型光素子のないところでの光導波路は、下部クラッド部の厚みが11μmあり下地のシリコン基板との相互作用が十分小さく、低損失で良好な光伝搬ができることを確認した。一方、薄膜型光素子の受光効率は約10%と優れた結合効率を有していることが確認できた。
【0051】
また、同様の工程にて作製した、金属設置部に対する接地層の無い光集積回路基板と比較測定した結果、本発明の光集積回路基板の方が、出力強度が大きいことを確認した。
【0052】
さらに、同様の工程にて作製した、金属設置部に対する接地層の無い光集積回路基板と比較測定した結果、本発明の光集積回路基板の方が高周波信号の反射で約10%小さいことを確認し、隣接する信号線間でのクロストークについても約5%小さいことを確認した。
【0053】
なお、以上はあくまで本発明の実施の形態の例示であって、本発明はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。例えば、薄膜型光素子とコア部との間にクラッド部を介さず直接薄膜型光素子表面にコア部を形成してもよい。また、薄膜型光素子とコア部との間のクラッド部にグレーティングを形成して波長分波等の機能を付加してもよい。
【0054】
【発明の効果】
以上のように、本発明の光集積回路基板によれば、基板上に少なくとも下部クラッド部およびコア部を有する光導波路が形成され、この光導波路中に金属電極およびこの金属電極と電気的に接続された薄膜型光素子が埋設されていることから、薄膜型光素子と光導波路のコア部との距離を近くしつつ、あるいは薄膜型光素子をコア部内に位置させて光素子とコア部との間で効率良く光信号の授受を行なうことができるとともに、薄膜型光素子がない領域では光導波路のコア部と基板との距離を十分に長く確保することができるため、光導波路中に埋設された薄膜型光素子と光導波路との間で良好な光結合を得ることができるとともに、光導波路の伝搬光と基板との相互作用がなく低損失な光伝送を行なうことができる。
【0055】
また、薄膜型光素子が金属電極と電気的に接続されて光導波路中に埋設されていることから、薄膜型光素子からの信号の出力や入力、電力の供給や発熱の伝導・放散をこの金属電極により薄膜型光素子に対して直接に効率良く行なうことができるため、高周波信号の入出力や高出力の光信号の入出力等を安定して行なうことができ、高周波特性に優れ、動作の安定性にも優れた高性能・高信頼性の光信号処理を行なうことができる。
【0056】
さらに、光導波路に埋設させる金属電極および薄膜型光素子は、いずれも光導波路の作製プロセスと同様の薄膜形成プロセスにより形成することができるので、高い加工精度で形成でき、高密度配置が可能であり、生産性にも優れるという利点も有する。
【0057】
さらにまた、本発明の光集積回路基板によれば、金属電極と異なる層にこの金属電極と平行に形成されたコプレーナ線路の信号線が金属電極に電気的に接続され、コプレーナ線路の接地層が金属電極の両側に対応する位置まで延設されるとともに、金属電極と延設された接地層との水平方向の間隔が、コプレーナ線路における信号線と接地層との間隔よりも狭くされていることから、コプレーナ線路と金属電極部とのインピーダンスの差が小さくなり、さらに両者の特性インピーダンスを一致させることが可能となるため、コプレーナ線路によって薄膜型光素子に入出力される高周波信号の反射や損失を0.1%〜20%程度抑制することができ、また外部ノイズの影響を0.1%〜20%程度低減することができる。
【0058】
以上により、本発明によれば、基板上に配置された薄膜型光素子とそれに被覆形成された光導波路との間で良好な光結合が得られるとともに低損失な光伝送が可能な光集積回路基板を提供し、さらに配線導体から薄膜型光素子に入出力される高周波信号の反射や損失を低減し、また外部ノイズの影響を受けにくいように改善した光集積回路基板を提供することができた。
【図面の簡単な説明】
【図1】本発明の光集積回路基板の実施の形態の一例を示す内部を透視した斜視図である。
【図2】図1に示す光集積回路基板のA−A’線断面図である。
【図3】図1における光集積回路基板のB−B’線断面図である。
【図4】本発明の光集積回路基板の金属電極と延設された接地層との水平方向の間隔に対する特性インピーダンスの変化の例を示す線図である。
【図5】本発明の光集積回路基板の金属電極の幅に対する特性インピーダンスを50Ωとする金属電極と延設された接地層との水平方向の間隔の一例を示す線図である。
【図6】従来の光集積回路基板の例を示す断面図である。
【図7】従来の光集積回路基板の例を示す断面図である。
【符号の説明】
1・・・・・基板
2・・・・・接地層
3・・・・・信号線
4・・・・・光導波路のクラッド部
5・・・・・貫通導体
6・・・・・金属電極
7・・・・・薄膜型光素子
8・・・・・光導波路のコア部

Claims (1)

  1. 基板上に少なくとも下部クラッド部およびコア部を有する光導波路が形成され、該光導波路中に金属電極および該金属電極と電気的に接続された薄膜型光素子が埋設されるとともに、前記金属電極と異なる層に該金属電極と平行に形成されたコプレーナ線路の信号線が前記金属電極に電気的に接続されている光集積回路基板であって、前記コプレーナ線路の接地層が前記金属電極の両側に対応する位置まで延設されるとともに、前記金属電極と前記延設された接地層との水平方向の間隔が、前記コプレーナ線路における前記信号線と前記接地層との間隔よりも狭くされていることを特徴とする光集積回路基板。
JP2000395990A 2000-10-30 2000-12-26 光集積回路基板 Expired - Fee Related JP3833469B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000395990A JP3833469B2 (ja) 2000-12-26 2000-12-26 光集積回路基板
US10/020,357 US6694069B2 (en) 2000-10-30 2001-10-30 Optical integrated circuit substrate and optical module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000395990A JP3833469B2 (ja) 2000-12-26 2000-12-26 光集積回路基板

Publications (2)

Publication Number Publication Date
JP2002196168A JP2002196168A (ja) 2002-07-10
JP3833469B2 true JP3833469B2 (ja) 2006-10-11

Family

ID=18861357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000395990A Expired - Fee Related JP3833469B2 (ja) 2000-10-30 2000-12-26 光集積回路基板

Country Status (1)

Country Link
JP (1) JP3833469B2 (ja)

Also Published As

Publication number Publication date
JP2002196168A (ja) 2002-07-10

Similar Documents

Publication Publication Date Title
US6694069B2 (en) Optical integrated circuit substrate and optical module
US6663295B2 (en) Optical transmitter-receiver module suitable for reducing crosstalk
US7079741B2 (en) Optical interconnection circuit board and manufacturing method thereof
CA2377951C (en) Optical-electrical wiring board, mounted board and method of manufacturing optical-electrical wiring board
JP4624162B2 (ja) 光電気配線基板
JP5247880B2 (ja) 光電気配線基板および光モジュール
JPH0567770A (ja) 光電子集積回路装置
JP2007148087A (ja) 光電気集積配線基板及び光電気集積配線システム
US7526153B2 (en) Optical element device and two-dimensional optical waveguide device and optoelectronic circuit board using the same
JP2007027507A (ja) 光モジュール
US6490379B2 (en) Electrical transmission frequency of SiOB
JP2002107560A (ja) 実装用基板
JP2008102283A (ja) 光導波路、光モジュール及び光導波路の製造方法
JP3652080B2 (ja) 光接続構造
JP2001042171A (ja) アクティブ光配線装置
JP3833469B2 (ja) 光集積回路基板
JPH1152198A (ja) 光接続構造
JP3811345B2 (ja) 光集積回路基板
JP2001042145A (ja) 光電気配線基板
JP4298134B2 (ja) アクティブ光コネクタ
JP2002131565A (ja) 実装用基板及びそれを用いたデバイスの搭載構造
JP3769388B2 (ja) 光半導体装置
JP3886840B2 (ja) 光路変換デバイス
JP4691196B2 (ja) 光電気集積配線基板及び光電気集積配線システム
JP2000156511A (ja) 電気配線構造およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060719

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees