JP2002196168A - 光集積回路基板 - Google Patents

光集積回路基板

Info

Publication number
JP2002196168A
JP2002196168A JP2000395990A JP2000395990A JP2002196168A JP 2002196168 A JP2002196168 A JP 2002196168A JP 2000395990 A JP2000395990 A JP 2000395990A JP 2000395990 A JP2000395990 A JP 2000395990A JP 2002196168 A JP2002196168 A JP 2002196168A
Authority
JP
Japan
Prior art keywords
metal electrode
thin
optical
optical element
optical waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000395990A
Other languages
English (en)
Other versions
JP3833469B2 (ja
Inventor
Tokuichi Yamaji
徳一 山地
Shigeo Tanahashi
成夫 棚橋
Katsuhiro Kaneko
勝弘 金子
Shinichi Abe
真一 阿部
Yuriko Ueno
由里子 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000395990A priority Critical patent/JP3833469B2/ja
Priority to US10/020,357 priority patent/US6694069B2/en
Publication of JP2002196168A publication Critical patent/JP2002196168A/ja
Application granted granted Critical
Publication of JP3833469B2 publication Critical patent/JP3833469B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 光集積回路基板において、光導波路と薄膜型
光素子とを高い結合効率で光結合させつつ低損失な光伝
搬を図るとともに、金属電極と信号線との間における高
周波信号の反射・損失を低減する。 【解決手段】 基板1上に光導波路が形成され、光導波
路中に金属電極6およびこれと電気的に接続された薄膜
型光素子7が埋設されるとともに、金属電極6と異なる
層に形成されたコプレーナ線路の信号線3が金属電極6
に電気的に接続されている光集積回路基板であって、コ
プレーナ線路の接地層2が金属電極6の両側に対応する
位置まで延設されるとともに、金属電極6と延設された
接地層2との水平方向の間隔が、信号線3と接地層2と
の間隔よりも狭くされている光集積回路基板である。金
属電極6と信号線3との特性インピーダンスの整合をと
ることができ、高周波信号の反射を低減し外部ノイズの
影響を小さくできる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、光導波路と薄膜型
光素子とを同一基板に集積する光集積回路基板に関し、
例えばWDM(Wavelength Division Multiplex:波長
分割多重伝送方式)用光モジュール基板のように同一基
板上に複数の薄膜型光素子およびその他のデバイスを搭
載するような場合に好適に利用され、光導波路と薄膜型
光素子とを同一基板に集積して基板サイズの小型化と生
産性の向上ならびに光送受信効率の増加を実現できる光
集積回路基板に関するものである。
【0002】
【従来の技術】近年、光伝送モジュールの性能ならびに
生産性の向上を図るための光素子の研究開発や、高密度
・高精度・高光接続効率な光素子実装技術の研究開発が
進められている。
【0003】例えば、"Thin-Film Multimaterial Optoe
lectronic Integrated Circuits",IEEE Transactions o
n Components, Packaging and Manufacturing Technolo
gy,part B, Vol. 19, No.1, February 1996.において
は、半導体基板上にエピタキシャル成長させて光受光素
子を形成した後にエピタキシャル層のみを分離して薄膜
型光受光素子を作製し、別の実装基板に実装する技術に
ついて述べられている。この技術によれば、異種材料で
作製された薄膜型受光素子を高密度・高精度に実装基板
上に実装することが可能となる。
【0004】また、光素子実装技術の例として、特開平
7−128531号公報に提案された光集積回路基板の例を図
7に断面図で示す。図7において、71は基板、74は光導
波路の下部クラッド層、75は光導波路のコア層、76は光
導波路の上部クラッド層、77は基板71の上面で下部クラ
ッド層74の下に設置された薄膜型受光素子である面型受
光素子である。このような構成によれば、コア部75を中
心に伝搬する光は、下部クラッド層74部分にも広がって
いるため、面型受光素子77と結合することができるとい
うものである。
【0005】
【発明が解決しようとする課題】これに対し、基板上に
形成した光導波路と、その光導波路中に埋設された薄膜
型光素子とで光結合をしようとする場合には、以下のよ
うな問題が生じることとなる。
【0006】薄膜型光素子は、エピタキシャル層のみで
構成されるため数μm以下の薄さである。また、一般的
なシングルーモード光導波路は、クラッド部とコア部と
の比屈折率差は0.2〜1.5%、コア部の厚さが4〜8μm
程度であるが、基板と伝搬光との相互作用を十分小さく
するためには下部クラッド部の厚さをコア部の1.5倍程
度以上にする必要があり、下部クラッド部として少なく
とも6〜12μmの厚さを有することが望まれる。一方、
光導波路とその下方に配置される薄膜型光素子との光結
合効率を高くするためには、光導波路の下部クラッド部
をできるだけ薄くしてコア部と薄膜型光素子との距離を
近づける必要がある。
【0007】従来は、薄膜型光素子が基板表面上に形成
あるいは設置された後に光導波路が被覆形成されてい
た。従って、薄膜型光素子を基板上に設置した後、その
上部に光導波路を形成して光結合を得ようとするには、
図7に示されるように、光導波路層に湾曲部あるいは屈
曲部を形成して、薄膜型光素子の上方の領域では下部ク
ラッド部を薄くし、薄膜型光素子がない領域では下部ク
ラッド部を厚くする必要がある。こうした場合、湾曲部
の曲率を大きくすると薄膜型光素子の近傍で基板と伝搬
光との相互作用が生じる領域が広くなり光伝搬損失が大
きくなるという問題がある。また、湾曲部の曲率を小さ
くすると薄膜型光素子近傍の基板との相互作用領域を狭
くすることができるが、湾曲部で伝搬光が放射して光伝
搬損失が大きくなったり、クロストークの原因となる迷
光が発生するという問題がある。
【0008】このような問題に対する対策として、本発
明者は、特願2000−331540号において、基板上に少なく
とも下部クラッド部およびコア部を有する光導波路が形
成されるとともに、この光導波路中に、光素子設置用の
金属設置部およびこの金属設置部に設置された薄膜型光
素子が埋設されていることを特徴とする光集積回路基板
を提案した。
【0009】図6は、この光集積回路基板の実施の形態
の一例を示す断面図である。図6において、61は基板、
62は基板61上に形成された光導波路の下部クラッド部、
63は光導波路のコア部、64は光導波路の上部クラッド部
である。65は薄膜型光素子、66は薄膜型光素子設置用の
金属設置部、67は貫通導体、68は基板61に形成されてい
る配線導体であり、配線導体68から貫通導体67および金
属設置部66を介して薄膜型光素子65への電気信号の入出
力が行なわれる。
【0010】この構造によれば、基板61上に少なくとも
下部クラッド部62およびコア部63を有する光導波路が形
成されており、この光導波路中に光素子設置用の金属設
置部66が形成され、この金属設置部66に薄膜型光素子65
が設置されて、これらが光導波路中に埋設されているの
で、薄膜型光素子65と光導波路のコア部63との距離を近
くしつつ、あるいは薄膜型光素子65をコア部63内に位置
させて光素子65とコア部63との間で効率良く光信号の授
受を行なうことができるとともに、薄膜型光素子65がな
い領域では光導波路のコア部63と基板61との距離を十分
に長く確保することができるため、光導波路中に埋設さ
れた薄膜型光素子65と光導波路との間で良好な光結合を
得ることができるとともに、光導波路の伝搬光と基板61
との相互作用がなく低損失な光伝送を行なうことができ
るというものである。
【0011】また、薄膜型光素子65が金属設置部66に設
置されて光導波路中に埋設されていることから、薄膜型
光素子65からの信号の出力や入力、電力の供給や発熱の
伝導・放散をこの金属設置部66により薄膜型光素子65に
対して直接に効率良く行なうことができるため、高周波
信号の入出力や高出力の光信号の入出力等を安定して行
なうことができ、高周波特性に優れ、動作の安定性にも
優れた高性能・高信頼性の光信号処理を行なうことがで
きるというものである。
【0012】さらに、光導波路に埋設させる金属設置部
66および薄膜型光素子65は、いずれも光導波路の作製プ
ロセスと同様の薄膜形成プロセスにより形成することが
できるので、高い加工精度で形成でき、高密度配置が可
能であり、生産性にも優れるという利点も有するという
ものである。
【0013】しかしながら、このような特願2000−3314
50号において提案した光集積回路基板においては、光素
子65設置用の金属設置部66に対する高周波回路の設計に
よっては、光素子65より入出力される信号に対する金属
設置部66および貫通導体部67・配線導体68間での特性イ
ンピーダンスの不整合による反射が発生することがある
という問題点が発生する場合があり、また特性インピー
ダンスの不整合により外部ノイズの影響を受けやすいこ
とがあるという問題点が発生する場合があった。
【0014】本発明は上記問題点に鑑みてこれらを改善
すべくなされたものであり、その目的は、基板上に配置
された薄膜型光素子とそれに被覆形成された光導波路と
の間で良好な光結合が得られるとともに低損失な光伝送
が可能な光集積回路基板を提供し、さらに配線導体から
薄膜型光素子に入出力される高周波信号の反射や損失を
低減し、また外部ノイズの影響を受けにくいように改善
した光集積回路基板を提供することにある。
【0015】
【課題を解決するための手段】本発明の光集積回路基板
は、基板上に少なくとも下部クラッド部およびコア部を
有する光導波路が形成され、この光導波路中に金属電極
およびこの金属電極と電気的に接続された薄膜型光素子
が埋設されるとともに、前記金属電極と異なる層にこの
金属電極と平行に形成されたコプレーナ線路の信号線が
前記金属電極に電気的に接続されている光集積回路基板
であって、前記コプレーナ線路の接地層が前記金属電極
の両側に対応する位置まで延設されるとともに、前記金
属電極と前記延設された接地層との水平方向の間隔が、
前記コプレーナ線路における前記信号線と前記接地層と
の間隔よりも狭くされていることを特徴とするものであ
る。
【0016】本発明の光集積回路基板によれば、基板上
に少なくとも下部クラッド部およびコア部を有する光導
波路が形成され、この光導波路中に金属電極およびこの
金属電極と電気的に接続された薄膜型光素子が埋設され
ていることから、薄膜型光素子と光導波路のコア部との
距離を近くしつつ、あるいは薄膜型光素子をコア部内に
位置させて光素子とコア部との間で効率良く光信号の授
受を行なうことができるとともに、薄膜型光素子がない
領域では光導波路のコア部と基板との距離を十分に長く
確保することができるため、光導波路中に埋設された薄
膜型光素子と光導波路との間で良好な光結合を得ること
ができるとともに、光導波路の伝搬光と基板との相互作
用がなく低損失な光伝送を行なうことができる。
【0017】また、薄膜型光素子が金属電極と電気的に
接続されて光導波路中に埋設されていることから、薄膜
型光素子からの信号の出力や入力、電力の供給や発熱の
伝導・放散をこの金属電極により薄膜型光素子に対して
直接に効率良く行なうことができるため、高周波信号の
入出力や高出力の光信号の入出力等を安定して行なうこ
とができ、高周波特性に優れ、動作の安定性にも優れた
高性能・高信頼性の光信号処理を行なうことができる。
【0018】さらに、光導波路に埋設させる金属電極お
よび薄膜型光素子は、いずれも光導波路の作製プロセス
と同様の薄膜形成プロセスにより形成することができる
ので、高い加工精度で形成でき、高密度配置が可能であ
り、生産性にも優れるという利点も有する。
【0019】そして、本発明の光集積回路基板によれ
ば、金属電極と異なる層にこの金属電極と平行に形成さ
れたコプレーナ線路の信号線が金属電極に電気的に接続
され、コプレーナ線路の接地層が金属電極の両側に対応
する位置まで延設されるとともに、金属電極と延設され
た接地層との水平方向の間隔が、コプレーナ線路におけ
る信号線と接地層との間隔よりも狭くされていることか
ら、コプレーナ線路と金属電極部とのインピーダンスの
差が小さくなり、さらに両者の特性インピーダンスを一
致させることが可能となるため、コプレーナ線路によっ
て薄膜型光素子に入出力される高周波信号の反射や損失
を0.1%/20%程度抑制することができ、また外部ノイ
ズの影響も0.1%〜20%程度低減することができる。
【0020】
【発明の実施の形態】以下、本発明の光集積回路基板に
ついて図面を参照しつつ説明する。
【0021】図1は、本発明の光集積回路基板の実施の
形態の一例を示す内部を透視した斜視図であり、図2は
そのA−A’線断面図、図3はそのB−B’線断面図で
ある。これらの図において、1は基板、4は基板1上に
形成された光導波路のクラッド部、8は光導波路のコア
部である。7は薄膜型光素子であり、6は薄膜型光素子
7に電気的に接続された、設置用の金属設置部としても
機能する金属電極である。3は金属電極6と異なる層、
ここでは基板1上に形成されているコプレーナ線路の信
号線であり、2は信号線3と同一面でその両側に配設さ
れたコプレーナ線路の接地層である。5は信号線3と金
属電極6とを電気的に接続するための貫通導体であり、
コプレーナ線路の信号線3から貫通導体5および金属電
極6を介して薄膜型光素子7への高周波電気信号の入出
力が行なわれる。
【0022】そして、本発明の光集積回路基板において
は、コプレーナ線路の接地層2がそれが形成された層に
おいてそれぞれ金属電極6の両側に対応する位置まで延
設されるとともに、金属電極6とこれら延設された接地
層2との水平方向の間隔(図2にSで示す)が、コプレ
ーナ線路における信号線3と接地層2との間隔よりも狭
くされていることを特徴とする。
【0023】この金属電極6と延設された接地層2との
水平方向の間隔Sについては、例えば以下のように考え
て設定すればよい。
【0024】図4に例として、周波数1GHzにおける
金属電極6とこれに対して延設されたコプレーナ線路の
接地層2との水平方向の間隔Sに対する金属電極6の特
性インピーダンスZ0との関係を線図で示す。図4にお
いて横軸は金属電極6と接地層2との水平方向の間隔S
(単位:μm)を、縦軸は金属電極6の特性インピーダ
ンスZ0(単位:Ω)を表している。なお、間隔Sの負
の値は、接地層2が金属電極6の下方に回り込んで上下
で重なっている状態にある場合の金属電極6の端部と接
地層2の端部との水平方向の距離を示している。そし
て、図中の各点は、それぞれ金属電極6の幅(図2にW
で示す)を20μm・30μm・50μm・100μmおよび200
μmと変化させたときの特性インピーダンスZ0の値を
示している。図4に示すように、金属電極6と延設され
た接地層2との水平方向の間隔Sに対する特性インピー
ダンスZ0の関係は、金属電極6の幅Wにより変化する
が、金属電極6と延設された接地層2との水平方向の間
隔Sを所定の特性インピーダンスになるように最適化す
ることにより、入出力の伝送線路であるコプレーナ線路
の信号線3の特性インピーダンスZ0と整合させること
が可能である。例として、図4に特性インピーダンスが
50Ωとなる場合を点線で示す。これにより分かるよう
に、金属電極6の幅Wが100μmの場合(図4では三角
の点で示す)であれば、間隔Sは20μmとなる。
【0025】また図5に例として、周波数1GHzにお
ける、金属電極6の幅Wに対する、コプレーナ線路の信
号線3の特性インピーダンスZ0が50Ωとなる金属電極
6と延設された接地層2との水平方向の間隔Sの関係を
線図で示す。図5において横軸は金属電極6の伝送線路
としての幅W(単位:μm)を、縦軸は金属電極6の特
性インピーダンスZ0が50Ωとなる間隔S(単位:μ
m)を表している。また、図中の四角の点および特性曲
線は幅Wに対する間隔Sの変化の様子を、三角の点およ
び特性曲線は比較例としてコプレーナ線路における信号
線の幅と信号線と接地導体との間隔の変化の様子をそれ
ぞれ示している。図5に示すように、金属電極6と延設
された接地層2との水平方向の間隔Sの最適値は、コプ
レーナ線路の信号線3と接地層との間隔と比較して、金
属電極6と延設された接地層2との水平方向の間隔Sの
方が値が小さく、すなわち狭くなる。このように、金属
電極6と延設された接地層2との水平方向の間隔Sの最
適値は、金属電極、光導波路材料、接地層に使用する材
料・金属電極、光導波路材料、接地層の厚み・金属電極
の幅・薄膜型光素子7に入出力される高周波電気信号の
周波数等の条件を検討して電磁界シミュレーション等の
手法等を用いて定めればよい。
【0026】本発明の光集積回路基板において、基板1
は、電気回路および光導波路を始めとする光電気回路が
形成され、また光導波路中に埋設される薄膜型光素子7
に対する支持基板として機能するものであり、光集積回
路基板や光電子混在基板等の光信号を扱う基板として使
用される種々の基板、例えばシリコン基板やアルミナ基
板・ガラスセラミック基板・多層セラミック基板・プラ
スチック電気配線基板等が使用できる。
【0027】基板1に形成され、内部に薄膜型光素子7
が埋設される光導波路は、少なくとも下部クラッド部と
コア部8とを有しており、好ましくはこれらの上部に上
部クラッド部を設けたクラッド部4を有する3次元導波
路形状の光導波路である。
【0028】この光導波路の材料としては、基板1上に
形成されたコプレーナ線路の信号線3・接地層2や貫通
導体5・金属電極6・金属電極6上に設置され電気的に
接続された薄膜型光素子7上に光導波路を積層形成した
際にダメージを与えないように、低温で形成可能であ
り、さらにこれら信号線3・接地層2・貫通導体5・金
属電極6・薄膜型光素子7による表面の凹凸を緩和する
ことができる平坦化性に優れ、さらに低損失で光を伝搬
させることができる透明性に優れた材料を用いる。ま
た、特にクラッド部4のうち下部クラッド部は光集積回
路基板における電気配線の誘電体層としても機能するも
のなので、特に高周波電気信号を取り扱う場合において
は低誘電損失で低誘電率の材料が好ましい。このような
材料としては、例えばシロキサン系ポリマ・フッ素化ポ
リイミド・フッ素樹脂・ポリメチルメタクリレート(P
MMA)・ポリカーボネート(PC)等の、溶液状態で
基板1上に塗布可能な光学材料が好適に用いられる。
【0029】本発明の光集積回路基板の作製方法として
は、図1に示した例であれば、まず基板1上に、光導波
路のクラッド部4のうち下部クラッド部の下方の一部と
なると同時にその上に薄膜型光素子7設置用の金属設置
部としても機能する金属電極6を形成する層を形成す
る。次にこの層に、基板1上の信号線3に接続される貫
通導体5と金属電極6を形成する。次に、薄膜型光素子
7を金属電極6に載置するとともに電気的に接続し、あ
るいは直接形成することにより設置・接続する。次に、
金属電極6および薄膜型光素子7を覆いクラッド部4の
うち下部クラッド部の上方の一部となる層を形成する。
次にこの層上にコア部8となる層を形成した後、フォト
リソグラフィやRIE(リアクティブイオンエッチン
グ)等の周知の薄膜微細加工技術を用いて所定の形状で
コア部8を形成する。そして、コア部8を形成した後
に、再度クラッド部4のうち上部クラッド部となる層を
被覆形成して3次元形状の光導波路を形成する。これに
より、光導波路中に金属電極6および薄膜型光素子7が
埋設された光導波路が形成される。
【0030】金属電極6ならびに貫通導体5・信号線3
・接地層2は、いずれもAu・Ti・Pd・Pt・Al
・Cu・W・Cr等の周知の薄膜配線導体材料を用い
て、周知の薄膜多層配線の手法を利用して形成すればよ
い。金属電極6の大きさおよび形状は、前述の幅Wおよ
び間隔Sを考慮しつつ、薄膜型光素子7に形成された電
極の大きさ・形状に相応したものを形成する。金属電極
6の光導波路中の位置は、薄膜型光素子7が受光素子の
場合は、伝搬光の電磁界分布が受光面に及ぶ位置となる
ようにコア部8と受光面とが配置されるような位置に設
定する。一般的なシングルモード光導波路の場合には、
コア部8と受光面との距離を少なくともコア部3の厚み
の1.5倍以内にする必要がある。実際には、薄膜型光素
子7の屈折率・透過率・厚さ、光導波路の構造・屈折率
・厚さ、受光素子の感度等を考慮したシミュレーション
や実験を行ない、目標とする光受光効率が得られるよう
に決定すればよい。また、薄膜型光素子7が発光素子の
場合は、コア部8に光信号を効率良く出力できるよう
に、発光部がコア部8中に位置するような位置に設定す
る。
【0031】また、金属電極6の最表面には、薄膜型光
素子7を設置・接続する際に、薄膜型光素子7を載置し
て金属電極6と接合する場合や電気的な接続を行なう場
合等のために必要であれば、AuSn・AuGe等の半
田層を形成しておくとよい。
【0032】また、図1ではクラッド部4の下部クラッ
ド部中に形成された金属電極6を基板1上に設けた信号
線3と貫通導体5で接続した例を示したが、光集積回路
基板に形成された回路配線に金属電極6を電気的に接続
する構造は、さらに多層化された構造や光導波路上部に
形成された配線と接続された構造等でもよく、仕様に応
じた所望の電気配線構造を用いればよい。
【0033】このような金属電極6を形成して薄膜型光
素子7を設置・接続することにより、薄膜型光素子7を
設置したことによる段差を前述の特開平7−128531号公
報の実施例3に示された例よりも小さくすることがで
き、2〜3μm程度以下とすることができる。このよう
に薄膜型光素子7上に光導波路層を積層形成する際に問
題がない程度に平坦にすることができるので、薄膜型光
素子7近傍での散乱損失や放射損失を十分小さくするこ
とができ、さらに光導波路のコア部8の加工精度は良好
なものとなり容易に設計通りの性能を実現することがで
きる。
【0034】金属電極6上に設置される薄膜型光素子7
は、例えばSi・Ge・InP・GaAs・InAs・
InGaAsP等の半導体材料を用いて製造された薄膜
型受光素子あるいは薄膜型発光素子であり、pnフォト
ダイオード・pinフォトダイオード・フォトトランジ
スタ・MSM(Metal-Semiconductor-Metal)フォトダイ
オード・アバランシェフォトダイオードといった受光素
子や、LED・垂直共振器型面発光レーザ・端面発光型
レーザといった発光素子が用いられる。また、ここで言
う薄膜型光素子とは、その厚さが埋設される下部クラッ
ド部またはコア部8の厚さよりも薄いものである。
【0035】薄膜型光素子7は、光導波路との光結合を
得るために、薄膜型光素子7が例えば面受光型受光素子
である場合においては、コア部8を中心に伝搬する光の
フィールドが薄膜型光素子7の受光部にかかるように配
置する。また、薄膜型光素子7が端面発光型発光素子で
ある場合においては、発光部がコア部8内に位置するよ
うに配置すればよい。また、薄膜型光素子7が導波路型
受光素子である場合においては、コア部8を中心に伝搬
する光のフィールドが薄膜型光素子7の端面にかかるよ
うに配置すればよい。また、薄膜型光素子7が導波路構
造を有している場合には、コア部8と薄膜型光素子7内
の光導波路部とを平行に配置してモード結合を行なわせ
ることよって光結合を行なってもよい。
【0036】光導波路中に埋設される薄膜型光素子7と
光導波路のコア部8との位置関係、およびコア部8の高
さ・幅・屈折率、下部クラッド部の厚さ・屈折率、クラ
ッド部4中のコア部8の位置等は、薄膜型光素子7の受
光感度や伝搬光強度や伝搬光のモードフィールド等を考
慮して、所望の光結合効率が得られるように周知の光導
波路理論やシミュレーションや実験から決定すればよ
い。
【0037】なお、薄膜型光素子7を金属電極6に設置
・接続する方法としては、例えば"Thin-Film Multimate
rial Optoelectronic Integrated Circuits", IEEE Tra
nsactions on Components, Packaging and Manufacturi
ng Technology, part B, Vol. 19, No.1, February 199
6.に述べられているような周知の薄膜型素子実装方法を
用いればよい。
【0038】
【実施例】次に、本発明の光集積回路基板について具体
例を説明する。
【0039】まず、シリコン基板上に、フォトリソグラ
フィ・電子ビーム蒸着法・リフトオフの手法を用いて、
Ti/Pt/Au(厚さ:0.1μm/0.2μm/0.8μ
m)からなるコプレーナ線路による電気配線および外部
との接続用パッドを形成した。
【0040】次に、この基板上に、シロキサンポリマの
有機溶媒溶液をスピンコート法によって塗布し、85℃/
30分および270℃/30分の熱処理を行ない、厚さ8μm
の下部クラッド部の一部(屈折率1.4405,λ=1.3μ
m)を形成した。続いて、Al薄膜の開口パターンをマ
スクとしてRIE加工を行ないスルーホールを形成し
た。Al薄膜マスクを除去した後、Ti/Pt/Au薄
膜(厚さ:0.1μm/0.2μm/0.5μm)を電子ビーム
蒸着法により成膜し、フォトリソグラフィおよびドライ
エッチングを行ない、スルーホール中の導体により外部
との接続用パッドと電気的に接続された、薄膜型光素子
の設置部を兼ねた金属電極を形成した。
【0041】次に、厚さ1μmのGaAs系材料と厚さ
0.2μmのAu電極から構成されたMSM型の薄膜型受
光素子を金属電極上に実装し電気的に接続した。
【0042】このときの金属電極と金属電極の両側に延
設されたコプレーナ線路の接地層との水平方向の間隔
は、金属電極の特性インピーダンスが50Ωとなるように
設計した。具体的には、200μmの幅の金属電極に対し
ては間隔を65μm(200μm幅の信号線のコプレーナ線
路の信号線と接地層との間隔は330μm)とし、100μm
の幅の金属電極に対しては間隔を20μm(100μm幅の
信号線のコプレーナ線路の信号線と接地層との間隔は52
μm)とし、50μmの幅の金属電極に対しては間隔を4
μm(50μm幅の信号線のコプレーナ線路の信号線と接
地層との間隔は23μm)とし、30μmの幅の金属電極に
対しては間隔を−2μm(30μm幅の信号線のコプレー
ナ線路の信号線と接地層との間隔は14μm)とし、20μ
mの幅の金属電極に対しては間隔を−5μm(20μm幅
の信号線のコプレーナ線路の信号線と接地層との間隔は
13μm)とした。
【0043】次に、この基板上に、上記の下部クラッド
部の一部と同材料のシロキサンポリマの有機溶媒溶液を
スピンコート法によって塗布し、85℃/30分および270
℃/30分の熱処理を行ない、厚さ10μmの層(屈折率1.
4405,λ=1.3μm)を形成した。その後、全面をCF4
ガスとO2ガスを用いたRIEによってエッチングし
て、薄膜型光素子を被覆している部分のクラッド層の厚
さが1μmとなるようにした。この際、薄膜型光素子の
部分とその他の部分との下部クラッド部表面に生じた段
差は0.3μm以下であり問題ない程度であった。このよ
うにして形成した下部クラッド部の厚さは、薄膜型光素
子のないところで約11μmとなった。
【0044】次に、シロキサンポリマとテトラ−n−ブ
トキシチタンとの混合液をスピンコート法によって下部
クラッド部上に塗布し、85℃/30分および150℃/30分
の熱処理を行ない、厚さ7μmのコア層(屈折率1.445
0,λ=1.3μm)を形成した。
【0045】続いて、厚さ0.5μmのAl膜をスパッタ
リング法によりコア層上に形成し、コア部のパターンと
なるフォトレジストパターンをフォトリソグラフィ手法
により形成した。次いで、燐酸・酢酸・硝酸の混合溶液
によりAl膜をエッチングし、レジストパターンが転写
されたAlパターンを形成した。
【0046】次いで、レジストを除去した後、CF4
スとO2ガスを用いたRIE加工によりコア部のエッチ
ング加工を行ない、幅7μm×高さ7μmの断面がほぼ
矩形のコア部を形成した。このコア部は薄膜型受光素子
の受光部の上方に位置するようにした。
【0047】その後、Alパターンを除去し、上記と同
様にして上部クラッド部(屈折率1.4405,λ=1.3μ
m)を形成してコア部を埋め込み、クラッド部がシロキ
サン系ポリマから成り、コア部がチタン含有シロキサン
系ポリマから成るステップインデックス型光導波路を形
成した。
【0048】次に、エキシマレーザによるアブレーショ
ン加工を施し、シリコン基板表面上に形成してある外部
との接続用パッドの一部を露出させた。また、基板をチ
ップ状に切り分けると同時に、光導波路の外部からの光
を入射するための接続用端面をダイシングによって形成
した。
【0049】このようにして作製した本発明の光集積回
路基板について、波長1.3μmのレーザ光をシングルモ
ード光導波路を介して光導波路接続用端面に入射して、
本光集積回路基板の光伝搬特性と受光特性を評価した。
【0050】その結果、薄膜型光素子のないところでの
光導波路は、下部クラッド部の厚みが11μmあり下地の
シリコン基板との相互作用が十分小さく、低損失で良好
な光伝搬ができることを確認した。一方、薄膜型光素子
の受光効率は約10%と優れた結合効率を有していること
が確認できた。
【0051】また、同様の工程にて作製した、金属設置
部に対する接地層の無い光集積回路基板と比較測定した
結果、本発明の光集積回路基板の方が、出力強度が大き
いことを確認した。
【0052】さらに、同様の工程にて作製した、金属設
置部に対する接地層の無い光集積回路基板と比較測定し
た結果、本発明の光集積回路基板の方が高周波信号の反
射で約10%小さいことを確認し、隣接する信号線間での
クロストークについても約5%小さいことを確認した。
【0053】なお、以上はあくまで本発明の実施の形態
の例示であって、本発明はこれらに限定されるものでは
なく、本発明の要旨を逸脱しない範囲で種々の変更や改
良を加えることは何ら差し支えない。例えば、薄膜型光
素子とコア部との間にクラッド部を介さず直接薄膜型光
素子表面にコア部を形成してもよい。また、薄膜型光素
子とコア部との間のクラッド部にグレーティングを形成
して波長分波等の機能を付加してもよい。
【0054】
【発明の効果】以上のように、本発明の光集積回路基板
によれば、基板上に少なくとも下部クラッド部およびコ
ア部を有する光導波路が形成され、この光導波路中に金
属電極およびこの金属電極と電気的に接続された薄膜型
光素子が埋設されていることから、薄膜型光素子と光導
波路のコア部との距離を近くしつつ、あるいは薄膜型光
素子をコア部内に位置させて光素子とコア部との間で効
率良く光信号の授受を行なうことができるとともに、薄
膜型光素子がない領域では光導波路のコア部と基板との
距離を十分に長く確保することができるため、光導波路
中に埋設された薄膜型光素子と光導波路との間で良好な
光結合を得ることができるとともに、光導波路の伝搬光
と基板との相互作用がなく低損失な光伝送を行なうこと
ができる。
【0055】また、薄膜型光素子が金属電極と電気的に
接続されて光導波路中に埋設されていることから、薄膜
型光素子からの信号の出力や入力、電力の供給や発熱の
伝導・放散をこの金属電極により薄膜型光素子に対して
直接に効率良く行なうことができるため、高周波信号の
入出力や高出力の光信号の入出力等を安定して行なうこ
とができ、高周波特性に優れ、動作の安定性にも優れた
高性能・高信頼性の光信号処理を行なうことができる。
【0056】さらに、光導波路に埋設させる金属電極お
よび薄膜型光素子は、いずれも光導波路の作製プロセス
と同様の薄膜形成プロセスにより形成することができる
ので、高い加工精度で形成でき、高密度配置が可能であ
り、生産性にも優れるという利点も有する。
【0057】さらにまた、本発明の光集積回路基板によ
れば、金属電極と異なる層にこの金属電極と平行に形成
されたコプレーナ線路の信号線が金属電極に電気的に接
続され、コプレーナ線路の接地層が金属電極の両側に対
応する位置まで延設されるとともに、金属電極と延設さ
れた接地層との水平方向の間隔が、コプレーナ線路にお
ける信号線と接地層との間隔よりも狭くされていること
から、コプレーナ線路と金属電極部とのインピーダンス
の差が小さくなり、さらに両者の特性インピーダンスを
一致させることが可能となるため、コプレーナ線路によ
って薄膜型光素子に入出力される高周波信号の反射や損
失を0.1%〜20%程度抑制することができ、また外部ノ
イズの影響を0.1%〜20%程度低減することができる。
【0058】以上により、本発明によれば、基板上に配
置された薄膜型光素子とそれに被覆形成された光導波路
との間で良好な光結合が得られるとともに低損失な光伝
送が可能な光集積回路基板を提供し、さらに配線導体か
ら薄膜型光素子に入出力される高周波信号の反射や損失
を低減し、また外部ノイズの影響を受けにくいように改
善した光集積回路基板を提供することができた。
【図面の簡単な説明】
【図1】本発明の光集積回路基板の実施の形態の一例を
示す内部を透視した斜視図である。
【図2】図1に示す光集積回路基板のA−A’線断面図
である。
【図3】図1における光集積回路基板のB−B’線断面
図である。
【図4】本発明の光集積回路基板の金属電極と延設され
た接地層との水平方向の間隔に対する特性インピーダン
スの変化の例を示す線図である。
【図5】本発明の光集積回路基板の金属電極の幅に対す
る特性インピーダンスを50Ωとする金属電極と延設され
た接地層との水平方向の間隔の一例を示す線図である。
【図6】従来の光集積回路基板の例を示す断面図であ
る。
【図7】従来の光集積回路基板の例を示す断面図であ
る。
【符号の説明】
1・・・・・基板 2・・・・・接地層 3・・・・・信号線 4・・・・・光導波路のクラッド部 5・・・・・貫通導体 6・・・・・金属電極 7・・・・・薄膜型光素子 8・・・・・光導波路のコア部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿部 真一 京都府相楽郡精華町光台3丁目5番地3号 京セラ株式会社中央研究所内 (72)発明者 上野 由里子 京都府相楽郡精華町光台3丁目5番地3号 京セラ株式会社中央研究所内 Fターム(参考) 2H047 KA04 MA07 TA01 TA42 5F073 BA01 DA25 EA15 FA06 FA14 FA22 FA29 5F088 AA02 AA03 AA04 AA05 AB07 BA03 BB01 FA05 JA14 JA20

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 基板上に少なくとも下部クラッド部およ
    びコア部を有する光導波路が形成され、該光導波路中に
    金属電極および該金属電極と電気的に接続された薄膜型
    光素子が埋設されるとともに、前記金属電極と異なる層
    に該金属電極と平行に形成されたコプレーナ線路の信号
    線が前記金属電極に電気的に接続されている光集積回路
    基板であって、前記コプレーナ線路の接地層が前記金属
    電極の両側に対応する位置まで延設されるとともに、前
    記金属電極と前記延設された接地層との水平方向の間隔
    が、前記コプレーナ線路における前記信号線と前記接地
    層との間隔よりも狭くされていることを特徴とする光集
    積回路基板。
JP2000395990A 2000-10-30 2000-12-26 光集積回路基板 Expired - Fee Related JP3833469B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000395990A JP3833469B2 (ja) 2000-12-26 2000-12-26 光集積回路基板
US10/020,357 US6694069B2 (en) 2000-10-30 2001-10-30 Optical integrated circuit substrate and optical module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000395990A JP3833469B2 (ja) 2000-12-26 2000-12-26 光集積回路基板

Publications (2)

Publication Number Publication Date
JP2002196168A true JP2002196168A (ja) 2002-07-10
JP3833469B2 JP3833469B2 (ja) 2006-10-11

Family

ID=18861357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000395990A Expired - Fee Related JP3833469B2 (ja) 2000-10-30 2000-12-26 光集積回路基板

Country Status (1)

Country Link
JP (1) JP3833469B2 (ja)

Also Published As

Publication number Publication date
JP3833469B2 (ja) 2006-10-11

Similar Documents

Publication Publication Date Title
US6663295B2 (en) Optical transmitter-receiver module suitable for reducing crosstalk
US6694069B2 (en) Optical integrated circuit substrate and optical module
CA2377951C (en) Optical-electrical wiring board, mounted board and method of manufacturing optical-electrical wiring board
US6829398B2 (en) Optical waveguide apparatus
US7079741B2 (en) Optical interconnection circuit board and manufacturing method thereof
US6343164B1 (en) Optoelectric multichip module
US20040081385A1 (en) Silicon-based high speed optical wiring board
JP5309416B2 (ja) 光モジュール
JP2002107560A (ja) 実装用基板
US20020164107A1 (en) Electrical transmission frequency of SiOB
JP2008102283A (ja) 光導波路、光モジュール及び光導波路の製造方法
JP2003057468A (ja) 光素子、光導波装置、それらの製造方法、およびそれらを用いた光電気混載基板
JP3652080B2 (ja) 光接続構造
JPH1152198A (ja) 光接続構造
JP2001042171A (ja) アクティブ光配線装置
JP3833469B2 (ja) 光集積回路基板
JP3811345B2 (ja) 光集積回路基板
US11119280B2 (en) Grating couplers and methods of making same
JP4059806B2 (ja) 光分岐素子を備える光導波路素子、並びに、光分岐素子および光導波路素子の製造方法
JP2002131565A (ja) 実装用基板及びそれを用いたデバイスの搭載構造
JP2001042145A (ja) 光電気配線基板
JP2001330760A (ja) アクティブ光コネクタ
JP3769388B2 (ja) 光半導体装置
JP4691196B2 (ja) 光電気集積配線基板及び光電気集積配線システム
JP2000156511A (ja) 電気配線構造およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060719

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees