JP4422146B2 - 導電性半導体基板上の電極パッド - Google Patents
導電性半導体基板上の電極パッド Download PDFInfo
- Publication number
- JP4422146B2 JP4422146B2 JP2006515332A JP2006515332A JP4422146B2 JP 4422146 B2 JP4422146 B2 JP 4422146B2 JP 2006515332 A JP2006515332 A JP 2006515332A JP 2006515332 A JP2006515332 A JP 2006515332A JP 4422146 B2 JP4422146 B2 JP 4422146B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- wiring
- insulating material
- semiconductor substrate
- characteristic impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 135
- 239000004065 semiconductor Substances 0.000 title claims description 132
- 239000011810 insulating material Substances 0.000 claims description 90
- 239000000463 material Substances 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 description 130
- 239000010410 layer Substances 0.000 description 61
- 239000002184 metal Substances 0.000 description 58
- 229910052751 metal Inorganic materials 0.000 description 58
- 238000000034 method Methods 0.000 description 27
- 238000010586 diagram Methods 0.000 description 20
- 230000008569 process Effects 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 18
- 230000005540 biological transmission Effects 0.000 description 15
- 239000004642 Polyimide Substances 0.000 description 14
- 229920001721 polyimide Polymers 0.000 description 14
- 238000000151 deposition Methods 0.000 description 13
- 230000008021 deposition Effects 0.000 description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 11
- 150000002739 metals Chemical class 0.000 description 10
- 238000005253 cladding Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 239000012792 core layer Substances 0.000 description 5
- 230000031700 light absorption Effects 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 238000003776 cleavage reaction Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000007017 scission Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
- G02F1/017—Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells
- G02F1/01708—Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells in an optical wavequide structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12083—Constructional arrangements
- G02B2006/121—Channel; buried or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2301/00—Functional characteristics
- H01S2301/17—Semiconductor lasers comprising special layers
- H01S2301/176—Specific passivation layers on surfaces other than the emission facet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Biophysics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Life Sciences & Earth Sciences (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Optical Integrated Circuits (AREA)
Description
誘電率が約2まで低い絶縁性材料膜を用いたとしても、従来の構造では大きくても15μm程度の電極パッド幅にしかならない。
[図2]第2の実施形態に係る半導体光デバイス上の電極パッドの概略構造図(部分透視図)である。
[図3]実施形態に係る電極パッドにおける透過電気信号強度及び特性インピーダンスと絶縁性材料膜の厚さとの関係図である。
[図4]実施形態に係る解析に用いた、半導体電界吸収型光変調器の模式図である。
[図5A]実施形態に係る、電気反射特性の周波数依存性について計算した結果を示す図である。
[図5B]実施形態に係る、電気透過特性の周波数依存性について計算した結果を示す図である。
[図6]実施形態に係る、電極パッドにおける電気透過損が−2dBとなる周波数をプロットした図である。
[図7]第1の実施形態に係る半導体光デバイス上の電極パッドの作製方法を示す工程図である。
[図8]第1の実施形態に係る半導体光デバイス上の電極パッドの作製方法を示す工程図である。
[図9]第1の実施形態に係る半導体光デバイス上の電極パッドの作製方法を示す工程図である。
[図10]第2の実施形態に係る半導体光デバイス上の電極パッドの作製方法を示す工程図である。
[図11]第2の実施形態に係る半導体光デバイス上の電極パッドの作製方法を示す工程図である。
[図12]第2の実施形態に係る半導体光デバイス上の電極パッドの作製方法を示す工程図である。
[図13A]従来の電極パッドの一例の概略構造図である。
[図13B]従来の電極パッドの一例の概略構造図である。
[図13C]従来の電極パッドの一例の概略構造図である。
[図14]従来の半導体光デバイス上の電極パッドの概略構造図(部分透視図)である。
図1は、第1の実施形態に係る半導体光デバイス上の電極パッドの概略構造図である。
図2は、第2の実施形態に係る半導体光デバイス上の電極パッドの概略構造図である。なお、これらの図には、導電性の半導体基板上に作製した光デバイスに電極パッドを構成した例を示しているが、光デバイスの代わりに、電子デバイス、また、電子デバイスと光デバイスとの集積デバイスを適用してもよい。
電極パッドには、外部測定装置や外部回路等との電気的な接続をする役割がある。電気的な接続には金線等が用いられ、金線等が電極パッドに接続される。ここで、高周波電気信号を供給、伝搬させる場合には、一般的に、低ロス、低抵抗、低インダクタンスの金線等を用いることが要求されるため、金線等の幅が広い方が好ましく、例えば50μm程度の金リボンが用いられることが多い。したがって、金線の幅に対応して、電極パッドにも同程度の幅が要求される。
図4に示す、半導体電界吸収(EA)型光変調器48は、導電性基板(n−InP基板)40上に作製されており、電極構造に入出力電極構造を採用し、その電極パッド部に本発明の一実施形態に係る構造を利用している。すなわち、入力電極は、電極パッド43と配線メタル44とからなり、出力電極は、電極パッド47と配線メタル46とからなる。光導波路部分45は、中央に素子長75μmの半導体電界吸収型光変調器48を配置し、その両端にパッシブ光導波路を接続した構造である。
次に、第1の実施形態に係る電極パッドの作製方法について説明する。図7、8、9は、第1の実施形態に係る半導体光デバイス上の電極パッドの作製方法を示す工程図である。
最後に、ウエハに形成した複数の光デバイス素子を劈開によって切り出し、劈開面を無反射コーティングして光デバイス素子を完成させた。なお、図9に光デバイス素子の平面図を示す。
次に、第2の実施形態に係る電極パッドの作製方法について説明する。図10、11、12は、第2の実施形態に係る半導体光デバイス上の電極パッドの作製方法を示す工程図である。
Claims (8)
- 導電性基板と、
該導電性基板上に形成された単一材料による絶縁性材料膜と、
該絶縁性材料膜上に形成された電極パッドと、
前記絶縁性材料膜上に形成され、前記電極パッドに接続され、前記電極パッドのサイズよりも細い幅を有する配線とを備え、
前記電極パッドのサイズは、外部機器との電気的な接続部位と同じサイズ以上であり、
前記絶縁性材料膜の、少なくとも前記電極パッドが形成された第1の領域の第1の厚さは、前記電極パッドの特性インピーダンスと前記電極パッドに接続する外部機器の特性インピーダンスとが整合するように調整され、
前記第1の厚さは、前記絶縁性材料膜の、前記配線の少なくとも一部が形成された第2の領域であって前記第1の領域以外の第2の領域の第2の厚さよりも厚く、
前記第2の領域に形成された配線の特性インピーダンスが前記電極パッドの特性インピーダンスと整合するように、前記第2の領域に形成された配線の幅および前記第2の厚さが調整され、
前記導電性基板上には溝部が形成されており、前記第1の領域の一部分は、前記溝部の底面から前記電極パッドまでの間隔が前記第1の厚さとなるように、前記溝部内に形成されており、
前記絶縁性材料膜の表面は平坦であることを特徴とする導電性半導体基板上の電極パッド。 - 前記溝部の側壁面は、該溝部の底面となす角が直角よりも大きくなるように傾斜していることを特徴とする請求項1記載の導電性半導体基板上の電極パッド。
- 前記電極パッドは、前記溝部の底面の上方に位置し、
前記電極パッドには、前記絶縁性材料膜の表面に沿って配置される前記配線が接続され、該配線における前記傾斜する側壁面の上方に位置する部分は、前記配線の下方の前記半導体基板までの深さが大きいほど幅が大きくなる、平面テーパ形状であることを特徴とする請求項2記載の導電性半導体基板上の電極パッド。 - 前記電極パッド及び前記配線の特性インピーダンスが50Ωになるように、前記配線におけるテーパ形状の部分のテーパ幅の変化率及び/又は前記傾斜する側壁面の傾斜角が調整されていることを特徴とする請求項3記載の導電性半導体基板上の電極パッド。
- 導電性基板と、
該導電性基板上に形成された単一材料による絶縁性材料膜と、
該絶縁性材料膜上に形成された電極パッドと、
前記絶縁性材料膜上に形成され、前記電極パッドに接続され、前記電極パッドのサイズよりも細い幅を有する配線とを備え、
前記電極パッドのサイズは、外部機器との電気的な接続部位と同じサイズ以上であり、
前記絶縁性材料膜の、少なくとも前記電極パッドが形成された第1の領域の第1の厚さは、前記電極パッドの特性インピーダンスと前記電極パッドに接続する外部機器の特性インピーダンスとが整合するように調整され、
前記第1の厚さは、前記絶縁性材料膜の、前記配線の少なくとも一部が形成された第2の領域であって前記第1の領域以外の第2の領域の第2の厚さよりも厚く、
前記第2の領域に形成された配線の特性インピーダンスが前記電極パッドの特性インピーダンスと整合するように、前記第2の領域に形成された配線の幅および前記第2の厚さが調整され、
前記絶縁性材料膜は、前記第1の領域が表面に突出している突出部を有していることを特徴とする導電性半導体基板上の電極パッド。 - 前記突出部の側壁面は傾斜していることを特徴とする請求項5記載の導電性半導体基板上の電極パッド。
- 前記電極パッドは、前記突出部の上面に位置し、
前記電極パッドには、前記絶縁性材料膜の表面に沿って配置される前記配線が接続されており、該配置された配線における前記傾斜する側壁面に配置される部分は、該配線の下方の前記半導体基板までの厚さが大きいほど幅が大きくなる、平面テーパ形状であることを特徴とする請求項6記載の導電性半導体基板上の電極パッド。 - 前記電極パッド及び前記配線の特性インピーダンスが50Ωになるように、前記配線におけるテーパ形状の部分のテーパ幅の変化率及び/又は前記傾斜する側壁面の傾斜角が調整されていることを特徴とする請求項7記載の導電性半導体基板上の電極パッド。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004147294 | 2004-05-18 | ||
JP2004147294 | 2004-05-18 | ||
PCT/JP2005/009064 WO2005112096A1 (ja) | 2004-05-18 | 2005-05-18 | 導電性半導体基板上の電極パッド |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005112096A1 JPWO2005112096A1 (ja) | 2008-03-27 |
JP4422146B2 true JP4422146B2 (ja) | 2010-02-24 |
Family
ID=35394423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006515332A Active JP4422146B2 (ja) | 2004-05-18 | 2005-05-18 | 導電性半導体基板上の電極パッド |
Country Status (6)
Country | Link |
---|---|
US (1) | US7535101B2 (ja) |
EP (2) | EP1748476B1 (ja) |
JP (1) | JP4422146B2 (ja) |
KR (1) | KR100724523B1 (ja) |
CN (1) | CN100459067C (ja) |
WO (1) | WO2005112096A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1748476B1 (en) | 2004-05-18 | 2016-05-11 | Nippon Telegraph And Telephone Corporation | Electrode pad on conductive semiconductor substrate |
CN101533813B (zh) * | 2009-04-21 | 2012-03-21 | 上海宏力半导体制造有限公司 | 一种降低寄生电容的接触焊盘及其制备方法 |
JP5297892B2 (ja) * | 2009-05-25 | 2013-09-25 | 日本オクラロ株式会社 | 光半導体装置、及びその製造方法 |
EP3739635B1 (en) * | 2010-06-30 | 2022-03-09 | Alcatel Lucent | A device comprising an active component and associated electrodes and a method of manufacturing such device |
US8610264B2 (en) * | 2010-12-08 | 2013-12-17 | Tessera, Inc. | Compliant interconnects in wafers |
JP2013054239A (ja) * | 2011-09-05 | 2013-03-21 | Nippon Telegr & Teleph Corp <Ntt> | 光導波路素子 |
US9588291B2 (en) * | 2013-12-31 | 2017-03-07 | Medlumics, S.L. | Structure for optical waveguide and contact wire intersection |
JP6512602B2 (ja) * | 2014-06-02 | 2019-05-15 | 住友電工デバイス・イノベーション株式会社 | 半導体レーザ素子 |
JP6452198B2 (ja) * | 2015-06-26 | 2019-01-16 | 日本電信電話株式会社 | 半導体レーザ光源 |
JP6667325B2 (ja) * | 2016-03-11 | 2020-03-18 | 古河電気工業株式会社 | 半導体光素子 |
US20220365280A1 (en) * | 2021-05-13 | 2022-11-17 | Rockley Photonics Limited | Optical out-coupler unit for out-coupling light from a waveguide |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63177485A (ja) * | 1987-01-16 | 1988-07-21 | Nec Corp | 半導体レ−ザ |
JP2677087B2 (ja) * | 1991-12-03 | 1997-11-17 | 日本電気株式会社 | 半導体集積回路 |
JP2608006B2 (ja) * | 1992-03-02 | 1997-05-07 | 国際電信電話株式会社 | 光半導体素子及びその製造方法 |
JPH06112595A (ja) * | 1992-09-25 | 1994-04-22 | Nec Corp | 半導体光機能素子の製造方法 |
WO1996027905A1 (fr) * | 1995-03-06 | 1996-09-12 | Hitachi, Ltd. | Circuit amplificateur haute frequence |
KR100190190B1 (ko) * | 1995-10-16 | 1999-07-01 | 김영환 | 수광 소자 및 그 제조방법 |
US6310394B1 (en) * | 1996-06-28 | 2001-10-30 | Tyco Electronics | Reduced parasitic capacitance semiconductor devices |
JPH11103088A (ja) * | 1997-09-26 | 1999-04-13 | Furukawa Electric Co Ltd:The | 半導体導波路型受光素子 |
JP2000151223A (ja) * | 1998-11-11 | 2000-05-30 | Ricoh Co Ltd | 半導体装置 |
DE10016132A1 (de) * | 2000-03-31 | 2001-10-18 | Infineon Technologies Ag | Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung |
US6444489B1 (en) * | 2000-12-15 | 2002-09-03 | Charles W. C. Lin | Semiconductor chip assembly with bumped molded substrate |
JP2002222823A (ja) * | 2001-01-29 | 2002-08-09 | Sharp Corp | 半導体集積回路およびその製造方法 |
JP2003023010A (ja) * | 2001-07-10 | 2003-01-24 | Kyocera Corp | 高周波用プロービングパッド |
TW517360B (en) * | 2001-12-19 | 2003-01-11 | Ind Tech Res Inst | Enhanced type wafer level package structure and its manufacture method |
DE10239080A1 (de) * | 2002-08-26 | 2004-03-11 | Infineon Technologies Ag | Integrierte Schaltung |
EP1748476B1 (en) | 2004-05-18 | 2016-05-11 | Nippon Telegraph And Telephone Corporation | Electrode pad on conductive semiconductor substrate |
-
2005
- 2005-05-18 EP EP05741538.2A patent/EP1748476B1/en not_active Expired - Fee Related
- 2005-05-18 CN CNB2005800011965A patent/CN100459067C/zh not_active Expired - Fee Related
- 2005-05-18 EP EP11193014.5A patent/EP2434537B1/en active Active
- 2005-05-18 WO PCT/JP2005/009064 patent/WO2005112096A1/ja active Application Filing
- 2005-05-18 US US10/576,627 patent/US7535101B2/en active Active
- 2005-05-18 KR KR1020067007337A patent/KR100724523B1/ko not_active IP Right Cessation
- 2005-05-18 JP JP2006515332A patent/JP4422146B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
EP1748476B1 (en) | 2016-05-11 |
EP2434537B1 (en) | 2017-08-30 |
CN1860598A (zh) | 2006-11-08 |
EP1748476A4 (en) | 2011-03-30 |
EP1748476A1 (en) | 2007-01-31 |
WO2005112096A1 (ja) | 2005-11-24 |
EP2434537A3 (en) | 2016-09-28 |
EP2434537A2 (en) | 2012-03-28 |
CN100459067C (zh) | 2009-02-04 |
US7535101B2 (en) | 2009-05-19 |
KR20060096051A (ko) | 2006-09-05 |
KR100724523B1 (ko) | 2007-06-04 |
JPWO2005112096A1 (ja) | 2008-03-27 |
US20070290360A1 (en) | 2007-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4422146B2 (ja) | 導電性半導体基板上の電極パッド | |
JP3204355B2 (ja) | 光/電子ハイブリッド実装基板およびその製造方法ならびに光/電子ハイブリッド集積回路 | |
JP4558539B2 (ja) | 電子回路用基板、電子回路、電子回路用基板の製造方法および電子回路の製造方法 | |
US6862378B2 (en) | Silicon-based high speed optical wiring board | |
JPH11163539A (ja) | 多層配線基板 | |
US10824044B2 (en) | Mach-Zehnder modulator | |
JP3823102B2 (ja) | 光伝送モジュール | |
EP3526854B1 (en) | Matching drive device for multi-beam optoelectronic arrays | |
JP3434473B2 (ja) | 光モジュール用シリコンプラットフォーム | |
JP3769388B2 (ja) | 光半導体装置 | |
JP3248636B2 (ja) | 複合半導体回路装置の作製方法 | |
JP2003078196A (ja) | 光モジュール | |
JP4041226B2 (ja) | 光半導体装置 | |
US6882761B2 (en) | Silicon platform for optical modules | |
JP2802375B2 (ja) | 電気素子・光素子混載回路の周波数特性伸張法 | |
JP5500035B2 (ja) | 光半導体素子の製造方法 | |
JP3833469B2 (ja) | 光集積回路基板 | |
JP2002299743A (ja) | 光部品実装用基板及びそれを用いた光モジュール | |
JPH0659221A (ja) | 電界吸収型光変調器の実装方法と光変調装置 | |
WO2015050167A1 (ja) | 半導体集積回路及びその製造方法 | |
EP1225667A1 (en) | Silicon platform for optical modules | |
JPH09135103A (ja) | 高周波回路基板 | |
JPH06307981A (ja) | 半導体光変調器評価用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4422146 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |