JP2006131926A - 微細孔に対するメッキ方法、及びこれを用いた金バンプ形成方法と半導体装置の製造方法、並びに半導体装置 - Google Patents

微細孔に対するメッキ方法、及びこれを用いた金バンプ形成方法と半導体装置の製造方法、並びに半導体装置 Download PDF

Info

Publication number
JP2006131926A
JP2006131926A JP2004319902A JP2004319902A JP2006131926A JP 2006131926 A JP2006131926 A JP 2006131926A JP 2004319902 A JP2004319902 A JP 2004319902A JP 2004319902 A JP2004319902 A JP 2004319902A JP 2006131926 A JP2006131926 A JP 2006131926A
Authority
JP
Japan
Prior art keywords
gold
plating
bump
pulse
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004319902A
Other languages
English (en)
Inventor
Yoshihide Suzuki
芳英 鈴木
Keiichi Sawai
敬一 澤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004319902A priority Critical patent/JP2006131926A/ja
Priority to TW094138476A priority patent/TW200619433A/zh
Priority to US11/266,095 priority patent/US20060118952A1/en
Priority to KR1020050104365A priority patent/KR100743015B1/ko
Priority to CNB2005100483972A priority patent/CN100449696C/zh
Publication of JP2006131926A publication Critical patent/JP2006131926A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/48—Electroplating: Baths therefor from solutions of gold
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

【課題】 低毒性で、シアン系金メッキ液に匹敵する性能を持つ、ヨウ化金錯イオン及び非水溶媒を含有する金メッキ液を用いて、バンプ面内の高さのバラツキや、ウエハ面内のバンプ高さのバラツキ、並びにバンプ表面ラフネスを共に減少させて接続信頼性が高く、かつ、レジストクラックによる電極間ショートの発生もない金バンプ形成を実現する。
【解決手段】 ヨウ化金錯イオン及び非水溶媒を含有する金メッキ液を用い、正電流のみ或いは正負電流のパルス波のメッキ電流を適切なパルス電流波形で印加してフォトレジスト６に形成された開口部６ａに金メッキを施すことで金バンプを形成する。
【選択図】 図３

Description

本発明は、微細孔に金メッキを施す微細孔に対するメッキ方法、及びこれを用いた金バンプ形成方法と半導体装置の製造方法、並びに半導体装置に関し、特に、低毒性でありながらシアン化金錯体イオンを含有する金メッキに匹敵する性能をもつ、ヨウ化金錯イオン及び非水溶媒を含有する金メッキ液を用いて、微細孔に金を析出させて突起状電極（バンプ）を形成するバンプ形成等に利用可能なメッキ方法に関する。
従来から、半導体チップ（半導体装置）の高密度実装の方法として、ＴＣＰ（Tape Carrier Package）、ＣＯＦ（Chip On Film）、ＣＯＧ（Chip On Glass）等がある。これらは、半導体チップの電極パッド上にバンプと称される突起状電極を形成し、該バンプを介して、熱圧着やＡＣＦ（Anisotropy Conductive Film）を用いて半導体チップをフィルム基板やガラス基板に実装する方法である。
半導体チップに形成するバンプの材料の１つとして金があり、従来、このような金を用いた金バンプの形成には、電界メッキが用いられている。電界メッキを用いての金バンプ形成を、図６を用いて簡単に説明する。
まず、半導体チップが作りこまれている半導体ウエハ３０上の電極パッド３１の形成面に、バリアメタル３２とカレントフィルム３３とが順に形成される。次に、この上にフォトレジスト（レジスト層）３４が形成され、露光にてバンプ形成部となる部分に開口部３４ａが形成される。次に、開口部３４ａが形成された状態の半導体ウエハ３０がメッキ装置に投入され、金メッキ液を用いた電界メッキ法により上記開口部３４ａに金バンプ３５を成長させる。その後、半導体ウエハ３０上のフォトレジスト膜３４が除去され、続いてカレントフィルム３３とバリアメタル３２とがエッチングされ、金バンプ３５の形成が完了する。
上記金メッキ液としては、古くからシアン化金錯体イオンを含有する金メッキ液（以下、シアン系金メッキ液と略す）が知られている。シアン系金メッキ液を用いると、緻密で平滑といった優れた特性をもつ金メッキ膜を析出させることができる。しかも、シアン系金メッキ液は安定で、管理が容易なため、広く用いられている。しかしながら、シアンは毒性が強く、作業環境、廃液処理などに多くの問題点がある。
そこで、非シアンの低毒性金メッキ液が種々提案されており、例えば、亜硫酸金錯体イオンを含有する金メッキ液（以下、亜硫酸系金メッキ液と略す）がある。しかし、該亜硫酸系金メッキ液は、低毒性ではあるものの、その溶液中の亜硫酸イオンが溶存酸素や大気中の酸素によって酸化されやすいので金メッキ液としての寿命が低下しやすい。そのため、保管時やメッキ作業中に於いても窒素シール（メッキ装置の処理部や配管部に窒素を流して窒素で満たす）等による酸化防止手段を講ずる必要があり、取り扱い難いという問題がある。
このような問題を解決し得る金メッキ液として、特許文献１に、ヨウ素ヨウ化物イオン、ヨウ化金錯イオン、及び非水溶媒を含有する金メッキ液（以下、ヨウ素系金メッキ液と略す）が開示されている。このメッキ液は、低毒性でありながら、酸化し難いために長寿命であるといった、シアン系金メッキ液に匹敵する性能を持つ。また、陽極材料に金を用いてメッキを行うと、陽極の金がメッキ液中に溶解し、メッキによって減少した金とバランスした量の金をメッキ液に供給することができるので、安定したメッキを長期間行うことができる。さらに、亜硫酸金系メッキ液では困難であった金合金のメッキを容易に行うことができる。
一方、上記半導体チップにおける１チップ内の電極パッド数であるが、半導体チップが液晶駆動用のドライバを構成するものである場合、その数は５００以上にもなる。これら全ての電極パッドの接続強度や接続信頼性を確保するためには、全ての電極パッドに対してバンプの高さを均一にする必要がある。チップ内のバンプ間で高さにバラツキが生じると、上記したＣＯＧ，ＴＣＰ，ＣＯＦの接続工程において、熱圧着やＡＣＦにより、半導体チップのバンプとフィルム基板やガラス基板上の端子とを接合した際に、一部のバンプと端子とが接合されない状態となり、半導体チップが動作不良を起こしてしまう。このような半導体チップのバンプとフィルム基板やガラス基板上の端子との接続信頼性の低下は、バンプ間での高さのバラツキのみならず、図６に示すように、各金バンプ３５内で発生するバンプ面内の高さバラツキによっても生じ得る問題である。
このようなバンプ高さのバラツキ、及びメッキ中のレジスト剥離を抑える方法として、特許文献２には、電源にデューティ比１／３９〜１／１（２．５〜５０％）であって、周波数１００Ｈｚ〜１０ｋＨｚのパルス電源を用いて微細孔に金メッキを施す方法が開示されている。上述のメッキ中のレジスト剥離とは、メッキ中にレジスト下部にメッキのしみ込み現象が起こってレジストが剥離することで、レジスト剥離が起こると、レジスト剥離を起こした部分に成長したメッキにて、電極間ショートが発生する。
特開２００４−４３９５８号公報（平成１６年２月１２日公開） 特開平１０−２２３６８９号公報（平成１０年８月２１日公開）
しかしながら、上記特許文献１に記載されたヨウ素系金メッキ液は、優れた長所を有するものの、現在一般的に使用されている直流電源を使用した電界メッキにて金バンプを形成した場合、シアン系金メッキ液や亜硫酸系金メッキ液を用いて形成した金バンプに比べて、バンプ面内の高さバラツキや、バンプ間の高さバラツキ（ウエハ面内の高さバラツキ）が生じやすく、しかも、メッキ中にフォトレジストにクラックが生じ易いことが判明した。
バンプ間及びバンプ面内で高さバラツキが生じると、上述したように、該金バンプを有する装置（例えば、半導体チップ）の接続信頼性を低下させ、装置の動作不良を引き起こす。また、メッキ中にフォトレジストにクラックが生じると、上述したレジスト剥離と同様に、金バンプと金バンプとの間にメッキ液がしみ込んでしまい、クラック部分にメッキが成長して電極間ショートの原因になる。また、このようなフォトレジストのクラックは、フォトレジスト除去工程でフォトレジスト残りを招来しやすいことも経験的にわかっている。
加えて、このようなヨウ素系メッキ液に対しては、上記特許文献２に記載されたバンプ高さのバラツキや、メッキ中のレジスト剥離を抑える方法を適用しても、バンプ表面が凸凹に波打つバンプ表面ラフネスが増大することがわかった。図６に、バンプ表面ラフネスが増大した様子を示す。
バンプ表面ラフネスが増大すると、たとえバンプ間及びバンプ面内での高さバラツキの発生を抑制できたとしても、上記したＣＯＧ，ＴＣＰ，ＣＯＦの接続工程において、熱圧着やＡＣＦにより、半導体チップのバンプとフィルム基板やガラス基板上の端子とを接合した際に、一部のバンプと端子との接合面積が少なくなり、半導体チップが動作不良を起こす。特に最近では、バンプピッチの狭小化に伴いＡＣＦの導電粒子も小さくなる傾向にあり、バンプ表面ラフネス低減が強く求められている。
本発明は、上記課題に鑑み成されたものであって、その目的は、ヨウ化金錯イオン及び非水溶媒を含有する金メッキ液を用いて微細孔に対してメッキを施すにおいて、１つの微細孔内でメッキ面の高さを揃えると共にメッキ面を滑らかにし、しかも、異なる微細孔間でのメッキ面の高さを揃えることの可能な微細孔に対するメッキ方法を提供することであり、さらには、これを利用した金バンプ形成方法、半導体装置の製造方法、及び半導体装置を提供することにある。
本発明の微細孔に対するメッキ方法は、上記課題を解決するために、ヨウ化金錯イオン及び非水溶媒を含有する金メッキ液を用い、正電流のパルス波のメッキ電流を印加して微細孔内に金メッキを施すことを特徴としている。
これによれば、微細孔内に金メッキを施すにあたり、パルス電源が用いられ、正電流のパルス波のメッキ電流が印加されるので、パルス電流波形を適切にする、つまり、電流密度、パルスオン時間、パルスオフ時間等を適切にすることにより、１つの微細孔内でメッキ面の高さを揃えると共にメッキ面を滑らかにし、かつ、異なる微細孔間でのメッキ面の高さを揃えることが可能となる。
パルス電流波形の適切な条件としては、正電流のパルス波の電流密度ＣＤ［ｍＡ/ｃｍ２］を０＜ＣＤ＜２０、パルスオン時間Ｔon［ｍｓｅｃ］を０＜Ｔon＜１００００、パルスオフ時間Ｔoff［ｍｓｅｃ］をＴoff＞０．５とすることが上げられ、少なくとも該範囲を満たすパルス電流をメッキ電流として印加することで、１つの微細孔内でメッキ面の高さを揃えると共にメッキ面を滑らかにし、かつ、異なる微細孔間でのメッキ面の高さを揃えることが可能となる。また、微細孔を有する層がレジストであってもレジスト剥離を生じることがない。
本発明の微細孔に対するメッキ方法は、上記課題を解決するために、ヨウ化金錯イオン及び非水溶媒を含有する金メッキ液を用い、正負電流のパルス波のメッキ電流を印加して微細孔内に金メッキを施すことを特徴としている。
これによれば、微細孔内に金メッキを施すにあたり、パルス電源が用いられ、正負電流のパルス波のメッキ電流が印加されるので、パルス電流波形を適切にする、つまり、正電流密度、負電流密度、正パルス時間、負パルス時間等を適切にすることにより、１つの微細孔内でメッキ面の高さを揃えると共にメッキ面を滑らかにし、かつ、異なる微細孔間でのメッキ面の高さを揃えることができる。そして、これら１つの微細孔内でメッキ面の高さを揃えると共にメッキ面を滑らかにし、かつ、異なる微細孔間でのメッキ面の高さを揃えることができる作用・効果を、上述した正電流のみのパルス波のメッキ電流を印加してそのパルス電流波形を適切にした場合よりも一層効果的に得ることができる。また、この場合も、上述した正電流のみのパルス波のメッキ電流を印加した場合と同様、微細孔を有する層がレジストであってもレジスト剥離を生じることがない。
パルス電流波形の適切な条件としては、正負電流のパルス波の正電流密度ＣＤf［ｍＡ/ｃｍ２］は０＜ＣＤf＜２０、負電流密度ＣＤr［ｍＡ/ｃｍ２］は−２０＜ＣＤr＜０、正パルス時間Ｔf［ｍｓｅｃ］は０＜Ｔf＜１００００、負パルス時間Ｔr［ｍｓｅｃ］はＴr＞０．５とすることが上げられ、少なくとも該範囲を満たすパルス電流をメッキ電流として印加することで、１つの微細孔内でメッキ面の高さを揃えると共にメッキ面を滑らかにし、かつ、異なる微細孔間でのメッキ面の高さを揃えることが可能となる。
本発明の金バンプ形成方法は、上記課題を解決するために、基板の電極パッド形成面に積層されたレジスト層の微細孔にメッキを施すことで上記電極パッド上に金バンプを形成する金バンプ形成方法において、上記した本発明の微細孔に対するメッキ方法を用いて上記レジスト層の微細孔にメッキを施し金バンプを形成することを特徴としている。
これによれば、１つの微細孔内でメッキ面の高さを揃えると共にメッキ面を滑らかにし、かつ、異なる微細孔間でのメッキ面の高さを揃えることができ、しかも、たとえ微細孔を有する層がレジストであってもレジスト剥離を生じることがないといった作用・効果を奏する本発明の微細孔に対するメッキ方法を用いて電極パッド上に金メッキを形成する。
したがって、バンプ面内の高さのバラツキ、ウエハ面内のバンプ高さのバラツキ、及びバンプ表面ラフネスが共に少ない接続信頼性の高い金バンプを、レジストクラックに起因する電極間ショートの発生もなく形成することができる。
本発明の半導体装置の製造方法は、上記課題を解決するために、電極パッド上に金バンプが形成されてなる半導体装置の製造方法において、電極パッドを有する半導体装置が形成された基板上にレジスト層を形成し、本発明の微細孔に対するメッキ方法を用いて上記レジスト層に形成した微細孔にメッキを施すことで上記電極パッド上に金バンプを形成する工程を含むことを特徴としている。
本発明の半導体装置は、上記課題を解決するために、電極パッド上に金バンプが形成されてなる半導体装置において、上記金バンプが本発明の微細孔に対するメッキ方法を用いて形成されていることを特徴としている。
これによれば、１つの微細孔内でメッキ面の高さを揃えると共にメッキ面を滑らかにし、かつ、異なる微細孔間でのメッキ面の高さを揃えることができ、しかも、たとえ微細孔を有する層がレジストであってもレジスト剥離を生じることがないといった作用・効果を奏する本発明の微細孔に対するメッキ方法を用いて電極パッド上に金メッキを形成して半導体装置を製造する。
したがって、バンプ面内の高さのバラツキ、ウエハ面内のバンプ高さのバラツキ、及びバンプ表面ラフネスが共に少ない接続信頼性の高い金バンプを有する半導体装置を、レジストクラックに起因する電極間ショートによる歩留まり低下を招来することなく、高歩留まりにて得ることができる。
本発明の微細孔に対するメッキ方法は、以上のように、ヨウ化金錯イオン及び非水溶媒を含有する金メッキ液を用い、正電流のみ或いは正負電流のパルス波のメッキ電流を印加して微細孔内に金メッキを施すことを特徴としている。
これにより、パルス電流波形を適切にする、つまり、正電流のみのパルス波のメッキ電流であれば、電流密度、パルスオン時間、パルスオフ時間等を適切にする一方、正負電流のパルス波のメッキ電流であれば、正電流密度、負電流密度、正パルス時間、負パルス時間等を適切にすることにより、１つの微細孔内でメッキ面の高さを揃えると共にメッキ面を滑らかにし、かつ、異なる微細孔間でのメッキ面の高さを揃えることが可能となるという効果を奏する。また、微細孔を有する層がレジストであってもレジスト剥離を生じることがない。
したがって、このような本発明のメッキ方法を用いて、半導体装置の電極パッド上に金バンプを形成した場合には、バンプ面内の高さのバラツキ、ウエハ面内のバンプ高さのバラツキ、及びバンプ表面ラフネスが共に少ない接続信頼性の高い金バンプを有する半導体装置を、レジストクラックに起因する電極間ショートによる歩留まり低下を招来することなく、高歩留まりにて得ることができるという効果を奏する。
以下、本発明を詳細に説明する。まず、本発明の微細孔に対するメッキ方法では、例えば特許文献１に記載されている金メッキ液であって、ヨウ化金錯イオン及び非水溶媒を含有した金メッキ液を使用する。上記金メッキ液は、より詳細には、ヨウ化物イオン（ヨウ素ヨウ化物イオン）、ヨウ化金錯イオン、及び非水溶媒を含有するものである。
ヨウ素（Ｉ２）及びヨウ化物イオン（Ｉ−）を含有する水溶液は、金をヨウ化金錯イオンとして溶解する溶液として知られている。したがって、該水溶液に金を溶解させて得られた金水溶液で金メッキ（電解（電界）金メッキ）を行うことができる。そして、その際に、非水溶媒を含有させることで、水の電解が抑制され、良好な金メッキ膜が得られる。
上記金メッキ液におけるヨウ化物イオンは、ヨウ化物塩等を用いて調製することが好ましい。ヨウ化物塩のカチオンとしては、金を安定して溶解させ、金メッキに悪影響与えないものであればよい。具体的には、アルカリ金属イオン、アンモニウムイオン、１，２，３または４級アルキルアンモニウムイオン、ホスホニウムイオン及びスルホニウムイオンなどが例示できる。好ましくは、ナトリウムイオン、カリウムイオンなどのアルカリ金属イオンであり、特に好ましくは、カリウムイオンである。これらのカチオンは単独で使用しても、２種類以上のカチオンを組み合わせて用いてもよい。
また、上記金メッキ液は、次式（１）又は次式（２）に従い、調製することができる。即ち、ヨウ化物イオン及び非水溶媒を含有する溶液又はこれに酸化剤を加えた溶液による金を電解溶解により溶解させて調整する方法や、ヨウ化物イオン、非水溶媒及び酸化剤を含む溶液に金を溶解させて調製する方法が挙げられる。
Ａｕ ＋ ２Ｉ− → ［ＡｕＩ２］− ＋ ｅ− （１）
２Ａｕ ＋ Ｉ２ ＋ ２Ｉ− → ２［ＡｕＩ２］− （２）
酸化剤としては、ヨウ素（Ｉ２）を直接用いて金メッキ液を調製してもよいし、またメッキ液中のヨウ化物イオン（Ｉ−）を酸化してＩ２とする酸化剤を添加して調製してもよい。このような酸化剤としては、メッキ液中のヨウ化物イオン（Ｉ−）を酸化してＩ２とするものであれば任意のものを使用できる。具体的には例えば、ヨウ素酸（ＨＩＯ３）、過ヨウ素酸（ＨＩＯ４）やこれらの塩等が挙げられる。なかでも、溶液への溶解性及び液中の安定性等を考慮して上記金メッキ液を調製する際は、ヨウ素（Ｉ２）を用いることが好ましい。
上記金メッキ液におけるヨウ素元素の含有量は、金メッキ液に含有させたいヨウ化金錯イオンの量によって、適宜選択すればよい。つまり、上記金メッキ液を調整するに際し、金の所望溶解量に必要とされる、Ｉ２等の酸化剤量を必要に応じて選択すればよい。
上記金メッキ液中におけるヨウ素元素含有量とは、金メッキ液中のヨウ化物イオンやヨウ化金錯イオン、さらには金を溶解させるためにＩ２を用いた際にはその残存量等の合計量を、ヨウ素元素に換算した値を示す。この値は、測定により求めることができるが、メッキ液を調製する際に用いる仕込み原料の量から計算して求めることもできる。上記金メッキ液におけるヨウ素元素の含有量は、金メッキ液全体に対して、通常０．１重量％以上、好ましくは０．５重量％以上、さらに好ましくは１重量％以上、特に好ましくは５重量％以上である。またこの含有量の上限は通常７５重量％以下、好ましくは５０重量％以下、さらに好ましくは３０重量％以下、特に好ましくは２０重量％以下である。
また、上記金メッキ液中にヨウ素（Ｉ２）とヨウ化物イオンの両方を含有する際には、ヨウ素（Ｉ２）とヨウ化物イオンの重量比（ヨウ素（Ｉ２）：ヨウ化物イオン）は、金を安定に溶解させることができ、効果を損なわない限り、特に制限はない。
但し、上記金メッキ液におけるヨウ素（Ｉ２）含有量が多すぎると、例えば金メッキをするに当たり金（または金合金）膜が積層されたものを陰極として用いる際、金メッキ液中のヨウ素（Ｉ２）による電極の溶解が著しく、所望のメッキが行えない場合がある。よって上記金メッキ液におけるヨウ素（Ｉ２）含有量は金めっき液としての性能を損なわない限りにおいて低い方が好ましく、金源として金、ヨウ素源として、ヨウ素及びヨウ化物イオンを用いる場合は、通常、仕込み時の重量比として（ヨウ素（Ｉ２）：ヨウ化物イオン）は、１：２〜１：１０００、好ましくは１：３〜１：１００、さらに好ましくは１：５〜１：３０である。
上記金メッキ液は、非水溶媒を含有している。なお、非水溶媒を含有していれば水を含有していてもよい。非水溶媒の種類は、良好にメッキができ、溶質に対する十分な溶解度を持つものであれば特に制限はないが、アルコール性水酸基及び／またはフェノール性水酸基を有する化合物若しくは非プロトン性有機溶媒が好ましい。
アルコール性水酸基を有する化合物としては、例えば、メタノール、エタノール、プロパノール、イソプロパノール等の１価アルコール；エチレングリコール、プロピレングリコール等の２価アルコール；３価以上の多価アルコールを用いることができる。
中でも、二つ以上のアルコール性水酸基を有するもの、例えば２価アルコールや３価アルコールが好ましく、中でもエチレングリコールやプロピレングリコールが好ましく、特にエチレングリコールが好ましい。
フェノール性水酸基を有する化合物としては、例えば、１つの水酸基を有する無置換フェノールやｏ−／ｍ−／ｐ−クレゾール類、キシレノール類等のアルキルフェノール類、また、２つのフェノール性水酸基を有するものとしてはレソルシノール類が、また３つのフェノール性水酸基を有するものとしてはピロガロール類等を用いることができる。
分子内にアルコール性水酸基やフェノール性水酸基以外の官能基を有する溶媒も、本発明の所期の効果を阻害しない限り用いることができる。例えば、メチルセロソルブやセロソルブ等のようにアルコール性水酸基とともにアルコキシ基を有する溶媒も用いることができる。
非プロトン性有機溶媒は、極性溶媒であっても非極性溶媒であってもよい。
極性溶媒としては、γ−ブチロラクトン、γ−バレロラクトン、δ−バレロラクトンなどのラクトン系溶媒；エチレンカーボネート、プロピレンカーボネート、ブチレンカーボネートなどのカーボネート系溶媒；Ｎ−メチルホルムアミド、Ｎ−エチルホルムアミド、Ｎ，Ｎ−ジメチルホルムアミド、Ｎ，Ｎ−ジエチルホルムアミド、Ｎ−メチルアセトアミド、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ−メチルピロリジノンなどのアミド系溶媒；３−メトキシプロピオニトリル、グルタロニトリルなどのニトリル系溶媒；トリメチルホスフェート、トリエチルホスフェートなどのリン酸エステル系溶媒を例示することができる。
非極性溶媒としては、ヘキサン、トルエン、シリコンオイルなどを例示することができる。これらの溶媒は、１種を単独で使用しても、２種以上を組み合わせて使用してもよい。上記金メッキ液において、特に好ましい非水溶媒は、エチレングリコールまたはγ−ブチロラクトンの単独、あるいは上述したいずれかの非水溶媒との混合物である。
上記金メッキ液における非水溶媒の含有量は、金メッキ液全体に対して、通常１０重量％以上、好ましくは３０重量％以上、さらに好ましくは５０重量％以上、特に好ましくは５５重量％以上であり、通常９５重量％以下、好ましくは９０重量％以下、さらに好ましくは８５重量％以下、特に好ましくは８０重量％以下である。
上記金メッキ液が水を含む場合、その含有量は、金メッキ液全体に対して、通常１重量％以上、好ましくは５重量％以上、さらに好ましくは７重量％以上、特に好ましくは１０重量％以上であり、通常８５重量％以下、好ましくは５０重量％以下、さらに好ましくは４０重量％以下、特に好ましくは３０重量％以下である。
非水溶媒に対する水の割合は、好ましくは１重量％以上、好ましくは５重量％以上、さらに好ましくは７重量％以上、特に好ましくは１０重量％以上であり、通常９０重量％以下、好ましくは６０重量％以下、さらに好ましくは５０重量％以下、特に好ましくは４０重量％以下である。
また、上記金メッキ液は、実質的にシアンを含有していないので、安全性に優れ、且つ廃液処理も容易であり、環境への負荷が低い、優れた金メッキ液である。ここで「実質的にシアンを含まない」とは、シアンを金メッキの目的のために積極的に含有させない事を示し、全く含有しないことが好ましい。例えば、本発明の金メッキ液を調整する際に、不純物としてシアンが混入した場合にも、当然、シアンの含有量は低い方が好ましく、具体的には１重量％以下、中でも０．１重量％以下、特に０．０１重量％以下とすることが好ましい。
金メッキ液に非水溶媒を含有させることにより金メッキが好適に行えるようになった理由は明らかではないが、非水溶媒の存在により、陰極における水の電解によるガス発生が抑制され、金の還元析出効率が良好になったためと考えられる。
上記金メッキ液は、メッキ膜の特性を向上させることが可能な添加剤を含有していても良い。添加剤としては、所期の効果を妨げない限り、公知のシアン系あるいは亜硫酸系のメッキ液で用いられていた添加剤及びそれ以外の物質の中から選択する一種以上の物質を添加して用いることができる。このとき、添加剤の添加量には特段の制限はなく、その効果とコストを勘案して適切な量とすればよい。
また、金以外の一種以上の金属を本発明の金メッキ液に溶解させることにより、合金メッキを行ってもよい。金以外の金属としては、金合金としてよく知られている銅、銀、スズなどが挙げられるが（古藤田、表面技術、４７（２）、１４２（１９９６））、本発明の金メッキ液に溶解しうる限り、それ以外の金属を用いることもできる。このとき、本発明の所期の効果を妨げない限り、金以外の金属を溶解させるためにヨウ化物イオン以外の陰イオンを加えることもできる。
上記金メッキ液の製造方法は、特に制限されないが、金源、ヨウ素源、非水溶媒及び必要に応じて他の成分を混合することにより得ることができる。好ましくは、ヨウ素及びヨウ化物イオン及び非水溶媒を含む溶液に、室温で、または必要に応じて溶液を加熱し、金または金合金を溶解する方法が用いられる。
上記金メッキ液は、金が上記式（２）に従いヨウ素及びヨウ化物イオンを含有する溶液に室温で容易に溶解することからもわかるように、非常に安定であるので、溶存酸素や大気中の酸素に接触しても、金錯体は安定に存在することができる。
また、上記金メッキ液のヨウ化金錯イオンは、液中のヨウ素（Ｉ２）濃度に依存した次式（３）の平衡が存在し、前出の不均化反応等による金の析出が起こり難いと考えられる。そして本発明の金メッキ液中のヨウ素濃度及びヨウ化物イオン濃度比より式（３）の平衡は、大きく左に偏っており、金メッキ液中の金イオンとしては主としてヨウ化金（Ｉ）錯体イオンとして存在しており、少ない電気量で効率的に電解金メッキを行うことが可能となる。
［ＡｕＩ２］− ＋Ｉ２ ＋Ｉ− ⇔ ［ＡｕＩ４］− ＋Ｉ− （３）
金源としては、金合金、または単体の金などが挙げられるが、メッキ液への不純物混入防止の点から単体の金またはヨウ化金などが好ましく用いられるが、入手のしやすさから、単体の金が望ましい。単体の金は、金メッキ液製造方法に応じて、塊、箔、板、粒、粉等、いずれの形態でも差し支えない。また、同じく、メッキ液組成に及ぼす影響から、合金のメッキ液とする場合は、メッキ膜を得ようとする合金と同様の組成の単体の金属が好ましく用いられる。この場合は、溶解速度を考慮して、合金組成をメッキ膜組成と若干ずれた組成を用いることもある。
上記金メッキ液は、好ましくはヨウ素とヨウ化物イオンとの両方を含有しているため、金の溶解能力が高い。上記金メッキ液を用いた金メッキ方法（電解（電界）メッキ方法）では、金が析出しメッキされる側の電極（陰極）とは反対の電極（陽極）の材料に、金もしくは金合金を用いてメッキを行うと、陰極でメッキを行いながら、陽極から金あるいは金合金成分を補給することができ、常に金メッキ液中の金濃度及び合金成分濃度を一定にした安定運転が可能となる。このように、陽極として金もしくは金合金を用いることにより、長時間のメッキが可能であり、メッキ液の寿命の延長を図ることができる。陽極として金もしくは金合金を用いる場合は、金メッキ液の分解等を考慮して、組成及び形状を適宜調整することが好ましい。
本発明の微細孔に対するメッキ方法では、微細孔を有する基板等がメッキの対象となり、半導体チップの電極パッドに金メッキにて金バンプを形成する場合は、電極パッドを有する半導体チップが形成された基板である半導体ウエハ（半導体チップを個々に切り離す前のもの）が対象となる。半導体ウエハの直径は、３、４、５、６、８、１２インチを上げることができる。基板の材質としては、アラミド、アルミナ、ガラス、シリコン、ガリウム砒素などを上げることができる。基板の電極パッド上には、バリアメタル層としてＴｉ、Ｔｉ−Ｗ、Ｔｉ−Ｎ、Ｎｉ、Ｗ、Ｃｒ，Ｔａ，Ｔａ−Ｎなどの高融点金属またはその化合物からなる薄膜と、カレントフィルムとなる金、銀、銅、金−銀合金、金−銅合金からなる薄膜とが積層されている。基板の厚みは、任意でよいが、好ましくは０．２〜１．０ｍｍ程度である。又、バリアメタル層の膜厚は、０．０５〜０．５μｍであり、好ましくは０．１〜０．３μｍ程度である。カレントフィルムの膜厚は、０．０５〜０．７μｍであり、好ましくは０．１〜０．４μｍ程度である。
そして、カレントフィルム上にレジスト層が形成され、該レジスト層の電極パッド対応部が開口され、微細孔となっている。微細孔のサイズは、例えば１００〜４００００μｍ２程度の大きさであり、好ましくは１００〜１００００μｍ２である。レジスト層は、スピンコート法等の常法により基板上に施すことができ、レジストの厚みは１０〜４０μｍであり、より好ましくは１５〜３０μｍ程度である。ここで、レジスト層中の微細孔は、上記カレントフィルムにまで貫通している必要がある。また電極パッド数は１０００〜２２５００００個程度であり、バンプの総面積は０．００１〜２２５ｃｍ２程度である。
そして、本発明の微細孔に対するメッキ方法では、上記金メッキ液を用いると共に、パルス電源を使用して、正電流のみのパルス波のメッキ電流、或いは正負電流のパルス波のメッキ電流を印加して、微細孔内に金メッキを施す。
詳細には、以下のような条件範囲の正電流のみのパルス波、或いは正負電流のパルス波のメッキ電流を印加することである。ここで、図１に示すように、正電流のみのパルス波のパルス電流波形は、電流密度ＣＤ[ｍＡ/ｃｍ２]、パルスオン時間Ｔon［ｍｓｅｃ］、パルスオフ時間Ｔoff[ｍｓｅｃ]によって表される。このとき、周波数ｆ及び平均電流密度ＣＤaveは、それぞれ、
ｆ[Ｈｚ] ＝ １０００[ｍｓｅｃ]／(Ｔon+Ｔoff)
ＣＤave[ｍＡ／ｃｍ２] ＝ ＣＤ／（Ｔon+Ｔoff）
で与えられる。
また、図２に示すように、正負電流のパルス波のパルス電流波形は、正電流密度ＣＤf[ｍＡ/ｃｍ２]、負電流密度ＣＤr[ｍＡ/ｃｍ２]、正パルス時間Ｔf［ｍｓｅｃ］、負パルス時間Ｔr[ｍｓｅｃ]によって表される。このとき、周波数ｆ及び平均電流密度ＣＤaveは、それぞれ、
ｆ[Ｈｚ] ＝ １０００[ｍｓｅｃ]／(Ｔf+Ｔr)
ＣＤave[ｍＡ／ｃｍ２] ＝ （ＣＤf×Ｔf＋ＣＤr×Ｔr）／(Ｔf+Ｔr)
で与えられる。
メッキ電流の適切な条件をパルス電流波形で表すと、正電流のみのパルス波では、電流密度ＣＤ［ｍＡ/ｃｍ２］は、０＜ＣＤ＜２０、より好ましくは０．５≦ＣＤ≦１５、さらに好ましくは２≦ＣＤ≦６である。また、パルスオン時間Ｔon［ｍｓｅｃ］は、０＜Ｔon＜１００００、より好ましくは１≦Ｔon≦５０００、さらに好ましくは１０≦Ｔon≦１０００である。また、パルスオフ時間Ｔoff［ｍｓｅｃ］は、Ｔoff＞０．５、より好ましくはＴoff≧１である。なお、電流密度とパルスオン時間及びパルスオフ時間では、それぞれの許可範囲、より好ましい範囲、さらに好ましい範囲を適宜組み合わせることが可能である。
上記条件内とすることで、１つの微細孔内でメッキ面の高さを揃えると共にメッキ面を滑らかにし、かつ、異なる微細孔間でのメッキ面の高さを揃えることができる。また、微細孔を有する層がレジストであってもレジスト剥離を生じることがない。
一方、正負電流のパルス波では、正電流密度ＣＤf［ｍＡ/ｃｍ２］は、０＜ＣＤf＜２０、より好ましくは０．５≦ＣＤf≦１５、さらに好ましくは２≦ＣＤ≦６である。負電流密度ＣＤr［ｍＡ/ｃｍ２］は、−２０＜ＣＤr＜０、より好ましくは−１５≦ＣＤr、さらに好ましくは−５≦ＣＤである。また、正パルス時間Ｔf［ｍｓｅｃ］は、０＜Ｔf＜１００００、より好ましくは１≦Ｔf≦５０００、さらに好ましくは１０≦Ｔf≦１０００である。負パルス時間Ｔr［ｍｓｅｃ］は、Ｔr＞０．５、より好ましくはＴr≧１である。なお、正電流密度と負電流密度と正パルス時間及び負パルス時間では、それぞれの許可範囲、より好ましい範囲、さらに好ましい範囲を適宜組み合わせることが可能である。
上記条件内とすることで、１つの微細孔内でメッキ面の高さを揃えると共にメッキ面を滑らかにし、かつ、異なる微細孔間でのメッキ面の高さを揃えることができる。また、微細孔を有する層がレジストであってもレジスト剥離を生じることがない。
これにより、ヨウ化金錯イオン及び非水溶媒を含有する金メッキ液を用いて微細孔に対してメッキを施すにおいて、パルス電源が用いられ、電流密度、パルス時間が最適化されることとなり、１つの微細孔内でメッキ面の高さを揃えると共にメッキ面を滑らかにし、かつ、異なる微細孔間でのメッキ面の高さを揃えることが可能となる。特に、正負電流のパルス波のメッキ電流を印加した場合は、正電流のみのパルス波のメッキ電流を印加した場合よりも一層効果的に、１つの微細孔内でメッキ面の高さを揃えると共にメッキ面を滑らかにし、かつ、異なる微細孔間でのメッキ面の高さを揃えることができる。
したがって、これを利用して金バンプを形成することで、バンプ面内の高さのバラツキや、ウエハ面内のバンプ高さのバラツキ、並びにバンプ表面ラフネスを共に減少させて接続信頼性を高めると共に、フォトレジストクラックが防止されて電極間ショートの発生を防止して歩留まりを上げることができる。
以下、実施例により本発明を説明する。
［実施例１］
まず、図３（ａ）に示すように、電極パッド２を有する半導体チップと、保護膜３とを有する直径８インチの半導体ウエハ１を、既存の技術で形成した。次に、図３（ｂ）に示すように、スパッタリング法によりバリアメタル４とカレントフィルム５とを順に形成した。バリアメタル４としては、Ｔｉ、Ｔｉ−Ｗ、Ｔｉ−Ｎなどの高融点金属、またはその化合物を用いることができるが、ここではＴｉ−Ｗを用いた。また、その膜厚は０．２５μｍとした。また、カレントフィルム５としては金を用い、膜厚は０．３μｍとした。
次いで、図３（ｃ）に示すように、カレントフィルム５までを形成した半導体ウエハ１上に、スピンコート法により厚さ２０μｍのポジ型のフォトレジスト６の膜を形成し、電極パッド２上となるバンプ形成部に露光を行い、現像によりフォトレジスト６の膜に開口部６ａを設けた。ここでは、電極パッド数７１００００個、フォトレジスト６の開口部６ａの面積が２．１Ｅ−５ｃｍ２になる半導体ウエハ１を作成した。このとき、バンプの総面積は１．５１５ｃｍ２である。
次いで、図３（ｄ）に示すように、電界メッキ法によりフォトレジスト６の開口部６ａに、金を析出させ、金バンプ７を成長させた。ここで、特許文献１に記載されている、上記金メッキ液、つまり、ヨウ化金錯イオン及び非水溶媒を含有する金メッキ液、より詳細には、ヨウ化物イオン（ヨウ素ヨウ化物イオン）、ヨウ化金錯イオン、及び非水溶媒を含有する金メッキ液を用いた。使用した金メッキ液のヨウ素元素含有量は０．５〜５０[重量％]、非水溶媒はアルコール性水酸基及び、またはフェノール性水酸基を有する化合物若しくは非プロトン性溶媒である。
また、メッキ電流を印加する電源には、パルス電源を用い、対向電極はチタン製メッシュに白金メッキしたものを用いた。メッキ電流のパルス電流波形は、図１に示す正電流のみのパルス波形である。
その後、図３（ｅ）に示すように、フォトレジスト６を除去し、カレントフィルム５とバリアメタル４のエッチングを経て、金バンプ７の形成を完了した。
図４に、上記手順にて金バンプを形成するにおいて、バンプ内高さばらつき、ウエハ面内高さばらつき、バンプ表面ラフネス、フォトレジストクラック有無について、電流密度ＣＤ[ｍＡ/ｃｍ２]、パルスオン時間Ｔon［ｍｓｅｃ］、パルスオフ時間Ｔoff[ｍｓｅｃ]の各依存性の確認を行った結果を示す。ここでは、メッキ膜厚が１０μｍ一定となるように、メッキ時間を調節している。
実験Ｎｏ．１〜５は、Ｔon＝１００ｍｓｅｃ、Ｔoff＝１０ｍｓｅｃ一定としたときの電流密度ＣＤ依存性を調べた結果である。ＣＤ＝２０ｍＡ／ｃｍ２以上となると、バンプ高さばらつき、ウエハ面内高さばらつき、バンプ表面ラフネス、共に悪化していることが分かった。
実験Ｎｏ．６〜１０は、ＣＤ＝５ｍＡ/ｃｍ２、Ｔoff＝１０００ｍｓｅｃ一定としたときのパルスオン時間Ｔon依存性を調べた結果である。Ｔon＝１００００ｍｓｅｃ以上となると、バンプ高さばらつき、ウエハ面内高さばらつき、バンプ表面ラフネス、共に悪化していることが分かった。
実験Ｎｏ.１１〜１６は、ＣＤ＝５ｍＡ/ｃｍ２、Ｔon＝１００ｍｓｅｃ一定としたときのパルスオフ時間Ｔoff依存性を調べた結果である。Ｔoff＝０．５ｍｓｅｃ以下となると、バンプ高さばらつき、ウエハ面内高さばらつき、バンプ表面ラフネス、共に悪化していることが分かった。
実験Ｎｏ.１７〜２０は、デューティ比Ｔon／（Ｔon+Ｔoff）＝５０％一定としたときの周波数[Ｈｚ]依存性を調べた結果である。周波数１ｋＨｚ以上（Ｔon＝Ｔoff＝０．５ｍｓｅｃ以下）となると、バンプ表面ラフネスが悪化していることが分かった。したがって、前述の特許文献２に開示されている条件範囲（デューティ比１／３９〜１／１（２．５〜５０％）、周波数１００Ｈｚ〜１０ｋＨｚ）では、ヨウ素系メッキ液については適用し難いといえる。
以上のことから、ヨウ素系メッキ液で金バンプ形成のメッキを行う際に最適な正電流パルスの条件は、少なくとも、電流密度ＣＤ[ｍＡ／ｃｍ２]０＜ＣＤ＜２０、パルスオン時間Ｔon［ｍｓｅｃ］は、０＜Ｔon＜１００００、パルスオフ時間Ｔoff［ｍｓｅｃ］は、Ｔoff＞０．５、より好ましくは０．５≦ＣＤ≦１５、１≦Ｔon≦５０００、Ｔoff≧１である。
さらに、ここで、生産性を考え併せると、１０μｍの厚さのメッキ時間を６０ｍｉｎ以下とするのが望ましいので、平均電流密度ＣＤave[ｍＡ／ｃｍ２]を３ｍＡ/ｃｍ２以上、より好ましくは４ｍＡ/ｃｍ２以上となるようにするのが望ましく、ここからＴoffの望ましい上限が決定する。
また、実験Ｎｏ.２１〜２３は、実験Ｎｏ.１〜２０と同じ半導体ウエハ、金メッキ液、対向電極を用い、電流密度ＣＤ＝５ｍＡ/ｃｍ２の直流でメッキを行った結果である。バンプ高さばらつき、ウエハ面内高さばらつき、バンプ表面ラフネスは大きい。また、フォトレジストクラックも発生する。したがって、パルス電源の優位性を確認できた。
［実施例２］
前述したように、バンプピッチの狭小化に伴い、ＡＣＦの導電粒子も小さくなる傾向にあり、バンプ表面ラフネス低減が強く求められる。そこで、さらにバンプラフネスの低減を図るために、パルス逆方向のパルス電流を加えることを試みた。
実施例１と同様に、ここでも、まず、図３（ａ）に示すように、電極パッド２を有する半導体チップと、保護膜３とを有する直径８インチの半導体ウエハ１を、既存の技術で形成した。次に、図３（ｂ）に示すように、スパッタリング法によりバリアメタル４とカレントフィルム５とを順に形成した。バリアメタル４としては、Ｔｉ、Ｔｉ−Ｗ、Ｔｉ−Ｎなどの高融点金属、またはその化合物を用いることができるが、ここではＴｉ−Ｗを用いた。また、その膜厚は０．２５μｍとした。また、カレントフィルム５としては金を用い、膜厚は０．３μｍとした。
次いで、図３（ｃ）に示すように、カレントフィルム５までを形成した半導体ウエハ１上に、スピンコート法により厚さ２０μｍのポジ型のフォトレジスト６の膜を形成し、電極パッド２上となるバンプ形成部に露光を行い、現像によりフォトレジスト６の膜に開口部６ａを設けた。ここでは、電極パッド数７１００００個、フォトレジスト６の開口部６ａの面積が２．１Ｅ−５ｃｍ２になる半導体ウエハ１を作成した。このとき、バンプの総面積は１．５１５ｃｍ２である。
次いで、図３（ｄ）に示すように、電界メッキ法によりフォトレジスト６の開口部６ａに、金を析出させ、金バンプ７を成長させた。ことのき、特許文献１に記載されている、上記金メッキ液、つまり、ヨウ化金錯イオン及び非水溶媒を含有する金メッキ液、より詳細には、ヨウ化物イオン（ヨウ素ヨウ化物イオン）、ヨウ化金錯イオン、及び非水溶媒を含有する金メッキ液を用いた。使用した金メッキ液のヨウ素元素含有量は０．５〜５０[重量％]、非水溶媒はアルコール性水酸基及び、またはフェノール性水酸基を有する化合物若しくは非プロトン性溶媒である。
また、メッキ電流を印加する電源には、パルス電源を用い、対向電極はチタン製メッシュに白金メッキしたものを用いた。そして、ここでは用いたメッキ電流のパルス電流波形は、図２に示す正負電流のパルス波形である。
図５に、上記手順にて金バンプを形成するにおいて、バンプ内高さばらつき、ウエハ面内高さばらつき、バンプ表面ラフネス、フォトレジストクラック有無について、負電流密度ＣＤｒ[ｍＡ/ｃｍ２]、負パルス時間Ｔr［ｍｓｅｃ］の各依存性の確認を行った結果を示す。ここでも、メッキ膜厚が１０μｍ一定となるように、メッキ時間を調節している。
実験Ｎｏ.３１〜３６は、ＣＤf＝５ｍＡ/ｃｍ２、Ｔf＝１００ｍｓｅｃ、Ｔr＝１０ｍｓｅｃ一定としたときの負電流密度ＣＤr依存性を調べた結果である。ＣＤr＝−０．５〜−１５ｍＡ/ｃｍ２の範囲で、ＣＤf＝０ｍＡ/ｃｍ２の場合（正電流のみのパルス波に相当）と比べ、バンプ内高さばらつき、ウエハ面内高さばらつき、バンプ表面ラフネスが改善された。また、フォトレジストクラックの発生も無い。ＣＤr＝−２０ｍＡ/ｃｍ２を含めてこれより負側に大きくなると、バンプ高さばらつき、ウエハ面内高さばらつき、バンプ表面ラフネス、共に悪化していることが分かった。
実験Ｎｏ.３７〜４０は、ＣＤf＝５ｍＡ/ｃｍ２、ＣＤr＝−５ｍＡ/ｃｍ２、Ｔf＝１００ｍｓｅｃ一定としたときの負パルス時間Ｔr［ｍｓｅｃ］依存性を調べた結果である。
Ｔr＝０．５ｍｓｅｃ以下では、バンプ高さばらつき、ウエハ面内高さばらつき、バンプ表面ラフネス、共に悪化していることが分かった。
以上より、ヨウ素系メッキ液で金バンプ形成のメッキを行う際に最適な正負電流パルスの条件は、負電流密度ＣＤr［ｍＡ/ｃｍ２］は、−２０＜ＣＤr＜０、好ましくは−１５≦ＣＤr、より好ましくは−１５≦ＣＤr≦−０．５である。また、負パルス時間Ｔr［ｍｓｅｃ］は、実施例１のＴoffと同様、Ｔr＞０．５、より好ましくはＴr≧１である。
正パルス時間Ｔfは、実施例１と同様の電流密度ＣＤ、パルスオン時間が適用可能である。即ち、正電流密度ＣＤf[ｍＡ／ｃｍ２]０＜ＣＤf＜２０、パルスオン時間Ｔf［ｍｓｅｃ］０＜Ｔf＜１００００、より好ましくは０．５≦ＣＤf≦１５、１≦Ｔf≦５０００である。
さらに、ここでも、生産性を考え併せると、１０μｍの厚さのメッキ時間を６０ｍｉｎ以下とするのが望ましいので、平均電流密度ＣＤave[ｍＡ／ｃｍ２]を３ｍＡ/ｃｍ２以上、より好ましくは４ｍＡ/ｃｍ２以上となるようにするのが望ましく、ここからＴoffの望ましい上限が決定する。
半導体装置の電極パッド上へのバンプ形成など、微細な金の突起物の形成に適用できる。
本発明の実施形態を示すものであり、バンプ形成の際の金メッキ工程で適用される、正電流のみのパルス波のメッキ電流のパルス電流波形を示す波形図である。 本発明の他の実施形態を示すものであり、バンプ形成の際の金メッキ工程で適用される、正負電流のパルス波のメッキ電流のパルス電流波形を示す波形図である。 （ａ）〜（ｅ）共に、半導体チップの電極パッド上に金メッキにて金バンプを形成する工程を示す半導体チップの要部の断面図である。 本発明の実施例を示すもので、バンプ内高さばらつき、ウエハ面内高さばらつき、バンプ表面ラフネス、フォトレジストクラック有無について、電流密度ＣＤ[ｍＡ/ｃｍ２]、パルスオン時間Ｔon［ｍｓｅｃ］、パルスオフ時間Ｔoff[ｍｓｅｃ]の各依存性の確認を行った結果を示す図である。 本発明の実施例を示すもので、バンプ内高さばらつき、ウエハ面内高さばらつき、バンプ表面ラフネス、フォトレジストクラック有無について、負電流密度ＣＤｒ[ｍＡ/ｃｍ２]、負パルス時間Ｔr［ｍｓｅｃ］の各依存性の確認を行った結果を示す図である。 従来の金メッキ方法で金バンプが形成された半導体チップの要部の断面図である。
符号の説明
１ 半導体ウエハ（基板）
２ 電極パッド
３ 保護膜
４ バリアメタル
５ カレントフィルム
６ フォトレジスト（レジスト層）
６ａ 開口部（微細孔）
７ 金バンプ

Claims (7)

  1. ヨウ化金錯イオン及び非水溶媒を含有する金メッキ液を用い、正電流のパルス波のメッキ電流を印加して微細孔内に金メッキを施すことを特徴とする微細孔に対するメッキ方法。
  2. 上記正電流のパルス波は、電流密度ＣＤ［ｍＡ/ｃｍ２］が０＜ＣＤ＜２０、パルスオン時間Ｔon［ｍｓｅｃ］が０＜Ｔon＜１００００、パルスオフ時間Ｔoff［ｍｓｅｃ］がＴoff＞０．５であることを特徴とする請求項１に記載の微細孔に対するメッキ方法。
  3. ヨウ化金錯イオン及び非水溶媒を含有する金メッキ液を用い、正負電流のパルス波のメッキ電流を印加して微細孔内に金メッキを施すことを特徴とする微細孔に対するメッキ方法。
  4. 上記正負電流のパルス波は、正電流密度ＣＤf［ｍＡ/ｃｍ２］が０＜ＣＤf＜２０、負電流密度ＣＤr［ｍＡ/ｃｍ２］が−２０＜ＣＤr＜０、正パルス時間Ｔf［ｍｓｅｃ］が０＜Ｔf＜１００００、負パルス時間Ｔr［ｍｓｅｃ］がＴr＞０．５であることを特徴とする請求項２に記載の微細孔に対するメッキ方法。
  5. 基板の電極パッド形成面に積層されたレジスト層の微細孔にメッキを施すことで上記電極パッド上に金バンプを形成する金バンプ形成方法において、
    請求項１又は３に記載の微細孔に対するメッキ方法を用いて上記レジスト層の微細孔にメッキを施し金バンプを形成することを特徴とする金バンプ形成方法。
  6. 電極パッド上に金バンプが形成されてなる半導体装置の製造方法において、
    電極パッドを有する半導体装置が形成された基板上にレジスト層を形成し、請求項１又は３に記載の微細孔に対するメッキ方法を用いて上記レジスト層に形成した微細孔にメッキを施すことで上記電極パッド上に金バンプを形成する工程を含むことを特徴とする半導体装置の製造方法。
  7. 電極パッド上に金バンプが形成されてなる半導体装置において、
    上記金バンプが請求項１又は３に記載の微細孔に対するメッキ方法を用いて形成されていることを特徴とする半導体装置。
JP2004319902A 2004-11-02 2004-11-02 微細孔に対するメッキ方法、及びこれを用いた金バンプ形成方法と半導体装置の製造方法、並びに半導体装置 Pending JP2006131926A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004319902A JP2006131926A (ja) 2004-11-02 2004-11-02 微細孔に対するメッキ方法、及びこれを用いた金バンプ形成方法と半導体装置の製造方法、並びに半導体装置
TW094138476A TW200619433A (en) 2004-11-02 2005-11-02 Micro-hole plating method, gold bump fabrication method and semiconductor device fabrication method using the micro-hole plating method, semiconductor device
US11/266,095 US20060118952A1 (en) 2004-11-02 2005-11-02 Micro-hole plating method, gold bump fabrication method and semiconductor device fabrication method using the micro-hole plating method, semiconductor device
KR1020050104365A KR100743015B1 (ko) 2004-11-02 2005-11-02 미세 구멍에 대한 도금방법, 및 이것을 이용한 금 범프 형성방법과 반도체장치의 제조방법
CNB2005100483972A CN100449696C (zh) 2004-11-02 2005-11-02 微细孔电镀和金凸起形成方法、半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004319902A JP2006131926A (ja) 2004-11-02 2004-11-02 微細孔に対するメッキ方法、及びこれを用いた金バンプ形成方法と半導体装置の製造方法、並びに半導体装置

Publications (1)

Publication Number Publication Date
JP2006131926A true JP2006131926A (ja) 2006-05-25

Family

ID=36573273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004319902A Pending JP2006131926A (ja) 2004-11-02 2004-11-02 微細孔に対するメッキ方法、及びこれを用いた金バンプ形成方法と半導体装置の製造方法、並びに半導体装置

Country Status (5)

Country Link
US (1) US20060118952A1 (ja)
JP (1) JP2006131926A (ja)
KR (1) KR100743015B1 (ja)
CN (1) CN100449696C (ja)
TW (1) TW200619433A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007177291A (ja) * 2005-12-28 2007-07-12 Shinshu Univ 金めっき膜およびその製造方法
JP2008174795A (ja) * 2007-01-18 2008-07-31 Mitsubishi Chemicals Corp 金メッキ液および金メッキ方法
CN103179806A (zh) * 2011-12-21 2013-06-26 奥特斯有限公司 组合的通孔镀覆和孔填充的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2041786A2 (en) * 2006-07-10 2009-04-01 Nxp B.V. Integrated circuit, transponder, method of producing an integrated circuit and method of producing a transponder
KR100819557B1 (ko) * 2006-08-17 2008-04-07 삼성전자주식회사 금속 식각용액, 이를 이용하는 금속 식각방법 및 이를이용하는 반도체 제품의 제조방법
US8828213B2 (en) * 2011-02-09 2014-09-09 Dai Nippon Printing Co., Ltd. Stainless substrate having a gold-plating layer, and process of forming a partial gold-plating pattern on a stainless substrate
US8846548B2 (en) * 2013-01-09 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and methods for forming the same
JP6362337B2 (ja) * 2014-01-21 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102315276B1 (ko) 2014-10-06 2021-10-20 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
TWI575623B (zh) * 2015-12-10 2017-03-21 南茂科技股份有限公司 凸塊結構與其製作方法
CN107385486A (zh) * 2016-05-16 2017-11-24 中国科学院微电子研究所 脉冲电镀金的方法及形成的金镀层
CN107881534A (zh) * 2017-11-10 2018-04-06 广州东有电子科技有限公司 一种具备金属电极的器件与基板的互连方法
CN109056038A (zh) * 2018-10-10 2018-12-21 德淮半导体有限公司 电镀装置及其电镀方法
US20220216104A1 (en) * 2019-02-14 2022-07-07 Lam Research Corporation Gold through silicon mask plating

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742023A (en) * 1986-08-28 1988-05-03 Fujitsu Limited Method for producing a semiconductor device
US4999054A (en) * 1986-12-19 1991-03-12 Lamerie, N.V. Gold plating solutions, creams and baths
US4832743A (en) * 1986-12-19 1989-05-23 Lamerie, N.V. Gold plating solutions, creams and baths
US5750017A (en) * 1996-08-21 1998-05-12 Lucent Technologies Inc. Tin electroplating process
JP3735173B2 (ja) * 1997-02-06 2006-01-18 ディップソール株式会社 微細孔に電気めっきを柱状に析出させる方法
US6069406A (en) * 1997-05-20 2000-05-30 Shinko Electric Industries Co., Ltd. Wiring patterned film and production thereof
US6319384B1 (en) * 1998-10-14 2001-11-20 Faraday Technology Marketing Group, Llc Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
US6524461B2 (en) * 1998-10-14 2003-02-25 Faraday Technology Marketing Group, Llc Electrodeposition of metals in small recesses using modulated electric fields
US6203684B1 (en) * 1998-10-14 2001-03-20 Faraday Technology Marketing Group, Llc Pulse reverse electrodeposition for metallization and planarization of a semiconductor substrates
US6210555B1 (en) * 1999-01-29 2001-04-03 Faraday Technology Marketing Group, Llc Electrodeposition of metals in small recesses for manufacture of high density interconnects using reverse pulse plating
US6878259B2 (en) * 1998-10-14 2005-04-12 Faraday Technology Marketing Group, Llc Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
EP1070159A4 (en) * 1998-10-14 2004-06-09 Faraday Technology Inc ELECTRIC COATING OF METALS IN SMALL CUTOUTS USING MODULATED ELECTRICAL FIELDS
US6297155B1 (en) * 1999-05-03 2001-10-02 Motorola Inc. Method for forming a copper layer over a semiconductor wafer
US7446030B2 (en) * 1999-08-27 2008-11-04 Shocking Technologies, Inc. Methods for fabricating current-carrying structures using voltage switchable dielectric materials
US6297157B1 (en) * 1999-11-01 2001-10-02 Advanced Micro Devices, Inc. Time ramped method for plating of high aspect ratio semiconductor vias and channels
JP2002121699A (ja) * 2000-05-25 2002-04-26 Nippon Techno Kk めっき浴の振動流動とパルス状めっき電流との組み合わせを用いた電気めっき方法
US6548393B1 (en) * 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
JP2002222823A (ja) * 2001-01-29 2002-08-09 Sharp Corp 半導体集積回路およびその製造方法
US6737353B2 (en) * 2001-06-19 2004-05-18 Advanced Semiconductor Engineering, Inc. Semiconductor device having bump electrodes
US6723219B2 (en) * 2001-08-27 2004-04-20 Micron Technology, Inc. Method of direct electroplating on a low conductivity material, and electroplated metal deposited therewith
JP3976564B2 (ja) * 2001-12-20 2007-09-19 日本リーロナール有限会社 ビアフィリング方法
KR20040093095A (ko) * 2002-03-13 2004-11-04 미쓰비시 가가꾸 가부시키가이샤 금 도금액 및 금 도금방법
JP3680838B2 (ja) * 2002-03-13 2005-08-10 三菱化学株式会社 金メッキ液および金メッキ方法
DE60336539D1 (de) * 2002-12-20 2011-05-12 Shipley Co Llc Methode zum Elektroplattieren mit Umkehrpulsstrom
JP2004207685A (ja) * 2002-12-23 2004-07-22 Samsung Electronics Co Ltd 無鉛ソルダバンプの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007177291A (ja) * 2005-12-28 2007-07-12 Shinshu Univ 金めっき膜およびその製造方法
WO2007077775A1 (ja) * 2005-12-28 2007-07-12 National University Corporation Shinshu University 金めっき膜およびその製造方法
JP2008174795A (ja) * 2007-01-18 2008-07-31 Mitsubishi Chemicals Corp 金メッキ液および金メッキ方法
CN103179806A (zh) * 2011-12-21 2013-06-26 奥特斯有限公司 组合的通孔镀覆和孔填充的方法
CN103179806B (zh) * 2011-12-21 2019-05-28 奥特斯有限公司 组合的通孔镀覆和孔填充的方法

Also Published As

Publication number Publication date
TW200619433A (en) 2006-06-16
US20060118952A1 (en) 2006-06-08
CN1822322A (zh) 2006-08-23
CN100449696C (zh) 2009-01-07
KR20060052415A (ko) 2006-05-19
KR100743015B1 (ko) 2007-07-26

Similar Documents

Publication Publication Date Title
KR100743015B1 (ko) 미세 구멍에 대한 도금방법, 및 이것을 이용한 금 범프 형성방법과 반도체장치의 제조방법
TWI518813B (zh) 在基板上形成焊接合金沈積物之方法
EP1946362B1 (en) Tin-silver solder bumping in electronics manufacture
CN102696097B (zh) 蚀刻液及使用其的半导体装置的制造方法
JP4758614B2 (ja) 電気めっき組成物および方法
JP5706386B2 (ja) ２層フレキシブル基板、並びに２層フレキシブル基板を基材としたプリント配線板
JP4932370B2 (ja) 電解めっき方法、プリント配線板及び半導体ウェハー
KR20110139654A (ko) 알루미늄 산화피막용 제거액 및 알루미늄 또는 알루미늄합금의 표면처리방법
JP2005060822A (ja) 複合基体の電気メッキ
Lin et al. Characterization of through-hole filling by copper electroplating using a tetrazolium salt inhibitor
WO2015190218A1 (ja) シアン系電解金めっき浴及びこれを用いるバンプ形成方法
KR101657460B1 (ko) ＳｎＣｌ2 혹은 ＳｎＣｌ2-2Ｈ2Ｏ을 사용하는 Ｓｎ-Ａｇ 도금액
JP2007194174A (ja) 導体パターン用インク、導体パターン、配線基板及び電気光学装置並びに電子機器
KR20140091689A (ko) 구리 및 구리 합금 에칭용 수성 조성물
Kim et al. Electrochemically deposited tin-silver-copper ternary solder alloys
KR20150047057A (ko) 구리 도금액 및 이를 이용한 구리 도금 방법
Roh et al. Cu filling of TSV using various current forms for three‐dimensional packaging application
WO2012073783A1 (ja) Ｐｄ又はＰｄを主成分とする合金の表面処理剤、及び銅表面の表面皮膜層構造
US6726827B2 (en) Electroplating solution for high speed plating of tin-bismuth solder
CN109576766B (zh) 一种电泳-电沉积制备纳米TiO2增强Sn基微凸点的方法
JP4857832B2 (ja) 電子回路基板及びその製造方法
JP2000160351A (ja) 電子部品用無電解銀めっき液
EP4333028A1 (en) Method for forming through-via metal wiring
JP2013008829A (ja) Ｓｎ−Ａｇ系合金はんだバンプの形成方法
JP4853065B2 (ja) 電解めっき皮膜

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080121

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080815