TWI575623B - 凸塊結構與其製作方法 - Google Patents

凸塊結構與其製作方法 Download PDF

Info

Publication number
TWI575623B
TWI575623B TW104141549A TW104141549A TWI575623B TW I575623 B TWI575623 B TW I575623B TW 104141549 A TW104141549 A TW 104141549A TW 104141549 A TW104141549 A TW 104141549A TW I575623 B TWI575623 B TW I575623B
Authority
TW
Taiwan
Prior art keywords
bump
pores
plating solution
bump structure
bubbles
Prior art date
Application number
TW104141549A
Other languages
English (en)
Other versions
TW201721778A (zh
Inventor
盧東寶
徐子涵
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW104141549A priority Critical patent/TWI575623B/zh
Priority to CN201610103905.0A priority patent/CN106876353B/zh
Application granted granted Critical
Publication of TWI575623B publication Critical patent/TWI575623B/zh
Publication of TW201721778A publication Critical patent/TW201721778A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D15/00—Electrolytic or electrophoretic production of coatings containing embedded materials, e.g. particles, whiskers, wires
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/003—Electroplating using gases, e.g. pressure influence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Description

凸塊結構與其製作方法
本發明是有關於一種凸塊結構與其製作方法。
近年來，隨著電子產品的需求朝向高功能化、訊號傳輸高速化及電路元件高密度化，半導體相關產業的技術也不斷演進。一般而言，半導體晶圓在完成積體電路（integrated circuit）的製作之後，需透過導電結構（例如凸塊、導線）電性連接積體電路的外接墊和其他元件（例如基板、印刷電路板），方能傳遞電性訊號。
以電鍍凸塊結構為例，其應用常見於薄膜覆晶封裝（Chip on Film，COF）或玻璃覆晶（Chip on Glass，COG）。一般而言，凸塊結構藉由電鍍製程直接製作於半導體晶圓的表面上，而後在半導體晶圓單分成單顆晶片後，藉由形成於晶片上的凸塊結構使晶片電性連接軟性基板（即薄膜基板）或玻璃基板上的導電圖案（例如是引腳或者導電接點）。凸塊結構與導電圖案可以透過直接壓合而形成共晶鍵结，例如COF封裝中，薄膜基板上的引腳與凸塊壓合，使引腳局部沉入凸塊中形成共晶鍵結。此時，若凸塊結構的硬度太高，即可能造成引腳與凸塊結構無法有效鍵結，且凸塊結構在壓合過程中也可能破壞晶片上的導電結構或是薄膜基板上的引腳，使得訊號無法正常傳輸。此外，凸塊結構與導電圖案也可利用導電膠（例如異方性導電膠）中的導電粒子達到電性連接，然而導電粒子也可能未有效分佈於凸塊結構與導電圖案之間，從而降低凸塊結構的電性接合效果。另外，若以價格較高的貴金屬材料（例如金）製作整個凸塊結構，將使凸塊結構的生產成本無法有效降低。
本發明提供一種凸塊結構與其製作方法，其適於使凸塊結構具有高孔隙度與彈性，從而提高凸塊結構的接合效果，並同時降低生產成本。
本發明的凸塊結構包括一凸塊本體以及多個孔隙。孔隙分布於凸塊本體中，其中孔隙的直徑介於0.05微米至1微米之間，且凸塊本體與孔隙間的孔隙度介於25％至75％之間。
本發明的凸塊結構的製作方法包括下列步驟：將複數氣泡參雜於一電鍍液中。藉由電鍍液形成一凸塊本體於一鍍件上，且氣泡混入凸塊本體中，以構成分布於凸塊本體中的多個孔隙，其中孔隙的直徑介於0.05微米至1微米之間，且凸塊本體與孔隙間的孔隙度介於25％至75％之間。
在本發明的一實施例中，上述的孔隙藉由一起泡劑所產生的複數氣泡混入用於形成凸塊本體的一電鍍液中，伴隨電鍍液形成凸塊本體時所構成。
在本發明的一實施例中，上述的凸塊本體的材質包括金、銀或銅。
在本發明的一實施例中，上述的凸塊本體與孔隙間的孔隙度介於25％至50％之間。
在本發明的一實施例中，上述的凸塊本體與孔隙間的孔隙度介於30％至40％之間。
在本發明的一實施例中，上述的氣泡藉由在電鍍液中加入一起泡劑所產生。
在本發明的一實施例中，上述的電鍍液中的複數離子堆疊沉積構成凸塊本體，氣泡參雜於離子之間，以在離子堆疊時混入凸塊本體並構成孔隙。
在本發明的一實施例中，上述的電鍍液包括含有金、銀或銅離子的材質，而離子包括金、銀或銅離子。
在本發明的一實施例中，上述的藉由電鍍液形成凸塊本體的步驟包括均勻攪拌電鍍液，使氣泡懸浮於電鍍液中。
基於上述，本發明的凸塊結構與其製作方法將複數氣泡參雜於電鍍液中，並藉由電鍍液形成凸塊本體，使氣泡混入凸塊本體中，以構成分布於凸塊本體中的多個孔隙。如此，凸塊結構包括凸塊本體以及分布於其中的孔隙，其中孔隙的直徑介於0.05微米至1微米之間，且凸塊本體與孔隙間的孔隙度介於25％至75％之間。據此，本發明的凸塊結構與其製作方法適於使凸塊結構具有高孔隙度與彈性，從而提高凸塊結構的接合效果，並同時降低生產成本。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是本發明一實施例的凸塊結構的示意圖。請參考圖1，在本實施例中，凸塊結構100包括凸塊本體110以及多個孔隙120。孔隙120分布於凸塊本體110中，其中孔隙120的直徑d介於0.05微米至1微米之間，且凸塊本體110與孔隙120間的孔隙度（porosity）介於25％至75％之間。具體來說，所述凸塊結構100可以製作在半導體晶圓或者其他適用的載體10上，作為所述載體10與其他電子組件（如電路板或其他適用的電子組件）之間電性連接的導電結構。其中，常見的凸塊結構是在電鍍製程中藉由電鍍液中的離子堆疊沉積所構成。相對地，本實施例的凸塊結構100更在製作過程中於凸塊本體110上形成孔隙120，以提高凸塊結構100的整體孔隙度，使其具有彈性。
圖2是圖1的凸塊結構的製作流程示意圖。請參考圖1與圖2，在本實施例中，凸塊結構100的製作方法包括下列步驟。首先，在電鍍裝置20（例如是電鍍槽）中放入電鍍液22，並將複數氣泡24參雜於電鍍液22中。接著，藉由電鍍液22形成凸塊本體110於鍍件30上，且氣泡24混入凸塊本體110中，以構成分布於凸塊本體110中的多個孔隙120。具體而言，所述孔隙120可藉由起泡劑所產生的複數氣泡24（繪示於圖2）混入用於形成凸塊本體110的電鍍液22中，伴隨電鍍液22形成凸塊本體110時所構成。
詳細而言，鍍件30通常是固定於工件支架（未繪示）上，然後浸置於含電鍍液22的電鍍槽中。電源供應器V電性連接至固定鍍件30的工件支架，並提供負極輸出至工件支架而構成陰極26。電鍍裝置20中還設置有陽極28，電源供應器V則提供正極輸出至陽極28。於電鍍過程中，電源供應器V施加電壓，致使電荷自陽極28流向鍍件30（即陰極26）。電荷流動產生電化學反應（即氧化還原反應）使電鍍液22內的複數離子堆疊沉積構成凸塊本體110於鍍件30上。更進一步地說，所述電鍍液22包括含有金、銀或銅離子的材質，例如是氰化金鉀（KAu(CN) 2）、氰化銀鉀（KAg(CN) 2）或硫酸銅（CuSO 4），而離子包括金、銀或銅離子，但本發明不以此為限制。另外，所述鍍件30例如是前述的半導體晶圓或其他適用的載體10（繪示於圖1），而凸塊本體110於此製作方法中形成於鍍件30（即載體10）上。換言之，藉由電鍍製程，電鍍液22中的離子透過氧化還原反應朝向位於陰極26的鍍件30移動，並堆疊沉積構成凸塊本體110。此外，凸塊本體110可形成在作為鍍件30的半導體晶圓的特定區域32，而所述特定區域32可以是由在鍍件30上的阻隔結構34（例如是圖案化光阻）所區隔而成，即凸塊本體110形成在阻隔結構34所環繞構成的特定區域32內，但本發明不以此為限制。
另外，在本實施例中，所述氣泡24可藉由在電鍍液22中加入起泡劑（未繪示）所產生，且其所產生的氣泡24的直徑係不大於孔隙120的直徑。藉此，電鍍液22中的複數離子堆疊沉積構成凸塊本體110，而同時氣泡24參雜於所述離子之間，以在離子堆疊時混入凸塊本體110並構成孔隙120。其中，藉由電鍍液22形成凸塊本體110的步驟包括均勻攪拌電鍍液22，使氣泡24較均勻地懸浮於電鍍液22中。此舉有助於由氣泡24所構成的孔隙120均勻分布於凸塊本體110中。
請參考圖1，在本實施例中，凸塊結構100藉由上述製作方法形成於載體10（即前述鍍件30），其中凸塊本體110的材質包括金、銀或銅，但本發明不以此為限制。另外，所述凸塊本體110的高度h約為12微米至15微米之間，而寬度w約為10微米至15微米之間，但本發明不以此為限制。其中，由氣泡24所構成的孔隙120的直徑介於0.05微米至1微米之間，且凸塊本體110與孔隙120間的孔隙度介於25％至75％之間。較佳地，凸塊本體110與孔隙120間的孔隙度介於25％至50％之間。更佳地，凸塊本體110與孔隙120間的孔隙度介於30％至40％之間。然而，本發明不以此為限制，所述孔隙度可依據需求調整。
由此可知，在本實施例中，所述孔隙120是由氣泡24在電鍍製程中在凸塊本體110中所構成，不同於凸塊本體110在離子堆疊沉積過程中自然產生於離子之間的間隙，故凸塊結構100相較於常見的凸塊結構具有較高的孔隙度，進而使凸塊結構100具有彈性。藉由上述設計，當作為載體10的半導體晶圓透過凸塊結構100作為導電結構而電性連接至其他電子組件（如電路板）時，凸塊結構100可透過導電膠或其他適用的方式壓合至電子組件的導電圖案（例如導電接點或者引腳）上。此時，由於凸塊結構100具有高孔隙度與彈性，故可降低凸塊結構100在壓合過程中破壞導電圖案（例如造成引腳斷裂）的機率，而凸塊結構100亦可有效透過孔隙120嵌合導電膠中的導電粒子，以提高其接合效果。並且，相較於以金或其他貴金屬材料製作整個凸塊結構而言，凸塊結構100在凸塊本體110中形成孔隙120，使得凸塊結構100中的金屬材質比例降低，進而有效降低生產成本。據此，凸塊結構100與其製作方法適於使凸塊結構100具有高孔隙度與彈性，從而提高凸塊結構100的接合效果，並同時降低生產成本。
綜上所述，本發明的凸塊結構與其製作方法將由起泡劑所產生的複數氣泡參雜於電鍍液中，並藉由電鍍液形成凸塊本體，使氣泡在電鍍液的離子堆疊沉積構成凸塊本體的過程中混入凸塊本體中，從而構成分布於凸塊本體中的多個孔隙。如此，凸塊結構包括凸塊本體以及分布於其中的孔隙，其中孔隙的直徑介於0.05微米至1微米之間，且凸塊本體與孔隙間的孔隙度介於25％至75％之間。據此，本發明的凸塊結構與其製作方法適於使凸塊結構具有高孔隙度與彈性，從而提高凸塊結構的接合效果，並同時降低生產成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧載體
20‧‧‧電鍍裝置
22‧‧‧電鍍液
24‧‧‧氣泡
26‧‧‧陰極
28‧‧‧陽極
30‧‧‧鍍件
32‧‧‧特定區域
34‧‧‧阻隔結構
100‧‧‧凸塊結構
110‧‧‧凸塊本體
120‧‧‧孔隙
d‧‧‧直徑
h‧‧‧高度
V‧‧‧電源供應器
w‧‧‧寬度
圖1是本發明一實施例的凸塊結構的示意圖。 圖2是圖1的凸塊結構的製作流程示意圖。
10‧‧‧載體
100‧‧‧凸塊結構
110‧‧‧凸塊本體
120‧‧‧孔隙
d‧‧‧直徑
h‧‧‧高度
w‧‧‧寬度

Claims (10)

  1. 一種凸塊結構，包括： 一凸塊本體；以及 多個孔隙，分布於該凸塊本體中，其中該些孔隙的直徑介於0.05微米（micrometer，μm）至1微米之間，且該凸塊本體與該些孔隙間的孔隙度介於25％至75％之間。
  2. 如申請專利範圍第1項所述的凸塊結構，其中該些孔隙藉由一起泡劑所產生的複數氣泡混入用於形成該凸塊本體的一電鍍液中，伴隨該電鍍液形成該凸塊本體時所構成。
  3. 如申請專利範圍第1項所述的凸塊結構，其中該凸塊本體的材質包括金、銀或銅。
  4. 如申請專利範圍第1項所述的凸塊結構，其中該凸塊本體與該些孔隙間的孔隙度介於25％至50％之間。
  5. 如申請專利範圍第1項所述的凸塊結構，其中該凸塊本體與該些孔隙間的孔隙度介於30％至40％之間。
  6. 一種凸塊結構的製作方法，包括： 將複數氣泡參雜於一電鍍液中；以及 藉由該電鍍液形成一凸塊本體於一鍍件上，且該些氣泡混入該凸塊本體中，以構成分布於該凸塊本體中的多個孔隙，其中該些孔隙的直徑介於0.05微米至1微米之間，且該凸塊本體與該些孔隙間的孔隙度介於25％至75％之間。
  7. 如申請專利範圍第6項所述的凸塊結構的製作方法，其中該些氣泡藉由在該電鍍液中加入一起泡劑所產生。
  8. 如申請專利範圍第6項所述的凸塊結構的製作方法，其中該電鍍液中的複數離子堆疊沉積構成該凸塊本體，該些氣泡參雜於該些離子之間，以在該些離子堆疊時混入該凸塊本體並構成該些孔隙。
  9. 如申請專利範圍第8項所述的凸塊結構的製作方法，其中該電鍍液包括含有金、銀或銅離子的材質，而該些離子包括金、銀或銅離子。
  10. 如申請專利範圍第8項所述的凸塊結構的製作方法，其中藉由該電鍍液形成該凸塊本體的步驟包括均勻攪拌該電鍍液，使該些氣泡懸浮於該電鍍液中。
TW104141549A 2015-12-10 2015-12-10 凸塊結構與其製作方法 TWI575623B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104141549A TWI575623B (zh) 2015-12-10 2015-12-10 凸塊結構與其製作方法
CN201610103905.0A CN106876353B (zh) 2015-12-10 2016-02-25 凸块结构与其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104141549A TWI575623B (zh) 2015-12-10 2015-12-10 凸塊結構與其製作方法

Publications (2)

Publication Number Publication Date
TWI575623B true TWI575623B (zh) 2017-03-21
TW201721778A TW201721778A (zh) 2017-06-16

Family

ID=58766391

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104141549A TWI575623B (zh) 2015-12-10 2015-12-10 凸塊結構與其製作方法

Country Status (2)

Country Link
CN (1) CN106876353B (zh)
TW (1) TWI575623B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091633A (zh) * 2017-12-13 2018-05-29 广东工业大学 纳米多孔铜互连层结构及其制备方法
CN117832170B (zh) * 2024-03-05 2024-05-07 北京大学 一种适用于电子封装的连接结构的制备方法及连接结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200517530A (en) * 2003-11-26 2005-06-01 Chen Shu Mei Pretreatment for electroplating on cast aluminum alloy part
US20060118952A1 (en) * 2004-11-02 2006-06-08 Yoshihide Suzuki Micro-hole plating method, gold bump fabrication method and semiconductor device fabrication method using the micro-hole plating method, semiconductor device
TW201022483A (en) * 2008-08-25 2010-06-16 Electroplating Eng Hard gold-based plating solution

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100454529C (zh) * 2003-10-24 2009-01-21 国际整流器公司 用于形成互连结构的焊膏以及由焊膏形成的互连结构
US7745013B2 (en) * 2005-12-30 2010-06-29 Intel Corporation Solder foams, nano-porous solders, foamed-solder bumps in chip packages, methods of assembling same, and systems containing same
US7705458B2 (en) * 2006-06-20 2010-04-27 Intel Corporation Bulk metallic glass solders, foamed bulk metallic glass solders, foamed-solder bond pads in chip packages, methods of assembling same, and systems containing same
JP5123633B2 (ja) * 2007-10-10 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置および接続材料

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200517530A (en) * 2003-11-26 2005-06-01 Chen Shu Mei Pretreatment for electroplating on cast aluminum alloy part
US20060118952A1 (en) * 2004-11-02 2006-06-08 Yoshihide Suzuki Micro-hole plating method, gold bump fabrication method and semiconductor device fabrication method using the micro-hole plating method, semiconductor device
TW201022483A (en) * 2008-08-25 2010-06-16 Electroplating Eng Hard gold-based plating solution

Also Published As

Publication number Publication date
CN106876353A (zh) 2017-06-20
CN106876353B (zh) 2019-03-19
TW201721778A (zh) 2017-06-16

Similar Documents

Publication Publication Date Title
TWI404188B (zh) 半導體元件用基板之製造方法及半導體裝置
US9171789B2 (en) Lead frame, semiconductor package including the lead frame, and method of manufacturing the lead frame
CN104716120A (zh) 半导体结构及其制造方法
KR101613828B1 (ko) 리드 프레임 기판의 제조 방법
US20130249083A1 (en) Packaging substrate
TWI446508B (zh) 無核心式封裝基板及其製法
TW201019445A (en) Lead frame board, method of forming the same, and semiconductor device
KR20110052880A (ko) 플립 칩 패키지 및 그의 제조 방법
TWI575623B (zh) 凸塊結構與其製作方法
US20110079926A1 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
WO2006069369A2 (en) A method for constructing contact formations
JP2010010248A (ja) インターポーザ基板とその製造方法
JP2008205265A (ja) 電子部品搭載用基板
CN111696956B (zh) 用于半导体封装件的Cu表面上的多孔Cu
TWI621132B (zh) 凸塊結構與其製作方法
KR101225253B1 (ko) 칩 접합을 위한 실리콘 기판 관통 비아, 이를 포함하는 칩, 적층 칩 및 전기도금을 이용한 적층 칩 접합방법
KR100755436B1 (ko) 반도체 기판 관통형 전극 제조방법
JP4326428B2 (ja) スルーホールめっき方法
JPWO2019208461A1 (ja) 銅箔用エッチング液およびそれを用いたプリント配線板の製造方法ならびに電解銅層用エッチング液およびそれを用いた銅ピラーの製造方法
JP2011054890A (ja) バンプ形成方法及び接合方法
KR101085531B1 (ko) 반도체 기판 전기도금장치의 캐소드용 컨택터
JP2017222905A (ja) 電気めっき用遮蔽板
TWM660556U (zh) 引線框架及其半導體封裝結構
JP2016529693A (ja) 平坦化によってはんだパッド形態差を低減する方法
KR101045565B1 (ko) 볼 그리드 어레이 반도체 패키지용 기판 및 이의 제조방법