TWI621132B

TWI621132B - 凸塊結構與其製作方法

Info

Publication number: TWI621132B
Application number: TW104141574A
Authority: TW
Inventors: 盧東寶; 徐子涵
Original assignee: 南茂科技股份有限公司
Priority date: 2015-12-10
Filing date: 2015-12-10
Publication date: 2018-04-11
Also published as: TW201721656A; CN106876354A

Abstract

一種凸塊結構，包括一凸塊本體以及複數微粒子填料。微粒子填料分布於凸塊本體中，其中微粒子填料的直徑介於0.05微米至1微米之間，且微粒子填料分布於凸塊本體中的比例介於25％至50％之間。另揭露一種凸塊結構的製作方法，包括下列步驟：將複數微粒子填料參雜於一電鍍液中。藉由電鍍液形成一凸塊本體於一鍍件上，且微粒子填料混入凸塊本體中，其中微粒子填料的直徑介於0.05微米至1微米之間，且微粒子填料分布於凸塊本體中的比例介於25％至50％之間。

Description

凸塊結構與其製作方法

本發明是有關於一種凸塊結構與其製作方法。

近年來，隨著電子產品的需求朝向高功能化、訊號傳輸高速化及電路元件高密度化，半導體相關產業的技術也不斷演進。一般而言，半導體晶圓在完成積體電路（integrated circuit）的製作之後，需透過導電結構（例如凸塊、導線）電性連接積體電路的外接點和其他元件（例如基板、印刷電路板），方能傳遞電性訊號。

以電鍍凸塊結構為例，其應用常見於薄膜覆晶封裝（Chip on Film，COF）或玻璃覆晶（Chip on Glass，COG）。一般而言，凸塊結構藉由電鍍製程直接製作於半導體晶圓的表面上，而後在半導體晶圓單分成單顆晶片後，藉由形成於晶片上的凸塊結構使晶片電性連接軟性基板（即薄膜基板）或玻璃基板上的導電圖案（例如是引腳或者導電接點）。凸塊結構與導電圖案可以透過直接壓合而形成鍵结，或是利用導電膠（例如異方性導電膠）達到電性連接。當凸塊結構硬度不夠時，即容易在壓合至導電圖案的過程中因受力而產生破壞或坍塌，從而降低凸塊結構的強度及接合效果。另外，若以價格較高的貴金屬材料（例如金）製作整個凸塊結構，將使凸塊結構的生產成本無法有效降低。

本發明提供一種凸塊結構與其製作方法，其適於使凸塊結構硬度增大，從而提高凸塊結構的強度及接合效果，並同時降低生產成本。

本發明的凸塊結構包括一凸塊本體以及複數微粒子填料。微粒子填料分布於凸塊本體中，其中微粒子填料的直徑介於0.05微米至1微米之間，且微粒子填料分布於凸塊本體中的比例介於25％至50％之間。

本發明的凸塊結構的製作方法包括下列步驟：將複數微粒子填料參雜於一電鍍液中。藉由電鍍液形成一凸塊本體於一鍍件上，且微粒子填料混入該凸塊本體中，其中微粒子填料的直徑介於0.05微米至1微米之間，且微粒子填料分布於凸塊本體中的比例介於25％至50％之間。

在本發明的一實施例中，上述的微粒子填料藉由混入用於形成凸塊本體的一電鍍液中而伴隨電鍍液同時形成於凸塊本體中。

在本發明的一實施例中，上述的微粒子填料包括矽基（Silicon based）材料。

在本發明的一實施例中，上述的凸塊本體的材質包括金、銀或銅。

在本發明的一實施例中，上述的微粒子填料分布於凸塊本體中的比例介於30％至45％之間。

在本發明的一實施例中，上述的電鍍液中的複數離子堆疊沉積構成凸塊本體，微粒子填料參雜於離子之間，以在離子堆疊時混入凸塊本體。

在本發明的一實施例中，上述的電鍍液包括含有金、銀或銅離子的材質，而離子包括金、銀或銅離子。

在本發明的一實施例中，上述的藉由電鍍液形成凸塊本體的步驟包括均勻攪拌電鍍液，使微粒子填料懸浮於電鍍液中。

基於上述，本發明的凸塊結構與其製作方法將複數微粒子填料參雜於電鍍液中，並藉由電鍍液形成凸塊本體，使微粒子填料混入凸塊本體中。如此，凸塊結構包括凸塊本體以及分布於其中的微粒子填料，其中微粒子填料的直徑介於0.05微米至1微米之間，且微粒子填料分布於凸塊本體中的比例介於25％至50％之間。據此，本發明的凸塊結構與其製作方法適於使凸塊結構硬度增大，從而提高凸塊結構的強度及接合效果，並同時降低生產成本。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1是本發明一實施例的凸塊結構的示意圖。請參考圖1，在本實施例中，凸塊結構100包括凸塊本體110以及複數微粒子填料120。微粒子填料120分布於凸塊本體110中，其中微粒子填料120的直徑d介於0.05微米（micrometer，μm）至1微米之間，且微粒子填料120分布於凸塊本體110中的比例介於25％至50％之間。具體來說，所述凸塊結構100可以製作在半導體晶圓或者其他適用的載體10上，作為所述載體10與其他電子組件（如電路板或其他適用的電子組件）之間電性連接的導電結構。其中，常見的凸塊結構是在電鍍製程中藉由電鍍液中的離子堆疊沉積所構成。相對地，本實施例的凸塊結構100更在製作過程中於凸塊本體110上參雜微粒子填料120，以提高凸塊結構100的硬度。

圖2是圖1的凸塊結構的製作流程示意圖。請參考圖1與圖2，在本實施例中，凸塊結構100的製作方法包括下列步驟。首先，在電鍍裝置20（例如是電鍍槽）中放入電鍍液22，並將複數微粒子填料120參雜於電鍍液22中。接著，藉由電鍍液22形成凸塊本體110於鍍件24上，且微粒子填料120混入凸塊本體110中。亦即，所述微粒子填料120藉由混入用於形成凸塊本體110的電鍍液22中而伴隨電鍍液22同時形成於凸塊本體110中。

詳細而言，在本實施例中，所述電鍍液22包括含有金、銀或銅離子的材質，例如是氰化金鉀（KAu(CN)₂ ）、氰化銀鉀（KAg(CN)₂ ）或硫酸銅（CuSO₄ ），而離子包括金、銀或銅離子，但本發明不以此為限制。再者，所述微粒子填料120包括矽基（Silicon based）材料，例如是二氧化矽（SiO₂ ），亦可為氧化鋁（Al₂ O₃ ）、鈦酸鋇（BaTiO₃ ）、二氧化鈦（TiO₂ ）、二氧化鋯（ZrO₂ ）、氧化鎂（MgO）、鋁酸鋰（LiAlO₂ ）、鋁酸鎂（MgAl₂ O₄ ）或者其他適用的氧化物材料，本發明不限制微粒子填料120的材料，其可依據需求調整。另外，所述鍍件24例如是前述的半導體晶圓或其他適用的載體10（繪示於圖1），而凸塊本體110於此製作方法中形成於鍍件24（即載體10）上。其中，凸塊本體110可形成在作為鍍件24的半導體晶圓的特定區域24a，而所述特定區域24a可以是由在鍍件24上的阻隔結構24b（例如是圖案化光阻）所區隔而成，即凸塊本體110形成在阻隔結構24b所環繞構成的特定區域24a內，但本發明不以此為限制。

再者，鍍件24通常是固定於工件支架（未繪示）上，然後浸置於含電鍍液22的電鍍槽中。電源供應器V電性連接至固定鍍件24的工件支架，並提供負極輸出至工件支架而構成陰極26。電鍍裝置20中還設置有陽極28，電源供應器V則提供正極輸出至陽極28。於電鍍過程中，電源供應器V施加電壓，致使電荷自陽極28流向鍍件24（即陰極26）。電荷流動產生電化學反應（即氧化還原反應）使電鍍液22內的複數離子（即前述金、銀或銅離子）堆疊沉積於鍍件24上而構成凸塊本體110。換言之，藉由電鍍製程，電鍍液22中的複數離子透過氧化還原反應朝向位於陰極26的鍍件24移動，並堆疊沉積構成凸塊本體110，而同時微粒子填料120參雜於所述離子之間，以在離子堆疊時混入凸塊本體110。其中，藉由電鍍液22形成凸塊本體110的步驟包括均勻攪拌電鍍液22，使微粒子填料120較均勻地懸浮於電鍍液22中。此舉有助於微粒子填料120均勻分布於凸塊本體110中。

請參考圖1，在本實施例中，凸塊結構100藉由上述製作方法形成於載體10（即前述鍍件24），其中凸塊本體110的材質包括金、銀或銅，凸塊本體110的高度h約為12微米至15微米之間，而寬度w約為10微米至15微米之間，但本發明不以此為限制。其中，微粒子填料120的直徑d介於0.05微米至1微米之間，且微粒子填料120分布於凸塊本體110中的比例介於25％至50％之間。較佳地，微粒子填料120分布於凸塊本體110中的比例介於30％至45％之間。將微粒子填料120分布於凸塊本體110中的比例調整於上述範圍內，有助於使凸塊結構100的硬度得到提升，但不影響凸塊結構100的導電性。然而，本發明並不限制上述比例，其可依據需求調整。

由此可知，在本實施例中，所述微粒子填料120在電鍍製程中混入凸塊本體110中，使得凸塊結構100是由金屬材質（例如是金、銀或銅）的凸塊本體110搭配非金屬材質（例如是矽基材料或其他氧化物材料）的微粒子填料120所構成，即凸塊結構100為複合材料，故凸塊結構100相較於常見的凸塊結構具有較高的硬度。藉由上述設計，當作為載體10的半導體晶圓透過凸塊結構100作為導電結構而電性連接至其他電子組件（如電路板）時，凸塊結構100可透過導電膠或其他適用的方式壓合至電子組件的導電圖案（例如導電接點或者引腳）上。此時，由於凸塊結構100具有高硬度，不易在壓合過程中受到破壞或坍塌，而具有良好的電性連接效果。並且，相較於以金或其他貴金屬材料製作整個凸塊結構而言，凸塊結構100由金屬材質的凸塊本體110搭配非金屬材質的微粒子填料120所構成，使得凸塊結構100中的金屬材質比例降低，進而有效降低生產成本。據此，凸塊結構100與其製作方法適於使凸塊結構100硬度增大，從而提高凸塊結構的強度及接合效果，並同時降低生產成本。

綜上所述，本發明的凸塊結構與其製作方法將複數微粒子填料參雜於電鍍液中，並藉由電鍍液形成凸塊本體，使微粒子填料在電鍍液的離子堆疊沉積構成凸塊本體的過程中混入凸塊本體中。如此，凸塊結構包括凸塊本體以及分布於其中的微粒子填料，其中微粒子填料的直徑介於0.05微米至1微米之間，且微粒子填料分布於凸塊本體中的比例介於25％至50％之間。據此，本發明的凸塊結構與其製作方法適於使凸塊結構硬度增大，從而提高凸塊結構的強度及接合效果，並同時降低生產成本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧載體

20‧‧‧電鍍裝置

22‧‧‧電鍍液

24‧‧‧鍍件

24a‧‧‧特定區域

24b‧‧‧阻隔結構

26‧‧‧陰極

28‧‧‧陽極

100‧‧‧凸塊結構

110‧‧‧凸塊本體

120‧‧‧微粒子填料

d‧‧‧直徑

h‧‧‧高度

V‧‧‧電源供應器

w‧‧‧寬度

圖1是本發明一實施例的凸塊結構的示意圖。圖2是圖1的凸塊結構的製作流程示意圖。

Claims

一種凸塊結構，包括：一凸塊本體；以及複數微粒子填料，分布於該凸塊本體中，其中該些微粒子填料的直徑介於0.05微米（micrometer，μm）至1微米之間，且該些微粒子填料分布於該凸塊本體中的比例介於25％至50％之間。
如申請專利範圍第1項所述的凸塊結構，其中該些微粒子填料藉由混入用於形成該凸塊本體的一電鍍液中而伴隨該電鍍液同時形成於該凸塊本體中。
如申請專利範圍第1項所述的凸塊結構，其中該些微粒子填料包括矽基（Silicon based）材料。
如申請專利範圍第1項所述的凸塊結構，其中該凸塊本體的材質包括金、銀或銅。
如申請專利範圍第1項所述的凸塊結構，其中該些微粒子填料分布於該凸塊本體中的比例介於30％至45％之間。
一種凸塊結構的製作方法，包括：將複數微粒子填料參雜於一電鍍液中；以及藉由該電鍍液形成一凸塊本體於一鍍件上，且該些微粒子填料混入該凸塊本體中，其中該些微粒子填料的直徑介於0.05微米至1微米之間，且該些微粒子填料分布於該凸塊本體中的比例介於25％至50％之間。
如申請專利範圍第6項所述的凸塊結構的製作方法，其中該些微粒子填料包括矽基材料。
如申請專利範圍第6項所述的凸塊結構的製作方法，其中該電鍍液中的複數離子堆疊沉積構成該凸塊本體，該些微粒子填料參雜於該些離子之間，以在該些離子堆疊時混入該凸塊本體。
如申請專利範圍第8項所述的凸塊結構的製作方法，其中該電鍍液包括含有金、銀或銅離子的材質，而該些離子包括金、銀或銅離子。
如申請專利範圍第8項所述的凸塊結構的製作方法，其中藉由該電鍍液形成該凸塊本體的步驟包括均勻攪拌該電鍍液，使該些微粒子填料懸浮於該電鍍液中。