CN102931111A - 半导体封装结构的形成方法 - Google Patents
半导体封装结构的形成方法 Download PDFInfo
- Publication number
- CN102931111A CN102931111A CN2012104445128A CN201210444512A CN102931111A CN 102931111 A CN102931111 A CN 102931111A CN 2012104445128 A CN2012104445128 A CN 2012104445128A CN 201210444512 A CN201210444512 A CN 201210444512A CN 102931111 A CN102931111 A CN 102931111A
- Authority
- CN
- China
- Prior art keywords
- layer
- columnar electrode
- chip
- packaging
- soldered ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/0361—Physical or chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
- H01L2224/11902—Multiple masking steps
- H01L2224/11903—Multiple masking steps using different masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体封装结构的形成方法,包括:提供芯片,所述芯片的第一表面形成有金属互连层;在金属互连层表面形成第一柱状电极;在所述第一柱状电极上形成第一扩散阻挡层,刻蚀所述金属互连层形成第一底部金属层;在所述第一扩散阻挡层表面形成第一焊球,所述第一焊球至少包裹在所述第一柱状电极顶部表面和侧壁表面;提供封装基板,将所述芯片倒装到所述封装基板上且位于所述芯片上的第一焊球与所述封装基板的焊接端子互连。由于所述第一焊球形成在所述第一柱状电极上,使得所述芯片和封装基板之间的间距变大,有利于后续形成封装材料时能完全填充满所述芯片和封装基板之间的间隙,避免影响芯片的稳定性和可靠性。
Description
技术领域
本发明涉及半导体技术,特别涉及一种半导体封装结构的形成方法。
背景技术
随着电子产品向小型化方向的发展,在笔记本电脑、平板电脑、智能手机、数码相机等消费电子领域的大规模集成电路和超大规模集成电路中,对半导体芯片尺寸的要求越来越高,需要形成的半导体封装结构要越来越小,越来越薄。
请参考图1,为现有技术的一种半导体封装结构的结构示意图,具体包括:封装基板10,位于所述封装基板10上的芯片20,且所述封装基板10的第一表面11与所述芯片20的第二表面21相对设置;位于所述芯片20的第二表面21上的焊球22,所述焊球22与芯片20中的电路结构(未图示)电学连接,所述焊球22与封装基板10的第一表面11的导电端子15相连接,使得所述芯片20中的电路通过所述焊球22、导电端子15与外电路相连接;位于所述芯片20和封装基板10之间的底填料30;覆盖所述芯片20和封装基板10表面的封装树脂材料40。由于所述芯片20和封装基板10之间的间距很小,所述间距等于焊球22的高度,因此直接在所述芯片20和封装基板10表面形成封装树脂材料40时,所述封装树脂材料40不能将芯片20和封装基板10之间的间隙填满,会有内部空洞,容易造成电荷和水汽积累,使得芯片、封装基板发生腐蚀。即使先利用底填料30对所述芯片20和封装基板10之间的间隙进行填充,再利用封装树脂材料40覆盖在所述芯片20和封装基板10表面,可由于间隙实在太小,仍可能会在芯片20和封装基板10之间形成空洞,影响芯片的稳定性和可靠性。
更多关于所述半导体封装结构的形成方法请参考美国公开号为US2010/0285637A1的美国专利文献。
发明内容
本发明解决的问题是提供一种半导体封装结构的形成方法,可以避免芯片和封装基板之间存在空洞,影响芯片的稳定性和可靠性。
为解决上述问题,本发明技术方案提供了一种半导体封装结构的形成方法,包括:提供芯片,所述芯片具有第一表面和第二表面,所述芯片的第一表面形成有金属互连层;在金属互连层表面形成第一柱状电极,所述第一柱状电极底部周围暴露出部分金属互连层;在所述第一柱状电极侧壁表面、顶部表面、第一柱状电极底部周围暴露出的部分金属互连层表面形成第一扩散阻挡层,刻蚀所述金属互连层形成第一底部金属层,所述第一底部金属层至少包括位于第一柱状电极和第一扩散阻挡层下方的金属互连层;在所述第一扩散阻挡层表面形成第一焊球,所述第一焊球至少包裹在所述第一柱状电极顶部表面和侧壁表面;提供封装基板,所述封装基板具有焊接端子,所述焊接端子的位置与第一焊球的位置相对应,将所述芯片倒装到所述封装基板上且位于所述芯片上的第一焊球与所述焊接端子互连。
可选的,还包括:在所述金属互连层表面形成第二柱状电极,所述第二柱状电极底部周围暴露出部分金属互连层;在所述第二柱状电极侧壁表面、顶部表面、第二柱状电极底部周围暴露出的金属互连层表面形成第二扩散阻挡层,刻蚀所述金属互连层形成第二底部金属层,所述第二底部金属层至少包括位于第二柱状电极和第二扩散阻挡层下方的金属互连层,所述第二底部金属层与第一底部金属层电学隔离;在所述第二扩散阻挡层表面形成第二焊球,所述第二焊球至少包裹在所述第二柱状电极顶部表面和侧壁表面;所述封装基板还具有第一散热板,所述第一散热板的位置与第二焊球的位置相对应,将所述芯片倒装到所述封装基板时所述芯片上的第二焊球与所述第二散热板互连。
可选的,所述焊接端子位于封装基板靠近边缘的位置,所述第一散热板位于封装基板的中间位置,对应的,所述第一焊球位于所述芯片的第一表面靠近边缘的位置,所述第二焊球位于芯片的第一表面靠近中间的位置。
可选的,所述第一散热板的数量为一块或多块,所述第一散热板的形状为规则图形或不规则图形。
可选的,当所述第一散热板为多块时,所述第一散热板为集中分布或分散分布。
可选的,所述封装基板为树脂基板、陶瓷基板、玻璃基板、硅基板、金属基板、金属框架和合金框架中的一种。
可选的,还包括:在所述芯片和封装基板之间填充满底填料,在所述芯片表面、封装基板表面形成封装树脂材料。
可选的,还包括:在所述芯片和封装基板之间和所述芯片表面、封装基板表面形成封装树脂材料。
可选的,所述封装树脂材料暴露出所述芯片的第二表面。
可选的,还包括:在所述芯片第二表面粘贴第二散热板,并利用所述封装树脂材料覆盖所述封装基板和芯片表面,且所述封装树脂材料暴露出所述第二散热板表面。
可选的,所述第一柱状电极和第二柱状电极的高度范围为4μm~100μm。
与现有技术相比,本发明具有以下优点:
本发明实施例通过在芯片的第一表面形成第一柱状电极,在所述第一柱状电极上形成第一焊球,并将所述芯片和封装基板互连,由于所述第一焊球形成在所述第一柱状电极上,使得所述芯片和封装基板之间的间距变大,有利于后续形成封装树脂材料时能完全填充满所述芯片和封装基板之间的间隙,避免芯片和封装基板之间存在空洞会影响芯片的稳定性和可靠性。
进一步的,当所述芯片上形成第二柱状电极和位于所述柱状电极上的第二焊球,所述第二柱状电极与第一柱状电极电学隔离,所述封装基板具有第一散热板,将所述芯片倒装到所述封装基板上时,所述第二焊球会与第一散热板互连,利用所述第二柱状电极和第二焊球可以将所述芯片第一表面产生的热量直接转移到第一散热板进行散热,能有效提高半导体封装结构的散热效率。
附图说明
图1是现有技术的半导体封装结构的结构示意图;
图2~图15为本发明实施例的半导体封装结构的结构示意图。
具体实施方式
如背景技术中所示,由于利用现有技术形成的焊球的尺寸较小,使得所述芯片和封装基板之间的间距过小,后续形成的封装树脂材料不能有效填充所述芯片和封装基板之间的空隙,所述芯片和封装基板之间会有内部空洞,容易造成电荷和水汽积累,使得芯片、封装基板发生腐蚀,影响芯片的稳定性和可靠性。而如果通过增加焊球的尺寸来提高所述芯片和封装基板之间的间距,所述尺寸较大的焊球会占据较多的芯片面积,降低了芯片中封装引脚的数量,不利于形成封装引脚密度较大的封装结构。
因此,本发明提出了一种半导体封装结构的形成方法,所述第一焊球形成在所述第一柱状电极上,使得所述芯片和封装基板之间的间距变大,有利于后续形成封装材料时能完全填充满所述芯片和封装基板之间的间隙,避免芯片和封装基板之间存在空洞会影响芯片的稳定性和可靠性;所述第一焊球与第一柱状电极表面的第一扩散阻挡层之间存在浸润吸付作用,使得最终形成第一焊球的尺寸较小;且所述第一扩散阻挡层不仅形成于所述第一柱状电极侧壁表面和顶部表面,还形成于第一柱状电极周围暴露出的第一底部金属层上,所述第一扩散阻挡层能提高第一柱状电极和第一底部金属层表面的结合力,使得所述第一柱状电极不容易从芯片的第一表面脱离,保证了半导体封装结构的稳定性。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
本发明实施例首先提供了一种半导体封装结构的形成方法,请参考图2至图15,为所述半导体封装结构的形成过程的结构示意图。
具体的,请参考图2,提供芯片100,所述芯片100具有第一表面105和第二表面106,所述芯片100的第一表面105具有焊盘101,在所述芯片100表面形成暴露出所述焊盘101的绝缘层110。
所述芯片100为硅基底、锗基底、绝缘体上硅基底其中的一种,所述芯片100内形成有半导体器件(未图示)和金属互连结构(未图示)等,所述半导体器件与所述焊盘可以位于芯片的同一侧表面,也可以位于芯片的不同侧表面。当所述半导体器件与所述焊盘位于芯片的不同侧表面时,利用贯穿所述芯片的硅通孔将焊盘与半导体器件电学连接。在本实施例中,所述半导体器件与焊盘101位于所述芯片的第一表面105,所述半导体器件与焊盘101电学连接,利用所述焊盘101将芯片中的电路结构与外电路电连接。
在本实施例中,所述焊盘101和后续形成的位于焊盘表面的电镀种子层构成金属互连层。后续的第一柱状电极形成在所述焊盘上。所述焊盘101的材料为铝、铜、金或银等,所述芯片内的半导体器件利用所述焊盘101和后续形成的第一柱状电极、第一焊球等与外电路相连接。形成所述焊盘101后,在所述芯片100和焊盘101表面形成绝缘材料层,并对所述绝缘材料层进行刻蚀,暴露出所述焊盘101,形成绝缘层110。所述绝缘层110为氧化硅层、氮化硅层或聚酰亚胺树脂层、苯并恶嗪树脂层其中的一层或多层堆叠结构,以保护芯片。在本实施例中,所述绝缘层110为氧化硅层。
在其他实施例中,还可以在所述绝缘层表面形成钝化层,所述第一钝化层覆盖部分焊盘。由于从芯片制造厂所生产的芯片的焊盘往往较大,使得直接在所述焊盘上形成的柱状电极的尺寸也较大。因此可以在所述绝缘层表面再形成第一钝化层,所述第一钝化层覆盖部分焊盘,使得暴露出的焊盘的面积缩小,使得后续形成柱状电极的尺寸缩小,有助于形成密集度高的封装结构。
请参考图3,在所述焊盘101和绝缘层110表面形成电镀种子层120,在所述电镀种子层120表面形成第二掩膜层130,在所述第二掩膜层130内形成贯穿所述第二掩膜层的第二开口135,所述第二开口135暴露出部分电镀种子层120。
所述电镀种子层120的材料为铝、铜、金、银其中的一种或几种的混合物,形成所述电镀种子层120的工艺为溅射工艺或物理气相沉积工艺。当所述电镀种子层120的材料为铝时,形成所述电镀种子层120的工艺为溅射工艺,当所述电镀种子层120的材料为铜、金、银其中的一种,形成所述电镀种子层120的工艺为物理气相沉积工艺。在本实施例中,所述电镀种子层120的材料为铜。
在其他实施例中,在所述焊盘和绝缘层表面形成凸块底部金属(UBM)层,所述凸块底部金属(UBM)层用于作为电镀种子层。
在本实施例中,所述焊盘101和位于所述焊盘101、绝缘层110表面的电镀种子层120构成金属互连层,后续在所述电镀种子层上形成第一柱状电极和第二柱状电极。
在其他实施例中,为了提高封装质量,最终形成的封装焊点(即第一焊球)的间距、位置需要合理设置,封装焊点的位置往往是规则固定的,例如统一靠近芯片的边缘,而半导体芯片的焊盘的位置受限于内部电路布线,焊盘的位置排布往往与理想的封装焊点的排布不同,因此需要利用再布线金属层将所述焊盘与封装焊点电学连接。形成所述电镀种子层后,在所述电镀种子层表面形成再布线金属层,后续在所述再布线金属层表面形成第一柱状电极和第二柱状电极。所述焊盘、位于所述焊盘和绝缘层表面的电镀种子层和位于所述电镀种子层表面的再布线金属层构成金属互连层。所述再布线金属层可以为单层结构或多层堆叠结构。所述再布线金属层一端位于所述焊盘上的电镀种子层表面,另一端位于绝缘层上的电镀种子层表面,后续形成的第一柱状电极、第二柱状电极形成在所述绝缘层上的再布线金属层表面。在其他实施例中,后续形成的第二柱状电极也可以形成所述电镀种子层表面。
在其中一个实施例中,形成所述再布线金属层的具体工艺为:在所述电镀种子层表面形成第三掩膜层,在所述第三掩膜层内形成贯穿所述第三掩膜层的沟槽,利用电镀工艺在所述沟槽内形成再布线金属层,所述再布线金属层一端位于所述焊盘上的电镀种子层表面,另一端位于绝缘层上的电镀种子层表面。在其他实施例中,也可以先采用溅射工艺或物理气相沉积工艺在所述电镀种子层表面形成铝金属层、铜金属层或铝铜金属层等,然后利用干法刻蚀工艺对所述铝金属层、铜金属层或铝铜金属层等进行刻蚀,形成再布线金属层。
所述第二掩膜层130的材料为光刻胶、氧化硅、氮化硅、无定形碳其中的一种或几种,在本实施例中,所述第二掩膜层130的材料为光刻胶。利用光刻工艺在所述第二掩膜层130内形成贯穿所述第二掩膜层130的第二开口135,所述第二开口135后续用于形成柱状电极。在本实施例中,所述第二开口135的俯视视角的尺寸可以大于所述焊盘101的尺寸,也可以等于或小于所述焊盘101的尺寸。
请参考图4,利用电镀工艺在所述第二开口135(如图3所示)内形成柱状电极,所述柱状电极包括第一柱状电极141和第二柱状电极142。
所述柱状电极的材料为铜或其他合适的金属。将所述电镀种子层120与电镀的直流电源的阴极相连接,直流电源的阳极位于硫酸铜的水溶液中,将所述芯片浸泡在硫酸铜溶液中,然后通直流电,在所述第二开口135暴露出的电镀种子层120表面形成铜柱,成为柱状电极。所述柱状电极的高度可以与第二开口135的深度相同,也可以低于第二开口135的深度。
在本实施例中,在所述第二开口135内形成柱状电极分为第一柱状电极141和第二柱状电极142。在最终形成的半导体封装结构中,所述第一柱状电极与焊盘电学连接,且所述第一柱状电极与封装基板中的焊接端子电学连接,使得芯片中的电路通过所述第一柱状电极、焊接端子与外电路相连接;所述第二柱状电极与焊盘、第一柱状电极电学隔离,且所述第二柱状电极与封装基板中的第一散热板相连接,通过所述第二柱状电极可以将芯片表面产生的热量传输到第一散热板进行散热,提高了半导体封装结构的散热能力,且不会对芯片的电路结构造成影响。
在其他实施例中,在所述第二开口内形成柱状电极也可以只为第一柱状电极,所述芯片通过所述第一柱状电极和后续形成的第一焊球与封装基板电连接。
在本实施例中,所述第一柱状电极141位于所述芯片的第一表面105靠近边缘的位置且位于焊盘101上,所述第二柱状电极142位于所述芯片的第一表面105靠近中间的位置。在其他实施例中,也可以所述第一柱状电极位于芯片的第一表面靠近中间的位置,所述第二柱状电极位于芯片的第一表面靠近边缘的位置;或者也可以所述第一柱状电极与第二柱状电极间隔设置,从而可以更好地进行散热。由于所述第一柱状电极用于将芯片和封装基板电学连接,所述第二柱状电极用于将芯片表面的热量传输到第一散热板进行散热,因此所述第一柱状电极和第二柱状电极的位置相互独立。
在本实施例中,所述第一柱状电极141、第二柱状电极142的高度范围为4μm~100μm。由于后续形成的第一焊球和第二焊球形成在所述柱状电极上,使得所述芯片和封装基板之间的间距为柱状电极和焊球的总高度,通过控制所述柱状电极的高度,可以调节芯片和封装基板之间的间距,既能保证芯片和封装基板之间的间隙能被封装树脂材料填充满,又能尽可能的降低所述半导体封装结构的厚度。
在本发明实施例中,由于后续形成的第一焊球和第二焊球在所述柱状电极的顶部和侧壁表面形成,在回流过程中,熔融状态的焊锡与位于柱状电极表面的扩散阻挡层表面具有张力,使得所述焊锡较均匀地覆盖在所述扩散阻挡层表面,使得所述柱状电极上的焊球所占芯片的面积小于现有技术形成的焊球所占芯片的面积,有利于提高焊点密集度,提高封装密度。
请参考图5,去除所述第二掩膜层130(如图4所示)。
去除所述第二掩膜层130的工艺为灰化工艺。去除所述第二掩膜层130后,暴露出所述电镀种子层120。在本实施例中,由于后续工艺形成扩散阻挡层和浸润层的工艺为电镀工艺,此步骤中保留电镀种子层120。
在其他实施例中,当后续形成扩散阻挡层和浸润层的工艺为化学镀工艺,可以去除部分电镀种子层。去除所述电镀种子层的工艺包括:在所述电镀种子层表面形成第四掩膜层(未图示),所述第四掩膜层覆盖所述柱状电极,以所述第四掩膜层为掩膜,利用湿法刻蚀工艺或干法刻蚀工艺去除所述暴露出的电镀种子层,在所述柱状电极周围保留部分电镀种子层,然后去除所述第四掩膜层。
在其他实施例中,去除所述第二掩膜层后,利用干法刻蚀工艺回刻蚀去除未被柱状电极覆盖的电镀种子层。由于电镀种子层往往很薄,而柱状电极很厚,通过控制刻蚀时间和刻蚀功率,在除去所述电镀种子层的同时不会对所述柱状电极造成较大影响。
请参考图6,在所述电镀种子层120表面形成第一掩膜层150,所述第一掩膜层150对应于第一柱状电极141、第二柱状电极142的位置具有第一开口155,所述第一开口155的尺寸大于所述第一柱状电极141、第二柱状电极142的尺寸,且所述第一开口155侧壁与第一柱状电极141、第二柱状电极142侧壁之间具有间隙。
所述第一掩膜层150的材料为光刻胶、氧化硅、氮化硅、无定形碳其中的一种或几种,在本实施例中,所述第一掩膜层150为光刻胶层。利用光刻工艺在所述光刻胶层内形成第一开口155。由于所述第一开口155的侧壁与第一柱状电极141、第二柱状电极142侧壁之间具有间隙,使得后续可以在所述第一柱状电极的侧壁、顶部和第一柱状电极下方周围暴露出的电镀种子层表面形成第一扩散阻挡层,在所述第二柱状电极的侧壁、顶部和第二柱状电极下方周围暴露出的电镀种子层表面形成第二扩散阻挡层,使得形成的第一扩散阻挡层、第二扩散阻挡层的剖面形状为“几”字形。在其他实施例中,所述柱状电极下方未暴露电镀种子层,所述柱状电极完全覆盖在剩余的电镀种子层表面,使得后续只能在所述柱状电极的侧壁和顶部形成扩散阻挡层。
请参考图7,在所述第一柱状电极141、第二柱状电极142侧壁表面、顶部表面、第一开口155暴露出的电镀种子层120表面形成扩散阻挡层,其中,所述第一柱状电极141表面形成第一扩散阻挡层161,所述第二柱状电极142表面形成第二扩散阻挡层162。
由于柱状电极中的铜与焊球中的锡直接相接触会发生反应形成ε-phase的锡铜界面合金化合物,所述锡铜界面合金化合物表面容易发生缩锡或不沾锡,从而使得整个焊球容易从柱状电极的顶部表面脱落。因此本发明实施例在柱状电极表面形成扩散阻挡层,阻止柱状电极中的铜与焊球中的锡发生反应形成ε-phase的锡铜界面合金化合物。在本实施例中,所述第一扩散阻挡层161和第二扩散阻挡层162为镍层。所述镍层可以阻止柱状电极中的铜扩散到焊球中与焊球中的锡发生反应形成ε-phase的锡铜界面合金化合物,使得所述第一焊球、第二焊球不容易从柱状电极顶部表面脱落,且所述镍层可以避免柱状电极表面发生氧化,影响导通电阻。在本实施例中,形成所述第一扩散阻挡层161、第二扩散阻挡层162的工艺为化学镀工艺。在其他实施例中,形成所述扩散阻挡层的工艺也可以为电镀工艺。
由于化学镀和电镀是在金属表面形成镀层,在本实施例中,所述镍层在所述第一柱状电极141、第二柱状电极142侧壁和顶部表面、第一开口155暴露出的电镀种子层120表面形成,使得所述第一扩散阻挡层161、第二扩散阻挡层162的剖面形状为“几”字形,所述扩散阻挡层的最下端平行于焊盘101表面且与电镀种子层120相连接,使得后续形成的浸润层的剖面形状也为“几”字形,使得后续形成的焊球不仅会位于所述柱状电极的顶部表面、侧壁表面,还会位于所述电镀种子层120上的扩散阻挡层表面,所述焊球与扩散阻挡层三个表面接触,提高了焊球与柱状电极之间的结合力,抑制焊球上下或左右晃动,使得焊球不容易脱落,提高了封装结构的可靠性。且由于扩散阻挡层的剖面形状为“几”字形,所述扩散阻挡层的最下端平行于焊盘101表面且与电镀种子层120相连接,所述扩散阻挡层的上端覆盖住所述柱状电极侧壁和顶部表面,利用所述扩散阻挡层可以提高柱状电极与电镀种子层120之间的结合力,使得所述柱状电极不容易从电镀种子层120表面剥离。
请参考图8,在所述第一扩散阻挡层161、第二扩散阻挡层162表面形成浸润层,其中,所述第一扩散阻挡层161表面形成第一浸润层171,所述第二扩散阻挡层162表面形成第二浸润层172。
在本实施例中,所述第一浸润层171、第二浸润层172的材料至少包括金元素、银元素、铟元素或锡元素其中的一种,例如金层、银层、锡层、锡银合金层、锡铟合金层等,形成所述第一浸润层171、第二浸润层172的工艺为化学镀工艺或电镀工艺。
由于镍也较容易与空气中的氧发生反应,而具有金元素、银元素、铟元素或锡元素的浸润层较不容易与空气中的氧发生反应,在所述镍层表面形成所述浸润层,可以避免在镍层表面形成氧化层,且焊锡在具有金元素、银元素、铟元素或锡元素的浸润层表面具有较佳的浸润性,使得后续回流后形成的焊球与柱状电极具有较强的结合力,所述焊球不容易剥落。
金、银、铜具有较低的电阻,所述浸润层在后续工艺中会在一定程度与焊球、扩散阻挡层相互扩散,形成合金层,所述含有金、银、铜的合金层可以有效降低封装结构的互连电阻。
在本实施例中,所述第一浸润层171、第二浸润层172为电镀形成的锡层,电镀锡层的电镀液包括锡酸钠40~60克每升,氢氧化钠10~16克每升,醋酸钠20~30克每升,镀液温度为70~85摄氏度。由于焊球中主要成分为锡,焊球与所述锡层的成分大致相同,且焊锡和锡层的熔点后较低,在后续的回流工艺中,位于柱状电极上的焊球与所述锡层溶化后会互相扩散,形成一个整体,由于所述锡层的剖面结构为“几”字形,所述焊球最终的剖面结构形状也为“几”字形,所述焊球包裹在所述柱状电极顶部表面、侧壁的表面和所述电镀种子层上的浸润层表面,所述焊球不容易摇动,提高了焊球的可靠性。
在其他实施例中,也可以不形成所述浸润层,在所述扩散阻挡层表面形成焊球。
请参考图9,去除所述第一掩膜层150(请参考图8),对所述暴露出的电镀种子层120(请参考图8)进行刻蚀,形成第一底部金属层121和第二底部金属层122。
在本实施例中,所述金属互连层包括焊盘101和位于所述焊盘101、绝缘层110表面的电镀种子层120,对所述电镀种子层120进行刻蚀后,所述金属互连层分为第一底部金属层121和第二底部金属层122。所述第一底部金属层121包括焊盘101(请参考图8)和与焊盘电学连接的部分电镀种子层120(请参考图8),且所述第一柱状电极141位于所述第一底部金属层121表面。所述第二底部金属层122包括与焊盘101电学隔离的部分电镀种子层120,所述第二柱状电极142位于所述第二底部金属层122表面。
在其他实施例中,当所述金属互连层包括焊盘、位于所述焊盘和绝缘层表面的电镀种子层和位于所述电镀种子层表面的再布线金属层时,刻蚀去除部分再布线金属层和部分电镀种子层,所述金属互连层分为第一底部金属层和第二底部金属层。所述第一底部金属层包括焊盘、位于焊盘和绝缘层表面的部分电镀种子层和位于所述部分电镀种子层表面且与焊盘电学连接的再布线金属层,且所述第一柱状电极位于所述第一底部金属层表面。所述第二底部金属层包括与焊盘电学隔离的部分电镀种子层和位于所述部分电镀种子层表面的再布线金属层,所述第二柱状电极位于所述第二底部金属层表面。
去除所述第一掩膜层150的工艺为灰化工艺。
去除所述暴露出的电镀种子层的、再布线金属层工艺为:在所述电镀种子层或再布线金属层表面形成第五掩膜层(未图示),所述第五掩膜层覆盖所述第一柱状电极和第二柱状电极,以所述第五掩膜层为掩膜,利用湿法刻蚀工艺或干法刻蚀工艺去除所述暴露出的电镀种子层、再布线金属层,然后去除所述第五掩膜层。在其他实施例中,去除所述暴露出的电镀种子层、再布线金属层的工艺为:去除所述第一掩膜层后,利用干法刻蚀工艺回刻蚀去除未被柱状电极覆盖的电镀种子层。由于电镀种子层往往很薄,而柱状电极上的扩散阻挡层或浸润层较厚,通过控制刻蚀时间和刻蚀功率,在除去所述电镀种子层的同时不会对所述扩散阻挡层或浸润层造成较大影响。
其他实施例中,在刻蚀去除部分电镀种子层后,还可以在所述绝缘层和再布线金属层表面形成钝化层,所述钝化层暴露出所述柱状电极,利用所述钝化层将所述芯片与外界电绝缘,水汽绝缘。所述钝化层的材料为氧化硅层、氮化硅、氮氧化硅层、聚酰亚胺、环氧树脂、酚醛树脂、苯并恶嗪树脂其中的一种或几种。在其它实施例中,也可以先形成焊球,再形成所述钝化层。
请参考图10,在所述柱状电极上的浸润层表面形成焊球,其中,在所述第一柱状电极141上的第一浸润层171表面形成第一焊球191,在所述第二柱状电极142上的第二浸润层172表面形成第二焊球192。
形成所述焊球第一焊球191、第二焊球192的工艺包括焊锡膏形成工艺和回流焊工艺两个步骤,先利用焊锡膏形成工艺将焊锡膏形成于所述第一柱状电极141、第二柱状电极142表面,再利用回流工艺将所述焊锡膏进行回流,使得形成的第一焊球191包裹在位于所述第一柱状电极141顶部、侧壁的表面以及电镀种子层上的第一浸润层171表面,第二焊球192包裹在位于所述第二柱状电极142顶部、侧壁的表面以及电镀种子层上的第二浸润层172表面。其中,所述焊料为锡、锡铅混合物或其它锡合金等,焊锡膏形成工艺包括网版印刷锡膏、点焊形成锡球、化学镀形成锡层、电镀形成锡层等,回流焊工艺包括超声波回流焊工艺、热风式回流焊工艺、红外线回流焊工艺、激光回流焊工艺、气相回流焊工艺等。所述焊锡膏形成工艺和回流焊工艺两个步骤为本领域技术人员的公知技术,在此不作赘述。
由于所述浸润层的表面能较大,浸润性较佳,在回流工艺中,焊锡不仅会位于所述柱状电极的顶部,还会流到所述柱状电极的侧壁和侧壁底部,且通过控制所述焊锡膏的量,还可以使得所述第一焊球191覆盖在电镀种子层上的第一浸润层171表面,所述第二焊球192覆盖在电镀种子层上的第二浸润层172表面。由于本发明实施例的焊球与柱状电极的接触面至少包括顶部平面和侧壁弧面,使得外力对所述焊球192进行拨动时,焊球不容易从柱状电极表面剥离。
在其他实施例中,将芯片封装到封装基板上之前,还需要所述芯片进行减薄、切割分成独立的芯片单元等工艺。
请参考图11,提供封装基板200,所述封装基板200具有焊接端子210和第一散热板220,所述焊接端子210的位置与第一焊球191的位置相对应,所述第一散热板220的位置与所述第二焊球192的位置相对应,将所述芯片100倒装到所述封装基板200上,位于所述芯片100上的第一焊球191与所述焊接端子210互连,位于所述芯片100上的第二焊球192与所述第一散热板220互连。
所述封装基板200的与芯片100相对应,在本实施例中,由于所述芯片100具有第一柱状电极141和第二柱状电极142,所述封装基板200对应具有焊接端子210和第一散热板220。所述第一散热板220的材料为散热性能良好的金属材料,例如铜、铝等。所述第一焊球位于所述芯片的第一表面靠近边缘的位置,所述第二焊球位于芯片的第一表面靠近中间的位置,对应的,所述焊接端子位于封装基板靠近边缘的位置,所述第一散热板位于封装基板的中间位置。在其他实施例中,所述焊接端子和第一散热板的位置也可以对应于芯片的第一焊球和第二焊球进行设置。
所述第一散热板220的数量为一块或多块。在本实施例中,所述第一散热板220位于所述封装基板200的中部且若干个第二焊球192都键合在同一块第一散热板220上,在其他实施例中,也可一个或几个第二焊球对应于一个第一散热板,利用所述第一散热板进行散热。由于芯片100的发热源位于布满电路结构的第一表面105,而现有技术的芯片被封装树脂材料包裹,散热效果不佳,本发明实施例利用所述第二柱状电极142和第二焊球192将所述第一表面105产生的热量转移到第一散热板进行散热,能有效提高散热效率。
所述第一散热板220的形状为规则图形,例如正方形、长方形、三角形等,也可以为不规则图形。为了提高散热能力,第一散热板220可以在任意未形成有焊接端子210的位置设置,因此,所述第一散热板220可以是集中分布与封装基板中间位置或边缘位置,也可以是分散分布,所述第一散热板220和焊接端子210间隔设置。
在其他实施例中,由于所述柱状电极的高度较大,若所述第一柱状电极的数量较少,抗挤压能力较低,可能会导致第一柱状电极发生弯曲变形。因此通过增加所述柱状电极的数量,且部分不需要用于电路连接的柱状电极作为第二柱状电极,可以增加芯片封装和运输过程中的抗挤压能力,避免柱状电极发生弯曲变形或断裂。
所述封装基板200为树脂基板、陶瓷基板、玻璃基板、硅基板、金属基板、金属框架和合金框架中的一种。
在本实施例中,所述封装基板200为金属框架。在本实施例中,所述焊接端子210和第一散热板220位于所述封装基板200内且贯穿所述封装基板200,所述位于封装基板200的第一表面201的焊接端子210表面和第一散热板220表面分别与第一焊球191和第二焊球192互连,在后续将所述半导体封装结构贴装到PCB板上时,利用位于封装基板200的第二表面202的焊接端子210表面与PCB板上的焊盘互连。所述半导体封装结构由于不需要额外形成引脚,贴装占有PCB板的面积比传统封装结构更小,且封装结构的高度比传统封装结构更低,使得最终形成的电子产品可以越来越薄。
在其他实施例中,所述封装基板也可以不具有第一散热板,对应的,所述芯片不具有第一柱状电极,利用所述第一柱状电极和第一焊球将所述芯片与封装基板的焊接端子相连接。
在其他实施例中,所述封装基板的焊接端子也可以位于所述封装基板的第一表面,所述封装基板的第一表面还具有与所述焊接端子电连接的引脚,利用所述引脚将封装基板与PCB板相连接。
请参考图12,在所述芯片100和封装基板200之间和所述芯片100表面、封装基板200表面形成封装树脂材料300。
在本实施例中,由于所述芯片100和封装基板200之间的间距较大,可以利用传统的封装树脂材料300直接填充所述芯片100和封装基板200之间的间隙和覆盖所述芯片100表面、封装基板200表面,只需要一步塑封工艺,工艺简单,成本较低。在本实施例中,所述封装树脂材料300材料为环氧树脂。在其他实施例中,所述封装树脂材料还可以为其他合适的用于半导体封装的树脂材料。
在其他实施例中,还可以先在所述芯片和封装基板之间填充满底填料,再在所述芯片和封装基板表面形成封装树脂材料。所述底填料为液体状含硅的环氧树脂材料,使得所述芯片和封装基板之间没有空隙,保证了芯片的可靠性。
在其他实施例中,请参考图13,所述封装基板200还可以具有开口205,所述开口205呈倒T状,靠近封装基板第一表面201的开口尺寸较小,位于封装基板第二表面202的开口尺寸较大,且所述开口205内填充满封装树脂材料或底填料,使得所述封装树脂材料或底填料不容易从封装基板200剥离,从而芯片100不容易从封装基板剥离。
在本实施例中,所述封装树脂材料300覆盖所述芯片100的第二表面106。在其他实施例中,请参考图14,所述封装树脂材料300暴露出所述芯片100的第二表面106,仅覆盖所述芯片100的侧壁表面和封装基板200表面,利用所述芯片的第二表面进行散热,有利于提高散热效果。
在其他实施例中,请参考图15,还可以利用银浆或散热胶在所述芯片100的第二表面106粘贴有第二散热板400,由于所述第二散热板400的面积大于所述芯片100的面积,有利于提高半导体结构的散热能力。所述第二散热板400的材料为散热性能良好的金属材料,例如铜、铝等。且所述芯片通过所述第二散热板和封装树脂材料与外界绝缘,可以避免外界的电荷、水汽对芯片的电学性能所造成的影响。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (22)
1.一种半导体封装结构的形成方法,其特征在于,包括:
提供芯片,所述芯片具有第一表面和第二表面,所述芯片的第一表面形成有金属互连层;
在金属互连层表面形成第一柱状电极,所述第一柱状电极底部周围暴露出部分金属互连层;
在所述第一柱状电极侧壁表面、顶部表面、第一柱状电极底部周围暴露出的部分金属互连层表面形成第一扩散阻挡层,刻蚀所述金属互连层形成第一底部金属结构,所述第一底部金属层至少包括位于第一柱状电极和第一扩散阻挡层下方的金属互连层;
在所述第一扩散阻挡层表面形成第一焊球,所述第一焊球至少包裹在所述第一柱状电极顶部表面和侧壁表面;
提供封装基板,所述封装基板具有焊接端子,所述焊接端子的位置与第一焊球的位置相对应,将所述芯片倒装到所述封装基板上且位于所述芯片上的第一焊球与所述焊接端子互连。
2.如权利要求1所述的半导体封装结构的形成方法,其特征在于,还包括:在所述金属互连层表面形成第二柱状电极,所述第二柱状电极底部周围暴露出部分金属互连层;在所述第二柱状电极侧壁表面、顶部表面、第二柱状电极底部周围暴露出的金属互连层表面形成第二扩散阻挡层,刻蚀所述金属互连层形成第二底部金属层,所述第二底部金属层至少包括位于第二柱状电极和第二扩散阻挡层下方的金属互连层,所述第二底部金属层与第一底部金属层电学隔离;在所述第二扩散阻挡层表面形成第二焊球,所述第二焊球至少包裹在所述第二柱状电极顶部表面和侧壁表面;所述封装基板还具有第一散热板,所述第一散热板的位置与第二焊球的位置相对应,将所述芯片倒装到所述封装基板时所述芯片上的第二焊球与所述第二散热板互连。
3.如权利要求2所述的半导体封装结构的形成方法,其特征在于,所述第一底部金属层和第二底部金属层形成于同一工艺步骤,所述第一柱状电极和第二柱状电极形成于同一工艺步骤,所述第一扩散阻挡层和第二扩散阻挡层形成于同一工艺步骤,所述第一焊球和第二焊球形成于同一工艺步骤。
4.如权利要求2所述的半导体封装结构的形成方法,其特征在于,所述焊接端子位于封装基板靠近边缘的位置,所述第一散热板位于封装基板的中间位置,对应的,所述第一焊球位于所述芯片的第一表面靠近边缘的位置,所述第二焊球位于芯片的第一表面靠近中间的位置。
5.如权利要求2所述的半导体封装结构的形成方法,其特征在于,所述第一散热板的数量为一块或多块,所述第一散热板的形状为规则图形或不规则图形。
6.如权利要求5所述的半导体封装结构的形成方法,其特征在于,当所述第一散热板为多块时,所述第一散热板为集中分布或分散分布。
7.如权利要求1所述的半导体封装结构的形成方法,其特征在于,所述封装基板为树脂基板、陶瓷基板、玻璃基板、硅基板、金属基板、金属框架和合金框架中的一种。
8.如权利要求1或2所述的半导体封装结构的形成方法,其特征在于,所述第一焊球还覆盖所述第一底部金属层表面的第一扩散阻挡层,所述第二焊球还覆盖所述第二底部金属层表面的第二扩散阻挡层。
9.如权利要求1或2所述的半导体封装结构的形成方法,其特征在于,所述第一扩散阻挡层、第二扩散阻挡层为镍层。
10.如权利要求1或2所述的半导体封装结构的形成方法,其特征在于,形成所述第一扩散阻挡层、第二扩散阻挡层的工艺包括:在所述金属互连层表面形成第一掩膜层,所述第一掩膜层对应于第一柱状电极、第二柱状电极的位置具有第一开口,所述第一开口的尺寸大于所述第一柱状电极、第二柱状电极的尺寸,且所述第一开口侧壁与第一柱状电极、第二柱状电极侧壁之间具有间隙;在所述第一柱状电极侧壁表面、顶部表面、第一柱状电极底部周围暴露出部分金属互连层表面利用化学镀工艺或电镀工艺形成第一扩散阻挡层,在所述第二柱状电极侧壁表面、顶部表面、第二柱状电极底部周围暴露出部分金属互连层表面利用化学镀工艺或电镀工艺形成第二扩散阻挡层。
11.如权利要求1或2所述的半导体封装结构的形成方法,其特征在于,还包括:在所述第一扩散阻挡层表面形成第一浸润层,在所述第一浸润层表面形成第一焊球;在所述第二扩散阻挡层表面形成第二浸润层,在所述第二浸润层表面形成第二焊球。
12.如权利要求11所述的半导体封装结构的形成方法,其特征在于,所述第一浸润层、第二浸润层的材料至少包括金元素、银元素、铟元素和锡元素中的一种。
13.如权利要求11所述的半导体封装结构的形成方法,其特征在于,形成所述第一浸润层、第二浸润层的工艺包括:在所述第一扩散阻挡层表面利用化学镀工艺或电镀工艺形成第一浸润层,在所述第二扩散阻挡层表面利用化学镀工艺或电镀工艺形成第二浸润层。
14.如权利要求1或2所述的半导体封装结构的形成方法,其特征在于,所述金属互连层包括焊盘和位于所述焊盘表面的电镀种子层,在所述电镀种子层上形成第一柱状电极和第二柱状电极。
15.如权利要求14所述的半导体封装结构的形成方法,其特征在于,形成所述第一柱状电极和第二柱状电极的具体工艺包括:在所述芯片和焊盘表面形成电镀种子层,在所述电镀种子层表面形成第二掩膜层,在所述第二掩膜层内形成贯穿所述第二掩膜层的第二开口,所述第二开口暴露出部分电镀种子层的表面;在所述第二开口内形成柱状电极,所述柱状电极包括第一柱状电极和第二柱状电极;去除所述第二掩膜层。
16.如权利要求1或2所述的半导体封装结构的形成方法,其特征在于,所述金属互连层包括焊盘、位于所述焊盘表面的电镀种子层和位于所述电镀种子层表面的再布线金属层,在所述再布线金属层上形成第一柱状电极和第二柱状电极。
17.如权利要求16所述的半导体封装结构的形成方法,其特征在于,形成所述第一柱状电极和第二柱状电极的具体工艺包括:在所述芯片和焊盘表面形成电镀种子层,在所述电镀种子层表面形成再布线金属层;在所述再布线金属层表面形成第二掩膜层,在所述第二掩膜层内形成贯穿所述第二掩膜层的第二开口,所述第二开口暴露出所述部分再布线金属层;在所述第二开口内形成柱状电极,所述柱状电极包括第一柱状电极和第二柱状电极;去除所述第二掩膜层。
18.如权利要求1所述的半导体封装结构的形成方法,其特征在于,还包括:在所述芯片和封装基板之间填充满底填料,在所述芯片表面、封装基板表面形成封装树脂材料。
19.如权利要求1所述的半导体封装结构的形成方法,其特征在于,还包括:在所述芯片和封装基板之间和芯片表面、封装基板表面形成封装树脂材料。
20.如权利要求18或19所述的半导体封装结构的形成方法,其特征在于,所述封装树脂材料暴露出所述芯片的第二表面。
21.如权利要求18或19所述的半导体封装结构的形成方法,其特征在于,还包括:在所述芯片第二表面粘贴第二散热板,并利用所述封装树脂材料覆盖所述封装基板和芯片表面,且所述封装树脂材料暴露出所述第二散热板表面。
22.如权利要求1或2所述的半导体封装结构的形成方法,其特征在于,所述第一柱状电极和第二柱状电极的高度范围为4μm~100μm。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210444512.8A CN102931111B (zh) | 2012-11-08 | 2012-11-08 | 半导体封装结构的形成方法 |
US14/074,687 US9293338B2 (en) | 2012-11-08 | 2013-11-07 | Semiconductor packaging structure and method |
US15/014,929 US9431325B2 (en) | 2012-11-08 | 2016-02-03 | Semiconductor packaging structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210444512.8A CN102931111B (zh) | 2012-11-08 | 2012-11-08 | 半导体封装结构的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102931111A true CN102931111A (zh) | 2013-02-13 |
CN102931111B CN102931111B (zh) | 2015-06-10 |
Family
ID=47645884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210444512.8A Active CN102931111B (zh) | 2012-11-08 | 2012-11-08 | 半导体封装结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102931111B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105308732A (zh) * | 2013-06-24 | 2016-02-03 | 皇家飞利浦有限公司 | 包括通过平面化减少焊接垫拓扑差异的制造电子结构的方法和对应的电子结构 |
CN111341796A (zh) * | 2020-02-26 | 2020-06-26 | 南通智通达微电子物联网有限公司 | 一种图像传感器的扇出型封装方法 |
CN111357087A (zh) * | 2017-10-31 | 2020-06-30 | 赛灵思公司 | 具有增强互连件的芯片封装组件及其制造方法 |
CN112802813A (zh) * | 2020-12-22 | 2021-05-14 | 颀中科技(苏州)有限公司 | 芯片封装结构、芯片封装结构的制备方法和显示屏 |
CN113506778A (zh) * | 2021-06-02 | 2021-10-15 | 日月光半导体制造股份有限公司 | 半导体封装装置及其制造方法 |
WO2023025064A1 (zh) * | 2021-08-26 | 2023-03-02 | 西安紫光国芯半导体有限公司 | 一种芯片、三维芯片以及芯片的制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1359147A (zh) * | 2000-09-04 | 2002-07-17 | 精工爱普生株式会社 | 凸块形成方法、半导体装置及其制造方法和半导体芯片 |
CN102157476A (zh) * | 2010-03-04 | 2011-08-17 | 日月光半导体制造股份有限公司 | 具有单侧基板设计的半导体封装及其制造方法 |
CN102237316A (zh) * | 2010-04-22 | 2011-11-09 | 台湾积体电路制造股份有限公司 | 集成电路元件及凸块结构的形成方法 |
CN102254870A (zh) * | 2010-05-18 | 2011-11-23 | 台湾积体电路制造股份有限公司 | 集成电路元件、其形成方法及封装组件 |
CN102456651A (zh) * | 2010-10-18 | 2012-05-16 | 台湾积体电路制造股份有限公司 | 具有含钴的侧壁保护层的铜柱 |
US20120273938A1 (en) * | 2011-04-30 | 2012-11-01 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming an Interconnect Structure with Conductive Material Recessed Within Conductive Ring Over Surface of Conductive Pillar |
-
2012
- 2012-11-08 CN CN201210444512.8A patent/CN102931111B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1359147A (zh) * | 2000-09-04 | 2002-07-17 | 精工爱普生株式会社 | 凸块形成方法、半导体装置及其制造方法和半导体芯片 |
CN102157476A (zh) * | 2010-03-04 | 2011-08-17 | 日月光半导体制造股份有限公司 | 具有单侧基板设计的半导体封装及其制造方法 |
CN102237316A (zh) * | 2010-04-22 | 2011-11-09 | 台湾积体电路制造股份有限公司 | 集成电路元件及凸块结构的形成方法 |
CN102254870A (zh) * | 2010-05-18 | 2011-11-23 | 台湾积体电路制造股份有限公司 | 集成电路元件、其形成方法及封装组件 |
CN102456651A (zh) * | 2010-10-18 | 2012-05-16 | 台湾积体电路制造股份有限公司 | 具有含钴的侧壁保护层的铜柱 |
US20120273938A1 (en) * | 2011-04-30 | 2012-11-01 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming an Interconnect Structure with Conductive Material Recessed Within Conductive Ring Over Surface of Conductive Pillar |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105308732A (zh) * | 2013-06-24 | 2016-02-03 | 皇家飞利浦有限公司 | 包括通过平面化减少焊接垫拓扑差异的制造电子结构的方法和对应的电子结构 |
CN105308732B (zh) * | 2013-06-24 | 2018-11-27 | 亮锐控股有限公司 | 包括通过平面化减少焊接垫拓扑差异的制造电子结构的方法和对应的电子结构 |
CN111357087A (zh) * | 2017-10-31 | 2020-06-30 | 赛灵思公司 | 具有增强互连件的芯片封装组件及其制造方法 |
CN111357087B (zh) * | 2017-10-31 | 2024-02-23 | 赛灵思公司 | 具有增强互连件的芯片封装组件及其制造方法 |
CN111341796A (zh) * | 2020-02-26 | 2020-06-26 | 南通智通达微电子物联网有限公司 | 一种图像传感器的扇出型封装方法 |
CN112802813A (zh) * | 2020-12-22 | 2021-05-14 | 颀中科技(苏州)有限公司 | 芯片封装结构、芯片封装结构的制备方法和显示屏 |
CN113506778A (zh) * | 2021-06-02 | 2021-10-15 | 日月光半导体制造股份有限公司 | 半导体封装装置及其制造方法 |
WO2023025064A1 (zh) * | 2021-08-26 | 2023-03-02 | 西安紫光国芯半导体有限公司 | 一种芯片、三维芯片以及芯片的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102931111B (zh) | 2015-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9431325B2 (en) | Semiconductor packaging structure | |
US7242081B1 (en) | Stacked package structure | |
CN102931111B (zh) | 半导体封装结构的形成方法 | |
CN102915978B (zh) | 半导体封装结构 | |
CN102543907B (zh) | 一种热增强型四边扁平无引脚倒装芯片封装及制造方法 | |
KR20160019739A (ko) | 필라를 포함하는 반도체 소자 및 패키지 기판, 및 그것을 포함하는 반도체 패키지 및 패키지 적층 구조체 | |
CN101877349B (zh) | 半导体模块及便携式设备 | |
US20100270667A1 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
CN101228625B (zh) | 具有镀金属连接部的半导体封装 | |
CN103681607A (zh) | 半导体器件及其制作方法 | |
US11145581B2 (en) | Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks | |
TWI398933B (zh) | 積體電路元件之封裝結構及其製造方法 | |
CN109390306A (zh) | 电子封装件 | |
CN102270590A (zh) | 晶圆级封装结构及封装方法 | |
US20080224276A1 (en) | Semiconductor device package | |
CN202917468U (zh) | 半导体封装结构 | |
CN202917474U (zh) | 半导体封装结构 | |
US7846829B2 (en) | Stacked solder balls for integrated circuit device packaging and assembly | |
CN102931100A (zh) | 半导体封装结构的形成方法 | |
CN102931097A (zh) | 半导体封装结构的形成方法 | |
CN206259337U (zh) | 封装结构 | |
CN103137581B (zh) | 具有导电凸块的半导体装置、封装结构及制法 | |
CN102945836B (zh) | 半导体封装结构 | |
CN102931159B (zh) | 半导体封装结构 | |
CN212303700U (zh) | Led芯片系统级封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP03 | Change of name, title or address |
Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288 Patentee after: Tongfu Microelectronics Co., Ltd. Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288 Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong |