CN206259337U - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN206259337U
CN206259337U CN201621080212.6U CN201621080212U CN206259337U CN 206259337 U CN206259337 U CN 206259337U CN 201621080212 U CN201621080212 U CN 201621080212U CN 206259337 U CN206259337 U CN 206259337U
Authority
CN
China
Prior art keywords
substrate
face
functional
encapsulating structure
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201621080212.6U
Other languages
English (en)
Inventor
王之奇
沈志杰
耿志明
罗晓峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201621080212.6U priority Critical patent/CN206259337U/zh
Application granted granted Critical
Publication of CN206259337U publication Critical patent/CN206259337U/zh
Priority to PCT/CN2017/102607 priority patent/WO2018054315A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种封装结构，包括：基板，所述基板具有相对的第一面和第二面，且所述基板内具有线路层；位于所述基板第一面上的第一功能芯片，所述第一功能芯片具有相对的第一功能面和第一背面，所述第一功能面上具有焊盘，所述第一背面与所述第一面固定接合，且所述焊盘通过导线与所述线路层电连接；倒装设置在所述基板第二面上的第二功能芯片，所述第二功能芯片具有相对的第二功能面和第二背面，所述第二功能面与所述第二面相对，且所述第二功能面与所述基板第二面暴露出的线路层电连接；位于所述基板第二面上的焊接凸起，所述焊接凸起与所述基板第二面暴露出的线路层电连接。本实用新型减小了封装结构的尺寸，提高了封装结构的集成度。

Description

封装结构
技术领域
本实用新型涉及封装技术领域，特别涉及一种封装结构。
背景技术
随着电子产品功能的不断增强，芯片朝向高集成度、高像素化以及微型化趋势发展。为了应对这一挑战，提出了扇出型(fan out)晶圆级封装技术。
扇出型晶圆级封装技术主要包括以下步骤：先将整片裸晶圆进行切割，形成单颗分立的芯片；提供基板，将切割后的独立芯片在基板上重新排布，形成芯片间距更合适的新的晶圆；然后采用晶圆级封装技术(WLP，Wafer Level Package)，对重新排布的晶圆进行封装测试后，切割成比原始芯片面积大的焊球阵列芯片。扇出型晶圆级封装技术有利于封装体积小、多电极、电极间距窄的芯片；此外，扇出型晶圆级封装技术原则上还可以同时封装不同类型氮尺寸相同甚至焊球数量较为接近的芯片。
与晶圆级芯片尺寸封装相比，扇出型晶圆级封装技术更好的解决了可靠性低问题以及与后续制程PCB匹配的问题，其中，所述可靠性低的问题可能是由于电极密集度过大造成的。
然而，现有技术的封装结构的尺寸较大，集成度有待提高。
实用新型内容
本实用新型解决的问题是提供一种封装结构，减小封装结构的尺寸，提高集成度。
为解决上述问题，本实用新型提供一种封装结构，包括：基板，所述基板具有相对的第一面和第二面，且所述基板内具有线路层；位于所述基板第一面上的第一功能芯片，所述第一功能芯片具有相对的第一功能面和第一背面，所述第一功能面上具有焊盘，所述第一背面与所述第一面固定接合，且所述焊盘通过导线与所述线路层电连接；倒装设置在所述基板第二面上的第二功能芯片，所述第二功能芯片具有相对的第二功能面和第二背面，所述第二功能面与所述第二面相对，且所述第二功能面与所述基板第二面暴露出的线路层电连接；位于所述基板第二面上的焊接凸起，所述焊接凸起与所述基板第二面暴露出的线路层电连接。
可选的，所述第一功能芯片为影像传感芯片；所述第一功能面上还具有影像感应区，且所述焊盘环绕所述影像感应区。
可选的，所述封装结构还包括：位于所述基板第一面上的中空环状柱，所述中空环状柱包围所述第一功能芯片；设置在所述中空环状柱顶部的透光板，且所述透光板、中空环状柱以及所述基板围成空腔，所述第一功能芯片位于所述空腔内。
可选的，所述中空环状柱顶部高于所述第一功能芯片的第一面。
可选的，所述中空环状柱顶部与所述透光板之间还具有粘胶层。
可选的，所述第二功能芯片为信号处理芯片；所述第二功能芯片的数量大于或等于1。
可选的，所述封装结构还包括：位于所述第二功能面上的金属凸块，通过所述金属凸块电连接所述第二功能面与所述基板第二面暴露出的线路层。
可选的，所述焊接凸起分布在所述第二功能芯片周围。
可选的，所述第二焊接凸起顶部与所述基板第二面之间的距离大于所述第二功能芯片第二背面与所述基板第二面之间的距离。
可选的，所述封装结构还包括：位于所述第一背面与所述第一面之间的粘附层。
可选的，所述封装结构还包括：位于所述基板部分第二面上的绝缘层，且所述焊接凸起贯穿所述绝缘层；位于所述基板第一面上的防焊层，且所述导线贯穿所述防焊层。
可选的，所述封装结构还包括：位于所述基板第二面且覆盖第二功能芯片侧壁的塑封层。
与现有技术相比，本实用新型的技术方案具有以下优点：
本实用新型提供的封装结构的技术方案中，第一功能芯片以及第二功能芯片分别的设置在基板相对的两个面上，与第一功能芯片以及第二功能芯片并行设置在基板同一个面上的方案相比，本实用新型提供的封装结构在水平方向上(平行于基板表面方向上)的尺寸明显更小，从而使得封装结构的集成度更高。并且，由于所述焊接凸起与所述第二功能芯片设置在所述基板的同一面上，从而尽可能的减小了所述封装结构在垂直于水平面上的厚度尺寸，降低产品的总厚度。
可选方案中，第一功能芯片为影像传感芯片，所述封装结构还包括：位于所述基板第一面上的中空环状柱，所述中空环状柱包围所述第一功能芯片；设置在所述中空环状柱顶部的透光板，且所述透光板、中空环状柱以及所述基板围成空腔，所述第一功能芯片位于所述空腔内。本实用新型对第一功能芯片的影像感应区具有保护作用，防止所述影像感应区受到损伤。
附图说明
图1为一种封装结构的结构示意图；
图2为本实用新型实施例提供的封装结构的结构示意图；
图3至图10为采用本实用新型实施例提供的封装方法进行封装过程的结构示意图。
具体实施方式
由背景技术可知，现有技术提供的封装结构的尺寸大、集成度有待提高。
现结合一种封装结构进行分析，图1为一种封装结构的结构示意图，参考图1，所述封装结构包括：具有相对的上表面以及下表面的基板10，所述基板10中分布有线路互连层(未标示)，且所述基板10中具有贯穿所述基板10的镂空11，所述透光板20粘贴于所述基板10镂空11的上表面；倒装电连接于所述基板10下表面的第一功能芯片30，且所述第一功能芯片30的功能区位于所述镂空11正下方，且所述第一功能芯片30的焊盘(未标示)与线路互连层电连接；位于所述基板10上表面且通过导线40与所述基板10电连接的第二功能芯片50，所述第二功能芯片50位于所述镂空11一侧；位于所述基板30下表面的BGA锡球60；位于所述基板10表面且覆盖第二功能芯片50侧壁的塑封层70。
上述封装结构在水平方向上的尺寸大，造成封装结构的集成度低，不利于满足器件小型化微型化的发展趋势。
为解决上述问题，本实用新型提供一种封装结构，显著的减小封装结构的尺寸。为使本实用新型的上述目的、特征和优点能够更为明显易懂，下面结合附图对本实用新型的具体实施例做详细的说明。
图2为本实用新型实施例提供的封装结构的结构示意图。
参考图2，所述封装结构包括：
基板101，所述基板101具有相对的第一面(未标示)和第二面(未标示)，且所述基板101内具有线路层102；
位于所述基板102第一面上的第一功能芯片201，所述第一功能芯片201具有相对的第一功能面(未标示)和第一背面(未标示)，所述第一功能面上具有焊盘202，所述第一背面与所述第一面固定接合，且所述焊盘202通过导线203与所述线路层102电连接；
倒装设置在所述基板101第二面上的第二功能芯片301，所述第二功能芯片301具有相对的第二功能面(未标示)和第二背面(未标示)，且所述第二功能面与所述基板101第二面暴露出来的线路层102电连接；
位于所述基板101第二面上的焊接凸起401，所述焊接凸起401与所述基板101第二面暴露出的线路层102电连接。
以下将结合附图对本实施例提供的封装结构进行详细说明。
所述基板101起到支撑所述第一功能芯片201以及第二功能芯片301的作用；此外，所述基板101还起到电连接所述第一功能芯片201以及第二功能芯片301的作用，且还用于与外接电路或者其他部件进行电连接。
所述基板101为玻璃基板、金属基板、半导体基板或者聚合物基板。本实施例中，所述基板101为PCB基板。
所述基板101内还具有线路层102。本实施例中，根据布线以及电连接需求，所述线路层102为位于所述基板101内的多层布线互联结构。其中，所述第一面暴露出的线路层102用于与第一功能芯片201电连接；所述第二面暴露出的线路层102用于与第二功能芯片301电连接。
本实施例中，所述基板101第一面还可以具有防焊层(Solder Mask Layer)103，所述防焊层103位于所述基板101第一面并覆盖所述线路层102，并且，所述防焊层103暴露出所述线路层102的部分表面，以使所述导线203的一端位于所述暴露出的线路层102表面，保证所述导线203与所述线路层102电连接。
所述防焊层103的材料为绿油。所述防焊层103用于对所述线路层102起到保护作用，避免线路层102被氧化，且防止所述线路层102与其他部件之间发生不必要的电连接。
本实施例中，所述第一功能芯片201为影像传感芯片，所述第一功能面上还具有影像感应区204，且所述焊盘202环绕所述影像感应区204。所述第一功能面为具有焊盘202以及影像感应区204的面，所述第一背面为与基板201的第二面固定接合的面。
所述第一功能芯片201内可以具有将所述影像感应区204和焊盘202电连接的金属互连结构(未图示)，所述影像感应区204内形成有影像传感器单元和与和与影像传感器单元相连接的关联电路，影像感应区204将外界光线接收并转换成电学信号，并将所述电学信号通过金属互连结构和焊盘204、以及基板101上的线路层102，以便传送至第二功能芯片301内。
为了便于布线，所述影像感应区204位于所述第一功能面的中间位置，所述焊盘202位于所述第一功能面的边缘位置，且所述焊盘202位于所述影像感应区204的四侧，呈矩形分布，所述影像感应区204的每一个侧边具有若干个焊盘202，且每一个焊盘202通过导线203与所述基板101第一面上的线路层102电连接。
所述导线203顶点高于所述第一功能芯片201第一面。所述导线203的一端与所述焊盘202电连接，所述导线203的另一端与所述线路层102电连接，从而使得所述第一功能芯片201电路与所述基板101第一面上的线路层102电连接。所述导线203连接于所述焊盘202与所述线路层102之间，因此所述导线203弯曲。
所述导线203的材料为金属，所述金属包括铜、铝、钨、金或银。
本实施例中，为了提高所述第一功能芯片201的第一背面与所述基板101第一面之间的结合性能，所述第一背面与所述第一面之间还具有粘附层，通过所述粘附层提高所述第一背面与所述第一面之间的结合能力。
为了对所述第一功能芯片201第一面上的影像感应区204提高保护作用，防止影像感应区204受到损伤，本实施例中，所述封装结构中，所述影像感应区204受到保护。具体地，所述封装结构还包括：位于所述基板101第一面上的中空环状柱104，所述中空环状柱104包围所述第一功能芯片201；设置在所述中空环状柱104顶部的透光板105，且所述透光板105、中空环状柱104以及所述基板101围成空腔，所述第一功能芯片201位于所述空腔内。
所述中空环状柱104顶部高于所述第一功能芯片201的第一面，具体地，本实施例中，所述中空环状柱104顶部高于所述第一功能芯片201第一面上的影像感应区204，防止所述透光板105触碰到所述影像感应区204。
所述中空环状柱104的材料为光刻胶材料或者树脂材料。
本实施例中，所述导线203的顶点高于所述影像感应区204顶部，其中，所述导线203的顶点为距离所述导线203中距离第一功能芯片201第一功能面最远的点，为了避免所述透光板105触碰到所述导线203，所述中空环状柱104顶部高于所述导线203的顶点。由于所述基板101第一面上具有防焊层103，因此所述导线203贯穿所述防焊层103，以使所述导线203与所述基板101第一面的线路层102电连接。
由于所述第一功能芯片201位于所述空腔内，所述空腔的腔壁对所述影像感应区204提供保护作用，避免所述影像感应区204受到损伤；并且，由于所述空腔顶部为透光板105，使得外界光线可以经由所述透光板105照射到所述影像感应区204上，所述影像感应区204接收外界光信号以转化为电信号。
所述第二功能芯片301倒装设置在所述基板101第二面上，所述第二功能芯片301具有相对的第二功能面和第二背面，其中，所述第二功能面为具有电路布线层的表面。
本实施例中，所述第二功能芯片301为信号处理芯片，所述第二功能芯片301用于处理所述第一功能芯片201利用光信号转化的电信号，例如，可以将电信号处理转化为显示终端所要求的格式信号。所述第二功能芯片301的数量大于或等于1；本实施例中，以所述第二功能芯片301的数量为1作为示例。
所述第二功能面与所述基板101第二面暴露出的线路层102电连接。所述封装结构还包括：位于所述第二功能面上的金属凸块302，通过所述金属凸块302电连接所述第二功能面与所述基板101第二面暴露出的线路层102。
所述金属凸块302与所述第二功能芯片301第二功能面上的电路布线层相连接，从而使得通过金属凸块302使所述第二功能面与所述基板101第二面暴露出的线路层102电连接。
根据所述第二功能芯片301第二功能面上的电路布线层的电连接需求，确定所述金属凸块302的位置以及数量。所述金属凸块302的材料为铜、铝、钨、金或锡。本实施例中，所述金属凸块302的材料为金。
本实施例中，所述封装结构还包括：位于所述基板101部分第二面且覆盖所述第二功能芯片301侧壁的塑封层303。
所述塑封层303起到保护所述第二功能芯片301的作用，防止湿气由外部侵入、与外部电气绝缘，防止在外界环境的影响下造成的第二功能芯片301性能失效；所述塑封层303还起到进一步稳固所述第二功能芯片301与所述基板101之间结合性的作用，使得所述第二功能芯片301不易从基板101上脱落。
本实施例中，所述塑封层303覆盖第二功能芯片301部分侧壁。在其他实施例中，所述塑封层还可以覆盖第二功能芯片全部侧壁，或者，所述塑封层除覆盖第二功能芯片全部侧壁外还覆盖第二功能芯片第二背面。
所述塑封层303的材料为树脂或者防焊油墨材料，所述树脂可以为环氧树脂或者丙烯酸树脂。
所述焊接凸起401用于与外部电路或者其他器件电连接，通过所述焊接凸起401使所述第二功能芯片301与外部电路或其他器件电连接。本实施例中，所述焊接凸起401分布在所述第二功能芯片301周围。
本实施例中，所述焊接凸起401顶部表面形状为弧形，所述焊接凸起401的材料为锡。在其他实施例中，所述焊接凸起的材料还可以为金或者锡合金，所述锡合金可以为锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等。
为了避免当所述焊接凸起401与外部电路或者其他器件电连接时对第二功能芯片301造成损伤，所述焊接凸起401顶部高于所述第二功能芯片301的第二背面。
本实施例中，所述封装结构还包括：位于所述基板101部分第二面上的绝缘层402，且所述焊接凸起401贯穿所述绝缘层402。所述绝缘层402可以对暴露出的线路层102起到保护作用，避免线路层102暴露在外界环境中可能引发的氧化或者不必要的电连接的问题。
所述绝缘层402的材料为氧化硅或者树脂。本实施例中，所述塑封层303还位于部分绝缘层402上，保证暴露出的线路层102被所述塑封层303覆盖或者被绝缘层402覆盖。
需要说明的是，在其他实施例中，还可以仅采用塑封层对暴露出的线路层进行覆盖。
本实用新型提供的封装结构中，所述第一功能芯片以及第二功能芯片分别的设置在所述基板相对的两个面上，与第一功能芯片以及第二功能芯片并行设置在基板同一个面上的方案相比，本实用新型提供的封装结构在水平方向上(平行于基板表面方向上)的尺寸明显更小，从而使得封装结构的集成度更高。
并且，由于所述焊接凸起与所述第二功能芯片设置在所述基板的同一面上，从而尽可能的减小了所述封装结构在垂直于水平面上的厚度尺寸，降低产品的总厚度。
相应的，本实用新型还提供一种封装方法，包括：提供若干个第一功能芯片以及第二功能芯片，所述第一功能芯片具有相对的第一功能面和第一背面，所述第一功能面上具有焊盘，所述第二功能芯片具有相对的第二功能面和第二背面；提供基板，所述基板具有若干功能区和位于相邻功能区之间的切割道区域，所述基板具有相对的第一面和第二面，且所述基板内具有线路层；将所述第一功能芯片设置在所述基板功能区第一面上，所述第一背面与所述第一面固定接合；形成电连接所述焊盘以及线路层的导线；将所述第二功能芯片倒装设置在所述基板功能区第二面上，所述第二功能面与所述第二面相对，且所述第二功能面与所述基板功能区第二面暴露出的线路层电连接；在所述基板功能区第二面上形成焊接凸起，所述焊接凸起与所述基板功能区第二面暴露出的线路层电连接；沿所述切割道区域切割所述基板，形成若干单颗封装结构。
采用本实用新型提供的封装方法，由于第一功能芯片以及第二功能芯片设置在所述基板相对的两个面上，从而使得形成的封装结构在水平方向上的尺寸显著减小，从而提高了封装结构的集成度。
图3至图10为采用本实用新型实施例提供的封装方法进行封装过程的结构示意图。
参考图3，提供若干个第一功能芯片201，所述第一功能芯片201具有相对的第一功能面和第一背面，所述第一功能面上具有焊盘202。
具体地，提供第一功能晶圆；切割所述第一功能晶圆形成多颗第一功能芯片201。
本实施例中，所述第一功能芯片201为影像传感芯片，所述第一功能面上还具有影像感应区204。有关所述焊盘202以及影像感应区204的描述可参考前述实施例的相应描述，在此不再赘述。
参考图4，提供若干个第二功能芯片301，所述第二功能芯片301具有相对的第一功能面和第二背面。
具体地，提供第二功能晶圆；切割所述第二功能晶圆形成多个第二功能芯片301。本实施例中，所述第二功能芯片301为信号处理芯片，所述第二功能面为具有电路布线层的面。
本实施例中，还包括步骤：在所述第二功能芯片301第二功能面上形成至少一个金属凸块302，且所述金属凸块302与所述第二功能面的电路布线层电连接。
利用所述金属凸块302使所述第二功能芯片301的第二功能面与后续提供的基板第二面暴露出的线路层进行电连接。根据所述第二功能芯片301第二功能面的电路布线层进行电连接的需求，设置在所述第二功能芯片301第二功能面上形成的金属凸块302的位置和数量。
所述金属凸块302的材料为铜、铝、钨、金或锡；采用网板印刷工艺或者植球工艺，形成所述金属凸块302。
需要说明的是，在其他实施例中，还可以不在所述第二功能芯片第二功能面上形成金属凸块，在后续提供的基板第二面暴露出的线路层上形成所述金属凸块。
参考图5，提供基板101，所述基板101具有若干功能区I和位于相邻功能区I之间的切割道区域II，所述基板101具有相对的第一面和第二面，且所上基板101内具有线路层102。
所述基板101为玻璃基板、金属基板、半导体基板或者聚合物基板。本实施例中，所述基板101为PCB基板。
后续在将第一功能芯片201(参考图3)以及第二功能芯片301(参考图4)设置在所述基板101功能区I后，会沿所述切割道区域II切割所述基板101，位于功能区I的基板101、第一功能芯片201以及第二功能芯片301将成为若干单颗的封装结构。
本实施例中，根据布线以及电连接需求，所述线路层102为具有所述基板101内的多层布线互联结构，其中，所述第一面暴露出的线路层102用于后续与第一功能芯片201电连接，所述第二面暴露出的线路层102用于后续与第二功能芯片301电连接。
本实施例中，所述基板101第一面还形成有防焊层103，所述防焊层103位于所述基板101第一面且还覆盖所述线路层102，防止所述线路层102被氧化或者被腐蚀。所述基板102第二面还形成有绝缘层402，所述绝缘层402位于所述基板101第二面且覆盖所述线路层102，防止所述线路层102被氧化或者被腐蚀。
参考图6，在所述基板101功能区I第一面上形成中空环状柱104。
所述中空环状柱104后续用于对所述第一功能芯片201(参考图3)提供保护，且在所述中空环状柱104顶部设置透光板后，使得所述中空环状柱104、透光板以及所述基板101围成空腔，且所述第一功能芯片201位于所述空腔内，避免第一功能芯片201中的影像感应区204受到污染或损伤。
本实施例中，所述中空环状柱104的材料为光刻胶，采用涂布工艺以及光刻工艺，形成所述中空环状柱104。在其他实施例中，所述中空环状柱的材料为树脂材料时，还可以采用树脂印刷工艺，形成所述中空环状柱。
需要说明的是，所述中空环状柱104的厚度不宜过薄，后续当所述第一功能芯片201设置在所述基板101第一面上后，所述中空环状柱104顶部应高于影像感应区204，防止后续设置的透光板触碰到所述影像感应区204。
还需要说明的是，本实施例中，相邻功能区I之间的中空环状柱104为相互独立的，在其他实施例中，形成的中空环状柱还位于切割道区域，因此相邻功能区之间的中空环状柱为一体的，后续在沿切割道切割所述基板时还切割位于切割道区域的中空环状柱。
本实施例中，在所述基板101第一面上设置第一功能芯片201之前，在所述基板101功能区第一面上形成所述中空环状柱104，避免形成所述中空环状柱104的工艺对第一功能芯片201带来损伤。
参考图7，将所述第一功能芯片201设置在所述基板101功能区第一面上，所述第一背面与所述第一面固定接合；形成电连接所述焊盘202以及线路层102的导线203。
本实施例中，在所述第一背面或者所述第一面上设置粘附层(未图示)，通过所述粘附层实现所述第一背面与所述第一面的固定接合。在所述粘附层有利于提高所述基板101与所述第一功能芯片201之间的结合力。
所述焊盘202与所述基板101第一面的线路层102电连接，具体地，通过导线203实现所述焊盘202与所述线路层102的电连接，所述导线203一端与所述焊盘202相连，所述导线203另一端与所述线路层102相连。本实施例中，由于所述基板101第一面上形成有防焊层103，因此所述导线203贯穿所述防焊层103，从而使得所述导线203一端与所述基板101功能区第一面的线路层102电连接。
形成所述导线203的工艺为打线工艺，所述导线203的材料为金属，所述金属为铜、铝、钨、银或金。
所述导线203弯曲。本实施例中，所述导线203顶点低于所述中空环状柱104顶部，从而防止后续设置的透光板触碰到所述导线203。
参考图8，在所述中空环状柱104顶部设置透光板105，且所述透光板105、中空环状柱104以及所述基板101围成空腔，且所述第一功能芯片201位于所述空腔内。
单个所述透光板105可以横跨至少一个功能区I。本实施例中，在每个功能区I上方形成单独的透光板105。
在其他实施例中，所述透光板还可以横跨至少两个功能区，例如，在所有功能区上方设置一块透光板。
需要说明的是，当所述透光板105横跨至少两个功能区I时，所述透光板105还位于切割道区域II上方，后续在沿切割道区域II切割所述基板101时，还切割所述透光板105。
本实施例中，在设置所述透光板105之前，还在所述中空环状柱104顶部形成粘胶层(未图示)，所述粘胶层的材料可以为UV胶带或者热解胶胶带。在其他实施例中，还可以通过直接键合的方式，使所述透光板与所述中空环状柱顶部固定接合。
在其他实施例中，还可以通过直接键合的方式，使所述透光板105与所述中空环状柱104顶部固定接合。
参考图9，将所述第二功能芯片301倒装设置在所述基板101功能区I第二面上，所述第二功能面与所述第二面相对，且所述第二功能面与所述基板101功能区I第二面暴露出的线路层102电连接。
本实施例中，在将所述第二功能芯片301倒装在设置在所述基板101功能区I第二面之前，先刻蚀去除所述基板101功能区I第二面上的部分绝缘层402，暴露出所述基板101功能区I部分第二面，且暴露出与所述第二功能面电连接的线路层102；将所述第二功能芯片301倒装设置在所述暴露出的基板101功能区I第二面上。
倒装在基板101同一功能区I第二面上的第二功能芯片301的数量大于或等于1。本实施例中，以倒装在基板101同一功能区I第二面上的第二功能芯片301的数量为1作为示例。
本实施例中，通过所述金属凸块302实现所述第二功能面与所述基板101功能区I第二面暴露出的线路层102之间的电连接。具体地，采用焊接键合工艺，使所述金属凸块302与所述基板101功能区I第二面暴露出的线路层102固定接合，其中，所述焊接键合工艺为共晶键合、超声热压、热压焊接或者超声波压焊等。
参考图10，在所述基板101功能区I第二面上形成焊接凸起401，所述焊接凸起401与所述基板101功能区I第二面暴露出的线路层102电连接。
通过所述焊接凸起401与所述第二功能芯片301电连接，且所述焊接凸起401还用于外部电路或者其他器件电连接，从而使得所述第二功能芯片301与外电路或者其他器件电连接。
本实施例中，由于所述基板101功能区I第二面上还形成有绝缘层402，在形成所述焊接凸起402之前，先刻蚀去除部分绝缘层402，暴露出所述基板101功能区I第二面上的部分线路层102；在所述基板101功能区I第二面暴露出的线路层102上形成所述焊接凸起401。
所述焊接凸起401顶部至所述基板101第二面的距离大于所述第二功能芯片301第二背面至所述基板101第二面的距离，保证当所述焊接凸起401与外部电路或器件电连接时不会对第二功能芯片301造成挤压。在其他实施例中，所述焊接凸起顶部至所述基板第二面的距离还可以等于或小于所述第二功能芯片第二背面至所述基板第二面的距离。
所述焊接凸起401顶部表面形状为弧形，所述焊接凸起401的材料为金、锡或者锡合金，所述锡合金可以为锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等。
本实施例中，采用植球工艺，形成所述焊接凸起401。在其他实施例中，还可以采用网板印刷工艺、以及回流工艺，形成所述焊接凸起。
继续参考图10，在所述基板101功能区I第二面上形成塑封层303，所述塑封层303覆盖所述第二功能芯片301侧壁。
本实施例中，所述塑封层303除覆盖所述基板101功能区I第二面暴露出的线路层102外，还位于部分绝缘层402表面。
所述塑封层303起到保护第二功能芯片301的作用，防止湿气由外部侵入，使得所述第二功能芯片301与外部电气绝缘。此外，所述塑封层303还起到支撑第二功能芯片301的作用，提高第二功能芯片301与所述基板101之间的结合性。
采用塑封工艺(molding)形成所述塑封层303，所述塑封工艺采用转移方式或压合方式；还可以采用点胶工艺形成所述塑封层303。
本实施例中，所述塑封层303覆盖第二功能芯片301部分侧壁。在其他实施例中，所述塑封层还可以覆盖第二功能芯片全部侧壁，或者，所述塑封层除覆盖第二功能芯片全部侧壁外，还覆盖第二功能芯片第二背面。
采用整个模块或若干分立模块的方式形成所述塑封层211。本实施例中，采用若干个分立的模块的方式形成所述塑封层303，即相邻功能区I第二面上的塑封层303为相互独立的。在其他实施例中，还可以采用整个模块的方式形成所述塑封层，即对整块基板第二面上形成整块的塑封层。
具体地，采用分立模块的方式形成所述塑封层303的方法为：采用多个模具，且每个模具中填充塑封层303材料；将模具按压在所述基板101功能区I第二面上，进行烘干处理后撤除模具，形成具有若干分立模块的塑封层303。
所述塑封层303的材料为树脂或防焊油墨材料，例如，环氧树脂或丙烯酸树脂。
本实施例中，所述塑封层303暴露出所述焊接凸起401侧壁。在其他实施例中，所述塑封层还可以覆盖所述焊接凸起侧壁，从而对焊接凸起的侧壁起到保护作用，且进一步的提高焊接凸起与所述基板之间的结合性。
需要说明的是，本实施例中，以先形成所述焊接凸起401后形成所述塑封层为例；在其他实施例中，还可以先形成所述塑封层、后形成所述焊接凸起，且所述塑封层可以暴露出焊接凸起侧壁，还可以覆盖所述焊接凸起侧壁。
在形成所述焊接凸起401以及塑封层303之后，沿所述切割道区域II切割所述基板101，形成若干单颗如图2所示的封装结构。
本实施例中，采用切片刀切割或激光切割工艺切割所述基板101，形成若干单颗封装结构。
由于所述第一功能芯片201以及所述第二功能芯片301分别位于所述基板101相对的两个面上，具体地，所述第一功能芯片201位于所述基板101第一面上，所述第二功能芯片301位于所述基板101第二面上，因此本实施例形成的封装结构在水平方向上的尺寸明显减小了，从而提高了形成的封装结构的集成度。
虽然本实用新型披露如上，但本实用新型并非限定于此。任何本领域技术人员，在不脱离本实用新型的精神和范围内，均可作各种更动与修改，因此本实用新型的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种封装结构，其特征在于，包括：
基板，所述基板具有相对的第一面和第二面，且所述基板内具有线路层；
位于所述基板第一面上的第一功能芯片，所述第一功能芯片具有相对的第一功能面和第一背面，所述第一功能面上具有焊盘，所述第一背面与所述第一面固定接合，且所述焊盘通过导线与所述线路层电连接；
倒装设置在所述基板第二面上的第二功能芯片，所述第二功能芯片具有相对的第二功能面和第二背面，所述第二功能面与所述第二面相对，且所述第二功能面与所述基板第二面暴露出的线路层电连接；
位于所述基板第二面上的焊接凸起，所述焊接凸起与所述基板第二面暴露出的线路层电连接。
2.如权利要求1所述的封装结构，其特征在于，所述第一功能芯片为影像传感芯片；所述第一功能面上还具有影像感应区，且所述焊盘环绕所述影像感应区。
3.如权利要求2所述的封装结构，其特征在于，所述封装结构还包括：
位于所述基板第一面上的中空环状柱，所述中空环状柱包围所述第一功能芯片；
设置在所述中空环状柱顶部的透光板，且所述透光板、中空环状柱以及所述基板围成空腔，所述第一功能芯片位于所述空腔内。
4.如权利要求3所述的封装结构，其特征在于，所述中空环状柱顶部高于所述第一功能芯片的第一面。
5.如权利要求3所述的封装结构，其特征在于，所述中空环状柱顶部与所述透光板之间还具有粘胶层。
6.如权利要求1所述的封装结构，其特征在于，所述第二功能芯片为信号处理芯片；所述第二功能芯片的数量大于或等于1。
7.如权利要求6所述的封装结构，其特征在于，所述封装结构还包括：位于所述第二功能面上的金属凸块，通过所述金属凸块电连接所述第二功能面与所述基板第二面暴露出的线路层。
8.如权利要求1所述的封装结构，其特征在于，所述焊接凸起分布在所述第二功能芯片周围。
9.如权利要求1所述的封装结构，其特征在于，所述焊接凸起顶部与所述基板第二面之间的距离大于所述第二功能芯片第二背面与所述基板第二面之间的距离。
10.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括：位于所述第一背面与所述第一面之间的粘附层。
11.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括：位于所述基板部分第二面上的绝缘层，且所述焊接凸起贯穿所述绝缘层；位于所述基板第一面上的防焊层，且所述导线贯穿所述防焊层。
12.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括：位于所述基板第二面且覆盖第二功能芯片侧壁的塑封层。
CN201621080212.6U 2016-09-26 2016-09-26 封装结构 Active CN206259337U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201621080212.6U CN206259337U (zh) 2016-09-26 2016-09-26 封装结构
PCT/CN2017/102607 WO2018054315A1 (zh) 2016-09-26 2017-09-21 封装结构以及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201621080212.6U CN206259337U (zh) 2016-09-26 2016-09-26 封装结构

Publications (1)

Publication Number Publication Date
CN206259337U true CN206259337U (zh) 2017-06-16

Family

ID=59022254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201621080212.6U Active CN206259337U (zh) 2016-09-26 2016-09-26 封装结构

Country Status (1)

Country Link
CN (1) CN206259337U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298699A (zh) * 2016-09-26 2017-01-04 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
WO2018054315A1 (zh) * 2016-09-26 2018-03-29 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN110411559A (zh) * 2019-08-07 2019-11-05 深圳中科系统集成技术有限公司 一种震动探测器及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298699A (zh) * 2016-09-26 2017-01-04 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
WO2018054315A1 (zh) * 2016-09-26 2018-03-29 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN110411559A (zh) * 2019-08-07 2019-11-05 深圳中科系统集成技术有限公司 一种震动探测器及其制作方法

Similar Documents

Publication Publication Date Title
US6815254B2 (en) Semiconductor package with multiple sides having package contacts
US7129572B2 (en) Submember mounted on a chip of electrical device for electrical connection
CN106298699A (zh) 封装结构以及封装方法
US8017436B1 (en) Thin substrate fabrication method and structure
CN109817769B (zh) 一种新型led芯片封装制作方法
US8330267B2 (en) Semiconductor package
US8222080B2 (en) Fabrication method of package structure
KR20050022558A (ko) Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
CN101228625B (zh) 具有镀金属连接部的半导体封装
JP4919103B2 (ja) ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法
KR20010064907A (ko) 와이어본딩 방법 및 이를 이용한 반도체패키지
CN105977225B (zh) 封装结构以及封装方法
WO2018054315A1 (zh) 封装结构以及封装方法
CN206259337U (zh) 封装结构
US7101733B2 (en) Leadframe with a chip pad for two-sided stacking and method for manufacturing the same
CN105355641A (zh) 高像素影像传感芯片的封装结构及封装方法
TWI559464B (zh) 封裝模組及其基板結構
CN204144259U (zh) 一种封装结构
CN112768437A (zh) 多层堆叠封装结构和多层堆叠封装结构的制备方法
KR20140045461A (ko) 집적회로 패키지
TW201904011A (zh) 電子封裝件及其製法
TWI427748B (zh) 影像感測晶片封裝結構
CN206098376U (zh) 封装结构
JP6290987B2 (ja) 半導体パッケージ基板及びその製造方法
CN110875294A (zh) 半导体装置的封装结构及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant