CN110875294A - 半导体装置的封装结构及其制造方法 - Google Patents

半导体装置的封装结构及其制造方法 Download PDF

Info

Publication number
CN110875294A
CN110875294A CN201810991989.5A CN201810991989A CN110875294A CN 110875294 A CN110875294 A CN 110875294A CN 201810991989 A CN201810991989 A CN 201810991989A CN 110875294 A CN110875294 A CN 110875294A
Authority
CN
China
Prior art keywords
conductive layer
conductive
layer
die
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810991989.5A
Other languages
English (en)
Other versions
CN110875294B (zh
Inventor
许哲玮
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Phoenix and Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix and Corp filed Critical Phoenix and Corp
Priority to CN201810991989.5A priority Critical patent/CN110875294B/zh
Publication of CN110875294A publication Critical patent/CN110875294A/zh
Application granted granted Critical
Publication of CN110875294B publication Critical patent/CN110875294B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体装置的封装结构包括一第一导电层、一第二导电层、一第一晶粒、一第二晶粒、多个第一盲孔柱与一导电结构。第一导电层具有一第一表面与一第二表面，且第二导电层位于第一导电层的下方。此外，第一晶粒和第二晶粒具有相对设置的一主动面与一背面，其主动面具有多个金属衬垫，第一晶粒以其背面接置于第一导电层的第一表面，第二晶粒以其背面接置于第一导电层的第二表面。并且，第一盲孔柱设置于第二导电层与第一晶粒的对应金属衬垫之间。导电结构电性连接第一导电层与第二晶粒的对应金属衬垫。第一导电层、第二导电层、第一晶粒、第二晶粒、第一盲孔柱与导电结构包覆于一介电材料内。

Description

半导体装置的封装结构及其制造方法
技术领域
本发明涉及一种半导体装置的封装结构及其制造方法，特别关于一种立体堆栈的半导体封装结构及其制造方法。
背景技术
科技日新月异，复合功能（多功能）的装置已广泛使用于日常生活中；其将多种用途或功能整合于单一装置之中，例如智能型手机。其除了通话及网络数据传输的功能外，亦具有辨识或感测的功能。
欲以单一装置执行复合功能，通常于单一装置内需包括两颗以上的芯片（chip）或晶粒（die），以分别执行其专司的功能；例如：包括一控制器（controller）晶粒与另一传感器（sensor）晶粒。控制器晶粒维持装置的系统整体运作，传感器晶粒则专司其感测功能。并且，为了更进一步缩小体积，上述的控制器晶粒与传感器晶粒可整合于单一封装（package）之中。而为了于单一封装中容纳并整合多个晶粒，于先前技术中通常使用立体堆栈的封装结构。
图1为先前技术的立体堆栈的封装结构单位1-1的剖面图。参见图1，先前技术的立体堆栈封装结构的每一单位1-1包括一基板（substrate）10、一控制器晶粒11与一传感器晶粒12。基于立体堆栈的方式，先于基板10上设置控制器晶粒11，再于控制器晶粒11上设置传感器晶粒12。更特定而言，于先前技术的立体堆栈方式中，控制器晶粒11以其背面112贴附或接置于基板10的第一表面101；同样的，传感器晶粒12亦以其背面122贴附或接置于控制器晶粒11的主动面111。换言之，控制器晶粒11的主动面111与传感器晶粒12的主动面121皆朝向上方。
控制器晶粒11的主动面111具有多个金属衬垫113（metal pad），其为控制器晶粒11的信号的输入/输出接口。为了使控制器晶粒11的信号能够进一步与周边层件或其他电路组件进行传递，更于这些金属衬垫113上设置导线13（“wire”，或称为引线）以进一步扇出（fan-out）或扇入（fan-in）其信号；而导线13的设置以打线（wire bonding）工序来达成。同样的，传感器晶粒12的主动面121亦具有多个金属衬垫123；并且亦以打线工序于其上分别设置导线14，以进行传感器晶粒12的信号的扇出/扇入。
然而，如图1所示，于先前技术的立体堆栈方式中，传感器晶粒12接置于控制器晶粒11的主动面111上，因而占据其主动面111的相当比例的面积，进而排挤到导线13的设置与线路布局的空间。
此外，两个晶粒的主动面111与121朝向同一方向（朝向上方），意味着其各别的导线13与14必须于同一方向规划其线路布局，因而导致导线13与14的线路布局互相限制或干扰。
并且，由于以打线工序而接合或设置，导线13与14本身即具有较大的高度。另外，估算封装结构单位1-1的整体高度时，亦需将基板10的厚度列入考虑。
受限于上述诸多限制条件，设计者难以降低先前技术的封装结构单位1-1的整体高度，导致采用封装结构单位1-1的装置与终端产品难以微型化；此为先前技术的封装结构所具有的缺陷与其面临的技术问题。
因此，亟需提出一种技术方案，其能够有效降低整合多个晶粒的立体堆栈封装结构的整体高度，以及提供更充分的线路布线空间与线路布线的设计弹性，以克服先前技术中存在的上述技术问题。
发明内容
针对于先前技术所存在之：立体堆栈封装结构的整体高度难以降低以及线路布设互相干扰、受限等的技术问题，本发明提供一种技术方案；其中，采用背对背（back toback）堆栈的封装结构，将两个晶粒（第一晶粒与第二晶粒）以其背面分别接置于同一导电层（第一导电层）的第一表面与第二表面。基于上述的背对背堆栈设置方式，两个晶粒各自的主动面朝向不同方向（分别朝向第一导电层的下方与上方），以使两者能够各自专司于第一导电层下方与上方的空间，各自规划其扇入/扇出的线路布局。
更进一步阐述本发明的上述技术方案，本发明提供一种半导体装置的封装结构，该封装结构的每一单位包括一第一导电层、一第二导电层、一第一晶粒、一第二晶粒、多个第一盲孔柱与一导电结构。其中，第一导电层、第二导电层均具有相对设置的一第一表面与一第二表面，并且第二导电层位于第一导电层的第一表面下方。此外，第一晶粒具有相对设置的一主动面与一背面，其主动面具有多个金属衬垫，并且该第一晶粒以其背面接置于该第一导电层的第一表面。同样的，第二晶粒具有相对设置的一主动面与一背面，其主动面具有多个金属衬垫，并且该第二晶粒以其背面接置于该第一导电层的第二表面。并且，第一盲孔柱设置于该第二导电层与该第一晶粒的对应金属衬垫之间，以传递该第一晶粒的信号。类似的，导电结构电性连接第一导电层与第二晶粒的对应金属衬垫，以传递该第二晶粒的信号。并且，该第一导电层与该第二导电层分别具有预定的线路布局图案。并且，该第一导电层、第二导电层、第一晶粒、第二晶粒、第一盲孔柱与导电结构包覆于一介电材料内。
依据本发明的一实施例，其中，本发明的封装结构还包括一第一贴附层与一第二贴附层， 并且该第一晶粒与该第二晶粒分别通过该第一贴附层与该第二贴附层而分别接置于该第一导电层的第一表面与第二表面。
依据本发明的一实施例，其中，本发明的封装结构的该第二晶粒为主动面还具有一感测区域的光学感测芯片，并且该介电材料对应于该感测区域的部分选择性的具有一开口，以暴露出该感测区域。
依据本发明的一实施例，其中，本发明的封装结构还包括多个第一层间柱，其设置于该第一导电层与该第二导电层之间，以传递该第一导电层与该第二导电层之间的信号。
依据本发明的一实施例，其中，本发明的封装结构还包括多个导电柱，其设置于该第二导电层的第一表面，并且分别连接于多个对应的外部导电凸块，这些外部导电凸块还连接于一外部电路基板。
依据本发明的一实施例，其中，本发明的封装结构的这些外部导电凸块分别具有延伸部分，这些延伸部分选择性的置换这些导电柱。
依据本发明的一实施例，其中，本发明的封装结构的导电结构包括多个第二层间柱、一第三导电层及多个第二盲孔柱而构成一重布层线路，以传递该第二晶粒的信号。
依据本发明的一实施例，其中，本发明的封装结构该第三导电层位于该第一导电层与该第二晶粒的主动面的上方，这些第二层间柱设置于该第三导电层与该第一导电层之间，并且这些第二盲孔柱设置于该第三导电层与该第二晶粒的对应金属衬垫之间。
另外，依据本发明的一实施例，其中，本发明的封装结构的导电结构包括多个导线。各导线的一端接合于该第一导电层的该第二表面，并且各导线的另一端接合于与该第二晶粒的对应金属衬垫，以传递该第二晶粒的信号。
针对于先前技术所存在的上述技术问题，本发明亦提供一种半导体装置的封装结构的制造方法，包括以下各步骤：首先，提供一第一载板。而后，于该第一载板上形成一具有相对设置的一第一表面与一第二表面的第一导电层。而后，将多个具有相对设置的一主动面与一背面的第一晶粒，以其背面接置于该第一导电层的第一表面。而后，形成一第一介电层包覆这些第一晶粒与该第一导电层上。而后，于该第一介电层中形成多个第一盲孔，以分别暴露出这些第一晶粒的主动面的对应金属衬垫。而后，于该第一介电层上形成一具有相对设置的一第一表面与一第二表面的第二导电层，该第二导电层并向下填充这些第一盲孔而形成多个第一盲孔柱。而后，形成一第二介电层包覆该第二导电层，以形成一封装结构半成品。而后，上、下翻转上述该封装结构半成品，并于翻转后的该第二介电层的下方接置一第二载板，且移除该第一载板。而后，将多个具有相对设置一主动面与一背面的第二晶粒以其背面接置于该第一导电层的第二表面，其中该第一导电层位于翻转后的该封装结构半成品的最上层。而后，形成一导电结构，以电性连接该第一导电层与这些第二晶粒的主动面的对应金属衬垫。而后，形成一第三介电层包覆这些第一导电层、第二晶粒与导电结构。而后，移除该第二载板。最后，切割上述的封装结构成为多个封装单元。
依据本发明的一实施例，于本发明的制造方法中，该第一载板与该第二载板的面积为单一晶圆的多倍，并且这些第一晶粒与第二晶粒切割自多个晶圆。
依据本发明的一实施例，于本发明的制造方法中，这些第二晶粒为主动面具有一感测区域的光学感测芯片，并且选择性的于该第三介电层形成一开口以暴露出该感测区域。
依据本发明的一实施例，于本发明的制造方法中，于这些第一晶粒与该第一导电层上形成一第一介电层的步骤前，还包括：于该第一导电层的第一表面形成多个第一层间柱的步骤，这些第一层间柱连接于后续形成的该第二导电层的第二表面。
依据本发明的一实施例，于本发明的制造方法中，于该第一介电层上形成该第二导电层的步骤后，还包括：于该第二导电层的第一表面形成多个导电柱的步骤，并可于该封装结构制造完成后，将这些导电柱分别连接于多个对应的外部导电凸块。
依据本发明的一实施例，于本发明的制造方法中，形成该导电结构的步骤包括：形成多个第二层间柱、一第三导电层及多个第二盲孔柱以构成一重布层线路的步骤，以将这些第二晶粒的这些金属衬垫电性连接于该第一导电层。
依据本发明的一实施例，于本发明的制造方法中，形成这些第二层间柱、该第三导电层及这些第二盲孔柱的步骤包括：首先，于第一导电层的第二表面形成这些第二层间柱。而后，形成一第三介电层包覆该第一导电层、这些第二晶粒以及这些第二层间柱。而后，于该第三介电层中形成多个第二盲孔，以分别暴露出这些第二晶粒的对应金属衬垫。而后，于该第三介电层上形成该第三导电层，该第三导电层并向下填充这些第二盲孔而形成这些第二盲孔柱，其中该第三导电层连接这些第二层间柱。
另外，依据本发明的一实施例，于本发明的制造方法中，其中形成该导电结构的步骤包括执行打线工序，以将多个导线的一端接合于该第一导电层的第二表面，并将其另一端接合于与这些第二晶粒的主动面的对应金属衬垫。
基于上述各技术特征，于本发明的封装结构中，第一晶粒设于第一导电层下方的空间，以第一盲孔柱连接至第二导电层而作为其扇入/扇出的重布层线路。另一方面，第二晶粒设于第一导电层上方的空间，以第二盲孔柱连接至第三导电层，并再通过第二层间柱连接至第一导电层而作为其扇入/扇出的重布层线路（或者，于另一实施例中，第二晶粒以导线直接连接至第一导电层而作为其扇入/扇出的线路）。承上，两晶粒各自于第一导电层下方与上方的空间布局其扇入/扇出的线路，两者之间得以免除互相限制与干扰，因而能够大幅提升布线设计的弹性与有效降低立体堆栈封装结构的整体高度。此为本发明的主要技术功效或功能，其能够克服先前技术所存在的技术问题。
附图说明
图1为先前技术的立体堆栈的封装结构单位的剖面图。
图2A至图2K以及图3A至图3H为根据本发明第一实施例的封装结构制造方法的示意图。
图4A-1至图4C-2为根据本发明第一实施例的不同实施态样的封装结构单位的剖面图。
图5A至图5F为根据本发明第二实施例的封装结构制造方法的后续步骤的示意图。
图6A-1至图6B-2为根据本发明第二实施例的不同实施态样的封装结构单位的剖面图。
附图标记说明
1-1、38-1、38-2、38-3、38-1b、38-1c、38-1d、38-1e、38-1f、54-1、54-2、54-3、54-1b、54-1c、54-1d 封装结构单位
10 基板
101、201、213、251、262、281、341、351、362、511、531 第一表面
11 控制器晶粒
111、121、231、321 主动面
112、122、232、322 背面
113、123、233 金属衬垫
12 传感器晶粒
13、14、52 导线
20 第一载板
21 第一导电层
211 置晶部
212 线路部
214、263 第二表面
22 第一贴附层
23 第一晶粒
24 第一层间柱
241、271、331 第一端面
25 第一介电层
25a 第一盲孔
26 第二导电层
261 第一盲孔柱
27 导电柱
28 第二介电层
29 封装结构半成品
30 第二载板
31 第二贴附层
32 第二晶粒
321a 感测区域
321b 金属衬垫区域
33 第二层间柱
34、51 保护层
35、53 第三介电层
35a 第二盲孔
36 第三导电层
361 第二盲孔柱
36a、37a、401、402、53a 开口
37 覆盖层
38、54 封装结构
40 介电材料
41 电路基板
411 导电凸块
412 导电凸块的延伸部分。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
图2A至图2K以及图3A至图3H为根据本发明第一实施例的封装结构制造方法的示意图。参见图2A，首先，提供一第一载板（carrier）20，其可包括金属板或绝缘板。若第一载板20采用金属板，其可为铜。另一方面，若第一载板20采用绝缘板，则其可为陶瓷、环氧树脂（epoxy resin）、聚乙酰胺（polyimide）、氰脂（cyanate ester）、碳纤维（carbon fiber）或玻璃纤维（glass fiber）与环氧树脂所混合的材质所构成。
于传统的晶圆型式（wafer type）的工艺中，仅能对形成于单一晶圆内的晶粒（die）同时进行封装工艺，其较为耗时且具有工艺上的诸多限制。相较于传统的晶圆型式的封装工艺，本发明采用大板面型式（panel type）的封装工艺；其中，本发明的第一载板20的面积为单一晶圆面积的多倍。据此，本发明的大尺寸第一载板20能够对于切割自多个晶圆的全部晶粒同时进行封装工艺，而能有效节省制造时程。
接下来，于第一载板20的第一表面201形成第一导电层21。第一导电层21具有相对设置的一第一表面213及一第二表面214，其可包括导电金属材料，例如铜、银、镍或其组成的合金。可配合额外的光阻层（图中未显示）执行曝光显影工序，并执行电镀工序，以将图形化的第一导电层21形成于第一载板20的第一表面201。
图形化的第一导电层21具有预定的线路布局图案（layout pattern），其中，每一单位的第一导电层21可包括彼此电性分离的置晶部211、线路部212。然而本发明的制造方法中，第一导电层21的线路布局图案不限于图式所示的电性连接方式。于其他实施态样中，第一导电层21的各部分亦可具有其他电性连接方式，因而具有不同的线路布局图案。或者，针对于同一实施态样的第一导电层21，若采取不同位置的剖面，亦将呈现出不同电性连接方式的各部分。
接下来，参见图2B，于第一导电层21的每一单位的置晶部211的第一表面213，形成第一贴附层（adhesive layer）22，其例如为高分子黏性材料或散热型金属材料。
接下来，参见图2C，将切割自多个晶圆的各第一晶粒23贴附或接置于对应的第一贴附层22上。第一晶粒23可例如为控制器晶粒或处理器（processor）晶粒，其于整体电路中扮演主控者的角色。
更特定而言，各第一晶粒23具有主动面231（或正面）及背面232。主动面231具有多个金属衬垫233。各金属衬垫233更可连接于例如为盲孔柱的导电结构或其他形式的电性连接路径（例如：导线），以扇入/扇出第一晶粒23的信号。另一方面，背面232则贴附于第一贴附层22。
接下来，参见图2D，分别于第一导电层21的线路部212的第一表面213，向上形成柱体状的第一层间柱24。第一层间柱24为导电金属材料，例如铜；其可通过金属电镀工序而形成。并且，第一层间柱24的高度略高于各第一晶粒23的金属衬垫233。
第一层间柱24的技术功效或功能在于：首先，作为不同导电层（第一导电层21与后续步骤中形成的第二导电层26）之间的电性连接路径，以进行上述两导电层之间的信号传递。其次，可作为上述两导电层之间的力学支撑。接下来，参见图2E，执行铸模（molding）工序（亦可称为「压模」或「灌模」工序），以形成第一介电层25（dielectric layer）。第一介电层25的材质为绝缘材料，其例如为酚醛基树脂（Novolac-Based Resin）、环氧基树脂（Epoxy-Based Resin）或硅基树脂（Silicone-Based Resin）。上述的绝缘材料于液态时，填充于第一载板20之上、各第一层间柱24以及各第一晶粒23之间。而后，绝缘材料于固化后，形成第一介电层25，其包覆各第一晶粒23、各第一层间柱24以及第一导电层21。而后，并通过研磨（grinding）工序，使各第一层间柱24的第一端面241分别自第一介电层25的第一表面251中暴露出来。
接下来，参见图2F，执行雷射钻孔（laser drilling）工序，于第一介电层25中形成多个第一盲孔（blind via）25a。各第一盲孔25a分别对应于第一晶粒23的各金属衬垫233，以分别暴露出各金属衬垫233。
接下来，参见图2G，于第一介电层25的第一表面251上形成第二导电层26。第二导电层26具有相对设置的一第一表面262及一第二表面263，其材料可相同或不同于第一导电层21的导电金属材料，例如为铜、银、镍或其组成的合金。并且，与第一导电层21的形成方式相同：可配合额外的光阻层（图中未显示）执行曝光显影工序，并执行电镀工序，以将上述导电金属材料选择性的形成于第一介电层25的第一表面251上；上述导电金属材料并向下填充第一介电层25的各第一盲孔25a，而形成填充各第一盲孔25a的柱体状第一盲孔柱261。并且，各第一盲孔柱261分别连接至第一晶粒23的各金属衬垫233。第一盲孔柱261的技术功效或功能在于：作为第一晶粒23的各金属衬垫233与第二导电层26之间的电性连接路径，以扇入/扇出第一晶粒23的信号。
更特定而言，第二导电层26亦具有预定的线路布局图案（不同或相同于第一导电层21的线路布局图案）。其中，每一单位的第二导电层26的第二表面263分别连接至第一层间柱24、第一盲孔柱261。
接下来，参见图2H，于第二导电层26的第一表面262，向上形成多个导电柱27，以扇入/扇出第一晶粒23的信号。导电柱27的材料可相同或不同于第一层间柱24的导电金属材料，例如为铜；其亦可通过金属电镀工序而形成。
接下来，参见图2I，于第一介电层25及第二导电层26之上，形成第二介电层28。第二介电层28的材质相同于第一介电层25，其为绝缘材料，可例如为酚醛基树脂、环氧基树脂或硅基树脂。以铸模工序，将上述材料填充于第一介电层25及第二导电层26之上及各导电柱27之间。而后，于上述材料固化后执行研磨工序，使这些导电柱27的第一端面271能分别自第二介电层28的第一表面281中暴露出来。
由于第二介电层28与第一介电层25采用相同的材质，于本实施例中，亦可将第二介电层28与第一介电层25合并视为单一的介电层。换言之，并非形成具有不同材质的另一介电层；而是铸模填充相同材质，以使第一介电层25的高度提升，使其与导电柱27的第一端面271齐平，并且使导电柱27的第一端面271暴露出来。
承上，本实施例（第一实施例）的封装结构制造方法执行至此，前述各步骤中所形成的各结构层件（包括第一导电层21、第一贴附层22、第一晶粒23、第一层间柱24、第一介电层25、第二导电层26、导电柱27及第二介电层28）可统称为「封装结构半成品29」。
接下来，参见图2J，将第一载板20连同其上的封装结构半成品29于垂直方向翻转（即：上下翻转）。然而，于其他实施态样中，若工艺上无特别需求，封装结构半成品29亦可不进行翻转。
接着，将翻转后的封装结构半成品29接置于另一第二载板30。而后，将第一载板20自翻转后的封装结构半成品29上移除。
接下来，参见图2K，于第一导电层21的第二表面214，形成第二贴附层31。相同或不同于第一贴附层22，第二贴附层31亦可为高分子黏性材料或散热型金属材料。
更特定而言，于垂直方向上、下翻转后，第一导电层21是位于封装结构半成品29的最上层；而第二贴附层31则对应形成或贴附于第一导电层21的置晶部211的第二表面214。此外，于图2B所示的步骤中，第一贴附层22已形成于第一导电层21的置晶部211的第一表面213；因此，第二贴附层31与第一贴附层22分别形成于第一导电层21的置晶部211的相对两侧（反向的两侧）的表面，其提供了本发明的背对背（back to back）堆栈的封装结构的基本雏形。
而后，切割自多个晶圆的各第二晶粒32接置或贴附于对应的第二贴附层31上。相对于作为主控者角色的第一晶粒23，第二晶粒32则接收第一晶粒23的指令，以执行特定功能或特殊应用。
更具体而言，采用本发明的封装结构的半导体装置，其可应用于穿戴装置或物联网的感测模块，例如为光学感测模块。针对于此应用途径，本实施例的第二晶粒32可为光学感测芯片（optical sensor Chip）。第二晶粒32可具有相对设置的主动面321（或正面）与背面322。其主动面321具有一感测区域321a以接收外界光线并据以感测外界的目标物。此外，其主动面321并具有多金属衬垫区域321b以设置多个金属衬垫（图中未显示）。另一方面，第二晶粒32的背面322则接置于第二贴附层31。
执行了图2A至图2K所示的封装结构制造方法的上述各步骤，已建构了背对背堆栈的封装结构的基础架构。接下来，执行图3A至图3H所示的本发明第一实施例的制造方法的后续步骤。其中，图3A至图3G主要说明形成导电结构的方法。
首先参见图3A，形成导电结构的步骤包括于第一导电层21的线路部212的第二表面214，形成柱体状的第二层间柱33。第二层间柱33的材料可相同或不同于第一层间柱24或导电柱27的导电金属材料，例如为铜；其亦可通过金属电镀工序而形成。更特定而言，第二层间柱33的技术功效与功能在于：作为第一导电层21与后续步骤中形成的第三导电层36之间的电性连接路径，以进行上述两导电层之间的信号传递；此外，并提供作为上述两导电层之间的力学支撑。
于一种实施态样中，第二层间柱33可与对应的第一层间柱24及导电柱27设于同一轴线对齐。然而本发明的制造方法不限于上述设置方式；于其他实施态样中，第二层间柱33、第一层间柱24及导电柱27亦可彼此偏离不在于同一轴线。此外，于尺寸的考虑上，第二层间柱33的高度略高于各第二晶粒32的主动面321。
特别注意的是，可等效置换的，于第一实施例的其他实施态样中，图3A所示的形成第二层间柱33步骤，其亦可于图2K所示的接置第二晶粒32步骤前执行。
接下来，参见图3B，形成导电结构的步骤还包括于各第二晶粒32的感测区域321a上形成保护层34，其可为绝缘材料或光阻。其通过曝光显影工序而选择性的覆盖于各第二晶粒32的感测区域321a，并且暴露出其金属衬垫区域321b。或者，于其他实施态样中，保护层34亦可为保护膜（film）。
第一实施例的保护层34的技术功效或功能，提供各第二晶粒32的感测区域321a所需的保护，以防止感测区域321a于后续步骤的各工序中遭到损坏。
接下来，参见图3C，形成导电结构的步骤还包括执行铸模工序，于封装结构半成品29之上、各第二晶粒32之间及各第二层间柱33之间注入液态铸模材料以形成第三介电层35，所形成的第三介电层35并包覆保护层34的侧壁。第三介电层35的材质相同于第一介电层25与第二介电层28，其可例如为酚醛基树脂、环氧基树脂或硅基树脂等等的绝缘材料。上述材料固化后进行研磨工序，以使得各保护层34的第一表面341、各第二层间柱33的第一端面331分别自第三介电层35的第一表面351中暴露出来。由于第三介电层35的材质相同于第一介电层25与第二介电层28，因此可将上述三个介电层合并视为单一的介电层。
接下来，参见图3D，形成导电结构的步骤还包括对于第三介电层35执行雷射钻孔工序，以于保护层34的两侧对应于金属衬垫区域321b的处形成第二盲孔35a。各第二盲孔35a并分别暴露出各第二晶粒32的金属衬垫区域321b的金属衬垫。
接下来，参见图3E，形成导电结构的步骤还包括于第三介电层35上形成第三导电层36。类似于第一导电层21与第二导电层26的形成方法，配合额外的光阻层（图中未显示）执行曝光显影工序，并执行电镀工序，以将例如为铜、银、镍或其组成的合金的导电金属材料，选择性的形成于第三介电层35的第一表面351。
类似于第一导电层21与第二导电层26，第三导电层36亦具有预定的线路布局图案。进一步而言，图案化的第三导电层36覆盖第三介电层35的部分第一表面351，并向下填充各第二盲孔35a，且覆盖第二层间柱33的第一端面331。另一方面，图案化的第三导电层36具有多个开口36a，其暴露出保护层34（下方有感测区域321a）以及第三介电层35的部分第一表面351。
更进一步而言，第三导电层36向下填充各第二盲孔35a而形成柱体状的第二盲孔柱361。并且，各第二盲孔柱361分别连接至第二晶粒32的金属衬垫区域321b的各金属衬垫。第二盲孔柱361的技术功效或功能在于：作为第二晶粒32的各金属衬垫与第三导电层36之间的电性连接路径，以扇入/扇出第二晶粒32的信号。
接下来，参见图3F，形成导电结构的步骤还包括以咬蚀或其他切蚀方式移除保护层34的各部分。移除保护层34后，第三导电层36的各开口36a可进而暴露出各第二晶粒32的感测区域321a。
接下来，参见图3G，形成导电结构的步骤还包括于第三导电层36上形成覆盖层37。覆盖层37为绝缘材质，其可例如为感光材料。覆盖层37可覆盖第三导电层36及第三介电层35的部分第一表面351。并且，覆盖层37的各开口37a分别暴露出各第二晶粒32的感测区域321a。
特别注意的是，于第一实施例的其他实施态样中，因应于其他型式的第二晶粒32或其他型式的终端产品，亦可省略形成覆盖层37的步骤。
承上，第一实施例的制造方法执行至此，前述各步骤中所形成的各结构层件（包括封装结构半成品29、第二贴附层31、第二晶粒32、第二层间柱33、第三介电层35、第三导电层36及覆盖层37）可统称为「封装结构38」。而后，将封装结构38与第二载板30分离。
接下来，参见图3H，将分离后的封装结构38切割成各个单位。例如，执行雷射切割工序（或其他切割方式），将封装结构38切割成单位38-1、单位38-2及单位38-3等等。第一实施例的各个封装结构单位的结构特征的详细说明，请参见下文的叙述并配合图4A-1至图4C-2的图示。
图4A-1至图4C-2为根据本发明第一实施例的不同实施态样的封装结构单位的剖面图。参见图4A-1，其中以导电层搭配导电柱（盲孔柱与层间柱）作为第二晶粒32的扇出/扇入的重布层线路。
其中，第三导电层36的材质相同或不同于第一导电层21或第二导电层26，其可例如为铜、银、镍或其组成的合金等等的导电金属材料。第三导电层36设置于第一导电层21以及第二晶粒32的上方，并且略高于第二晶粒32的主动面321。此外，第三导电层36亦为图案化导电层，其可具有预定的线路布局图案，且可选择性的在对应于第二晶粒32的感测区域321a上方形成开口36a，因而能够暴露出第二晶粒32的感测区域321a，以利第二晶粒32执行光学感测。
并且，第二层间柱33的材质相同或不同于第一层间柱24，其为导电金属材料，可例如为铜。第二层间柱33分别形成于第一导电层21的线路部212的第二表面214，并向上延伸而分别连接至第三导电层36的第一表面362。因此，第二层间柱33形成第三导电层36与第一导电层21之间的电性连接路径。
于一种实施态样中，第二层间柱33可分别与第一层间柱24于同轴线方向上对齐（而于其他实施态样中，第二层间柱33亦可形成于不同水平位置，而与第一层间柱24彼此偏离）。并且，第二层间柱33的高度略高于第二晶粒32的厚度。
另一方面，第二盲孔柱361与第三导电层36于同一步骤中形成，因此其材质与第三导电层36相同，其可例如为铜、银、镍或其组成的合金等等的导电金属材料。其中，第二盲孔柱361分别形成于第三导电层36的第一表面362，并向下延伸而分别连接至第二晶粒32的金属衬垫区域321b的对应金属衬垫（图中未显示），而形成第二晶粒32与第三导电层36之间的电性连接路径。并且，第二盲孔柱361的侧边切齐覆盖层37的开口37a。
承上，第三导电层36搭配对应的第二盲孔柱361与第二层间柱33，所整体形成的电性连接路径（361 – 36 – 33）作为第二晶粒32扇出/扇入的重布层线路；如此，相对于传统打线封装结构而言即可有效降低封装结构的整体厚度。
上述的电性连接路径（361 – 36 – 33）由导电层与导电柱形成，而能够有效降低第一实施例的封装结构单位38-1的高度。并且，第一实施例以半导体工艺构成导电层与导电柱而形成电性连接路径（361 – 36 – 33），其无须额外进行打线工序，因而能够降低封装结构的制造成本。
由上，可知本发明的主要技术特征在于：基于背对背堆栈的设置方式，第一晶粒23与第二晶粒32分别于第一导电层21的下方与上方，各自具有足够的空间以分别设置其扇出/扇入的线路，以满足各种线路的弹性设计需求。其中，第一晶粒23专司于第一导电层21与第二导电层26之间的空间，设置由第一盲孔柱261搭配第二导电层26所构成的扇出/扇入重布层线路。因此，另一方面，第二晶粒32能够充裕的专司于第一导电层21上方，设置由第二盲孔柱361、第三导电层36、第二层间柱33搭配第一导电层21所构成的扇出/扇入线路。
基于上述技术特征，第一晶粒23与第二晶粒32两者的扇出/扇入线路具有各自的布局空间，而得以避免互相干扰。因此能够克服先前技术中，控制器晶粒11与传感器晶粒12各自的扇出/扇入线路的布局相互牵制的窘境；此外，第二晶粒32于其上方亦具有专司的充足空间，以利第二晶粒32的感测区域321a进行感测，而免于遭遇第一晶粒23的扇出/扇入重布层线路的干扰。如此，即能提供给第一晶粒23、第二晶粒32各自充足的线路布设空间与设计弹性，更能有效降低封装结构的整体厚度，进而满足薄型化的半导体封装需求。
图4A-2为根据本发明第一实施例的另一实施态样的封装结构单位38-1b的剖面图。参见图4A-2，本实施态样的封装结构单位38-1b类似于图4A-1所示的封装结构单位38-1；而差异之处在于：本实施态样的封装结构单位38-1b不包括导电柱27，而以导电凸块411的延伸部分412取代之。
图4B-1及图4B-2分别为根据本发明第一实施例的另一实施态样的封装结构单位38-1c及38-1d的剖面图。参见图4B-1及图4B-2，本实施态样的封装结构单位38-1c及38-1d分别类似于图4A-1及图4A-2所示的封装结构单位38-1及38-1b；而差异之处在于：本实施态样的第二晶粒32为光学感测芯片以外的其他型式晶粒，其不具光学感测功能，因此其主动面321无须暴露于外界；因而本实施态样的覆盖层37于第二晶粒32上方无须形成开口。
图4C-1及图4C-2分别为根据本发明第一实施例的又一实施态样的封装结构单位38-1e及38-1f的剖面图。参见图4C-1及图4C-2，本实施态样的封装结构单位38-1e及38-1f分别类似于图4A-1及图4A-2所示的封装结构单位38-1及38-1b；而差异之处在于：本实施态样的介电材料40、第二晶粒32、及第三导电层36之上无须形成覆盖层。
并且，执行了图2A至图2K所示的封装结构制造方法的上述各步骤，已建构了背对背堆栈的封装结构的基础架构。接下来，执行图5A至图5F所示的本发明第二实施例的制造方法的后续步骤。其中，图5A至图5F主要说明形成导电结构的另一种方法。
首先参见图5A，通过曝光显影工序，将材质为绝缘材料或光阻的保护层51，选择性的仅覆盖于各第二晶粒32的主动面321的感测区域321a，而暴露出主动面321的金属衬垫区域321b。保护层51的技术功效或功能在于，保护各第二晶粒32的感测区域321a，防止该区域于后续步骤的工序（特别是打线工序）中遭到损坏。此外，保护层51亦可使各第二晶粒32的感测区域321a上方能够预留空间；详言之，在完成后续的打线及铸模步骤后将移除各保护层51，而移除保护层51后所遗留的预留空间可形成开口，藉其可将各第二晶粒32的感测区域321a暴露于外界而得以感测外界的目标物。
于本实施态样中，于各第二晶粒32接置于第二载板30上的封装结构半成品29（如图2K所示）的步骤后，始于其主动面321形成保护层51。换句话说，于各第二晶粒32接置于第二载板30后的大板面型式工艺中，始执行形成保护层51的步骤。
而于另一实施态样中，亦可于各第二晶粒32接置于第二载板30上的封装结构半成品29的步骤前，先行于其主动面321形成保护层51。换句话说，可于接置于第二载板30之前，各第二晶粒32仍处于晶圆型式工艺的状态下，先行于第二晶粒32上形成保护层51。
此外，于其他实施态样中，若各第二晶粒32为光学感测芯片以外的其他型式晶粒，其不具有感测区域，因而无须对其主动面321进行保护，亦无须于最终封装结构中暴露出其主动面321；则于此实施条件下可省略形成保护层51的步骤。
接下来，参见图5B，形成一导电结构，在本实施例中，其包括执行打线工序。具体而言，将导线52的一端接合（bonding）于各第二晶粒32的金属衬垫区域321b的各对应金属衬垫，并将导线52的另一端接合于第一导电层21的线路部212的第二表面214。
进一步而言，本实施例的导电结构以打线工序将导线52的一端接合于第二晶粒32的金属衬垫区域321b的对应金属衬垫，并将导线52的另一端接合于第一导电层21的线路部212的第二表面214。导线52的技术功效或功能在于：提供第二晶粒32与第一导电层21之间的电性连接路径，以将第二晶粒32的内部信号扇出至第一导电层21，或将来自第一导电层21的外部信号扇入至第二晶粒32。换言之，导线52与第一导电层21作为第二晶粒32与周边层件传递信号的扇出/扇入的线路。
接下来，参见图5C，执行铸模工序，于封装结构半成品29之上、各第二晶粒32之间、以及各保护层51之间形成第三介电层53，所形成的第三介电层53并且完整覆盖或包覆各导线52。第三介电层53的材质相同于第一介电层25与第二介电层28，其可例如为酚醛基树脂、环氧基树脂或硅基树脂等等的绝缘材料。上述材料于液态时进行铸模填充，并于上述材料固化后进行研磨工序，以使得各保护层51的第一表面511分别自第三介电层53的第一表面531中暴露出来。
由于第三介电层53的材质相同于第一介电层25与第二介电层28，于本实施例中，亦可将上述三个介电层合并视为单一的介电层。换句话说，可视为将已经形成的第一介电层25的范围向上扩充，使其得以完整覆盖各第二晶粒32及各导线52，并且得以包覆各保护层51的侧壁。
接下来，参见图5D，以咬蚀或其他切蚀方式，将各保护层51移除。移除保护层51后所遗留下的空间则成为开口53a，其可将各第二晶粒32的感测区域321a暴露于外界，以感测外界光线，并据此对于外界目标物施行感测。
承上，第一实施例的制造方法执行至此，前述各步骤中所形成的各结构层件（包括封装结构半成品29、第二贴附层31、第二晶粒32、导线52以及第三介电层53）可统称为「封装结构54」。
接下来，参见图5E，将第二载板30移除，使其与封装结构54分离。于本步骤中，可使用如图2J所示的分离第一载板20步骤的相同方式，以将封装结构54与第二载板30分离。
接下来，参见图5F，将分离后的封装结构54切割成各个单位。例如，执行雷射切割工序（或其他切割方式），将封装结构54切割成单位54-1、单位54-2及单位54-3等等。第二实施例的各个封装结构单位的结构特征的详细说明，请参见下文的叙述并配合图6A-1至图6B-2的图示。
图6A-1至图6B-2为根据本发明第二实施例的不同实施态样的封装结构单位的剖面图。参见图6A-1，于本实施态样中，每一单位的封装结构（例如：单位54-1）包括：第一导电层21、第二导电层26，第一盲孔柱261、第一层间柱24、导电柱27、第一晶粒23、第二晶粒32、第一贴附层22、第二贴附层31及导线52。并且，上述各层件与电路组件皆包覆于一介电材料40内，仅有第二晶粒32的部分区域（其主动面321的感测区域321a）暴露于外界。
封装结构单位54-1的前述各结构层件，诸如第一导电层21、第二导电层26、第一盲孔柱261、第一层间柱24、第一与第二贴附层22与31、第一晶粒23、第二晶粒32及导线52，皆包覆于介电材料40内。介电材料40的材质为绝缘材料，其可例如为酚醛基树脂、环氧基树脂或硅基树脂；因此介电材料40提供了封装结构单位54-1的上述各结构层件之间的电性分离（isolation）。此外，介电材料40亦对于上述各结构层件提供了保护作用以及散热作用。另一方面，介电材料40于第二晶粒32的感测区域321a上方具有一开口401，其将感测区域321a暴露于外界，以使第二晶粒32能够通过感测区域321a接收外界光线并据以感测外界的目标物。并且，于本实施态样中的导电柱27，还分别连接至封装结构单位54-1的外部的导电凸块411（亦可为锡球或焊球），并通过外部导电凸块411电性连接至一外部电路基板41。其中，外部电路基板41可例如为印刷电路板（PCB）。
由上，本发明的主要技术特征在于：基于背对背堆栈的设置方式，第一晶粒23与第二晶粒32分别于第一导电层21的下方与上方，各自具有足够的空间以分别设置其扇出/扇入的线路，以满足各种线路的弹性设计需求。其中，第一晶粒23专司于第一导电层21与第二导电层26之间的空间，设置由第一盲孔柱261搭配第二导电层26所构成的扇出/扇入重布层线路。因此，另一方面，第二晶粒32能够充裕的专司于第一导电层21上方，设置由导线52搭配第一导电层21所构成的扇出/扇入线路。
基于上述技术特征，第一晶粒23与第二晶粒32两者的扇出/扇入线路具有各自的布局空间，而得以避免互相干扰。因此能够克服先前技术中，控制器晶粒11与传感器晶粒12各自的扇出/扇入线路的布局相互牵制的窘境；此外，第二晶粒32于其上方亦具有专司的充足空间，以利第二晶粒32的感测区域321a进行感测，而免于遭遇第一晶粒23的扇出/扇入重布层线路的干扰。
图6A-2为根据本发明第二实施例的另一实施态样的封装结构单位54-1b的剖面图。参见图6A-2，本实施态样的封装结构单位54-1b类似于图6A-1所示的封装结构单位54-1；而差异之处在于：本实施态样的封装结构单位54-1b不包括导电柱27。取而代之的技术方案为：于封装结构单位54-1b的介电材料40中，还于原导电柱27的形成位置分别形成开口402。并且，外部导电凸块411具有延伸部分412，其可分别延伸入开口402，进而连接至第二导电层26的第一表面262，以取代原导电柱27。
特别说明的是，若欲制造本实施态样的封装结构单位54-1b，则于对应的制造方法中，将图2H所示的形成导电柱27的步骤省略。
图6B-1为根据本发明第二实施例的又一实施态样的封装结构单位54-1c的剖面图。参见图6B-1，本实施态样的封装结构单位54-1c类似于图6A-1所示的封装结构单位54-1；而差异之处在于：本实施态样的第二晶粒32为光学感测芯片以外的其他型式晶粒，其不具光学感测功能，因此其主动面321无须暴露于外界；因而本实施态样的介电材料40于第二晶粒32上方无须形成开口。
特别说明的是，若欲制造本实施态样的封装结构单位54-1c，则于对应的制造方法中，将图5A所示的形成保护层51的步骤省略。
图6B-2为根据本发明第二实施例的再一实施态样的封装结构单位54-1d的剖面图。参见图6B-2，本实施态样的封装结构单位54-1d类似于图6B-1所示的封装结构单位54-1c；而差异之处在于：本实施态样的封装结构单位54-1d不包括导电柱27，而以外部导电凸块411的延伸部分412取代之。
显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

Claims (17)

1.一种半导体装置的封装结构，其特征在于，该封装结构的每一单位包括：
一第一导电层，具有相对设置的一第一表面与一第二表面；
一第二导电层，位于该第一导电层的第一表面下方，且具有相对设置的一第一表面与一第二表面；
一第一晶粒，具有相对设置的一主动面与一背面，其主动面具有多个金属衬垫，并且该第一晶粒以其背面接置于该第一导电层的第一表面；
一第二晶粒，具有相对设置的一主动面与一背面，其主动面具有多个金属衬垫，并且该第二晶粒以其背面接置于该第一导电层的第二表面；
多个第一盲孔柱，设置于该第二导电层与该第一晶粒的对应金属衬垫之间，以传递该第一晶粒的信号；以及
一导电结构，电性连接该第一导电层与该第二晶粒的对应金属衬垫，以传递该第二晶粒的信号；
其中该第一导电层与该第二导电层分别具有预定的线路布局图案，并且这些第一导电层、第二导电层、第一晶粒、第二晶粒、第一盲孔柱与导电结构包覆于一介电材料内。
2.如权利要求1所述的半导体装置的封装结构，其特征在于，还包括一第一贴附层与一第二贴附层， 该第一晶粒与该第二晶粒分别通过该第一贴附层与该第二贴附层而分别接置于该第一导电层的第一表面与第二表面。
3.如权利要求1所述的半导体装置的封装结构，其特征在于，该第二晶粒的主动面还具有一感测区域，该介电材料对应于该感测区域的部分选择性的具有一开口，以暴露出该感测区域。
4.如权利要求1所述的半导体装置的封装结构，其特征在于，还包括多个第一层间柱，其设置于该第一导电层与该第二导电层之间，以传递该第一导电层与该第二导电层之间的信号。
5.如权利要求1所述的半导体装置的封装结构，其特征在于，还包括多个导电柱，其设置于该第二导电层的第一表面，并且分别连接于多个对应的外部导电凸块。
6.如权利要求5所述的半导体装置的封装结构，其特征在于，这些外部导电凸块分别具有延伸部分，这些延伸部分选择性的置换这些导电柱。
7.如权利要求1所述的半导体装置的封装结构，其特征在于，该导电结构包括多个第二层间柱、一第三导电层及多个第二盲孔柱而构成一重布层线路，以传递该第二晶粒的信号。
8.如权利要求7所述的半导体装置的封装结构，其特征在于，该第三导电层位于该第一导电层与该第二晶粒的主动面的上方，这些第二层间柱设置于该第三导电层与该第一导电层之间，并且这些第二盲孔柱设置于该第三导电层与该第二晶粒的对应金属衬垫之间。
9.如权利要求1所述的半导体装置的封装结构，其特征在于，该导电结构包括多个导线，各导线的一端接合于该第一导电层的第二表面，并且其另一端接合于与该第二晶粒的对应金属衬垫，以传递该第二晶粒的信号。
10.一种半导体装置的封装结构的制造方法，其特征在于，包括：
提供一第一载板；
于该第一载板上形成一具有相对设置的一第一表面与一第二表面的第一导电层；
将多个具有相对设置的一主动面与一背面的第一晶粒，以其背面接置于该第一导电层的第一表面；
形成一第一介电层，并且包覆这些第一晶粒与该第一导电层；
于该第一介电层中形成多个第一盲孔，以分别暴露出这些第一晶粒的主动面的对应金属衬垫；
于该第一介电层上形成一具有相对设置的一第一表面与一第二表面的第二导电层，该第二导电层并向下填充这些第一盲孔而形成多个第一盲孔柱；
形成一第二介电层，并且包覆该第二导电层，以形成一封装结构半成品；
上、下翻转上述封装结构半成品，并于翻转后的该第二介电层的下方接置一第二载板，再移除该第一载板；
将多个具有相对设置一主动面与一背面的第二晶粒以其背面接置于该第一导电层的第二表面；
形成一导电结构，以电性连接该第一导电层与这些第二晶粒的主动面的对应金属衬垫；
形成一第三介电层，并且包覆这些第一导电层、第二晶粒与该导电结构；
移除该第二载板；以及
切割该封装结构成为多个封装单元。
11.如权利要求10所述的半导体装置的封装结构的制造方法，其特征在于，该第一载板与该第二载板的面积为单一晶圆的多倍，并且这些第一晶粒与第二晶粒切割自多个晶圆。
12.如权利要求10所述的半导体装置的封装结构的制造方法，其特征在于，该第二晶粒为一主动面具有感应区域的光学感测芯片，且选择性的于该第三介电层形成一开口以暴露出该感测区域。
13.如权利要求10所述的半导体装置的封装结构的制造方法，其特征在于，于这些第一晶粒与该第一导电层上形成一第一介电层的步骤前，还包括：于该第一导电层的表面形成多个第一层间柱的步骤，这些第一层间柱连接于后续形成的该第二导电层。
14.如权利要求10所述的半导体装置的封装结构的制造方法，其特征在于，于该第一介电层上形成该第二导电层的步骤后，还包括：于该第二导电层的第一表面形成多个导电柱的步骤，并可于该封装结构制造完成后，将这些导电柱分别连接于多个对应的外部导电凸块。
15.如权利要求10所述的半导体装置的封装结构的制造方法，其特征在于，形成该导电结构的步骤包括形成多个第二层间柱、一第三导电层及多个第二盲孔柱以构成一重布层线路的步骤，以将这些第二晶粒的这些金属衬垫电性连接于该第一导电层。
16.如权利要求15所述的半导体装置的封装结构的制造方法，其特征在于，形成这些第二层间柱、该第三导电层及这些第二盲孔柱的步骤包括：
于该第一导电层的第二表面形成这些第二层间柱；
形成一第三介电层，并且包覆该第一导电层、这些第二晶粒以及这些第二层间柱；
于该第三介电层中形成多个第二盲孔，以分别暴露出这些第二晶粒的对应金属衬垫；以及
于该第三介电层上形成该第三导电层，该第三导电层并向下填充这些第二盲孔而形成这些第二盲孔柱，其中该第三导电层连接这些第二层间柱。
17.如权利要求10所述的半导体装置的封装结构的制造方法，其特征在于，形成该导电结构的步骤包括执行打线工序，以将多个导线的一端接合于该第一导电层的第二表面，并将其另一端接合于与这些第二晶粒的主动面的对应金属衬垫。
CN201810991989.5A 2018-08-29 2018-08-29 半导体装置的封装结构及其制造方法 Active CN110875294B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810991989.5A CN110875294B (zh) 2018-08-29 2018-08-29 半导体装置的封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810991989.5A CN110875294B (zh) 2018-08-29 2018-08-29 半导体装置的封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN110875294A true CN110875294A (zh) 2020-03-10
CN110875294B CN110875294B (zh) 2024-01-23

Family

ID=69714123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810991989.5A Active CN110875294B (zh) 2018-08-29 2018-08-29 半导体装置的封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN110875294B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022095695A1 (zh) * 2020-11-04 2022-05-12 矽磐微电子(重庆)有限公司 Mcm封装结构及其制作方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986338A (en) * 1995-08-03 1999-11-16 Nissan Motor Co., Ltd. Assembly of semiconductor device
US20020074593A1 (en) * 2000-12-08 2002-06-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device and fabrication process therefor
US20050001329A1 (en) * 2001-12-07 2005-01-06 Hirohisa Matsuki Semiconductor device and method for manufacturing the same
US20050124093A1 (en) * 2003-12-03 2005-06-09 Wen-Kun Yang Fan out type wafer level package structure and method of the same
US20070256858A1 (en) * 2006-05-02 2007-11-08 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US20110140259A1 (en) * 2009-12-16 2011-06-16 Cho Namju Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US20120217629A1 (en) * 2011-02-25 2012-08-30 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Wafer Level Package Structure Using Conductive Via and Exposed Bump
WO2014071312A1 (en) * 2012-11-05 2014-05-08 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging
US20150179591A1 (en) * 2013-12-20 2015-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Backside Redistribution Layer (RDL) Structure
US20150235949A1 (en) * 2014-02-20 2015-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Functional Block Stacked 3DIC and Method of Making Same
US20150270232A1 (en) * 2014-03-21 2015-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
TW201628104A (zh) * 2015-01-19 2016-08-01 神盾股份有限公司 指紋辨識裝置封裝及其製造方法
TW201830596A (zh) * 2016-11-29 2018-08-16 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986338A (en) * 1995-08-03 1999-11-16 Nissan Motor Co., Ltd. Assembly of semiconductor device
US20020074593A1 (en) * 2000-12-08 2002-06-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device and fabrication process therefor
US20050001329A1 (en) * 2001-12-07 2005-01-06 Hirohisa Matsuki Semiconductor device and method for manufacturing the same
US20050124093A1 (en) * 2003-12-03 2005-06-09 Wen-Kun Yang Fan out type wafer level package structure and method of the same
US20070256858A1 (en) * 2006-05-02 2007-11-08 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US20110140259A1 (en) * 2009-12-16 2011-06-16 Cho Namju Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US20120217629A1 (en) * 2011-02-25 2012-08-30 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Wafer Level Package Structure Using Conductive Via and Exposed Bump
WO2014071312A1 (en) * 2012-11-05 2014-05-08 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging
US20150179591A1 (en) * 2013-12-20 2015-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Backside Redistribution Layer (RDL) Structure
US20150235949A1 (en) * 2014-02-20 2015-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Functional Block Stacked 3DIC and Method of Making Same
US20150270232A1 (en) * 2014-03-21 2015-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
TW201628104A (zh) * 2015-01-19 2016-08-01 神盾股份有限公司 指紋辨識裝置封裝及其製造方法
TW201830596A (zh) * 2016-11-29 2018-08-16 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022095695A1 (zh) * 2020-11-04 2022-05-12 矽磐微电子(重庆)有限公司 Mcm封装结构及其制作方法

Also Published As

Publication number Publication date
CN110875294B (zh) 2024-01-23

Similar Documents

Publication Publication Date Title
KR101681031B1 (ko) 반도체 패키지 및 그 제조방법
US11222880B2 (en) Package structure for semiconductor device and manufacturing method thereof
US8174109B2 (en) Electronic device and method of manufacturing same
CN101859752B (zh) 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法
JP6027966B2 (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
KR101695846B1 (ko) 적층형 반도체 패키지
US20130270682A1 (en) Methods and Apparatus for Package on Package Devices with Reversed Stud Bump Through Via Interconnections
CN107346766A (zh) 整合扇出型封装及其制造方法
KR20110105364A (ko) 패키지 적층체를 구비한 직접회로 패키지 시스템 및 그 제조 방법
JP2009044110A (ja) 半導体装置及びその製造方法
TWI599009B (zh) 半導體晶片封裝元件，半導體模組，半導體封裝元件之製造方法及半導體模組之製造方法
US10573590B2 (en) Multi-layer leadless semiconductor package and method of manufacturing the same
KR20170128781A (ko) 반도체 패키지 및 그 제조방법
US20090189296A1 (en) Flip chip quad flat non-leaded package structure and manufacturing method thereof and chip package structure
US11139233B2 (en) Cavity wall structure for semiconductor packaging
KR101332859B1 (ko) 원 레이어 섭스트레이트를 갖는 반도체 패키지를 이용한 팬 아웃 타입 반도체 패키지 및 이의 제조 방법
KR20140007659A (ko) 멀티-칩 패키지 및 그의 제조 방법
CN103151274A (zh) 半导体元件及其制造方法
CN206259337U (zh) 封装结构
US20140167276A1 (en) Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package
CN110875294B (zh) 半导体装置的封装结构及其制造方法
KR20220115079A (ko) 반도체 패키지
US20180240738A1 (en) Electronic package and fabrication method thereof
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
CN220474621U (zh) 线路载板及电子封装体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200709

Address after: No. 17, 458 Xinxing Road, Hukou Township, Hsinchu County, Taiwan, China

Applicant after: PHOENIX PIONEER TECHNOLOGY Co.,Ltd.

Address before: The Cayman Islands KY1-1205 Grand Cayman West Bay Road No. 802 Furong Road Hongge mailbox No. 31119

Applicant before: PHOENIX & Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant