CN105977225B - 封装结构以及封装方法 - Google Patents

封装结构以及封装方法 Download PDF

Info

Publication number
CN105977225B
CN105977225B CN201610516699.6A CN201610516699A CN105977225B CN 105977225 B CN105977225 B CN 105977225B CN 201610516699 A CN201610516699 A CN 201610516699A CN 105977225 B CN105977225 B CN 105977225B
Authority
CN
China
Prior art keywords
substrate
barrier structure
semiconductor chip
circuit
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610516699.6A
Other languages
English (en)
Other versions
CN105977225A (zh
Inventor
王之奇
沈志杰
耿志明
张坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Jingfang Photoelectric Technology Co., Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201610516699.6A priority Critical patent/CN105977225B/zh
Publication of CN105977225A publication Critical patent/CN105977225A/zh
Priority to US16/314,833 priority patent/US20190259634A1/en
Priority to PCT/CN2017/090508 priority patent/WO2018006738A1/zh
Priority to TW106121526A priority patent/TWI698968B/zh
Application granted granted Critical
Publication of CN105977225B publication Critical patent/CN105977225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

一种封装结构以及封装方法，封装结构包括：基板，所述基板上具有若干分立的电路布线层；位于所述电路布线层上的导电凸块；倒装在所述基板上方的半导体芯片，所述半导体芯片正面具有功能区域以及环绕所述功能区域的分立的焊盘，且所述焊盘与所述导电凸块电连接；位于所述基板上的密封层，所述密封层包围所述半导体芯片；位于所述基板上的阻挡结构，所述阻挡结构环绕所述功能区域，且适于阻挡所述密封层的材料溢入功能区域。本发明避免功能区域受到污染，从而提高封装结构的性能和良率。

Description

封装结构以及封装方法
技术领域
本发明涉及半导体封装技术，特别涉及一种封装结构以及封装方法。
背景技术
影像传感器是一种能够感受外部光线并将其转换成电信号的传感器。在影像传感芯片制作完成后，再通过对影像传感芯片进行一系列封装工艺，形成的封装结构用于作为影像传感器或者影像传感器的一部分，以用于诸如数码相机、数码摄像机等各种电子设备。
传统的封装方法通常是采用引线键合(wire bonding)进行封装，但随着集成电路的飞速发展，较长的引线使得产品尺寸难以达到理想的要求，因此，晶圆级封装(WLP，WaferLever Package)逐渐取代引线键合封装成为一种较为常用的封装方法。晶圆级封装技术具有以下优点：能够对整个晶圆同时加工，封装效率高；在切割前进行整片晶圆的测试，减少了封装过程中的测试过程，降低测试成本；封装结构具有轻、小、薄的优势。
然而，现有技术形成的封装结构的性能有待提高。
发明内容
本发明解决的问题是提供一种封装结构以及封装方法，避免功能区域受到污染，提高封装结构的性能。
为解决上述问题，本发明提供一种封装结构，包括：基板，所述基板上具有电路布线层；位于所述电路布线层上的导电凸块；倒装在所述基板上方的半导体芯片，所述半导体芯片正面具有功能区域以及环绕所述功能区域的分立的焊盘，且所述焊盘与所述导电凸块电连接；位于所述基板上的密封层，所述密封层包围所述半导体芯片；位于所述基板上的阻挡结构，所述阻挡结构环绕所述功能区域，且适于阻挡所述密封层的材料溢入功能区域。
可选的，所述电路布线层凸出于所述基板表面；或者，所述电路布线层位于所述基板内。
可选的，所述导电凸块围成指定区域，且所述阻挡结构位于所述指定区域内。
可选的，所述阻挡结构位于所述导电凸块与所述功能区域之间；且所述阻挡结构顶部表面与所述半导体芯片正面相接触，所述阻挡结构底部表面与所述基板相接触。
可选的，在平行于所述基板表面方向上，所述阻挡结构的顶部表面宽度尺寸小于或等于底部表面宽度尺寸。
可选的，所述导电凸块围成指定区域，所述阻挡结构位于所述指定区域外侧；且所述阻挡结构还位于所述半导体芯片与所述基板之间。
可选的，所述半导体芯片投影于基板的区域为投影区域，所述阻挡结构位于所述投影区域内；且所述阻挡结构顶部表面与所述半导体芯片正面相接触，所述阻挡结构底部表面与所述基板相接触。
可选的，所述阻挡结构包括：第一阻挡结构、位于第一阻挡结构一侧且紧挨所述第一阻挡结构的第二阻挡结构，其中，所述半导体芯片投影于基板的区域为投影区域，所述第一阻挡结构位于所述投影区域外侧，所述第二阻挡结构位于所述投影区域内；且所述第二阻挡结构顶部表面与所述半导体芯片正面相接触。
可选的，位于所述基板上的第二阻挡结构的厚度为第一厚度，且所述半导体芯片正面与所述基板之间的距离等于所述第一厚度。
可选的，位于所述基板上的第一阻挡结构的厚度为第二厚度，且所述第二厚度大于或等于所述第一厚度。
可选的，所述密封层还位于所述第一阻挡结构顶部上。
可选的，所述半导体芯片投影于基板的区域为投影区域，所述阻挡结构位于所述投影区域外侧；且所述阻挡结构顶部高于所述半导体芯片正面。
可选的，在平行于所述基板表面方向上，所述阻挡结构与所述半导体芯片侧壁之间具有间隙。
可选的，在平行于所述基板表面方向上，所述间隙的宽度尺寸为2微米～10微米。
可选的，在垂直于所述基板表面方向上，所述阻挡结构顶部表面与所述半导体芯片正面之间的距离为2微米～10微米。
可选的，所述密封层还位于所述阻挡结构顶部上。
可选的，所述阻挡结构的形状为封闭环形。
可选的，所述阻挡结构与所述导电凸块侧壁相接触；且所述阻挡结构的材料为绝缘材料。
可选的，所述阻挡结构与所述导电凸块相互分离；且所述阻挡结构的材料为绝缘材料或导电材料。
可选的，所述绝缘材料为感光胶。
可选的，所述阻挡结构为叠层结构，包括：与所述基板以及电路布线层相接触的底层阻挡层、以及与所述半导体芯片正面相接触的顶层阻挡层，其中，所述底层阻挡层的材料为绝缘材料，所述顶层阻挡层的材料为导电材料或绝缘材料。
可选的，所述基板包括基底，所述基底为透光基底或PCB基底；当所述基底为PCB基底时，所述PCB基板内形成有贯穿所述PCB基底的通孔，所述功能区域位于所述通孔上方；当所述基底为透光基底时，所述透光基底上设置有缓冲层，所述电路布线层位于所述缓冲层上，在缓冲层上对应功能区域的位置设置有开口，所述开口底部暴露所述透光基底。
可选的，所述缓冲层的材料为有机高分子光刻胶。
可选的，所述封装结构还包括：位于所述基板上的焊接凸起，所述焊接凸起与所述电路布线层电连接；所述焊接凸起位于所述基板上且位于所述半导体芯片的外侧。
可选的，所述半导体芯片为影像传感芯片；所述功能区域为感光区域。
本发明还提供一种封装方法，包括：提供若干单个的半导体芯片，所述半导体芯片正面具有功能区域以及环绕所述功能区域的焊盘；提供基板，所述基板包括倒装区以及位于相邻倒装区之间的切割道区域，且所述基板倒装区上具有若干分立的电路布线层；将所述半导体芯片倒装在所述基板倒装区上方，且所述焊盘与所述电路布线层通过导电凸块实现电连接；在所述基板上形成密封层，且所述密封层包围所述半导体芯片；在形成所述密封层之后，沿所述切割道区域切割所述基板，形成若干单颗封装结构；其中，在形成所述密封层之前，还包括：在所述基板上形成阻挡结构，所述阻挡结构环绕功能区域，且适于阻挡所述密封层的材料溢入功能区域。
可选的，在将所述半导体芯片倒装在所述基板倒装区上方之前，在所述焊盘上形成所述导电凸块。
可选的，在将所述半导体芯片倒装在所述基板倒装区上方之前，在所述电路布线层上形成所述导电凸块。
可选的，形成所述阻挡结构的方法包括：在所述基板上形成阻挡膜；对所述阻挡膜进行曝光处理以及显影处理，形成所述阻挡结构；或者，对所述阻挡膜进行刻蚀，形成所述阻挡结构。
可选的，所述将半导体芯片倒装在所述基板倒装区上方的步骤包括：将所述半导体芯片放置在所述基板倒装区上，且所述焊盘通过所述导电凸块与所述电路布线层相连接；对所述导电凸块进行焊接键合处理，使得所述焊盘通过导电凸块与所述电路布线层电连接。
可选的，在将所述半导体芯片倒装在所述基板倒装区上方之后，所述导电凸块围成指定区域，且所述阻挡结构位于所述指定区域内；或者，所述阻挡结构位于所述指定区域外侧，且阻挡结构位于所述半导体芯片投影于基板的投影区域内；在将所述半导体芯片倒装在所述基板倒装区上方之前，形成所述阻挡结构；且在将所述半导体芯片倒装在所述基板倒装区上方之后，所述阻挡结构顶部表面与所述半导体芯片正面相接触。
可选的，在进行所述焊接键合处理之前，所述基板与半导体芯片正面之间的导电凸块的厚度大于或等于所述阻挡结构的厚度；且在所述焊接键合处理过程中，所述基板与半导体芯片正面之间的导电凸块的厚度减小，使得所述阻挡结构顶部表面与所述半导体芯片正面相接触。
可选的，所述阻挡结构包括：第一阻挡结构、位于第一阻挡结构一侧且紧挨所述第一阻挡结构的第二阻挡结构；在将所述半导体芯片倒装在所述基板倒装区上方之后，所述半导体芯片投影于基板的区域为投影区域，所述第一阻挡结构位于所述投影区域外侧，所述第二阻挡结构位于所述投影区域内；在将所述半导体芯片倒装在所述基板倒装区上方之前，形成所述阻挡结构；且在将所述半导体芯片倒装在所述基板倒装区上方之后，所述第二阻挡结构顶部表面与所述半导体芯片正面相接触。
可选的，在所述焊接键合处理过程中，所述基板与半导体芯片正面之间的导电凸块的厚度减小，使得所述第二阻挡结构顶部表面与所述半导体芯片正面相接触，且所述第一阻挡结构覆盖半导体芯片部分侧壁。
可选的，在将所述半导体芯片倒装在所述基板倒装区上方之后，所述半导体芯片投影于基板的区域为投影区域，所述阻挡结构位于所述投影区域外侧，且所述阻挡结构顶部高于所述半导体芯片正面；在将所述半导体芯片倒装在所述基板倒装区上方之前，形成所述阻挡结构；或者，在将所述半导体芯片倒装在所述基板倒装区上方之后，形成所述阻挡结构。
可选的，所述封装方法还包括，在所述基板上形成焊接凸起，所述焊接凸起与所述电路布线层电连接。
可选的，采用点胶工艺或者塑封工艺，形成所述密封层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的封装结构的技术方案中，在基板上设置有阻挡结构，所述阻挡结构环绕所述功能区域，适于阻挡密封层的材料溢入功能区域内，从而避免所述功能区域受到污染，从而提高封装结构的性能。
可选方案中，所述阻挡结构、半导体芯片、基板以及电路布线层围成封闭区域，从而使得阻挡结构阻挡密封层的材料溢入功能区域内的效果更好，进一步提高封装结构的性能。
可选方案中，在平行于所述基板表面方向上，所述阻挡结构的顶部表面宽度尺寸小于或等于底部表面宽度尺寸，使得阻挡结构与半导体芯片正面相接触的面积较小，因此半导体芯片正面需为阻挡结构预留的空间位置较小，使得半导体芯片的尺寸可以做的较小。
可选方案中，当所述阻挡结构位于半导体芯片外侧时，在平行于基板表面方向上，所述阻挡结构与所述半导体芯片之间具有间隙，且所述间隙的宽度尺寸为2微米～10微米，由于间隙的宽度尺寸较小，从而防止密封层的材料经由所述孔隙进入功能区域内，保证阻挡结构具有较强的阻挡密封层材料溢入的作用。
附图说明
图1及图2为一种封装结构的结构示意图；
图3至图5为本发明一实施例提供的封装结构的结构示意图；
图6至图9为本发明另一实施例提供的封装结构的结构示意图；
图10及图11为本发明又一实施例提供的封装结构的结构示意图；
图12至图15为本发明一实施例提供的封装结构形成过程的结构示意图；
图16至图19为本发明另一实施例提供的封装结构形成过程的结构示意图；
图20及图21为本发明又一实施例提供的封装结构形成过程的结构示意图。
具体实施方式
由背景技术可知，现有技术形成的封装结构的性能有待进一步提高。
参考图1及图2，图1为封装结构的俯视示意图，图2为图1中沿AA1方向的剖面结构示意图。需要说明的是，为方便图示和说明，图1中未将封装结构的俯视示意图完全示出。
所述封装结构包括：具有电路布线层106的基板107，所述电路布线层107中具有暴露出基板107的开口109；位于所述电路布线层106上的导电凸块103；倒装在基板107上的影像传感芯片100，所述影像传感芯片100正面具有感光区域101以及环绕所述感光区域101的焊盘102，且所述焊盘102与所述导电凸块103电连接；位于所述电路布线层106上且覆盖影像传感芯片100侧壁的点胶层104；位于所述电路布线层106上的焊接凸起105。
经分析，由于相邻导电凸块103之间存在缝隙，因此在形成点胶层104的工艺过程中，所述点胶层104的材料易经由所述缝隙溢入影像传感芯片100的感光区域101内，点胶层104的材料对感光区域101造成污染，进而导致封装结构的性能差，影响封装结构的性能和良率。
为解决上述问题，本发明提供一种封装结构，包括位于基板上且环绕所述功能区域的阻挡结构，所述阻挡结构适于阻挡密封层的材料溢入功能区域，从而避免密封层的材料溢入功能区域对功能区域造成污染，提高封装结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图3及图4，图3为本发明一实施例提供的封装结构的俯视示意图，图4为图3沿BB1方向的剖面结构示意图，所述封装结构包括：
基板，所述基板上具有电路布线层203；
位于所述电路布线层203上的导电凸块204；
倒装在所述基板上方的半导体芯片205，所述半导体芯片205正面具有功能区域206以及环绕所述功能区域206的焊盘207，且所述焊盘207与所述导电凸块204电连接；
位于所述基板上的密封层210，所述密封层210包围所述半导体芯片205；
位于所述基板上以及电路布线层203上的阻挡结构208，所述阻挡结构208环绕所述功能区域206，且适于阻挡所述密封层210的材料溢入功能区域206。
以下将结合附图对本实施例提供的封装结构进行详细说明。
本实施例中，所述基板包括基底201以及位于基底201上的缓冲层202，且所述缓冲层202内具有贯穿所述缓冲层202的开口209，所述功能区域205位于所述开口209上方，功能区域206可通过所述开口209接收外界光线；其中，所述基底201为透光基底或PCB基底，本实施例中所述基底201为透光基底；在其他实施例中，所述基底为PCB基底时，所述PCB基底内形成有贯穿所述PCB基底的通孔，且所述功能区域位于所述通孔上方。
在其他实施例中，所述基板还可以为包括基底的单层结构，所述基底为透光基底或PCB基底。
所述缓冲层202有利于提高电路布线层203与基底201之间的粘附性，继而提高基底201与半导体芯片205之间的粘合性。所述缓冲层202的材料为有机高分子光刻胶，例如，为环氧树脂或丙烯酸树脂。
本实施例中，所述电路布线层203凸出于所述基板表面。在其他实施例中，所述电路布线层还可以位于所述基板内，也就是说，所述电路布线层顶部与所述基板顶部齐平，或者，所述电路布线层顶部低于所述基板顶部。
本实施例中，所述电路布线层203位于缓冲层202上；所述电路布线层203的位置和数量与焊盘207的位置和数量相对应。具体的，当功能区域206四侧均具有若干焊盘207时，则开口209四侧均具有若干分立的电路布线层203，且每一个分立的电路布线层203对应与一个焊盘202电连接，且所述电路布线层203通过导电凸块204与焊盘207电连接。在其他实施例中，所述功能区域一侧具有若干焊盘时，则所述开口一侧具有相同数量的分立的电路布线层。
所述电路布线层203的材料为Cu、Al、W、Sn、Au或Sn-Au合金；所述导电凸块204的材料为Au、Sn或Sn合金，所述Sn合金可以为锡银、锡铅、锡银铜、锡银锌或锡锌。
所述导电凸块204的形状为方形或球形。本实施例中，以所述导电凸块204的形状为方形作为示例。
所述半导体芯片205正面具有功能区域206以及环绕所述功能区域206的焊盘207，其中，所述功能区域206内形成有功能单元以及与所述功能单元相连接的关联电路。本实施例中，所述半导体芯片205为影像传感芯片，相应的，所述功能区域206为感光区域，所述功能区域206将外界光线接收并转换成电学信号，并将所述电学信号通过所述焊盘207以及电路布线层203，传送给外部电路。本实施例中，将所述半导体芯片205投影于所述基板的区域称为投影区域。
本实施例中，为了便于布线，功能区域206位于半导体芯片205的中间位置，且所述焊盘207位于所述半导体芯片205的边缘位置，且所述焊盘207位于所述功能区域206的四侧，呈矩形分布，每一个侧边形成有若干个焊盘207，且焊盘207的数量取决于半导体芯片205的类型。将所述焊盘207与电路布线层203相连接，通过电路布线层203使所述半导体芯片205与外部电路连接。
需要说明的是，在其他实施例中，所述焊盘和功能区域的位置可以根据实际需求灵活调整，例如，在其他实施例中，焊盘位于功能区域的一侧、两侧或三侧。
所述导电凸块204的作用包括：一方面，实现电路布线层203与焊盘207之间的电连接；另一方面，由于焊盘207与电路布线层203之间设置有导电凸块204，使得功能区域206与电路布线层203在垂直于基底201表面方向上的距离较大，防止功能区域206触碰到电路布线层203，进而避免功能区域206受到损伤。本实施例中，所述导电凸块204的厚度大于功能区域206内感光元件的厚度。
所述封装结构还包括：位于所述基板上的焊接凸起211，所述焊接凸起211与所述电路布线层203电连接。本实施例中，所述焊接凸起211位于所述电路布线层203上，所述焊接凸起211使焊盘207与外部电路电连接，从而使半导体芯片205正常工作。所述焊接凸起211的材料为金、锡或锡合金。本实施例中，所述焊接凸起211顶部表面形状为弧形。
所述密封层210的作用为：一方面，所述密封层210将半导体芯片205置于封闭环境内，防止在外界环境的影响下造成的半导体芯片205性能失效，防止湿气由外部侵入、与外部电气绝缘；另一方面，所述密封层210起到支撑半导体芯片205的作用，将半导体芯片205固定好以便电路连接。
所述密封层210的材料为树脂或防焊油墨材料，例如，环氧树脂或丙烯酸树脂
本实施例中，所述密封层210除位于半导体芯片205侧壁上外，所述密封层210还位于基板上以及电路布线层203上，且所述密封层210顶部低于半导体芯片205底部表面，或者密封层210顶部与半导体芯片205底部表面齐平，需要说明的是，所述底部表面指的是与半导体芯片205正面相对的面。
本实施例中，所述密封层210与所述焊接凸起211之间相互分离。在其他实施例中，所述焊接凸起还可以位于所述密封层内且贯穿所述密封层，换句话说，所述焊接凸起位于基板上且位于半导体芯片的外侧。具体的，参考图5，所述密封层210覆盖投影区域之外的基板上以及电路布线层203上，且还覆盖半导体芯片205侧壁表面以及底部表面；所述焊接凸起211位于所述密封层210内且贯穿所述密封层210。
本实施例中，所述阻挡结构208位于基板上以及电路布线层203上，且还环绕所述功能区域206；并且，所述阻挡结构208、半导体芯片205、基板以及电路布线层203围成封闭区域，使得所述密封层210材料难以进入封闭区域内，从而有效的阻挡密封层210的材料进入功能区域206内，避免对功能区域206造成污染。
具体的，位于所述基板或电路布线层203上的导电凸块204围成指定区域，且所述阻挡结构208位于所述指定区域内；也可以认为，所述阻挡结构208位于前述的投影区域内，且还位于导电凸块204与所述功能区域206之间。其中，所述阻挡结构208顶部表面与所述半导体芯片205正面相接触，所述阻挡结构208底部表面与所述电路布线层203以及基板相接触。
本实施例中，由于所述基板包括基底201以及缓冲层202，相应的，所述阻挡结构208位于所述电路布线层203上、以及缓冲层202上；所述阻挡结构208顶部表面与所述半导体芯片205正面相接触，所述阻挡结构208底部表面与所述电路布线层203以及缓冲层202相接触。
位于所述电路布线层203上的阻挡结构208的厚度为第一厚度，且所述半导体芯片205正面与所述电路布线层203之间的距离等于所述第一厚度；位于所述基板上的阻挡结构208的厚度为第二厚度，且所述半导体芯片205正面与所述基板之间的距离等于所述第二厚度。本实施例中，位于所述缓冲层202上的阻挡结构208的厚度为第二厚度，且所述半导体芯片205正面与所述缓冲层202之间的距离等于所述第二厚度。需要说明的是，所述半导体芯片205正面与所述电路布线层203之间的距离指的是，所述半导体芯片205正面与所述电路布线层203表面之间的最小距离；所述半导体芯片205正面所述缓冲层202之间的距离指的是，所述半导体芯片205正面与所述缓冲层202表面之间的最小距离。
本实施例中，在平行于所述基板表面方向上，所述阻挡结构208的顶部表面宽度尺寸等于底部表面宽度尺寸。在其他实施例中，为了减小阻挡结构占据半导体芯片正面的空间尺寸，所述阻挡结构的顶部表面宽度尺寸还可以小于底部表面宽度尺寸，使得阻挡结构与半导体芯片正面相接触的面积较小，从而节约半导体芯片的体积。
所述阻挡结构208的形状为封闭环形。在平行于所述基板表面方向上，所述阻挡结构208的剖面形状为方形环形、圆形环形、椭圆形环形或不规则形状环形。本实施例中，以所述阻挡结构208的剖面形状为方形环形作为示例。
此外，还需要说明的是，所述阻挡结构208的形状还可以与所述导电凸块204围成的指定区域的形状相匹配，例如，所述导电凸块204围成的区域的形状为方形，所述导电凸块208的剖面形状为方形环形；所述导电凸块204围成的区域的形状为圆形时，所述导电凸块208的剖面形状为圆形环形。为了避免所述阻挡结构208对封装结构电连接性能造成不良影响，本实施例中，所述阻挡结构208与所述电路布线层203之间相互电绝缘。
本实施例中，所述阻挡结构208为单层结构，且所述阻挡结构的材料为绝缘材料。在其他实施例中，所述阻挡结构还可以为叠层结构，所述阻挡结构包括：与基板以及电路布线层相接触的底层阻挡层、以及与所述半导体芯片正面相接触的顶层阻挡层，其中，所述底层阻挡层的材料为绝缘材料，所述顶层阻挡层的材料为导电材料或绝缘材料。其中，所述导电材料包括铜、铝、钨或锡，所述绝缘材料为感光胶，所述感光胶包括环氧树脂、丙烯酸树脂、聚酰亚胺胶或苯并环丁烯胶。
此外，本实施例中，所述阻挡结构208与所述导电凸块204相互分离，所述阻挡结构208侧壁与所述导电凸块204侧壁之间具有一定的距离，使得所述阻挡结构208不会对导电凸块204的电连接性能造成干扰，所述阻挡结构208的材料可以为绝缘材料，所述阻挡结构208的材料还可以包括导电材料。在其他实施例中，所述阻挡结构侧壁与所述导电凸块侧壁相接触时，由于所述阻挡结构的形状为封闭环形，为了避免所述阻挡结构将相互分立的导电凸块相连而导致导电凸块发生不必要的电连接，所述阻挡结构的材料为绝缘材料。
本实施例提供的封装结构，所述阻挡结构208位于所述导电凸块204围成的指定区域内，所述阻挡结构208位于所述导电凸块204与所述功能区域206之间，使得所述阻挡结构208对功能区域206提供保护作用，防止密封层210材料或者其他材料经由相邻导电凸块204之间的缝隙进入功能区域206内，避免功能区域206受到污染，从而提高封装结构的良率以及电性能。
此外，所述导电凸块204与所述半导体芯片205上的焊盘207位置相对应，由于所述阻挡结构208位于所述导电凸块204与所述功能区域206之间，相应的所述阻挡结构208位于所述焊盘207与所述功能区域206之间，因此无需为放置阻挡结构208而增加焊盘207与半导体芯片205侧壁之间的距离，使得半导体芯片205具有较小的体积，满足封装结构小型化微型化的发展趋势。
图6至图9为本发明另一实施例提供的封装结构的结构示意图，其中，图6为封装结构的俯视结构示意图，图7为图6中沿CC1方向的剖面结构示意图，所述封装结构包括：
基板，所述基板上具有电路布线层303；
位于所述电路布线层303上的导电凸块304；
倒装在所述基板上方的半导体芯片305，所述半导体芯片305正面具有功能区域306以及环绕所述功能区域306的焊盘307，且所述焊盘307与所述导电凸块304电连接；
位于所述基板上的密封层310，所述密封层310包围所述半导体芯片305；
位于所述电路布线层303上以及基板上的阻挡结构308，所述阻挡结构308环绕所述功能区域306，且适于阻挡所述密封层310的材料溢入功能区域306。
以下将结合附图对本实施例提供的封装结构进行详细说明。
本实施例中，以所述基板包括基底301以及位于基底301上的缓冲层302为例，且所述缓冲层302内具有贯穿所述缓冲层302的开口309。
有关基底301、缓冲层302、开口309、电路布线层303、导电凸块304、半导体芯片305、功能区域306以及焊盘307的描述请相应参考前一实施例的说明，在此不再赘述。
所述阻挡结构308、半导体芯片305、基板以及电路布线层303围成封闭区域。与前一实施例不同的是，本实施例中，位于所述电路布线层303上的导电凸块304围成指定区域，所述阻挡结构308位于所述指定区域外侧，且所述阻挡结构308还位于所述半导体芯片305与所述电路布线层303之间。相应的，所述密封层310除位于缓冲层302上以及半导体芯片305侧壁上之外，还位于所述基板上以及电路布线层303上。
参考图7，本实施例中，所述半导体芯片305投影于基板的区域为投影区域，且所述阻挡结构308位于所述投影区域内。所述阻挡结构308顶部与所述半导体芯片305正面相接触，所述阻挡结构308底部表面与所述电路布线层303以及基板相接触。由于所述基板包括基底301以及缓冲层302，本实施例中，所述阻挡结构308底部表面与所述电路布线层303以及缓冲层302相接触。
有关阻挡结构308的材料和结构可相应参考前一实施例的说明，在此不再赘述。本实施例中，所述阻挡结构308与所述导电凸块304与相互分离；在其他实施例中，所述阻挡结构还可以与所述导电凸块侧壁相接触，且所述阻挡结构的材料为绝缘材料。
所述封装结构还包括：位于所述基板上的焊接凸起311，所述焊接提起311与所述电路布线层303电连接。本实施例中，所述焊接凸起311位于所述电路布线层303上，且所述密封层310与所述焊接凸起311相互分立，相应可参考前一实施例的描述。在其他实施例中，所述焊接凸起还可以位于所述基板上且位于所述半导体芯片的外侧。
本实施例中提供的封装结构中，所述阻挡结构308不仅可以阻挡密封层310材料或其他材料进入功能区域306，避免功能区域306受到污染；所述阻挡结构308还可以对导电凸块304起到保护作用，防止密封层310材料或其他材料对导电凸块304造成污染，防止所述导电凸块304的导电性能受到损伤，从而进一步改善封装结构的性能。
还需要说明的是，在其他实施例中，参考图8及图9，位于所述电路布线层303上的导电凸块304围成指定区域，所述阻挡结构308位于所述指定区域外侧；且所述阻挡结构308还位于所述半导体芯片305与所述电路布线层303之间时，所述阻挡结构包括：第一阻挡结构318以及位于第一阻挡结构318一侧且紧挨所述第一阻挡结构318的第二阻挡结构328，其中，所述半导体芯片305投影于基板的区域为投影区域，所述第一阻挡结构318位于所述投影区域外侧，所述第二阻挡结构328位于所述投影区域内。
并且，所述第二阻挡结构328顶部表面与所述半导体芯片305正面相接触，所述第二阻挡结构328底部表面与所述电路布线层303以及基板相接触。具体的，所述第二阻挡结构328底部表面与所述电路布线层303以及缓冲层302相接触。
由于所述阻挡结构308、半导体芯片305、基板以及电路布线层303之间围成封闭区域，因此，位于所述基板上的第二阻挡结构328的厚度为第一厚度，且所述半导体芯片305正面与所述基板之间的距离等于所述第一厚度；位于所述电路布线层303上的第二阻挡结构328的厚度为第三厚度，且所述半导体芯片305正面与所述电路布线层303之间的距离等于所述第三厚度。具体到本实施例中，位于所述缓冲层302上的第二阻挡结构328的厚度为第一厚度，且所述半导体芯片305正面与所述缓冲层302之间的距离等于所述第一厚度。
相应的，所述密封层310除位于半导体芯片305侧壁上外，还位于所述第一阻挡结构318上。或者，所述密封层310不仅位于所述第一阻挡结构318顶部和侧壁上，且还位于电路布线层303上以及缓冲层302上。
与不具有所述第一阻挡结构的方案相比，所述第一阻挡结构318可以起到密封层的效果，因此所述第一阻挡结构318占据密封层部分空间位置，从而进一步的降低所述密封层310材料污染功能区域306的可能性，并且也相应的进一步防止密封层310材料对导电凸块304造成污染，进一步改善封装结构的性能。
在一实施例中，参考图8，位于所述基板上的第一阻挡结构318的厚度为第二厚度，位于所述基板上的第二阻挡结构328的厚度为第一厚度，且所述第二厚度等于所述第一厚度。也就是说，位于所述基板上的第一阻挡结构318顶部与所述第二阻挡结构328顶部齐平，相应的，位于所述电路布线层303上的第一阻挡结构318顶部与所述第二阻挡结构328顶部齐平。所述密封层319位于所述第一阻挡结构318顶部以及半导体芯片305侧边上。在其他实施例中，所述密封层除位于第一阻挡结构顶部以及半导体芯片侧壁上外，还可以位于电路布线层上以及基板上。
在另一实施例中，参考图9，位于所述基板上的第一阻挡结构318的厚度为第二厚度，位于所述基板上的第二阻挡结构328的厚度为第二厚度，且所述第二厚度大于所述第一厚度。也就是说，位于所述基板上的第一阻挡结构318顶部高于第二阻挡结构328顶部，相应的，位于所述电路布线层303上的第一阻挡结构318顶部高于第二阻挡结构328顶部，使得所述第一阻挡结构318覆盖半导体芯片305部分侧壁。所述密封层310位于所述第一阻挡结构318顶部以及半导体芯片305侧壁上。在其他实施例中，所述密封层还可以位于电路布线层上以及基板上。由于所述第一阻挡结构318覆盖半导体芯片305部分侧壁，使得第一阻挡结构318阻挡密封层310材料溢入功能区域306的能力进一步得到提高。
本实施例中，通过将所述阻挡结构308设置在导电凸块304围成的指定区域外，在保护所述功能区域306不受到污染的同时，无需在导电凸块304与功能区域306之间为阻挡结构308预留空间位置，因此能够减小导电凸块304与功能区域306之间的距离。
同时，所述阻挡结构308与所述功能区域306之间的距离较远，从而避免所述阻挡结构308对所述功能区域306造成污染或损伤，进一步提高封装结构的性能。
此外，位于所述投影区域外侧的第一阻挡结构318占据密封层310的部分空间位置，进一步降低了密封层310材料溢入功能区域306的可能性；并且，所述第一阻挡结构318和第二阻挡结构328均可以起到阻挡密封层310材料溢入功能区域306的作用，因此本实施例提供的封装结构中功能区域306能够得到更好的保护。
本发明又一实施例还提供一种封装结构，图10及图11为本发明又一实施例提供的封装结构的结构示意图，所述封装结构包括：
基板，所述基板上具有电路布线层403；
位于所述电路布线层403上的导电凸块404；
倒装在所述基板上方的半导体芯片405，所述半导体芯片405正面具有功能区域406以及环绕所述功能区域406的焊盘407，且所述焊盘407与所述导电凸块404电连接；
位于所述基板上的密封层410，所述密封层410包围所述半导体芯片405；位于所述基板上以及电路布线层403上的阻挡结构408，所述阻挡结构408环绕所述功能区域406，且适于阻挡所述密封层410的材料溢入功能区域406。
以下将结附图对本实施例提供的封装结构进行详细说明。
所述基板包括基底401以及位于所述基底401上的缓冲层402，且所述缓冲层402具有贯穿所述缓冲层402的开口409。
与前述实施例不同的是，本实施例中，所述半导体芯片405投影于基板的区域为投影区域，所述阻挡结构408位于所述投影区域外侧，相应的，所述阻挡结构408位于所述半导体芯片405外侧且环绕所述半导体芯片405。
为保证所述阻挡结构408具有阻挡密封层410材料溢入功能区域306的能力，所述阻挡结构408顶部高于所述半导体芯片405正面。并且，在垂直于所述基板表面方向上，所述阻挡结构408顶部表面与所述半导体芯片405正面之间的距离不宜过小；若所述距离过小，则密封层410材料较易经由阻挡结构408与半导体芯片405之间的孔隙溢入功能区域406内，使得阻挡结构408阻挡密封层410材料溢入的能力较弱。
为此，本实施例中，在垂直于所述基板表面方向上，所述阻挡结构408顶部表面与所述半导体芯片405正面之间的距离为2微米～10微米。
在平行于所述基板表面方向上，所述阻挡结构408与所述半导体芯片405侧壁之间具有间隙。若所述间隙的宽度尺寸过大，则密封层410的材料易经由所述间隙溢入功能区域406内。为此，在平行于所述基板表面方向上，所述间隙的宽度尺寸为等于2微米～10微米。
还需要说明的是，所述阻挡结构408还可以覆盖所述半导体芯片405侧壁，也就是说，所述间隙的宽度尺寸为0。
所述密封层410除位于半导体芯片405侧壁上外，还位于所述阻挡结构408顶部上。此外，所述密封层410还可以位于电路布线层403上以及缓冲层402上。
所述封装结构还包括：位于所述基板上的焊接凸起411，所述焊接凸块411与电路布线层403电连接。本实施例中，所述焊接凸起411位于所述电路布线层403上。
在一实施例中，参考图10，所述阻挡结构408覆盖所述电路布线层403以及缓冲层402，所述焊接凸起411位于所述阻挡结构408内且贯穿所述阻挡结构408，且所述密封层410位于阻挡结构408部分顶部。需要说明的是，在其他实施例中，所述密封层还可以覆盖阻挡结构的整个顶部，且所述焊接凸起还贯穿所述密封层。
在另一实施例中，参考图11，所述阻挡结构408位于部分电路布线层403上以及部分基板上，所述焊接凸起411与所述阻挡结构408之间相互分离，且所述密封层410位于所述阻挡结构408顶部上。在其他实施例中，所密封层还可以覆盖电路布线层以及基板上，所述焊接凸起位于所述密封层内且贯穿所述密封层。
所述阻挡结构408的形状为封闭形状，所述阻挡结构408的材料为绝缘材料或导电材料，有关所述阻挡结构408的材料和结构的描述可参考前述实施例的相应描述，在此不再赘述。
本发明提供的封装结构中，所述阻挡结构顶部高于所述半导体芯片正面，使得所述阻挡结构可以阻挡密封层的材料溢入功能区域内，从而防止功能区域受到污染，使得封装结构具有较高的性能，所述封装结构的良率得到提高。
此外，由于阻挡结构408位于半导体芯片405投影于基板上的投影区域外侧，因此所述半导体芯片405中无需为阻挡结构408预留空间位置；并且，所述阻挡结构408对所述基板与所述半导体芯片405之间的倒装无影响，因此所述阻挡结构408不会对所述基板以及半导体芯片405之间的空间布局产生影响。
相应的，本发明还提供一种形成前述封装结构的封装方法，包括：提供若干单个的半导体芯片，所述半导体芯片正面具有功能区域以及环绕所述功能区域的焊盘；提供基板，所述基板包括倒装区以及位于相邻倒装区之间的切割道区域，且所述基板倒装区上具有若干分立的电路布线层；将所述半导体芯片倒装在所述基板倒装区上方，且所述焊盘与所述电路布线层通过导电凸块实现电连接；在所述基板上形成密封层，且所述密封层包围所述半导体芯片；在形成所述密封层之后，沿所述切割道区域切割所述基板，形成若干单颗封装结构；其中，在形成所述密封层之前，还包括：在所述基板上形成阻挡结构，所述阻挡结构环绕功能区域，且适于阻挡所述密封层的材料溢入功能区域。
本发明中，由于在形成密封层之前，在所述基板上形成有阻挡结构，所述阻挡结构环绕所述功能区域且适于阻挡密封层的材料溢入功能区域；因此，在形成密封层的工艺过程中，所述阻挡结构对功能区域起到保护作用，防止密封层材料溢入功能区域内，使得形成的封装结构的性能和良率得到改善。
以下将结合附图对本发明提供的封装方法进行详细说明。
图12至图15为本发明一实施例提供的封装结构形成过程的结构示意图。
参考图12，提供若干单个的半导体芯片205，所述半导体芯片205正面具有功能区域206以及环绕所述功能区域206的焊盘207。
本实施例中，所述半导体芯片205为影像传感芯片，相应的所述功能区域206为感光区域；所述半导体芯片205为切割待封装晶圆形成的，所述待封装晶圆中具有若干矩阵排列的半导体芯片205。
有关功能区域206以及焊盘207的描述请相应参考前述封装结构中的描述，在此不再赘述。
继续参考图12，在所述焊盘207上形成导电凸块204。
所述导电凸块204的位置和数量与所述焊盘207的位置和数量相对应；所述导电凸块204的形状为方形或球形。
本实施例中，所述导电凸块204的形状为方形，采用网板印刷工艺形成所述导电凸块204。
在其他实施例中，所述导电凸块的形状还可以为球形，采用植球工艺形成所述导电凸块，还可以采用网板印刷工艺和回流工艺相结合的工艺形成所述导电凸块。
还需要说明的是，在其他实施例中，还可以不在所述焊盘上形成所述导电凸块，在后续提供的基板的电路布线上形成所述导电凸块。
参考图13，提供基板，所述基板包括倒装区I以及位于相邻倒装区I之间的切割道区域II，所述基板倒装区I上具有电路布线层203。
所述倒装区I和切割道区域II的面积可根据实际封装工艺需求设定。
本实施例中，所述基板包括基底201以及位于基底201上的缓冲层202，所述缓冲层202内形成有贯穿所述缓冲层202的开口209。有关基底201的材料可参考前述封装结构中的相应描述。
本实施例中，所述缓冲层202的材料为有机高分子光刻胶，形成所述缓冲层202的工艺步骤包括：在所述基底201上形成缓冲膜；对所述缓冲膜进行曝光处理以及显影处理，形成具有所述开口209的缓冲层202。
本实施例中，所述电路布线层203凸出于所述基板表面。形成所述电路布线层203的步骤包括：在所述缓冲层202上以及开口209底部和侧壁形成电路层；图形化所述电路层，且还去除位于开口209底部和侧壁上的电路层，在所述缓冲层202上形成若干分立的电路布线层203。
在其他实施例中，所述电路布线层还可以位于所述基板内，所述电路布线层顶部与所述基板顶部齐平，或者，所述电路布线层顶部低于所述基板顶部。
继续参考图13，在所述电路布线层203上以及基板上形成阻挡结构208。
本实施例中，在所述电路布线层203上以及缓冲层202上形成所述阻挡结构208。
所述阻挡结构208的形状为封闭环形。在平行于所述基板表面方向的剖面上，所述阻挡结构208的剖面形状为方形环形、圆形环形、椭圆形环形或不规则形状环形。
本实施例中，后续会将半导体芯片205(参考图12)倒装在基板倒装区I上方，且焊盘207通过导电凸块204与所述电路布线层203电连接；在将所述半导体芯片205倒装在所述基板倒装区I上方之后，所述导电凸块204围成指定区域，且所述阻挡结构208位于所述指定区域内。
形成所述阻挡结构208的工艺步骤包括：在所述电路布线层203上以及基板上形成阻挡膜；对所述阻挡膜进行曝光处理以及显影处理，形成所述阻挡结构208；或者，对所述阻挡膜进行刻蚀，形成所述阻挡结构208。
本实施例中，为了避免所述电路布线层203与所述阻挡结构208发生不必要的电连接，所述阻挡结构208为单层结构，且所述阻挡结构208的材料为绝缘材料。在其他实施例中，所述阻挡结构还可以为叠层结构，包括，与所述电路布线层以及基板相接触的底层阻挡层、以及与所述半导体芯片正面相接触的顶层阻挡层，其中，所述底层阻挡层的材料为绝缘材料，所述顶层阻挡层的材料为绝缘材料或导电材料，所述绝缘材料为感光胶。
此外，本实施例中，所述阻挡结构208与所述导电凸块204相互分离，所述阻挡结构208的材料包括绝缘材料，所述阻挡结构208的材料还可以包括导电材料。在其他实施例中，所述阻挡结构侧壁与所述导电凸块侧壁相接触时，为了保证相邻导电凸块之间的电绝缘性能，所述阻挡结构的材料为绝缘材料。
参考图14，将所述半导体芯片205倒装在基板倒装区I上方，且所述焊盘207与所述电路布线层203通过导电凸块204实现电连接。
具体的，每一个焊盘207对应于一个分立的导电凸块204，也可以认为，每一个焊盘207对应于一个分立的电路布线层203。
将所述半导体芯片205倒装在所述基板倒装区I上方的步骤包括：将所述半导体芯片205放置在所述基板倒装区I上，且所述焊盘207通过所述导电凸块204与所述电路布线层203相连接；对所述导电凸块204进行焊接处理，使得所述焊盘207通过所述导电凸块204与所述电路布线层203电连接。
所述焊接键合处理采用的工艺为共晶键合工艺、超声热压键合工艺或者热压焊接工艺。
在进行所述焊接键合处理之前，所述基板与半导体芯片205正面之间的导电凸块204的厚度大于或等于所述阻挡结构208的厚度；且在所述焊接键合处理过程中，所述基板与半导体芯片205正面之间的导电凸块204的厚度减小，使得所述阻挡结构208顶部表面与所述半导体芯片205正面相接触。
在将所述半导体芯片205倒装在所述基板倒装区I上方之后，所述导电凸块204围成指定区域，且所述阻挡结构208位于所述指定区域内；在进行所述焊接键合处理之后，所述阻挡结构208、半导体芯片205、电路布线层203以及基板之间围成封闭区域，从而防止后续形成的密封层材料溢入功能区域206内。
此外，还需要说明的是，在将所述半导体芯片205放置在基板上后、进行焊接键合处理之前，位于所述基板与半导体芯片205之间的导电凸块204的厚度与所述阻挡结构208厚度之间的差值不宜过大。若所述差值过大，则在焊接键合处理之后，所述阻挡结构208与所述半导体芯片205正面之间具有孔隙，后续形成的密封层会经由所述孔隙扩散进入功能区域206内。
参考图15，在所述基板上形成密封层210，且所述密封层210包围所述半导体芯片205。
所述密封层210用于使所述半导体芯片205处于密封状态，防止外界环境对半导体芯片205造成不良影响。本实施例中，所述密封层210还位于部分电路布线层203上。在其他实施例中，所述密封层还可以覆盖半导体芯片背面，此外，所述密封层还可以覆盖被半导体芯片暴露出的整个基板表面。
本实施例中，采用点胶工艺形成所述密封层210。在其他实施例中，还可以采用塑封工艺(molding)形成所述密封层，其中，所述塑封工艺为转塑工艺(transfer molding)或注塑工艺(injection molding)。
在形成所述密封层210的工艺过程中，所述阻挡结构210适于阻挡所述密封层210的材料溢入所述功能区域206内，避免所述密封层210材料经由相邻导电凸块204之间的缝隙进入功能区域206内，防止功能区域206受到污染，从而提高形成的封装结构的性能和良率。
继续参考图15，还包括步骤：在所述基板上形成焊接凸起211，所述焊接凸起211与所述电路布线层203电连接。
本实施例中，在所述电路布线层203上形成焊接凸起211，所述焊接凸起211使焊盘207与外部电路电连接，从而使半导体芯片205正常工作。
本实施例中，所述焊接凸起211与所述密封层210之间相互分立。在其他实施例中，所述焊接凸起还可以位于所述密封层内且贯穿所述密封层。
结合参考图15和图4，后续的工艺步骤还包括：沿所述切割道区域II切割所述基板，形成若干单颗如图4所示的封装结构。
本发明另一实施例还提供一种封装方法，图16至图19为本发明另一实施例提供的封装结构形成过程的结构示意图。
与前一实施例不同的是，本实施例中，位于电路布线层上的导电凸块围成指定区域，形成的阻挡结构位于所述指定区域外侧且环绕所述导电凸块，且所述阻挡结构还位于半导体芯片与电路布线层之间。
参考图16，提供基板，所述基板包括倒装区I以及位于相邻倒装区I之间的切割道区域II，所述基板上具有电路布线层303；在所述电路布线层303上形成导电凸块304；在所述基板上形成阻挡结构308，所述阻挡结构308环绕所述导电凸块304。
所述基底包括基底301以及位于基底301上的缓冲层302，所述缓冲层302内具有贯穿所述缓冲层302的开口309。
本实施例中，位于所述电路布线层303上的导电凸块304围成指定区域，且形成的所述阻挡结构308位于所述指定区域外侧。有关阻挡结构308的材料和结构可参考前述实施例的相应说明，在此不再赘述。
需要说明的是，在其他实施例中，还可以先形成所述阻挡结构后形成所述导电凸块。
此外，还可以不在所述电路布线层上形成导电凸块，在后续提供的半导体芯片的焊盘上形成所述导电凸块。
参考图17，提供半导体芯片305，所述半导体芯片305正面具有功能区域306以及环绕所述功能区域306的焊盘307；将所述半导体芯片305倒装在所述基板倒装区I上方，所述焊盘307与电路布线层303之间通过导电凸块304实现电连接。
将所述半导体芯片305倒装在所述基板倒装区I上方的步骤包括：将所述半导体芯片305放置在所述基板倒装区I上，且所述焊盘307通过所述导电凸块304与电路布线层303相连接；对所述导电凸块304进行焊接键合处理，使得所述焊盘307通过导电凸块304与电路布线层303电连接。
有关焊接键合处理可参考前一实施例的相应描述，在此不再赘述。本实施例中，在进行所述焊接键合处理之前，所述基板与半导体芯片305正面之间的导电凸块304的厚度大于或等于所述阻挡结构306的厚度；且在所述焊接键合处理过程中，所述基板与半导体芯片305正面之间的导电凸块304的厚度减小，使得所述阻挡结构308顶部表面与所述半导体芯片305正面相接触。
因此，本实施例中，在将所述半导体芯片305倒装在所述基板倒装区I上方之后，所述阻挡结构308顶部表面与所述半导体芯片305正面相接触，因此所述阻挡结构308、半导体芯片305、基板以及电路布线层303围成封闭区域。本实施例中，在将所述半导体芯片305倒装在所述基板倒装区I上方之后，所述导电凸块304围成指定区域，所述阻挡结构308位于所述指定区域外侧，且所述阻挡结构308位于所述半导体芯片305投影于基板的投影区域内。
在其他实施例中，结合参考图19，所述阻挡结构308位于所述指定区域外侧，且所述阻挡结构308包括：第一阻挡结构318以及位于第一阻挡结构318一侧且紧挨所述第一阻挡结构318的第二阻挡结构328；在将所述半导体芯片305倒装在所述基板倒装区I上方之后，所述半导体芯片305投影于基板的区域为投影区域，所述第一阻挡结构318位于所述投影区域外侧，所述第二阻挡结构328位于所述投影区域内；相应的，在将所述半导体芯片305倒装在所述基板倒装区I上方之前，形成所述阻挡结构308；且在将所述半导体芯片305倒装在所述基板倒装区I上方之后，所述第二阻挡结构328顶部表面与所述半导体芯片305正面相接触；在所述焊接键合处理过程中，所述基板与半导体芯片305正面之间的导电凸块304的厚度减小，使得所述第二阻挡结构328顶部表面与所述半导体芯片305正面相接触。
并且，当所述第一阻挡结构318的厚度与所述第二阻挡结构328的厚度相等时，所述第一阻挡结构318顶部与所述半导体芯片305正面齐平；当所述第二阻挡结构328的厚度大于所述第一阻挡结构318的厚度时，在所述焊接键合处理之后，所述第一阻挡结构318还覆盖半导体芯片305部分侧壁。
参考图18，在所述基板上形成密封层310，所述密封层310包围所述影半导体芯片305；在所述基板上形成焊接凸起311，所述焊接凸起311与所述电路布线层303电连接。
本实施例中，所述密封层310还位于所述电路布线层303上以及半导体芯片305部分侧边表面；采用点胶工艺或者塑封工艺，形成所述密封层310。
本实施例中，所述焊接凸起311与所述密封层310相互分立，所述焊接凸起311位于所述基板上且位于所述半导体芯片305的外侧。在其他实施例中，所述焊接凸起还可以位于所述密封层内且贯穿所述密封层。
在形成所述密封层310的工艺过程中，所述阻挡结构308对所述密封层310的材料起到阻挡作用，使得密封层310的材料无法溢入功能区域306内，从而避免对功能区域306造成污染；此外，所述阻挡结构308还对导电凸块304起到保护作用，避免密封层310材料对导电凸块304造成污染，防止密封层310材料对导电凸块304的导电性能造成干扰。
在其他实施例中，参考图19，所述阻挡结构308包括第一阻挡结构318以及紧挨所述第一阻挡结构318的第二阻挡结构328。其中，所述第二阻挡结构328顶部表面与所述半导体芯片305正面相接触，且第一阻挡结构318顶部与半导体芯片305正面齐平；或者，第一阻挡结构318顶部高于半导体芯片305正面，且第一阻挡结构318还覆盖半导体芯片305侧壁。相应的，形成的所述密封层310位于所述第一阻挡结构318顶部上，所述密封层310还可以位于电路布线层上。所述第一阻挡结构318可以起到密封层310的作用，使得第一阻挡结构318占据原本应形成密封层310的空间位置，从而进一步的降低了密封层310材料溢入功能区域306的风险。
结合参考图18和图7、以及图19和图9，后续的工艺步骤还包括：沿切割道区域II切割所述基板，形成若干如图7以及图9所示的单颗封装结构。
本发明又一实施例还提供一种封装方法，图20及图21为本发明又一实施例提供的封装结构形成过程的结构示意图。
与前述实施例不同的是，本实施例中，半导体芯片投影于基板的区域为投影区域，形成的阻挡结构位于所述投影区域外侧，且所述阻挡结构顶部高于所述半导体芯片正面。
参考图20，提供基板，所述基板包括倒装区I以及位于相邻倒装区I之间的切割道区域II，所述基板倒装区I上具有电路布线层403；在所述电路布线层403上形成导电凸块404；在所述电路布线层403上以及基板上形成阻挡结构408；提供半导体芯片405，所述半导体芯片405正面具有功能区域406以及环绕所述功能区域406的焊盘407；将所述半导体芯片405倒装在基板倒装区I上方，所述焊盘407与所述电路布线层403通过导电凸块404实现电连接。
本实施例中，所述基板包括基底401以及位于基底401上的缓冲层402，所述缓冲层420内形成有贯穿所述缓冲层402的开口409。
有关阻挡结构408的材料和结构请相应参考前述说明，在此不再赘述。
本实施例中，在将所述半导体芯片405倒装在所述基板倒装区I上方之后，所述半导体芯片405投影于基板的区域为投影区与，所述阻挡结构408位于所述投影区域外侧，且所述阻挡结构408顶部高于所述半导体芯片405正面。
本实施例中，所述阻挡结构408与所述半导体芯片405侧壁之间具有间隙；由于后续会在所述阻挡结构408上形成覆盖半导体芯片405侧壁的密封层，若所述间隙的宽度尺寸过大，则所述密封层的材料易经由所述间隙溢入功能区域406内。为此，本实施例中，在平行于所述基板表面方向上，所述间隙的宽度尺寸为2微米～10微米。
本实施例中，所述阻挡结构408顶部高于所述半导体芯片405正面。为保证阻挡结构408具有较强的阻挡密封层材料溢入的能力，所述阻挡结构408顶部与所述半导体芯片405正面之间的距离不宜过小。为此，本实施例中，在垂直于所述基板表面方向上，所述阻挡结构406顶部表面与所述半导体芯片405正面之间的距离为2微米～10微米。
还需要说明的是，在其他实施例中，所述阻挡结构与所述半导体芯片侧壁之间的间隙宽度尺寸还可以为0，也就是说，所述阻挡结构覆盖所述半导体芯片侧壁。
此外，本实施例中，以在将所述半导体芯片405倒装在所述基板倒装区I上方之前，形成所述阻挡结构408为例，避免了阻挡结构408的工艺过程对半导体芯片405引入不必要的损伤。在其他实施例中，还可以在将所述半导体芯片倒装在所述基板倒装区上方之后，形成所述阻挡结构。
有关形成所述阻挡结构408的工艺步骤可参考前述实施例的描述，在此不再赘述。所述阻挡结构408覆盖电路布线层403的面积可以根据需求进行灵活调整。
参考图21，在所述基板上形成密封层410，所述密封层410包围所述半导体芯片405；在所述基板上形成焊接凸起411，所述焊接凸起411与所述电路布线层403电连接。
本实施例中，所述密封层410还位于阻挡结构408顶部上，且在形成所述密封层410的工艺过程中，所述阻挡结构408适于阻挡所述密封层410的材料溢入功能区域406内，避免功能区域406受到污染。
在其他实施例中，所述密封层还可以位于阻挡结构侧壁上，且还可以位于所述电路布线层上以及基板上。
还需要说明的是，本实施例中，所述阻挡结构408与所述焊接凸起411相互分立。在其他实施例中，所述焊接凸起还可以位于所述阻挡结构内且贯穿所述阻挡结构。
结合参考图21和11，后续的工艺步骤包括，沿切割道区域II切割所述基板，形成若干如图11所示的单颗封装结构。
本发明提供的封装方法，由于在形成密封层之前，先形成了对功能区域起到保护作用的阻挡结构，所述阻挡结构适于阻挡密封层的材料溢入功能区域内，从而防止功能区域受到污染，使得形成的封装结构的性能和良率得到提高。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (22)

1.一种封装结构，其特征在于，包括：
基板，所述基板上具有电路布线层；
位于所述电路布线层上的导电凸块；
倒装在所述基板上方的半导体芯片，所述半导体芯片正面具有功能区域以及环绕所述功能区域的分立的焊盘，且所述焊盘与所述导电凸块电连接；
位于所述基板上的密封层，所述密封层包围所述半导体芯片；
位于所述基板上的阻挡结构，所述阻挡结构环绕所述功能区域，且适于阻挡所述密封层的材料溢入功能区域；
所述阻挡结构包括：第一阻挡结构、位于第一阻挡结构一侧且紧挨所述第一阻挡结构的第二阻挡结构，其中，所述半导体芯片投影于基板的区域为投影区域，所述第一阻挡结构位于所述投影区域外侧，所述第二阻挡结构位于所述投影区域内；且所述第二阻挡结构顶部表面与所述半导体芯片正面相接触。
2.如权利要求1所述的封装结构，其特征在于，所述电路布线层凸出于所述基板表面；或者，所述电路布线层位于所述基板内。
3.如权利要求1所述的封装结构，其特征在于，位于所述基板上的第二阻挡结构的厚度为第一厚度，且所述半导体芯片正面与所述基板之间的距离等于所述第一厚度。
4.如权利要求3所述的封装结构，其特征在于，位于所述基板上的第一阻挡结构的厚度为第二厚度，且所述第二厚度大于或等于所述第一厚度。
5.如权利要求1所述的封装结构，其特征在于，所述密封层还位于所述第一阻挡结构顶部上。
6.如权利要求1所述的封装结构，其特征在于，所述阻挡结构的形状为封闭环形。
7.如权利要求1所述的封装结构，其特征在于，所述阻挡结构与所述导电凸块侧壁相接触；且所述阻挡结构的材料为绝缘材料。
8.如权利要求1所述的封装结构，其特征在于，所述阻挡结构与所述导电凸块相互分离；且所述阻挡结构的材料为绝缘材料或导电材料。
9.如权利要求7或8所述的封装结构，其特征在于，所述绝缘材料为感光胶。
10.如权利要求1所述的封装结构，其特征在于，所述第二阻挡结构为叠层结构，包括：与所述基板以及电路布线层相接触的底层阻挡层、以及与所述半导体芯片正面相接触的顶层阻挡层，其中，所述底层阻挡层的材料为绝缘材料，所述顶层阻挡层的材料为导电材料或绝缘材料。
11.如权利要求1所述的封装结构，其特征在于，所述基板包括基底，所述基底为透光基底或PCB基底，当所述基底为PCB基底时，所述PCB基板内形成有贯穿所述PCB基底的通孔，所述功能区域位于所述通孔上方；当所述基底为透光基底时，所述透光基底上设置有缓冲层，所述电路布线层位于所述缓冲层上，在缓冲层上对应功能区域的位置设置有开口，所述开口底部暴露所述透光基底。
12.如权利要求11所述的封装结构，其特征在于，所述缓冲层的材料为有机高分子光刻胶。
13.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括：位于所述基板上的焊接凸起，所述焊接凸起与所述电路布线层电连接；所述焊接凸起位于所述基板上且位于所述半导体芯片的外侧。
14.如权利要求1所述的封装结构，其特征在于，所述半导体芯片为影像传感芯片；所述功能区域为感光区域。
15.一种封装方法，其特征在于，包括：
提供若干单个的半导体芯片，所述半导体芯片正面具有功能区域以及环绕所述功能区域的焊盘；
提供基板，所述基板包括倒装区以及位于相邻倒装区之间的切割道区域，且所述基板倒装区上具有电路布线层；
将所述半导体芯片倒装在所述基板倒装区上方，且所述焊盘与所述电路布线层通过导电凸块实现电连接；
在所述基板上形成密封层，且所述密封层包围所述半导体芯片；
在形成所述密封层之后，沿所述切割道区域切割所述基板，形成若干单颗封装结构；
其中，在形成所述密封层之前，还包括：在所述基板上形成阻挡结构，所述阻挡结构环绕功能区域，且适于阻挡所述密封层的材料溢入功能区域；
所述阻挡结构包括：第一阻挡结构、位于第一阻挡结构一侧且紧挨所述第一阻挡结构的第二阻挡结构；在将所述半导体芯片倒装在所述基板倒装区上方之后，所述半导体芯片投影于基板的区域为投影区域，所述第一阻挡结构位于所述投影区域外侧，所述第二阻挡结构位于所述投影区域内；
在将所述半导体芯片倒装在所述基板倒装区上方之前，形成所述阻挡结构；
且在将所述半导体芯片倒装在所述基板倒装区上方之后，所述第二阻挡结构顶部表面与所述半导体芯片正面相接触。
16.如权利要求15所述的封装方法，其特征在于，在将所述半导体芯片倒装在所述基板倒装区上方之前，在所述焊盘上形成所述导电凸块。
17.如权利要求15所述的封装方法，其特征在于，在将所述半导体芯片倒装在所述基板倒装区上方之前，在所述电路布线层上形成所述导电凸块。
18.如权利要求15所述的封装方法，其特征在于，形成所述阻挡结构的方法包括：在所述基板上形成阻挡膜；对所述阻挡膜进行曝光处理以及显影处理，形成所述阻挡结构；或者，对所述阻挡膜进行刻蚀，形成所述阻挡结构。
19.如权利要求15所述的封装方法，其特征在于，所述封装方法还包括，在所述基板上形成焊接凸起，所述焊接凸起与所述电路布线层电连接。
20.如权利要求15所述的封装方法，其特征在于，采用点胶工艺或者塑封工艺，形成所述密封层。
21.如权利要求15所述的封装方法，其特征在于，所述将半导体芯片倒装在所述基板倒装区上方的步骤包括：
将所述半导体芯片放置在所述基板倒装区上，且所述焊盘通过所述导电凸块与所述电路布线层相连接；
对所述导电凸块进行焊接键合处理，使得所述焊盘通过导电凸块与所述电路布线层电连接。
22.如权利要求21所述的封装方法，其特征在于，在所述焊接键合处理过程中，所述基板与半导体芯片正面之间的导电凸块的厚度减小，使得所述第二阻挡结构顶部表面与所述半导体芯片正面相接触，且所述第一阻挡结构覆盖半导体芯片部分侧壁。
CN201610516699.6A 2016-07-04 2016-07-04 封装结构以及封装方法 Active CN105977225B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610516699.6A CN105977225B (zh) 2016-07-04 2016-07-04 封装结构以及封装方法
US16/314,833 US20190259634A1 (en) 2016-07-04 2017-06-28 Packaging structure and packaging method
PCT/CN2017/090508 WO2018006738A1 (zh) 2016-07-04 2017-06-28 封装结构以及封装方法
TW106121526A TWI698968B (zh) 2016-07-04 2017-06-28 封裝結構以及封裝方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610516699.6A CN105977225B (zh) 2016-07-04 2016-07-04 封装结构以及封装方法

Publications (2)

Publication Number Publication Date
CN105977225A CN105977225A (zh) 2016-09-28
CN105977225B true CN105977225B (zh) 2019-09-17

Family

ID=56954318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610516699.6A Active CN105977225B (zh) 2016-07-04 2016-07-04 封装结构以及封装方法

Country Status (1)

Country Link
CN (1) CN105977225B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI698968B (zh) * 2016-07-04 2020-07-11 大陸商蘇州晶方半導體科技股份有限公司 封裝結構以及封裝方法
CN111003682A (zh) * 2018-10-08 2020-04-14 凤凰先驱股份有限公司 电子封装件及其制法
CN110993632A (zh) * 2019-12-12 2020-04-10 苏州科阳光电科技有限公司 一种光学指纹模组、光学指纹模组的制备方法和终端设备
CN113594151A (zh) * 2021-06-25 2021-11-02 苏州汉天下电子有限公司 半导体封装及其制造方法
CN113488493A (zh) 2021-06-30 2021-10-08 上海天马微电子有限公司 芯片封装结构及其制作方法和模组
CN114242796A (zh) * 2021-12-06 2022-03-25 华天科技(南京)有限公司 一种光传感器结构及其制造方法
CN115206902B (zh) * 2022-09-16 2023-01-31 江苏长电科技股份有限公司 芯片封装结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971925A (zh) * 2005-11-24 2007-05-30 矽格股份有限公司 具间隙壁的光传感器封装结构
CN101118882A (zh) * 2006-08-01 2008-02-06 南茂科技股份有限公司 影像感测器的玻璃覆晶封装构造
CN101136341A (zh) * 2006-09-01 2008-03-05 今湛光学科技股份有限公司 防范影像传感芯片传感区污染的覆晶封装方法
CN206098376U (zh) * 2016-07-04 2017-04-12 苏州晶方半导体科技股份有限公司 封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100343432B1 (ko) * 2000-07-24 2002-07-11 한신혁 반도체 패키지 및 그 패키지 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971925A (zh) * 2005-11-24 2007-05-30 矽格股份有限公司 具间隙壁的光传感器封装结构
CN101118882A (zh) * 2006-08-01 2008-02-06 南茂科技股份有限公司 影像感测器的玻璃覆晶封装构造
CN101136341A (zh) * 2006-09-01 2008-03-05 今湛光学科技股份有限公司 防范影像传感芯片传感区污染的覆晶封装方法
CN206098376U (zh) * 2016-07-04 2017-04-12 苏州晶方半导体科技股份有限公司 封装结构

Also Published As

Publication number Publication date
CN105977225A (zh) 2016-09-28

Similar Documents

Publication Publication Date Title
CN105977225B (zh) 封装结构以及封装方法
TWI698968B (zh) 封裝結構以及封裝方法
CN102194781B (zh) 影像感测元件封装构件及其制作方法
CN103972256B (zh) 封装方法以及封装结构
CN103985723B (zh) 封装方法以及封装结构
TWI466282B (zh) 一種影像感測模組封裝結構及製造方法
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
TWI404175B (zh) 具電性連接結構之半導體封裝件及其製法
WO2018054315A1 (zh) 封装结构以及封装方法
KR20120062457A (ko) 솔더 접합 신뢰도를 높이는 반도체 패키지용 인쇄회로기판 및 이를 포함하는 반도체 패키지
KR20110036354A (ko) 집적회로 칩 및 이의 제조방법과 집적회로 칩을 구비하는 플립 칩 패키지 및 이의 제조방법
US7498199B2 (en) Method for fabricating semiconductor package
CN106298699A (zh) 封装结构以及封装方法
US20100123236A1 (en) Semiconductor package having adhesive layer and method of manufacturing the same
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
TW201727850A (zh) 半導體裝置及其製造方法
CN107785325A (zh) 半导体封装及其制造方法
TW201543583A (zh) 具有無通孔基板之積體電路封裝系統及其製造方法
KR101837514B1 (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
CN203895460U (zh) 一种封装结构
CN206098376U (zh) 封装结构
CN206259337U (zh) 封装结构
CN204144259U (zh) 一种封装结构
KR100713931B1 (ko) 고속 및 고성능의 반도체 패키지
CN103887187B (zh) 半导体封装结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200515

Address after: 215000 room 118, building B, 133 Changyang street, Suzhou Industrial Park, Jiangsu Province

Patentee after: Suzhou Jingfang Photoelectric Technology Co., Ltd

Address before: Suzhou City, Jiangsu province 215021 Industrial Park of Suzhou Bay Bridge No. 29 Lane

Patentee before: China Wafer Level CSP Co.,Ltd.