TW201543583A - 具有無通孔基板之積體電路封裝系統及其製造方法 - Google Patents

具有無通孔基板之積體電路封裝系統及其製造方法 Download PDF

Info

Publication number
TW201543583A
TW201543583A TW103144456A TW103144456A TW201543583A TW 201543583 A TW201543583 A TW 201543583A TW 103144456 A TW103144456 A TW 103144456A TW 103144456 A TW103144456 A TW 103144456A TW 201543583 A TW201543583 A TW 201543583A
Authority
TW
Taiwan
Prior art keywords
layer
active device
circuit layer
forming
pillar
Prior art date
Application number
TW103144456A
Other languages
English (en)
Inventor
Sung-Soo Kim
Byung-Tai Do
Arnel Trasporto
Original Assignee
Stats Chippac Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Ltd filed Critical Stats Chippac Ltd
Publication of TW201543583A publication Critical patent/TW201543583A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection

Abstract

一種製造積體電路封裝系統的系統及其製造方法，該系統包括：線路層；柱體直接在該線路層之部份上用以與該線路層形成金屬對金屬連接；介電層直接在該線路層及該柱體上用以形成暴露該線路層及該介電層的無通孔基板；主動裝置在該線路層上，該線路層係由該無通孔基板露出；晶粒互連件耦合於該主動裝置與該線路層之間用以提供電性連接；以及外部互連件連接至該柱體用以電性耦合該主動裝置、該線路層、該等柱體及該外部互連件。

Description

具有無通孔基板之積體電路封裝系統及其製造方法
本發明大抵上關於一種積體電路封裝系統，且更特別的是，關於一種具有無通孔基板的系統。
現代電子裝置，例如智慧型手機、平板電腦、位基服務裝置、企業級伺服器、或企業級儲存陣列在降低成本的預期下把更多積體電路包裝於持續縮減的物理空間內。已開發出滿足這些要求的許多技術。研發策略集中於新技術以及改善既有的成熟技術。既有技術的研發可採取無數種不同的方向。
現代電子裝置要求需要增加積體電路封裝件的機能同時在系統中提供較少的物理空間。儘管這些方法在積體電路內提供更多功能，然而它們沒有完全針對降低高度、減少空間、簡化製造及降低成本的要求。
降低成本的方法之一是使用具有既有製造方法及設備的成熟封裝技術。重新使用既有製程通常無法導致封裝件尺寸減少。較低成本、較小尺寸、改善連接性和 更多機能的需求仍在持續。
因此，仍亟須具有較低成本、較小尺寸和更多機能的積體電路封裝系統。鑑於改善整合及壓低成本的需要持續遞增，因此找出這些問題的答案越來越重要。持續遞增的商業競爭壓力，以及增長的消費者期望使得找出這些問題的答案至關重要。另外，減少成本，改善效率及效能，以及滿足競爭壓力的需要也增加必需找出這些問題答案的急迫性。
長期以來大家都在尋找這些問題的解決方案，但是先前的開發沒有教導或建議任何解決方案，因此熟諳此藝者一直在逃避解決這些問題的方案。
本發明提供一種製造積體電路封裝系統的方法，其係包括：直接在基礎載板(base carrier)上形成線路層(trace layer)；直接在該線路層之部份上以及在該基礎載板之部份上形成柱體(stud)用以與線路層形成金屬對金屬連接(metal-to-metal connection)；直接在該線路層、該柱體及該基礎載板上形成介電層；藉由移除該基礎載板形成無通孔基板，用以暴露該線路層、該柱體及該介電層；在從該無通孔基板露出的該線路層上安裝主動裝置，該主動裝置以晶粒互連件耦合至該線路層；以及連接外部互連件至該柱體用以電性耦合該主動裝置、該線路層、該等柱體及該外部互連件。
本發明提供一種積體電路封裝系統，其係包 括：線路層；柱體直接在該線路層之部份上用以與該線路層形成金屬對金屬連接；介電層直接在該線路層及該柱體上用以形成暴露該線路層及該介電層的無通孔基板；主動裝置在該線路層上，該線路層係露出於該無通孔基板；晶粒互連件耦合於該主動裝置與該線路層之間用以提供電性連接；以及外部互連件連接至該柱體用以電性耦合該主動裝置、該線路層、該等柱體及該外部互連件。
某些本發明具體實施例具有可供加入或取代以上所提及的其他的步驟或元件。熟諳此藝者閱讀以下參考附圖的詳細說明可明白該等步驟或元件。
100、1000、1100、1900‧‧‧積體電路封裝系統
104、1004、1104、1904‧‧‧線路層
106、1006、1106、1906‧‧‧柱體
108、1008、1108、1908‧‧‧介電層
110、1010、1110、1910‧‧‧附接墊開孔
112、1012、1112、1912‧‧‧主動裝置
114、1014、1114、1914‧‧‧無通孔基板
118、1118、1918‧‧‧黏著層
120、1020、1120、1920‧‧‧晶粒互連件
124、1024、1124、1924‧‧‧封裝膠體
126、1026、1126、1926‧‧‧附接墊
128、1028、1128、1928‧‧‧外部互連件
1002‧‧‧基礎載板
1116‧‧‧第二裝置
1122‧‧‧第二互連件
1905‧‧‧重分配層
2800‧‧‧方法
2802‧‧‧形成線路層
2804‧‧‧形成柱體
2806‧‧‧形成介電層
2808‧‧‧形成無通孔基板
2810‧‧‧安裝主動裝置
2812‧‧‧連接外部互連件
第1圖根據本發明第一具體實施例圖示積體電路封裝系統的側視圖。
第2圖為處於製造的準備階段的第1圖結構。
第3圖圖示處於製造的保護階段的第2圖結構。
第4圖圖示處於製造的開孔階段的第3圖結構。
第5圖圖示處於製造的移除階段的第4圖結構。
第6圖圖示處於製造的附接階段的第5圖結構。
第7圖圖示處於製造的互連階段的第6圖結構。
第8圖圖示處於製造的模造階段的第7圖結構。
第9圖圖示處於製造的連接階段的第8圖結構。
第10圖根據第二具體實施例圖示積體電路封裝系統的側視圖。
第11圖根據第三具體實施例圖示積體電路封裝系統的側視圖。
第12圖為處於製造的準備階段的第10圖結構。
第13圖圖示處於製造的保護階段的第12圖結構。
第14圖圖示處於製造的開孔階段的第13圖結構。
第15圖圖示處於製造的移除階段的第14圖結構。
第16圖圖示處於製造的附接階段的第15圖結構。
第17圖圖示處於製造的模造階段的第16圖結構。
第18圖圖示處於製造的連接階段的第17圖結構。
第19圖根據第四具體實施例圖示積體電路封裝系統的側視圖。
第20圖為處於製造的準備階段的第19圖結構。
第21圖圖示處於製造的保護階段的第20圖結構。
第22圖圖示處於製造的開孔階段的第21圖結構。
第23圖圖示處於製造的移除階段的第22圖結構。
第24圖圖示處於製造的附接階段的第23圖結構。
第25圖圖示處於製造的互連階段的第24圖結構。
第26圖圖示處於製造的模造階段的第25圖結構。
第27圖圖示處於製造的連接階段的第26圖結構。
第28圖的流程圖根據本發明另一具體實施例圖示製造積體電路封裝系統的方法。
以下充分詳述數個具體實施例使得熟諳此藝者能夠製造及使用本發明。應瞭解，基於本揭示內容仍有其他具體實施例，而且可做出系統、方法或機械改變而不脫離本發明的範疇。
以下說明中，給出許多特定細節供徹底了解 本發明。不過，應瞭解，在沒有該等特定細節下仍可實施本發明。為了避免混淆本發明，不詳細揭示一些眾所周知的電路、系統組態和製程步驟。
圖示系統具體實施例的附圖為半圖解式且不按比例繪製，特別是，圖中有些尺寸為了圖示清楚而加以誇大。同樣，儘管附圖中的視圖為了便於描述而大致上以相同的方向圖示，然而大部份是用任意的方式描繪附圖。大體而言，可用任何方位操作本發明。
在揭示及描述有共同特徵的多個具體實施例時，為了便於清晰地圖解、描述及理解，通常類似及相同的特徵會以相同的元件符號描述。編號為第一具體實施例、第二具體實施例等等的具體實施例是為了便於描述而非旨在賦予任何其他意義或提供本發明的限制。
如用於本文的術語“加工”係包括沉積材料或光阻劑、圖案化、曝光、顯影、蝕刻、剝蝕、研磨、拋光、清洗、及/或移除材料或光阻劑，如同形成述及結構時所需要的。
為了解釋的目的，本文所用的術語“水平”是定義為與積體電路之主動面平行的平面，而無關乎其方向。術語“垂直”係指與剛才所定義之水平面垂直的方向。諸如“上方”、“下方”、“底面”、“頂面”、“側面”(如“側壁”)、“高於”、“低於”、“較上面”、“上方”、以及“下面”之類的術語都是以水平面來定義，如附圖所示。
術語“在…上”意指元件之間的直接接觸。術語“直接在…上”意指元件與另一元件直接接觸而沒有中介元件。
第1圖根據本發明的打線具體實施例所示的積體電路封裝系統100的側視圖。積體電路封裝系統100可包括電性耦合至線路層104及數個柱體106的主動裝置112。
線路層104為用於分配訊號的導電元件。線路層104可由銅、金、鎳、其他金屬、金屬合金、其他高度導電材料，或彼等之組合所形成。
線路層104可包括選擇性鍍覆(未圖示)於接合指狀物(bond finger)上以連接至例如打線晶粒的主動裝置112。例如，線路層104可包括例如有機可焊防氧化劑(OSP)、鎳、金或彼等之組合的保護層。線路層104可經組配成焊上墊(solder-on-pad,SOP)組態。
柱體106為用於傳導訊號的導電元件。柱體106可由銅，銅合金，其他金屬，金屬合金，其他高度導電金屬或彼等之組合製成。
柱體106可直接形成於線路層104的數個部份上。柱體106可部份形成及覆蓋於線路層104上使得柱體106的底面可與線路層104的底面共面。柱體106可偏離線路層104的側向面。柱體106可與線路層104形成金屬對金屬連接。
在說明性例子中，可用微影製程形成於線路 層104上面的柱體106。遮罩(未圖示)可形成於線路層104上面，可鍍覆柱體106的材料於線路層104上面，以及可移除該遮罩以留下經形成與線路層104直接接觸的柱體106。
藉由直接在線路層104上形成柱體106，線路層104可有效穿透柱體106。在線路層104形成後，可施加微影製程於線路層104以通過微影遮罩(未圖示)內的開孔直接在線路層104上鍍覆柱體106。
線路層104與柱體106的介面形成金屬對金屬連接。該介面的組合物可與底部銅墊的相同。柱體106可完全覆蓋線路層104在主動裝置112正下面的一些部份。在主動裝置112下面的柱體106可提供連接性以連接至外部系統及外部連接器。
已發現，藉由建立柱體106與線路層104的實體連接，直接在線路層104上形成柱體106可增加可靠性及減少電阻。改善柱體106與線路層104的連接品質可改善訊號品質以及減少該連接的熱足跡(thermal footprint)。
積體電路封裝系統100可包括直接在柱體106及線路層104上的介電層108。介電層108為一保護層。介電層108可由光敏感或介電材料形成。例如，介電層108可以乾膜阻焊劑、薄膜、液體或彼等之組合形成。
介電層108藉由當作結構元件可固定柱體106及線路層104以及提供機械穩定性。介電層108可電性隔離及保護柱體106及線路層104。
介電層108可包括數個附接墊開孔(attach pad opening)110用以暴露柱體106。附接墊開孔110可以微影製程、機械剝蝕、雷射剝蝕、蝕刻、鑽孔或彼等之組合所形成。
附接墊開孔110的大小可等於或大於柱體106以提供達到柱體106之整面的通路。附接墊開孔110可從柱體106背離線路層104的側面延伸到介電層108背離主動裝置112的側面。
附接墊開孔110可具有附接至柱體106在附接墊開孔110內暴露之側面的附接墊126。附接墊126為用以在介電層108背離線路層104的面上提供互連元件的附接位置導電元件。附接墊126可由金屬、合金、焊料、導電材料或彼等之組合形成。附接墊126可當作結構元件以及填充附接墊開孔110。附接墊126可提供傳導路徑至柱體106。
附接墊126可連接至數個外部互連件128。該等外部互連件為用以連接至數個外部系統的數個導電元件。該等外部互連件128可為焊球、銲錫凸塊、焊料柱(solder post)、接線、線路、或彼等之組合。
積體電路封裝系統100可包括以黏著層118裝在線路層104及介電層108上面的主動裝置112。主動裝置112為微電子裝置。主動裝置112可為半導體、微機電裝置、混合型裝置、光電裝置或彼等之組合。例如，主動裝置112可為打線晶粒、覆晶封裝件、無引線封裝件、 帶引線封裝件、表面安裝封裝件、或彼等之組合。
主動裝置112可以晶粒互連件120電性耦合至線路層104。晶粒互連件120為用以傳導進出主動裝置112之訊號的導電元件。例如，晶粒互連件120可為接合線(bond wire)、焊球、線路、引線、連接器、或彼等之組合。
主動裝置112可以黏著層118附接至線路層104及介電層108。黏著層118為用以固定主動裝置112定位的結構元件。例如，黏著層118可由如聚合物、環氧樹脂、樹脂、或彼等之組合的黏著材料所形成。
積體電路封裝系統100可包括無通孔基板114。無通孔基板114為結構元件。無通孔基板114可用來安裝及支撐主動裝置112。無通孔基板114包括線路層104，有附接墊開孔110的介電層108，以及在介電層108之兩個水平側上露出的柱體106。無通孔基板114提供從一水平側至另一水平側的電性連接用以傳導訊號而不在介電層108的固化材料中形成通孔。
積體電路封裝系統100可包括封裝膠體124，其係經形成可直接上覆主動裝置112、晶粒互連件120、黏著層118、柱體106、線路層104及介電層108。封裝膠體124為結構元件用以保護主動裝置112及晶粒互連件120。
封裝膠體124可由例如環氧樹脂、樹脂、聚合物、模造化合物、或彼等之組合的封裝膠體材料所形成。封裝膠體124在主動裝置112及晶粒互連件120周圍可形 成氣密密封件以防止灰塵、水氣或其他環境污染物進入。
已發現，直接在線路層104及柱體106上形成介電層108以形成用以安裝主動裝置112的結構元件藉由排除對於引線架的需要而簡化製造複雜度。限制形成積體電路封裝系統所需元件數可減少複雜度及增加製造產出量。
已發現，直接於線路層104及柱體106的上及上方形成介電層108以及形成用於暴露柱體106的附接墊開孔110增加機能及簡化製造複雜度。直接於柱體106上及上方形成的介電層108以及形成附接墊開孔110可提供在介電層108之頂面與底面之間的電性互連而不必鑽孔或機械干擾介電層108形成完全穿過介電層108的通孔。
第2圖圖示處於製造準備階段的第1圖結構。該準備階段可包括形成線路層104及柱體106的形成方法。
該準備階段可包括形成基礎載板102。基礎載板102為可形成線路層104及柱體106於此的暫時結構元件。基礎載板102可以撓性膠帶形成，或以例如可用蝕刻溶液移除的鐵合金、銅、鋁或其他堅硬材料的金屬所形成。基礎載板102由可被移除以釋放線路層104及柱體106的材料所形成。
線路層104可形成於基礎載板102上。該基礎載板可以各種方法形成。
例如，線路層104可以微影製程形成。線路 層遮罩(未圖示)可形成於基礎載板102上面以及一層線路層材料可形成於線路層遮罩及基礎載板102上面。然後，可移除線路層遮罩留下形成於基礎載板102上的線路層104。
在另一實施例中，線路層104可以立體印刷法形成。又在另一實施例中，線路層104的形成可藉由直接鍍覆，預形成線路的外加應用，或彼等之組合。
柱體106可形成於線路層104及基礎載板102上。柱體106可以各種方式形成。
例如，柱體可以微影製程形成。柱體遮罩(未圖示)可形成於線路層104及基礎載板102上面以及用於形成柱體106的材料可形成於柱體遮罩上面。該柱體遮罩可包括數個具有深度等於柱體106的最終高度的開孔用以形成柱體106。
可移除該柱體遮罩留下直接形成於線路層104及基礎載板102上的柱體106。該柱體遮罩可以各種方式移除。例如，該柱體遮罩可藉由蝕刻、化學溶劑、機械磨蝕、研磨、雷射剝蝕或彼等之組合所移除。
在另一實施例中，柱體106可以立體印刷法形成以直接在線路層104上形成柱體106。又在另一實施例中，柱體106的形式可藉由直接鍍覆，以預形成傳導元件的柱體106的外加應用，或彼等之組合。
已發現，藉由減少柱體106與線路層104之間的電阻，直接在線路層104上形成柱體106可增加可靠性。直接在線路層104上鍍覆柱體106材料可形成有高傳 導率的連接。
已發現，藉由排除引線架的需要，直接在基礎載板102上形成線路層104及柱體106簡化製造複雜度。限制形成積體電路封裝系統所需的元件數可減少複雜度及增加製造產出量。
第3圖圖示處於製造保護階段的第2圖結構。該保護階段可包括能直接在線路層104、柱體106及基礎載板102上形成介電層108的保護方法。介電層108覆蓋及保護線路層104及柱體106免於外部污染及磨損。
介電層108可以各種方式形成。例如，介電層108可藉由施加電介質膜於線路層104、柱體106及基礎載板102上面所形成。以電介質膜形成的介電層108可與線路層104、柱體106及基礎載板102共形。
在另一實施例中，可直接施加電介質液體於線路層104、柱體106及基礎載板102的表面以形成介電層108。該電介質液體可包括液體聚合物、環氧樹脂、樹脂、凝膠或彼等之組合。該電介質液體可形成以介電層包封模具(mold chase，未圖示)塑形的介電層108。以電介質液體形成的介電層108可與線路層104、柱體106及基礎載板102的表面共形。
第4圖圖示處於製造開孔階段的第3圖結構。該開孔階段可包括用於在介電層108中形成數個附接墊開孔110以暴露柱體106的開孔方法。
附接墊開孔110可以各種方式形成。例如， 附接墊開孔110可以微影製程以移除有感光性質的材料所形成。在另一實施例中，附接墊開孔110可藉由使用蝕刻、化學溶劑、機械磨蝕、研磨、雷射剝蝕或彼等之組合移除介電材料所形成。
附接墊開孔110可形成各種組態。例如，附接墊開孔110可與柱體106具有相同的尺寸、或在介電層108表面上的附接墊開孔110比介電層108內的附接墊開孔110寬。附接墊開孔110可為圓形、矩形、三角形、卵形、或彼等之組合。
形成附接墊開孔110可留下在柱體106上移除之介電層108的特性。移除介電層108的特性可包括蝕刻標記、標線、磨蝕、介電層108的殘渣、燒痕、熱損傷或彼等之組合。
第5圖圖示處於製造移除階段的第4圖結構。該移除階段可包括用於移除第4圖之基礎載板102的移除方法。
基礎載板102可以各種方式移除。例如，基礎載板102可藉由光蝕刻、蝕刻、化學溶劑、機械磨蝕、研磨、雷射剝蝕或彼等之組合所移除。
移除基礎載板102可留下被基礎載板102所覆蓋的線路層104、柱體106及介電層108之側面上移除的特性。移除的特性可包括蝕刻標記、標線、磨蝕、殘渣、燒痕或彼等之組合。
移除基礎載板102形成有延伸自兩個水平側 之電性連接的無通孔基板114。無通孔基板114提供從一水平側至另一水平側的電性連接用以傳導訊號而不用在介電層108的固化材料中形成通孔。
柱體106提供由介電層108之一水平側至介電層108之反面的電性連接而不必形成通孔。柱體106暴露及耦合至在無通孔基板114之一面上的線路層104以及柱體106從在無通孔基板114之反面上的附接墊開孔110內的介電層108露出。
移除基礎載板102可暴露所有在無通孔基板114之線路層104側上的線路層104、柱體106及介電層108。所有在線路層104側的線路層104，柱體106側面，介電層108側面可彼此共面。
已發現，藉由排除引線架的需要，形成用以安裝主動裝置112的無通孔基板114簡化製造複雜度。限制形成積體電路封裝系統所需元件數可減少複雜度及增加製造產出量。
第6圖圖示處於製造附接階段的第5圖結構。該附接階段可包括以黏著層118安裝主動裝置112於線路層104、塞子及介電層108上及上方的附接方法。
主動裝置112可藉由反轉無通孔基板114裝在基板上，直接在無通孔基板114上形成黏著層118，以及直接安裝主動裝置112於黏著層118上。反轉無通孔基板114可使線路層104處於面朝上位置以利安裝黏著層118及主動裝置112。
黏著層118可直接在線路層104、柱體106及介電層108上。黏著層118可為聚合物、環氧樹脂、樹脂或彼等之組合。黏著層118可導熱以從主動裝置112傳遞熱能至無通孔基板114。
第7圖圖示處於製造互連階段的第6圖結構。該互連階段可包括藉由晶粒互連件120電性連接主動裝置112與線路層104的互連方法。
晶粒互連件120，例如接合線，可電性連接主動裝置112與線路層104之間。儘管晶粒互連件120可為接合線，然而應瞭解，晶粒互連件120可為包括焊球、銲錫凸塊、引線、線路或彼等之組合的其他類型的連接器。
第8圖圖示處於製造模造階段的第7圖結構。該模造階段可包括用於無通孔基板114上及上方形成封裝膠體124的模造方法。
封裝膠體124可形成於無通孔基板114暴露線路層104的側面上。封裝膠體124可直接在主動裝置112、晶粒互連件120、黏著層118、線路層104、柱體106及介電層108上。
封裝膠體124為保護結構元件。封裝膠體124可保護主動裝置112、晶粒互連件120、線路層104、柱體106及介電層108。封裝膠體124可由模造化合物、聚合物、環氧樹脂、樹脂或彼等之組合所形成。封裝膠體124可形成氣密密封件以保護該等內部元件。
第9圖圖示處於製造連接階段的第8圖結 構。該連接階段可包括用於連接外部互連件128至柱體106的連接方法。
外部互連件128可以各種方式電性連接至柱體106。例如，附接墊126可直接形成附接墊開孔110內的柱體106的暴露面上以及外部互連件128可直接形成於附接墊126上。在另一實施例中，藉由填滿附接墊開孔110以及延伸至外以形成外部互連件128在附接墊開孔110外，外部互連件128及附接墊126可直接形成於柱體106的暴露面上。
第10圖根據本發明第二具體實施例圖示積體電路封裝系統1000的側視圖。積體電路封裝系統1000可包括主動裝置1012，例如電性耦合至線路層1004及柱體1006的倒裝晶片。
線路層1004為用於分配訊號的導電元件。線路層1004可由銅、銅合金、金、鎳、錫、錫合金、其他金屬、金屬合金、其他高度導電材料或彼等之組合所形成。
線路層1004可包括選擇性鍍覆(未圖示)於接合指狀物上用以連接至如打線晶粒的主動裝置1012。例如，線路層1004可包括保護層，例如有機可焊防氧化劑(OSP)、鎳、金或彼等之組合。線路層1004可組配成為焊上墊(SOP)組態。
柱體1006為用於傳導訊號的導電元件。柱體1006可由銅、銅合金、其他金屬、金屬合金、其他高度導電金屬或彼等之組合所形成。
柱體1006可直接形成於線路層1004的部份上。柱體1006可部份地形成於線路層1004上及上方使得柱體1006的底面與線路層1004的底面共面。柱體1006可偏離線路層1004的側向面。柱體1006可與線路層1004形成金屬對金屬連接。
在一說明性實施例中，以微影製程，可在線路層1004上面形成柱體1006。遮罩(未圖示)可形成於線路層1004上面，可鍍覆柱體1006的材料於線路層1004上面，以及可移除該遮罩以留下經形成與線路層1004直接接觸的柱體1006。
藉由形成直接在線路層1004上的柱體1006，線路層1004可有效穿透柱體1006。在線路層1004形成後，微影製程可應用於線路層1004以通過微影遮罩(未圖示)的開孔直接在線路層1004上鍍覆柱體1006。
線路層1004與柱體1006的介面形成金屬對金屬連接。該介面可以具有與底部銅墊相同的組合物。柱體1006可完全覆蓋線路層1004在主動裝置1012正下面的一些部份。在主動裝置1012下面的柱體1006可提供連接性以連接至外部系統及外部連接器。
已發現，藉由在柱體1006與線路層1004之間建立實體連接，直接在線路層1004上形成柱體1006可增加可靠性及減少電阻。改善柱體1006與線路層1004的連接品質可改善訊號品質以及減少連接的熱足跡。
積體電路封裝系統1000可包括直接在柱體 1006及線路層1004上的介電層1008。介電層1008為保護層。介電層1008可由光敏感或介電材料形成。例如，介電層1008可以乾膜阻焊劑、薄膜、液體或彼等之組合所形成。
介電層1008當作結構元件可固定柱體1006及線路層1004到位以及提供機械穩定性。介電層1008可電性隔離及保護柱體1006及線路層1004。
介電層1008可包括附接墊開孔1010用以暴露柱體1006。附接墊開孔1010可以微影製程、機械剝蝕、雷射剝蝕、蝕刻、鑽孔或彼等之組合形成。
附接墊開孔1010的大小可等於或大於柱體1006以提供達到柱體1006之整面的通路。附接墊開孔1010可從柱體1006背離線路層1004的側面延伸到介電層1008背離主動裝置1012的側面。
附接墊開孔1010可具有附接墊1026附接至在附接墊開孔1010內露出的柱體1006側面。附接墊1026為導電元件用於在介電層1008背離線路層1004的側面上提供互連元件的附接位置。附接墊1026可由金屬、合金、焊料、導電材料或彼等之組合所形成。附接墊1026可當作結構元件以及填充附接墊開孔1010。附接墊1026可提供傳導路徑至柱體1006。
附接墊1026可連接至外部互連件1028。該等外部互連件為用以連接至外部系統的導電元件。外部互連件1028可為焊球、銲料凸塊、焊料柱、接線、線路或彼等之組合。
積體電路封裝系統1000可包括裝在線路層1004及介電層1008上面的主動裝置1012。主動裝置1012為微電子裝置。主動裝置1012可為半導體、微機電裝置、混合型裝置、光電裝置或彼等之組合。例如，主動裝置1012可為打線晶粒、覆晶封裝件、無引線封裝件、帶引線封裝件、表面安裝封裝件、或彼等之組合。
主動裝置1012可以晶粒互連件1020電性耦合至線路層1004。晶粒互連件1020為用於傳導進出主動裝置1012之訊號的導電元件。例如，晶粒互連件1020可為焊球、接合線、線路、引線、連接器或彼等之組合。
積體電路封裝系統1000可包括無通孔基板1014。無通孔基板1014為結構元件。無通孔基板1014可用於安裝及支撐主動裝置1012。無通孔基板1014包括線路層1004、有附接墊開孔1010的介電層1008、以及在介電層1008之兩個水平側上露出的柱體1006。無通孔基板1014提供由一水平側至另一水平側的電性連接用以傳導訊號而不在介電層1008的固化材料中形成通孔。
積體電路封裝系統1000可包括封裝膠體1024，其係直接形成於主動裝置1012、晶粒互連件1020、柱體1006、線路層1004及介電層1008的上及上方。封裝膠體1024為結構元件用以保護主動裝置1012及晶粒互連件1020。
封裝膠體1024可由例如環氧樹脂、樹脂、聚合物、模造化合物、或彼等之組合的封裝膠體材料所形 成。封裝膠體1024在主動裝置1012及晶粒互連件1020周圍可形成氣密密封件以防止灰塵、水氣或其他環境污染物進入。
已發現，藉由排除引線架的需求，直接在線路層1004及柱體1006上形成介電層1008以形成用以安裝主動裝置1012的結構元件簡化製造複雜度。限制形成積體電路封裝系統所需元件數可減少複雜度及增加製造產出量。
已發現，直接於線路層1004及柱體1006上及上方形成介電層1008以及形成附接墊開孔1010暴露柱體1006可增加機能及簡化製造複雜度。直接於柱體1006上及上方形成的介電層1008以及形成附接墊開孔1010可提供介電層1008之頂面與底面之間的電性互連而不必鑽孔或機械干擾介電層1008形成完全穿過介電層1008的通孔。
第11圖根據本發明第三具體實施例圖示積體電路封裝系統1100的側視圖。積體電路封裝系統1100可包括主動裝置1112，例如電性耦合至線路層1104及柱體1106的倒裝晶片或混合型封裝件。
線路層1104為用於分配訊號的導電元件。線路層1104可由銅、金、鎳、其他金屬、金屬合金、其他高度導電材料或彼等之組合形成。
線路層1104可包括選擇性鍍覆(未圖示)於接合指狀物上用以連接至主動裝置1112，例如打線晶粒。 例如，線路層1104可包括例如有機可焊防氧化劑(OSP)、鎳、金或彼等之組合的保護層。線路層1104可組配成為焊上墊(SOP)組態。
柱體1106為用於傳導訊號的導電元件。柱體1106可由銅、銅合金、其他金屬、金屬合金、其他高度導電金屬或彼等之組合形成。
柱體1106可直接形成於線路層1104的數個部份上。於線路層1104的部份上及上方形成的柱體1106使得柱體1106的底面可與線路層1104的底面共面。柱體1106可偏離線路層1104的側向面。柱體1106可與線路層1104形成金屬對金屬連接。
在一說明性實施例中，以微影製程，在線路層1104上面可形成柱體1106。遮罩(未圖示)可形成於線路層1104上面，柱體1106的材料可鍍覆於線路層1104上面，以及可移除該遮罩以留下經形成與線路層1104直接接觸的柱體1106。
藉由形成直接在線路層1104上的柱體1106，線路層1104可有效穿透柱體1106。在線路層1104形成後，微影製程可應用於線路層1104以通過微影遮罩(未圖示)的開孔直接在線路層1104上鍍覆柱體1106。
線路層1104與柱體1106的介面形成金屬對金屬連接。該介面可具有與底部銅墊的相同的組合物。柱體1106可完全覆蓋線路層1104在主動裝置1112正下面的一些部份。在主動裝置1112下面的柱體1106可提供連接 性以連接至外部系統及外部連接器。
已發現，藉由在柱體1106與線路層1104之間建立實體連接，直接在線路層1104上形成柱體1106可增加可靠性及減少電阻。改善柱體1106與線路層1104的連接品質可改善訊號品質以及減少連接的熱足跡。
積體電路封裝系統1100可包括直接在柱體1106及線路層1104上的介電層1108。介電層1108為保護層。介電層1108可由光敏感或介電材料形成。例如，介電層1108可以乾膜阻焊劑、薄膜、液體或彼等之組合所形成。
介電層1108當作結構元件可固定柱體1106及線路層1104到位以及提供機械穩定性。介電層1108可電性隔離及保護柱體1106及線路層1104。
介電層1108可包括用以暴露柱體1106的附接墊開孔1110。附接墊開孔1110可以微影製程、機械剝蝕、雷射剝蝕、蝕刻、鑽孔或彼等之組合形成。
附接墊開孔1110的大小可等於或大於柱體1106以提供達到柱體1106之整面的通路。附接墊開孔1110可從柱體1106背離線路層1104的側面延伸到介電層1108背離主動裝置1112的側面。
附接墊開孔1110可具有附接墊1126附接至在附接墊開孔1110內露出的柱體1106側面。附接墊1126為導電元件用於在介電層1108背離線路層1104的側面上提供互連元件的附接位置。附接墊1126可由金屬、合金、焊料、導電材料或彼等之組合形成。附接墊1126可當作結 構元件以及填充附接墊開孔1110。附接墊1126可提供傳導路徑至柱體1106。
附接墊1126可連接至外部互連件1128。該等外部互連件為用以連接至外部系統的導電元件。外部互連件1128可為焊球、銲料凸塊、焊料柱、接線、線路或彼等之組合。
積體電路封裝系統1100可包括藉由晶粒互連件1120裝置於線路層1104及介電層1108上面的主動裝置1112。主動裝置1112為微電子裝置。主動裝置1112可為半導體、微機電裝置、混合型裝置、光電裝置或彼等之組合。例如，主動裝置1112可為打線晶粒、覆晶封裝件、無引線封裝件、帶引線封裝件、表面安裝封裝件、或彼等之組合。
主動裝置1112可藉由晶粒互連件1120電性及實體耦合至線路層1104。晶粒互連件1120為用於在主動裝置1112與線路層1104之間傳導訊號的導電元件。例如，晶粒互連件1120可為焊球。
積體電路封裝系統1100可包括藉由黏著層1118裝置於主動裝置1112上的第二裝置1116。第二裝置1116為微電子裝置。第二裝置1116可為半導體、微機電裝置、混合型裝置、光電裝置或彼等之組合。例如，第二裝置1116可為打線晶粒、另一覆晶封裝件、無引線封裝件、帶引線封裝件、表面安裝封裝件或彼等之組合。
第二裝置1116可藉由第二互連件(secondary interconnect)1122電性連接至線路層1104。第二互連件1122為用於傳導來自第二裝置1116的訊號給線路層1104的電導體。
第二裝置1116可藉由黏著層1118附接至主動裝置1112。黏著層1118可形成於主動裝置1112與第二裝置1116之間。黏著層1118為用於黏結第二裝置1116與主動裝置1112的結構元件。例如，黏著層1118可為如聚合物、環氧樹脂、樹脂或彼等之組合的黏著材料。
積體電路封裝系統1100可包括無通孔基板1114。無通孔基板1114為結構元件。無通孔基板1114可用於安裝及支撐主動裝置1112。無通孔基板1114包括線路層1104、有附接墊開孔1110的介電層1108、以及在介電層1108之兩個水平側上露出的柱體1106。無通孔基板1114提供由一水平側至另一水平側的電性連接用以傳導訊號而不用在介電層1108的固化材料中形成通孔。
積體電路封裝系統1100可包括直接於主動裝置1112，晶粒互連件1120，黏著層1118，柱體1106，線路層1104，以及介電層1108上及上方形成封裝膠體1124。封裝膠體1124為用以保護主動裝置1112及晶粒互連件1120的結構元件。
封裝膠體1124可由例如環氧樹脂、樹脂、聚合物、模造化合物、或彼等之組合的封裝膠體材料所形成。封裝膠體1124在主動裝置1112及晶粒互連件1120周圍可形成氣密密封件以防止灰塵、水氣或其他環境污染物 進入。
已發現，藉由排除引線架的需要，直接在線路層1104及柱體1106上形成介電層1108以形成用於安裝主動裝置1112的結構元件簡化製造複雜度。限制形成積體電路封裝系統所需元件數可減少複雜度及增加製造產出量。
已發現，直接在線路層1104及柱體1106上形成介電層1108以及形成暴露柱體1106的附接墊開孔1110可增加機能及簡化製造複雜度。於柱體1106上及上方形成介電層1108以及形成附接墊開孔1110可提供介電層1108之頂面與底面的電性互連而不必鑽孔或機械干擾介電層1108形成完全穿過介電層1108的通孔。
第12圖圖示處於製造準備階段的第10圖結構。該準備階段可包括能形成線路層1004及柱體1006的形成方法。
該準備階段可包括形成基礎載板1002。基礎載板1002為暫時結構元件，在此可形成線路層1004及柱體1006。基礎載板1002可以撓性膠帶形成，或以可用蝕刻溶液移除如鐵合金、銅、鋁或其他硬挺材料的金屬所形成。基礎載板1002由可移除的材料以釋放線路層1004及柱體1006。
線路層1004可形成於基礎載板1002上。該基礎載板可以各種方法形成。
例如，線路層1004可以微影製程形成。線 路層遮罩(未圖示)可形成於基礎載板1002上面以及一層線路層材料可形成於線路層遮罩及基礎載板1002上面。然後，可移除線路層遮罩留下形成於基礎載板1002上的線路層1004。
在另一實施例中，線路層1004可以立體印刷法形成。又在另一實施例中，線路層1004的形成可藉由直接鍍覆、外加預形成線路、或彼等之組合。
柱體1006可形成於線路層1004及基礎載板1002上。柱體1006可以各種方式形成。
例如，柱體可以微影製程形成。柱體遮罩(未圖示)可形成於線路層1004及基礎載板1002上面以及用於形成柱體1006的材料可形成於柱體遮罩上面。該柱體遮罩可包括具有深度等於柱體1006之最終高度的數個開孔用以形成柱體1006。
可移除該柱體遮罩留下直接形成在線路層1004及基礎載板1002上的柱體1006。該柱體遮罩可以各種方式移除。例如，該柱體遮罩的移除可藉由蝕刻、化學溶劑、機械磨蝕、研磨、雷射剝蝕或彼等之組合。
在另一實施例中，柱體1006可以立體印刷法形成以直接在線路層1004上形成柱體1006。又在另一實施例中，柱體1006的形成可藉由直接鍍覆、以預形成傳導元件外加柱體1006或彼等之組合。
已發現，藉由減少柱體1006與線路層1004之間的電阻，直接在線路層1004上形成柱體1006可增加 可靠性。直接在線路層1004上鍍覆柱體1006的材料可形成有高傳導率的連接。
已發現，藉由排除引線架的需要，直接在基礎載板1002上形成線路層1004及柱體1006簡化製造複雜度。限制形成積體電路封裝系統所需元件數可減少複雜度及增加製造產出量。
第13圖圖示處於製造保護階段的第12圖結構。該保護階段可包括保護方法以直接在線路層1004、柱體1006及基礎載板1002上形成介電層1008。介電層1008覆蓋及保護線路層1004及柱體1006免於外部污染及磨損。
介電層1008可以各種方式形成。例如，介電層1008可藉由施加電介質膜於線路層1004、柱體1006及基礎載板1002上面所形成。以電介質膜形成的介電層1008可與線路層1004的形狀、柱體1006及基礎載板1002共形。
在另一實施例中，電介質液體可直接施加至線路層1004的表面、柱體1006及基礎載板1002以形成介電層1008。該電介質液體可包括液體聚合物、環氧樹脂、樹脂、凝膠或彼等之組合。該電介質液體可形成利用介電層包封模具(未圖示)所塑形的介電層1008。以電介質液體形成的介電層1008可與線路層1004的形狀、柱體1006及基礎載板1002共形。
第14圖圖示處於製造開孔階段的第13圖結構。該開孔階段可包括用於在介電層1008中形成附接墊開 孔1010以暴露柱體1006的開孔方法。
附接墊開孔1010可以各種方式形成。例如，附接墊開孔1010可以微影製程形成以移除有感光性質的材料。在另一實施例中，附接墊開孔1010的形成可藉由蝕刻、化學溶劑、機械磨蝕、研磨、雷射剝蝕或彼等之組合以移除介電材料。
附接墊開孔1010可形成各種組態。例如，附接墊開孔1010可與柱體1006有相同的尺寸或在介電層1008表面上的比介電層1008內的寬。附接墊開孔1010可為圓形、矩形、三角形、卵形、或彼等之組合。
形成附接墊開孔1010可留下在柱體1006上移除介電層1008的特性。移除介電層1008的特性可包括介電層1008的蝕刻標記、標線、磨蝕、殘渣、燒痕、熱損傷或彼等之組合。
第15圖圖示處於製造移除階段的第14圖結構。該移除階段可包括用於移除第14圖基礎載板1002的移除方法。
基礎載板1002可以各種方式移除。例如，基礎載板1002可藉由光蝕刻、蝕刻、化學溶劑、機械磨蝕、研磨、雷射剝蝕或彼等之組合所移除。
移除基礎載板1002可留下線路層1004、柱體1006及介電層1008被基礎載板1002覆蓋的側面上移除的特性。移除的特性可包括蝕刻標記、標線、磨蝕、殘渣、燒痕或彼等之組合。
移除基礎載板1002形成具有從兩個水平側所延伸之電性連接的無通孔基板1014。無通孔基板1014提供從一水平側至另一水平側的電性連接用以傳導訊號而不用在固化的介電層1008中形成通孔。
柱體1006提供從介電層1008之一水平側至介電層1008之相對側的電性連接而不必形成通孔。柱體1006經暴露及耦合至在無通孔基板1014之一側上的線路層1004且柱體1006從無通孔基板1014的相對側上的附接墊開孔1010內的介電層1008所露出。
移除基礎載板1002可暴露全部在無通孔基板1014之線路層1004側上的線路層1004、柱體1006及介電層1008。在線路層1004側上的線路層1004，柱體1006側面，以及介電層1008側面全部可彼此共面。
已發現，藉由排除引線架的需要，形成用於安裝主動裝置1012的無通孔基板1014簡化製造複雜度。限制形成積體電路封裝系統所需元件數可減少複雜度及增加製造產出量。
第16圖圖示處於製造附接階段的第15圖結構。該附接階段可包括藉由晶粒互連件1020於主動裝置1012、塞子及介電層1008的上及上方形成安裝線路層1004的附接方法。
主動裝置1012可藉由反轉無通孔基板1014裝置於基板上，直接在無通孔基板1014上形成晶粒互連件1020，以及直接在晶粒互連件1020上安裝主動裝置1012。 反轉無通孔基板1014可使線路層1004處於面朝上位置以利安裝晶粒互連件1020及主動裝置1012。
主動裝置1012可藉由晶粒互連件1020電性連接至線路層1004。晶粒互連件1020，例如焊球，可電性連接於主動裝置1012與線路層1004之間。晶粒互連件1020可導熱以從主動裝置1012傳遞熱到無通孔基板1014。
第17圖圖示處於製造模造階段的第16圖結構。該模造階段可包括於無通孔基板1014上及上方形成封裝膠體1024的模造方法。
封裝膠體1024可形成於無通孔基板1014露出線路層1004的側面上。封裝膠體1024可直接在主動裝置1012、晶粒互連件1020、線路層1004、柱體1006及介電層1008上。
封裝膠體1024為保護結構元件。封裝膠體1024可保護主動裝置1012、晶粒互連件1020、線路層1004、柱體1006及介電層1008。封裝膠體1024可由模造化合物、聚合物、環氧樹脂、樹脂或彼等之組合所形成。封裝膠體1024可形成氣密密封件以保護該等內部元件。
第18圖圖示處於製造連接階段的第17圖結構。該連接階段可包括用於連接外部互連件1028與柱體1006的連接方法。
外部互連件1028可以各種方式電性連接至柱體1006。例如，附接墊1026可直接形成於在附接墊開孔1010內之柱體1006的暴露面上、以及外部互連件1028 可直接形成於附接墊1026上。在另一實施例中，藉由填滿附接墊開孔1010以及延伸至其外以在附接墊開孔1010外形成外部互連件1028，外部互連件1028及附接墊1026可直接形成於柱體1006的暴露面上。
第19圖根據本發明第四具體實施例圖示積體電路封裝系統1900的側視圖。積體電路封裝系統1900可包括主動裝置1912，例如打線晶粒(wire bond die)，其係電性耦合至線路層1904及柱體1906。
線路層1904為用於分配訊號的導電元件。線路層1904可由銅、金、鎳、其他金屬、金屬合金、其他高度導電材料或彼等之組合形成。線路層1904可包括複數個層。例如，線路層1904可包括複數個重分配層1905用以引導電性訊號，其中該等重分配層1905係彼此電性連接。
線路層1904可包括選擇性鍍覆(未圖示)於接合指狀物上用以連接至如打線晶粒的主動裝置1912。例如，線路層1904可包括如有機可焊防氧化劑(OSP)、鎳、金或彼等之組合的保護層。線路層1904可組配成為焊上墊(SOP)組態。
柱體1906為用於傳導訊號的導電元件。柱體1906可由銅、銅合金、其他金屬、金屬合金、其他高度導電金屬或彼等之組合形成。
柱體1906可直接形成於線路層1904的部份上。可於線路層1904的部份上及上方形成柱體1906使得 柱體1906的底面可與線路層1904的底面共面。柱體1906可偏離線路層1904的側向面。柱體1906可與線路層1904形成金屬對金屬連接。
在說明性實施例中，使用微影製程，可在線路層1904上面形成柱體1906。遮罩(未圖示)可形成於線路層1904上面，柱體1906的材料可鍍覆線路層1904，以及可移除該遮罩以留下經形成與線路層1904直接接觸的柱體1906。
藉由直接在線路層1904上形成柱體1906，線路層1904可有效穿透柱體1906。在線路層1904形成後，微影製程可應用於線路層1904以通過微影遮罩(未圖示)的開孔直接在線路層1904上鍍覆柱體1906。
線路層1904與柱體1906的介面形成金屬對金屬連接。該介面可具有與底部銅墊相同的的組合物。柱體1906可完全覆蓋線路層1904在主動裝置1912正下面的一些部份。在主動裝置1912下面的柱體1906可提供連接性以連接至外部系統及外部連接器。
已發現，藉由在柱體1906與線路層1904之間建立實體連接，直接在線路層1904上形成柱體1906可增加可靠性及減少電阻。改善柱體1906與線路層1904的連接品質可改善訊號品質以及減少連接的熱足跡。
積體電路封裝系統1900可包括直接在柱體1906及線路層1904上的介電層1908。介電層1908為保護層。介電層1908可由光敏感或介電材料形成。例如，介電 層1908可以乾膜阻焊劑、薄膜、液體或彼等之組合形成。
介電層1908當作結構元件可固定柱體1906及線路層1904在位以及提供機械穩定性。介電層1908可電性隔離及保護柱體1906及線路層1904。
介電層1908可包括附接墊開孔1910用以暴露柱體1906。附接墊開孔1910可以微影製程、機械剝蝕、雷射剝蝕、蝕刻、鑽孔或彼等之組合形成。
附接墊開孔1910的大小可等於或大於柱體1906以提供達到柱體1906之整面的通路。附接墊開孔1910可從柱體1906背離線路層1904的側面延伸到介電層1908背離主動裝置1912的側面。
附接墊開孔1910可具有附接至在附接墊開孔1910內暴露之柱體1906側面的附接墊1926。附接墊1926為用於提供互連元件之附接位置的導電元件。附接墊1926可由金屬、合金、焊料、導電材料或彼等之組合形成。附接墊1926可當作結構元件以及填充附接墊開孔1910。附接墊1926可提供傳導路徑至柱體1906。
附接墊1926可連接至外部互連件1928。該等外部互連件為用以連接至外部系統的導電元件。外部互連件1928可為焊球、銲料凸塊、焊料柱、接線、線路或彼等之組合。
積體電路封裝系統1900可包括藉由黏著層1918裝置在線路層1904及介電層1908上面的主動裝置1912。主動裝置1912為微電子裝置。主動裝置1912可為 半導體、微機電裝置、混合型裝置、光電裝置或彼等之組合。例如，主動裝置1912可為打線晶粒、覆晶封裝件、無引線封裝件、帶引線封裝件、表面安裝封裝件、或彼等之組合。
主動裝置1912可以晶粒互連件1920電性耦合至線路層1904。晶粒互連件1920為用於傳導進出主動裝置1912之訊號的導電元件。例如，晶粒互連件1920可為接合線、焊球、線路、引線、連接器、或彼等之組合。
主動裝置1912可藉由黏著層1918附接至線路層1904及介電層1908。黏著層1918為用於固定主動裝置1912到位的結構元件。例如，黏著層1918可由黏著材料形成，例如聚合物、環氧樹脂、樹脂、或彼等之組合。
積體電路封裝系統1900可包括無通孔基板1914。無通孔基板1914為結構元件。無通孔基板1914可用於安裝及支撐主動裝置1912。無通孔基板1914包括線路層1904，具有附接墊開孔1910的介電層1908，以及在介電層1908之兩個水平側上露出的柱體1906。無通孔基板1914提供由一水平側至另一水平側的電性連接用以傳導訊號而不用在介電層1908的固化材料中形成通孔。
積體電路封裝系統1900可包括直接於主動裝置1912、晶粒互連件1920、黏著層1918、線路層1904及介電層1908上及上方形成封裝膠體1924。封裝膠體1924為用以保護主動裝置1912及晶粒互連件1920的結構元件。
封裝膠體1924可由封裝膠體材料形成，例 如環氧樹脂、樹脂、聚合物、模造化合物、或彼等之組合。封裝膠體1924在主動裝置1912及晶粒互連件1920四周可形成氣密密封件以防止灰塵、水氣或其他環境污染物進入。
已發現，藉由排除引線架的需要，直接在線路層1904及柱體1906上形成介電層1908以形成用於安裝主動裝置1912的結構元件簡化製造複雜度。限制形成積體電路封裝系統所需元件數可減少複雜度及增加製造產出量。
已發現，直接於線路層1904及柱體1906上及上方形成介電層1908以及形成附接墊開孔1910暴露柱體1906可增加機能及簡化製造複雜度。直接於柱體1906上及上方形成介電層1908以及形成附接墊開孔1910可提供介電層1908頂面與底面之間的電性互連而不必鑽孔或機械干擾介電層1908形成完全穿過介電層1908的通孔。
第20圖圖示處於製造準備階段的第19圖結構。該準備階段可包括之形成線路層1904的形成方法。
該準備階段可包括形成基礎載板1902。基礎載板1902為可形成線路層1904於此的暫時結構元件。基礎載板1902可以撓性膠帶形成，或以如鐵合金、銅、鋁或其他可被蝕刻溶液所移除的硬挺材料金屬形成。基礎載板1902由可移除的材料所形成以釋放線路層1904。
線路層1904可形成於基礎載板1902上。該基礎載板可以各種方式形成。線路層1904可包括以介電材料隔開的兩個或更複數個重分配層1905。重分配層1905 的可藉由機械、雷射或包括蝕刻、化學溶劑、機械磨蝕、研磨、雷射剝蝕或彼等之組合的微影技術形成的垂直開孔而可垂直地互連。線路層1904可包括由感光材料形成的底面保護層。
例如，線路層1904可以微影製程形成。一或更多線路層遮罩(未圖示)可形成於基礎載板1902及一或更多層之線路層材料上面，以及該介電材料可形成於基礎載板1902上面。然後，可移除線路層遮罩留下形成於基礎載板1902上的線路層1904。
在另一實施例中，線路層1904可以立體印刷法形成。又在另一實施例中，線路層1904的形成可藉由直接鍍覆，外加預形成線路，或彼等之組合。
第21圖圖示處於製造保護階段的第20圖結構。該保護階段可包括能形成柱體1906然後介電層1908直接於線路層1904、柱體1906及基礎載板1902上的保護方法。介電層1908覆蓋及保護線路層1904及柱體1906免於外部污染及磨損。
柱體1906可形成於線路層1904上。柱體1906可以各種方式形成。
例如，該等柱體可以微影製程形成。柱體遮罩(未圖示)可形成於線路層1904及基礎載板1902上面以及用於形成柱體1906的材料可形成於柱體遮罩上面。該柱體遮罩可包括數個深度等於柱體1906之最終高度的開孔用以形成柱體1906。
可移除該柱體遮罩留下直接形成在線路層1904上的柱體1906。該柱體遮罩可以各種方式移除。例如，該柱體遮罩可藉由蝕刻、化學溶劑、機械磨蝕、研磨、雷射剝蝕或彼等之組合所移除。
在另一實施例中，可以立體印刷法形成柱體1906以直接形成在線路層1904上的柱體1906。又在另一實施例中，可藉由直接鍍覆形成柱體1906，以預形成傳導元件外加柱體1906或彼等之組合。
已發現，藉由減少柱體1906與線路層1904之間的電阻，形成直接在線路層1904上的柱體1906可增加可靠性。直接在線路層1904上鍍覆柱體1906的材料可形成有高傳導率的連接。
一旦柱體1906已形成於線路層1904上，介電層1908可形成於線路層1904及柱體1906上面。可以各種方式形成介電層1908。例如，可藉由施加電介質膜於線路層1904及柱體1906上面形成介電層1908。以電介質膜所形成的介電層1908可與線路層1904及柱體1906的形狀共形。
在另一實施例中，電介質液體可直接施加至線路層1904及柱體1906的表面以形成介電層1908。該電介質液體可包括液體聚合物、環氧樹脂、樹脂、凝膠或彼等之組合。該電介質液體可形成以介電層包封模具(未圖示)形成的介電層1908。以電介質液體形成的介電層1908可與線路層1904及柱體1906的形狀共形。
第22圖圖示處於製造開孔階段的第21圖結構。該開孔階段可包括用於在介電層1908中形成附接墊開孔1910以暴露柱體1906的開孔方法。
可以各種方式形成附接墊開孔1910。例如，附接墊開孔1910可使用微影製程形成以移除有感光性質的材料。在另一實施例中，附接墊開孔1910的形成可藉由蝕刻、化學溶劑、機械磨蝕、研磨、雷射剝蝕或彼等之組合以移除介電層1908的數個部份。
附接墊開孔1910可形成各種組態。例如，附接墊開孔1910可與柱體1906有相同的尺寸或在介電層1908表面上的比介電層1908內的寬。附接墊開孔1910可為圓形、矩形、三角形、卵形、或彼等之組合。
形成附接墊開孔1910可留下在柱體1906上移除介電層1908的特性。移除介電層1908的特性可包括蝕刻標記、標線、磨蝕、介電層1908的殘渣、燒痕、熱損傷或彼等之組合。
第23圖圖示處於製造移除階段的第22圖結構。該移除階段可包括用於移除第22圖之基礎載板1902的移除方法。
基礎載板1902可以各種方式移除。例如，基礎載板1902可藉由光蝕刻、蝕刻、化學溶劑、機械磨蝕、研磨、雷射剝蝕或彼等之組合所移除。
移除基礎載板1902可留下線路層1904被基礎載板1902覆蓋之側面上移除的特性。移除的特性可包括 蝕刻標記、標線、磨蝕、殘渣、燒痕或彼等之組合。
移除基礎載板1902形成有由兩個水平側延伸之電性連接的無通孔基板1914。無通孔基板1914提供從一水平側至另一水平側的電性連接用以傳導訊號而不用在固化介電層1908中形成通孔。
柱體1906及線路層1904可提供從介電層1908之一水平側到介電層1908之另一側的電性連接而不必形成通孔。柱體1906暴露及耦合至在無通孔基板1914之一側上的線路層1904，以及在無通孔基板1914之另一面上，柱體1906從在附接墊開孔1910內的介電層1908露出。移除基礎載板1902可暴露線路層1904。
已發現，藉由排除引線架的需要，形成用於安裝主動裝置1912的無通孔基板1914簡化製造複雜度。限制形成積體電路封裝系統所需元件數可減少複雜度及增加製造產出量。
第24圖圖示處於製造附接階段的第23圖結構。該附接階段可包括以黏著層1918於線路層1904上及上方安裝主動裝置1912的附接方法。
可藉由反轉無通孔基板1914安裝主動裝置1912於基板上，直接在無通孔基板1914上形成黏著層1918，以及直接在黏著層1918上安裝主動裝置1912。反轉無通孔基板1914可使線路層1904處於面朝上位置以促進黏著層1918的形成與主動裝置1912的安裝。例如，主動裝置1912可為打線晶粒。
黏著層1918可直接在無通孔基板1914的線路層1904上。黏著層1918可為聚合物、環氧樹脂、樹脂或彼等之組合。黏著層1918可導熱以從主動裝置1912傳遞熱到無通孔基板1914。
第25圖圖示處於製造互連階段的第24圖結構。該互連階段可包括利用晶粒互連件1920使主動裝置1912電性連接至線路層1904的互連方法。
晶粒互連件1920，例如接合線，可電性連接於主動裝置1912與線路層1904之間。儘管晶粒互連件1920可為接合線，然而應瞭解，晶粒互連件1920可為其他類型的連接器，包括焊球、銲料凸塊、引線、線路或彼等之組合。
第26圖圖示處於製造模造階段的第24圖結構。該模造階段可包括用於無通孔基板1914上及上方形成封裝膠體1924的模造方法。
封裝膠體1924可形成於無通孔基板1914暴露線路層1904的側面上。封裝膠體1924可直接在主動裝置1912、晶粒互連件1920、黏著層1918及線路層1904上。
封裝膠體1924為保護結構元件。封裝膠體1924可保護主動裝置1912，晶粒互連件1920及線路層1904免於污染及磨損。封裝膠體1924可由模造化合物、聚合物、環氧樹脂、樹脂或彼等之組合形成。封裝膠體1924可形成氣密密封件以保護該等內部元件。
第27圖圖示處於製造連接階段的第26圖結 構。該連接階段可包括用於連接外部互連件1928與柱體1906的連接方法。
外部互連件1928可以各種方式電性連接至柱體1906。例如，附接墊1926可直接形成於在附接墊開孔1910內之柱體1906的暴露面上，以及外部互連件1928可直接形成於附接墊1926上。在另一實施例中，可藉由填滿附接墊開孔1910以及延伸至其外以在附接墊開孔1910外形成外部互連件1928，使外部互連件1928及附接墊1926直接形成於柱體1906的暴露面上。
第28圖的流程圖根據本發明另一具體實施例圖示製造積體電路封裝系統的方法2800。方法2800包括：在區塊2802，直接在基礎載板上形成線路層；在區塊2804，直接在該線路層之部份及該基礎載板之部份上形成柱體用以與該線路層形成金屬對金屬連接；在區塊2806，直接在該線路層、該柱體及該基礎載板上形成介電層；在區塊2808，藉由移除該基礎載板用以暴露該線路層、該柱體及該介電層而形成無通孔基板；在區塊2810，在從該無通孔基板露出的該線路層上安裝主動裝置，該主動裝置以晶粒互連件耦合至該線路層；以及在區塊2812，連接外部互連件至該柱體用以電性耦合該主動裝置、該線路層、該等柱體及該外部互連件。
因此，已發現，本發明的本發明的積體電路封裝系統提供重要而且在此之前未被人知曉及無法獲得的解決方案、性能及功能方面給積體電路封裝系統。所得 方法、製程、設備、裝置、產品及/或系統簡單明瞭、有成本效益、不複雜、高度通用及有效，而且令人意外及不明顯的是，它的具體實作可藉由修改習知技術，從而輕易適合用來有效及經濟地製造完全相容於習知製造方法或製程及技術的積體電路封裝系統。
本發明的另一重要方面在於有價值地支援及服務節省成本、簡化製造及提高效能的歷史趨勢。結果，本發明以上及其他有價值的方面可促進技術狀態至少到下一個階段。
儘管已結合特定的最佳樣式來描述本發明，顯然熟諳此藝者基於上述說明應瞭解，仍有許多替代、修改及變體。因此，希望所有的替代、修改及變體皆落入隨附申請專利範圍的範疇。所有迄今為止在本文及附圖中提及的事項應被解釋成只是用來做圖解說明而沒有限定本發明的意思。
100‧‧‧積體電路封裝系統
104‧‧‧線路層
106‧‧‧柱體
108‧‧‧介電層
110‧‧‧附接墊開孔
112‧‧‧主動裝置
114‧‧‧無通孔基板
118‧‧‧黏著層
120‧‧‧晶粒互連件
124‧‧‧封裝膠體
126‧‧‧附接墊
128‧‧‧外部互連件

Claims (20)

  1. 一種製造積體電路封裝系統的方法，係包含：直接在基礎載板上形成線路層；直接在該線路層之部份及該基礎載板之部份上形成柱體，用以與該線路層形成金屬對金屬連接；直接在該線路層、該柱體及該基礎載板上形成介電層；藉由移除該基礎載板形成無通孔基板，用以暴露該線路層、該柱體及該介電層；在從該無通孔基板露出的該線路層上安裝主動裝置，該主動裝置藉由晶粒互連件耦合至該線路層；以及連接外部互連件至該柱體，用以電性耦合該主動裝置、該線路層、該柱體及該外部互連件。
  2. 如申請專利範圍第1項所述之方法，更包括形成附接墊開孔於該介電層中，用以暴露該柱體。
  3. 如申請專利範圍第1項所述之方法，其中，連接該外部互連件包括直接在該柱體上以及在該附接墊開孔內形成附接墊，用以附接該外部互連件。
  4. 如申請專利範圍第1項所述之方法，其中，形成該線路層包括形成具有複數個重分配層的該線路層。
  5. 如申請專利範圍第1項所述之方法，其中，安裝該主動裝置包括附接接合線於該線路層與打線晶粒之間。
  6. 一種製造積體電路封裝系統的方法，係包含：直接在基礎載板上形成線路層； 直接在該線路層之部份及該基礎載板之部份上形成柱體，用以與該線路層形成金屬對金屬連接；直接在該線路層、該柱體及該基礎載板上形成介電層；藉由移除該基礎載板形成無通孔基板，用以暴露該線路層、該柱體及該介電層；在從該無通孔基板露出的該線路層上安裝主動裝置，該主動裝置以焊球附接至該線路層；直接於該無通孔基板之該主動裝置、該晶粒互連件及該線路層上及上方形成封裝膠體；形成附接墊開孔於該介電層中，用以暴露該柱體；以及連接外部互連件至該柱體，用以電性耦合該主動裝置、該線路層、該柱體及該外部互連件。
  7. 如申請專利範圍第6項所述之方法，其中，形成該附接墊開孔包括蝕刻該附接墊開孔。
  8. 如申請專利範圍第6項所述之方法，其中，連接該外部互連件包括同時形成該附接墊及該外部互連件。
  9. 如申請專利範圍第6項所述之方法，其中，形成該線路層包括形成具有複數個重分配層的該線路層。
  10. 如申請專利範圍第6項所述之方法，其中，安裝該主動裝置包括以黏著層安裝第二裝置於該主動裝置上，該第二裝置以第二互連件耦合至該線路層。
  11. 一種積體電路封裝系統，係包括： 線路層；柱體，係直接在該線路層之部份上，用以與該線路層形成金屬對金屬連接；介電層，係直接在該線路層及該柱體上，用以形成暴露該線路層及該介電層的無通孔基板；主動裝置，係在該線路層上，該線路層係從該無通孔基板露出；晶粒互連件，係耦合於該主動裝置與該線路層之間，用以提供電性連接；以及外部互連件，係連接至該柱體，用以電性耦合該主動裝置、該線路層、該柱體及該外部互連件。
  12. 如申請專利範圍第11項所述之系統，更包括附接墊開孔在該介電層中，用以暴露該柱體。
  13. 如申請專利範圍第11項所述之系統，更包括：附接墊開孔，係在該介電層中，用以暴露該柱體；以及附接墊，係直接在該柱體上及在該附接墊開孔內，用以附接該外部互連件。
  14. 如申請專利範圍第11項所述之系統，其中，該線路層包括複數個重分配層。
  15. 如申請專利範圍第11項所述之系統，其中，該晶粒互連件為在該線路層與該主動裝置之間的接合線。
  16. 如申請專利範圍第11項所述之系統，更包括：焊球，用以附接該主動裝置與該線路層； 封裝膠體，係直接於該無通孔基板之該主動裝置、該晶粒互連件及該線路層上及上方；以及附接墊開孔，係在該介電層中，用以暴露該柱體。
  17. 如申請專利範圍第16項所述之系統，其中，該柱體在該附接墊開孔內具有移除該介電層的特性。
  18. 如申請專利範圍第16項所述之系統，更包括直接在該外部互連件上的附接墊。
  19. 如申請專利範圍第16項所述之系統，其中，該線路層包括複數個重分配層。
  20. 如申請專利範圍第16項所述之系統，更包括：以黏著層附接至該主動裝置的第二裝置；以及第二互連件，係在該第二裝置與該線路層之間，用以電性耦合該第二裝置與該線路層。
TW103144456A 2013-12-20 2014-12-19 具有無通孔基板之積體電路封裝系統及其製造方法 TW201543583A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/136,513 US20150179555A1 (en) 2013-12-20 2013-12-20 Integrated circuit packaging system with vialess substrate and method of manufacture thereof

Publications (1)

Publication Number Publication Date
TW201543583A true TW201543583A (zh) 2015-11-16

Family

ID=53400868

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103144456A TW201543583A (zh) 2013-12-20 2014-12-19 具有無通孔基板之積體電路封裝系統及其製造方法

Country Status (5)

Country Link
US (1) US20150179555A1 (zh)
KR (1) KR20150073864A (zh)
CN (1) CN104733334A (zh)
SG (1) SG10201408268YA (zh)
TW (1) TW201543583A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406531B1 (en) 2014-03-28 2016-08-02 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with photoimagable dielectric-defined trace and method of manufacture thereof
US9718678B2 (en) * 2014-09-25 2017-08-01 Infineon Technologies Ag Package arrangement, a package, and a method of manufacturing a package arrangement
US9809446B1 (en) * 2016-05-09 2017-11-07 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
US11393788B2 (en) * 2016-09-22 2022-07-19 Intel Corporation Integrated circuit package with glass spacer
CN109065459A (zh) * 2018-07-27 2018-12-21 大连德豪光电科技有限公司 焊盘的制作方法
CN113113319B (zh) * 2021-03-23 2023-02-10 江西新菲新材料有限公司 引线框架及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157380B2 (en) * 2003-12-24 2007-01-02 Intel Corporation Damascene process for fabricating interconnect layers in an integrated circuit
US7429787B2 (en) * 2005-03-31 2008-09-30 Stats Chippac Ltd. Semiconductor assembly including chip scale package and second substrate with exposed surfaces on upper and lower sides
US7446712B2 (en) * 2005-12-21 2008-11-04 The Regents Of The University Of California Composite right/left-handed transmission line based compact resonant antenna for RF module integration
KR100714310B1 (ko) * 2006-02-23 2007-05-02 삼성전자주식회사 변압기 또는 안테나를 구비하는 반도체 패키지들
JP2008005471A (ja) * 2006-05-23 2008-01-10 Matsushita Electric Ind Co Ltd 圧電発振器およびその製造方法
US8017436B1 (en) * 2007-12-10 2011-09-13 Amkor Technology, Inc. Thin substrate fabrication method and structure
TWI581378B (zh) * 2008-11-21 2017-05-01 先進封裝技術私人有限公司 半導體基板
JP5568250B2 (ja) * 2009-05-18 2014-08-06 公立大学法人大阪府立大学 銅を充填する方法
CN102130088B (zh) * 2010-01-20 2013-01-16 矽品精密工业股份有限公司 半导体封装结构及其制法
TWI497668B (zh) * 2011-07-27 2015-08-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US8916422B2 (en) * 2013-03-15 2014-12-23 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices

Also Published As

Publication number Publication date
SG10201408268YA (en) 2015-07-30
CN104733334A (zh) 2015-06-24
KR20150073864A (ko) 2015-07-01
US20150179555A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
US10867897B2 (en) PoP device
US9589875B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US11862469B2 (en) Package structure and method of manufacturing the same
US9165878B2 (en) Semiconductor packages and methods of packaging semiconductor devices
TWI531018B (zh) 半導體封裝及封裝半導體裝置之方法
KR101370016B1 (ko) 베이스 패키지 상에 다이를 갖는 집적 회로 패키지 시스템
TW201543583A (zh) 具有無通孔基板之積體電路封裝系統及其製造方法
CN111883481A (zh) 3d封装件结构及其形成方法
TW201434097A (zh) 封裝一半導體裝置之方法及封裝裝置
TW201911524A (zh) 積體電路封裝
US11018095B2 (en) Semiconductor structure
KR20140007659A (ko) 멀티-칩 패키지 및 그의 제조 방법
CN109427700A (zh) 集成电路封装及其制作方法
US8653661B2 (en) Package having MEMS element and fabrication method thereof
US20230070922A1 (en) Semiconductor devices and related methods
CN103915397B (zh) 多裸晶、高电流晶圆级封装
TWI712134B (zh) 半導體裝置及製造方法
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
US8841173B2 (en) Integrated circuit packaging system with leadframe lead array routing and method of manufacture thereof
KR20160093390A (ko) 반도체 디바이스 및 그 제조 방법
TWI805164B (zh) 垂直式多晶片裝置
US20220415737A1 (en) Semiconductor device and manufacturing method thereof
TW202131472A (zh) 半導體裝置以及其製造方法
CN117410244A (zh) 一种封装体及其封装方法
KR20170034809A (ko) 반도체 디바이스 및 그 제조 방법