TWI581378B - 半導體基板 - Google Patents

半導體基板 Download PDF

Info

Publication number
TWI581378B
TWI581378B TW102142444A TW102142444A TWI581378B TW I581378 B TWI581378 B TW I581378B TW 102142444 A TW102142444 A TW 102142444A TW 102142444 A TW102142444 A TW 102142444A TW I581378 B TWI581378 B TW I581378B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
device carrier
reinforcing structures
guiding
carrier
Prior art date
Application number
TW102142444A
Other languages
English (en)
Other versions
TW201419461A (zh
Inventor
林少雄
林建福
Original Assignee
先進封裝技術私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 先進封裝技術私人有限公司 filed Critical 先進封裝技術私人有限公司
Publication of TW201419461A publication Critical patent/TW201419461A/zh
Application granted granted Critical
Publication of TWI581378B publication Critical patent/TWI581378B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

半導體基板
本發明是有關於一種導線元件，且特別是有關於一種半導體導線元件。
過去，半導體工業已經能夠預見積體電路(integrated circuit,IC)利用較少之IC墊與內部連接結構製造，此使得IC內之引線與連接結構能夠分隔開來。然而，近來IC封裝越趨小巧，且要求將更多功能整合在晶片中，使得晶片須在尺寸夠小，足以搭配IC封裝小巧之要求。也因為如此，因晶片增加的邏輯操作而提高連接數量時，更需要將連接結構分隔開來。邏輯操作增加意味著晶片上電路密度也隨之增加。當電路密度在極小的晶片上變高時，提供一薄型、可靠度高且耐用的封裝以製作微小化封裝結構變得極為重要。同時，也必須仔細考量這些微小化封裝結構在機械、電子與散熱方面的特性，以避免影響到製作出來的IC的整體性能。
另外，對半導體裝置之IC封裝過程而言，IC封裝結構之完整性為重要的考量因素。傳統的IC封裝結構包含基板，其中，半導體裝置係安裝在基板上。通常基板受損之原因是因為 受壓力而產生破裂的情形。基板受壓的情況例如是在組裝半導體裝置到基板上，或是操作IC封裝結構時。
特別是在組裝半導體裝置到基板上之後，IC封裝結構中的基板也會因額外承受壓力而降低結構強度，使IC封裝結構更為脆弱。換言之，基板結構之損壞對IC封裝結構具有負面影響。導致半導體裝置之支撐不夠。因此，為了因應上述傳統操作中常見問題而提出解決方法實為必要的。
本發明係有關於一種半導體基板，包括一裝置載體、多數個加固結構以及多數個分隔區。裝置載體包括多數個導線佈局單元與導線佈局單元之至少一外圍。加固結構對應導線佈局單元之外圍設置在裝置載體上。分隔區設置在加固結構之間。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式，作詳細說明如下：
100‧‧‧半導體導線元件
110、510‧‧‧載體基板
110a‧‧‧第一表面
110b‧‧‧第二表面
114‧‧‧絕緣層
118‧‧‧導電層
118a、518a‧‧‧封裝導線
118b、518b‧‧‧導電塊
119a‧‧‧導線佈局單元
119b、519b‧‧‧周緣
120、520‧‧‧加固結構
130、730‧‧‧凹口
170、570、570a、570b‧‧‧鎖固元件
205、805‧‧‧晶片
240‧‧‧互連結構
250a、815a‧‧‧第一填充材料
250b、815b‧‧‧第二填充材料
300‧‧‧半導體封裝元件
310‧‧‧密封用結構
315‧‧‧銲料層
320‧‧‧熱傳導層
410‧‧‧分隔區
500‧‧‧載體陣列
500a、500b‧‧‧載體
502‧‧‧分隔區
540‧‧‧導引斷開元件
540a‧‧‧第一導引材料層
540a‧‧‧第二導引材料層
700‧‧‧基層
710‧‧‧第一導電層
720‧‧‧第二導電層
725‧‧‧絕緣材料
727‧‧‧絕緣層
第1a圖係依照本發明較佳實施例的一種半導體導線元件之示意圖。
第1b圖係第1a圖沿著A-A’剖面線之示意圖。
第2a圖係加固結構具強化固定之示意圖。
第2b圖係第2a圖的鎖固元件不同形狀之示意圖。
第3a圖係加固結構連接封裝導線之示意圖。
第3b圖係第3a圖沿著B-B’剖面線之示意圖。
第4a圖係一半導體組件與一半導體封裝元件之示意圖。
第4b圖係第4a圖的半導體組件與半導體封裝元件更包括一密封用結構之示意圖。
第5a圖係半導體導線元件之載體陣列之示意圖。
第5b、5c圖係第5a圖的載體陣列於C-C’剖面之示意圖。
第6圖係斷開導引元件不同形狀之示意圖。
第7圖係斷開導引元件不同結構設計之示意圖。
第8a至8h圖係本實施例半導體導線元件與封裝元件的製造方法之說明圖。
第9、10圖係不同加工方式以形成單一載體之示意圖。
請參照第1a、1b圖，第1a圖係依照本發明較佳實施例的一種半導體導線元件之示意圖，第1b圖係第1a圖沿著A-A’剖面線之示意圖。如圖所示，半導體導線元件100包括一載體基板110與一加固結構120。載體基板110包括至少一絕緣層114以及至少一導電層。此載體基板110例如是一塑模基板，其具有相對之第一表面110a與第二表面110b。絕緣層114較佳是由絕緣材料，例如是介電材料或是塑模材料形成。
導電層構成至少一個導線佈局單元119a(trace layout unit)，且各導線佈局單元119a具有一周緣119b。本實施例中，導電層包括多個電性絕緣之封裝導線118a與導電塊118b，其中，導電塊118b之位置與數量 較佳是與封裝導線118a相對應。較佳地，封裝導線118a埋設在第一表面110a，而導電塊118b則從封裝導線118a開始延伸至第二表面110b。較佳地，至少一個導電塊118b是用以電性連接至一周邊裝置之接觸墊上。周邊裝置可以是一印刷電路板(printed circuit board,PCB)，其具有以陣列形式排列之接觸墊。半導體導線元件100係可透過焊接導電塊118b至接觸墊上之方式以裝設到PCB板上。
再如第1b圖所示，加固結構120係由第一表面110a向上延 伸，其材料亦可是聚合物或金屬，較佳為銅。另外，加固結構120亦可為二層以上之相同或不同材料組成。例如，加固結構120包括第一材料層與第二材料層，這些材料層之材質較佳是聚合物或金屬。例如，第一材料層之材質包括聚合物，而第二材料層之材質包括金屬。如第1a圖所示，加固結構120與導線佈局單元119a之周緣119b相隔一段距離，並沿著周緣119b外圍配置而形成一環狀結構，使得加固結構120與載體基板110之間產生一凹口130(見第1b圖)。此環狀結構較佳為單一且連續的環狀結構。
另外，加固結構120也可為一非連續的環狀結構，其包括多 個斷開之結構區段。這些結構區段依序配置在周緣119b之外圍，且彼此之間以間隙隔開而不相連。較佳地，上述加固結構120之環狀結構幾何外型可為長形、方形或圓形，更可為不規則形狀。
請參照第2a、2b圖，第2a圖係加固結構具強化固定之示意 圖，第2b圖係第2a圖的鎖固元件不同形狀之示意圖。如第2a(a)圖所示，至少一鎖固元件170埋置在載體基板110中，並連接加固結構120。鎖固元件170與加固結構120可透過製程整合為單一結構，例如，鎖固元件170 可透過電鍍的方式製作到加固結構120上。鎖固元件170用以將加固結構120固定在載體基板110上，以強化結構強度，提升耐用性能。如第2a(b)圖所示，鎖固元件170向下貫穿整個絕緣層114，並暴露在絕緣層114外。 另外，如第2a(c)圖所示，可同時設置二個不同高度之鎖固元件170在絕緣層114中。鎖固元件170之形狀請見第2b圖，其可為十字型、菱形、圓形或方形等。
上述之加固結構120與鎖固元件170更可與一封裝導線118a 連接，如第3a圖所示。較佳地，當鎖固元件170透過加固結構120連接至封裝導線118a時，鎖固元件170係可延伸至絕緣層114下表面以與周邊裝置連接，如第3b(a)圖所示。另外，如第3b(b)圖所示，加固結構120連接至封裝導線118a，再透過底下之導電塊118b連接至周邊裝置。
半導體導線元件之載體基板110可用以封裝一或多個半導體晶片以形成一半導體組件。第4a(a)圖所示，半導體組件包括一晶片205。載體基板110也可用於封裝積體電路(integrated circuit,IC)晶片。晶片205係設置在載體基板110上之凹口130中。
半導體組件200更包括一互連結構240，其設置在凹口130中用以將晶片205電性連接至載體基板110。較佳地，導電塊118b與晶片205的電子訊號之傳輸可透過互連結構240達成。
此互連結構240包括一或多個電連接路徑。此外，電連接路徑可各包括至少一電連接層。以電連接路徑包括二層結構為例，其中一電連接層之材料較佳為導電材料，例如是銅，另一電連接層之材料則可為焊接材料，例如是鉛或錫。互連結構240其電連接路徑之形式可為柱狀(pillar bump)或凸塊(solder bump)。
另外，如第4a(b)圖所示，較佳地，半導體組件更搭配一底 部填充物以形成一半導體封裝元件300。此底部填充物包括至少一第一填充材料250a與一第二填充材料250b。第一填充材料250a可以是一第一絕緣材料或一第一介電材料，第二填充材料250b可以是一第二絕緣材料或一第二介電材料。底部填充物較佳地填滿半導體封裝元件300中的空隙。舉例來說，第一填充材料250a填滿載體基板110與晶片205之間的空隙，第二填充材料250b則填滿晶片205與加固結構120之間的空隙。
由加固結構120所定義的凹口130可使底部填充物之設置更 為容易，且更好調整在半導體封裝元件300中設置底部填充物之範圍與容積。再者，加固結構120與底部填充物係可使載體基板110之結構加厚，進而降低結構彎曲脆裂的可能性，因此，可在半導體封裝元件300中提供額外的支撐。
如第4b(a)或4b(b)圖所示，半導體封裝元件300更包括一密 封用結構310。此密封用結構310設置在晶片205之上，並與加固結構120組裝在一起，以將晶片205封住。密封用結構310與加固結構120之間可透過黏著層或銲料層315結合。此密封用結構310之材質較佳為金屬，且可用於其他不同用途，例如可製作：防靜電干擾結構、散熱結構(排出晶片205產生的熱)或防潮結構等。另外，在用於散熱用途時，較佳地，一熱傳導層320係設置在晶片205與密封用結構310之間，用以將晶片205之熱傳至密封用結構310，藉此將熱導到裝置外部。
並請參照第5a、5b圖，第5a圖係半導體導線元件之載體陣 列之示意圖，第5b、5c圖係第5a圖的載體陣列於C-C’剖面之不同示意圖。載體陣列500包括多個排列成陣列之載體，在此以載體500a與載體500b為例。二個載體500a、500b之載體基板510內之導電層例如各包括電性絕緣之封裝導線518a、導電塊518b與晶片接墊518c構成之導線佈局單元。加固結構520沿著導線佈局單元之周緣519b配置，並連接鎖固元件570以加強與載體基板510之連接。
較佳地，如第5b圖所示，在載體500a、500b之間的分隔區502更設置有多個斷開導引元件540，用以輔助載體500a、500b之分離用。另外，如第5c圖所示，各加固結構520係可連接二個鎖固元件570a、570b，其中鎖固元件570b延伸到載體基板510之下表面，更可增加基板可分離之特性。以下舉例說明斷開導引元件540之結構設計。請參照第6圖，其係斷開導引元件不同形狀之示意圖。斷開導引元件540實質上可為規則或不規則之形狀。如圖所示，斷開導引元件540之形狀例如是鋸齒狀(a)、斷開形狀(b)-(d)或是並排(e)等規則或不規則形狀，以增加與載體基板510接觸之介面。第6圖之設計也可應用於加固結構下方之鎖固元件，以更清楚的定義出分離時之斷開線位置。根據第6圖所設計之導引元件540與鎖固元件係有助於載體基板之整體性。
請參照第7圖，其係斷開導引元件不同結構設計之示意圖。斷開導引元件540實質上可為單一層結構(a)，其埋設在載體基板510中，然暴露出上表面。另外，斷開導引元件540亦可為多層結構之設計。如設計(b)，斷開導引元件包括相連之第一導引材料層540a與第二導引材料層540b，其中，第二導引材料層540b為不連續的結構，且第二導引材料層540b 係向下延伸直到載體基板510之下表面。較佳地，第一導引材料層540a之線寬大於第二導引材料層540b之線寬。
上述之斷開導引元件540雖是以完全埋設在載體基板510中為例做說明，然並不限定於此。本實施例的斷開導引元件540亦可凸設於載體基板510上，而僅部分埋設在載體基板510中。
本實施例更提出一種半導體導線元件之製造方法，其包括步驟：提供一基層；於基層上形成一圖案化導線佈局；形成一絕緣層至圖案化導線佈局上，以構成一半導體基板；於絕緣層上形成多個獨立之加固結構，這些加固結構與絕緣層形成多個凹口；以及，使半導體基板沿著這些加固結構間之多個分隔區斷開以形成多個載體基板。以下是以利用第5a、5b圖載體陣列500之結構更進一步說明半導體導線元件之製造方法。
請參照第8a至8h圖，其係本實施例半導體導線元件與封裝元件的製造方法之說明圖。如第8a圖所示，提供一基層700，此基層700較佳是一導電結構，例如是金屬薄片，其材質可為銅。
接著是在基層700上形成圖案化導線佈局。如第8b圖所示，先在基層700上形成第一導電層710，此第一導電層710包括封裝導線518a與晶片接墊518c，另外也可包括鎖固元件570與斷開導引元件之第一導引材料層540a，其中，鎖固元件570係對應加固結構之預定位置，而第一導引材料層540a則是對應分隔區之預定位置。第一導電層710可透過電鍍之方式於基層700上形成。
然後，如第8c圖所示，於基層700形成第二導電層720。第二導電層720包括導電塊518b，另外也可包括斷開導引元件之第二導引 材料層540b。第二導電層710可透過電鍍到第一導電層710之方式形成。至此，已初步完成圖案化導線佈局之製作。
接著，是形成一絕緣層至圖案化導線佈局上，以構成載體陣列之半導體基板。較佳地，此絕緣層是由塑模材料製作，其係可為一般傳統上用以封裝製程之塑模材料。塑模材料具有較佳之脆裂特性，此特性有助於後續使基板分離開來之製程。如第8d圖所示，先設置一絕緣材料725至圖案化導線佈局(第一導電層710與第二導電層720)上且覆蓋整個圖案化導線佈局。之後，平坦化絕緣材料725以形成所需之絕緣層727(即第5b圖之載體基板510)，至此形成之半導體基板係暴露第二導電層720之下表面(見第8e圖)。
然後，是在絕緣層727上形成多個獨立之加固結構。如第8e圖所示，此步驟可透過直接將基層700圖案化之方式形成這些加固結構520，其中，加固結構520是與鎖固元件570對應結合，且於絕緣層727上形成多個凹口730。圖案化可為一般蝕刻與遮罩技術之應用，亦即，部分之基層700會被移除以形成加固結構520。另外也可先將基層700完全蝕刻掉，再另外形成加固結構520。此步驟後，第一導電層710之上表面亦已暴露在絕緣層727外。
若是加固結構520具有多層結構，則可先圖案化基層700以形成第一材料層，之後，再對應各個第一材料層設置第二材料層。
至此已大致完成載體陣列500之製作。在將載體陣列500分離以製作單個載體(如第5b圖的載體500a、500b)之前，可先進行半導體封裝元件之製作。如第8f所示，先設置多個晶片805至這些凹口730中， 並電性連接至圖案化導線佈局之第一導電層710之晶片接墊518c或/及封裝導線518a。
接著，再於凹口730中設置底部填充物，此步驟如第8g圖 所示，例如是先提供第一填充材料815a以填滿半導體基板與這些晶片805之間的空隙，接著再提供第二填充材料815b以填滿這些晶片805與加固結構520之間的空隙。之後，更可設置多個密封用結構(如第3b圖之密封用結構310)至這些凹口730上，且與加固結構520組裝在一起，以封住晶片。
形成單個載體時，是沿著這些加固結構520間之分隔區502 使載體陣列500(見第5a圖)斷開。由於絕緣層727位在斷開導引元件540與加固結構520之間的部位較為脆弱，透過適當的製程加工方式，可使半導體基板沿著斷開線BL1、BL2斷開以形成載體500a、500b，如第8h圖所示。
請參照第9、10圖，其係不同加工方式以形成單一載體之示 意圖。如第9圖所示，例如先固定載體500b、加固結構520與斷開導引元件540之位置，再施力於載體500b，例如是其加固結構520之位置，使半導體基板產生彎折則可使載體500b分離。另外，如第10圖所示，也可使半導體基板受剪力作用以分離出載體500b。透過上述方式，即可使載體陣列之各個載體分離開來。於此，亦完成單個半導體封裝元件之製作。
本發明上述實施例所揭露之半導體導線元件及其製造方法，是在載體基板上更設置加固結構，以於後續設置底部填充物時可直接定義出該底部填充物之位置與容積。此外，加固結構與底部填充物係填滿半導體晶片與載體基板之間的空隙，以強化載體基板支撐半導體晶片之功 能，進而可防止基板於後續製程中因受壓而脆裂，更大幅提升製程良率。再者，由於製作半導體封裝元件之過程中，會在基板預定之分隔區製作斷開導引元件，因此可根據分隔區之斷開導引元件位置，使基板直接承受彎折力或剪力，以分離開來產生單一載體基板，而無須透過傳統刀片切割方式，因此也不用考量刀片耗損之問題。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
500‧‧‧載體陣列
500a、500b‧‧‧載體
502‧‧‧分隔區
510‧‧‧載體基板
519b‧‧‧周緣
520‧‧‧加固結構
540‧‧‧導引斷開元件

Claims (27)

  1. 一種半導體基板，包括：一裝置載體，包括複數個分隔區、複數個導線佈局單元與該些導線佈局單元之至少一外圍；複數個加固結構，對應該些導線佈局單元之外圍設置在該裝置載體上；以及複數個斷開導引元件，對應設置在該些分隔區之下方並完全埋設在該裝置載體中，其中該些分隔區設置在該些加固結構之間，且該些加固結構間隔開該些導線佈局單元與該些分隔區。
  2. 如申請專利範圍第1項所述之半導體基板，其中，該裝置載體具有相對之一第一表面與一第二表面，該些加固結構係設置在該裝置載體之該第一表面上。
  3. 如申請專利範圍第2項所述之半導體基板，其中，該些加固結構從該裝置載體之該第一表面沿遠離該裝置載體之該第二表面之方向延伸，以與該裝置載體形成一凹口，用以容置一半導體元件。
  4. 如申請專利範圍第2項所述之半導體基板，更包括：複數個鎖固元件，設置在該些加固結構之下方並埋設在該裝置載體中，其中該些鎖固元件直接連接該些加固結構，且從該些加固結構沿遠離該些加固結構之方向往該裝置載體之該第二表面延伸。
  5. 如申請專利範圍第4項所述之半導體基板，其中，該些鎖固元件從該裝置載體之該第一表面延伸至該裝置載體之該第二表面，且暴露於該裝置載體之該第二表面。
  6. 如申請專利範圍第2項所述之半導體基板，其中，該裝置載體包括至少一導電層，該至少一導電層連接該裝置載體之該第一表面至該裝置載體之第二表面。
  7. 如申請專利範圍第6項所述之半導體基板，其中，該裝置載體包括複數個導電層，設置在該裝置載體中之不同位置。
  8. 如申請專利範圍第7項所述之半導體基板，其中該些導電層包括：一第一導電層，包括複數個導線，其中該些導線埋設於該裝置載體之該第一表面；以及一第二導電層，包括複數個導電塊，其中該些導電塊埋設於該裝置載體之該第二表面且連接該些導線至該第二表面；其中該些導線與該些導電塊構成該些導線佈局單元。
  9. 如申請專利範圍第7項所述之半導體基板，其中，該些導電層中的至少一個係電性連接至該些加固結構。
  10. 如申請專利範圍第2項所述之半導體基板，其中，該些加固結構包括至少一金屬材料。
  11. 如申請專利範圍第10項所述之半導體基板，其中該些加固結構更包括至少一聚合物材料，設置在該裝置載體之該第一表面與該些加固結構之間。
  12. 如申請專利範圍第1項所述之半導體基板，其中該些加固結構之材質包括一金屬材料與一聚合物材料。
  13. 如申請專利範圍第1項所述之半導體基板，其中該些加固結構之材質包括一金屬材料與一焊料。
  14. 如申請專利範圍第1項所述之半導體基板，其中該些加固結構係包括一連續環狀結構。
  15. 如申請專利範圍第1項所述之半導體基板，其中該些加固結構包括一非連續環狀結構。
  16. 如申請專利範圍第1項所述之半導體基板，其中該些加固結構設置在該半導體基板之邊緣。
  17. 如申請專利範圍第1項所述之半導體基板，其中該些斷開導引元件係各包括一第一導引材料層與一第二導引材料層。
  18. 如申請專利範圍第17項所述之半導體基板，其中該第二導引材料層係一非連續導引材料層。
  19. 如申請專利範圍第17項所述之半導體基板，其中該第一導引材料層之線寬大於該第二導引材料層之線寬。
  20. 如申請專利範圍第1項所述之半導體基板，其中各該些斷開導引元件之形狀係為不規則狀。
  21. 如申請專利範圍第1項所述之半導體基板，其中該些導線佈局單元呈陣列形式排列，該些分隔區形成至少一斷開線於該些導線佈局單元之間。
  22. 如申請專利範圍第21項所述之半導體基板，其中各該些 斷開線位於各該些加固結構與各該些斷開導引元件之間。
  23. 如申請專利範圍第22項所述之半導體基板，其中該半導體基板沿著該些斷開線斷開，以形成單個載體基板。
  24. 如申請專利範圍第1項所述之半導體基板，其中該裝置載體包括：至少一絕緣層，該至少一絕緣層係由具有脆裂特性的塑模材料形成。
  25. 如申請專利範圍第24項所述之半導體基板，其中部分該至少一絕緣層位於該些斷開導引元件與該些加固結構之間，使得該半導體基板可彎折。
  26. 如申請專利範圍第24項所述之半導體基板，其中部分該至少一絕緣層位於該些斷開導引元件與該些加固結構之間，使得該半導體基板受剪力作用。
  27. 如申請專利範圍第1項所述之半導體基板，其中該半導體基板沿著該些分隔區斷開，以形成單個載體基板。
TW102142444A 2008-11-21 2009-11-20 半導體基板 TWI581378B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11670308P 2008-11-21 2008-11-21

Publications (2)

Publication Number Publication Date
TW201419461A TW201419461A (zh) 2014-05-16
TWI581378B true TWI581378B (zh) 2017-05-01

Family

ID=41682279

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102142444A TWI581378B (zh) 2008-11-21 2009-11-20 半導體基板
TW098139520A TWI421982B (zh) 2008-11-21 2009-11-20 半導體導線元件及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW098139520A TWI421982B (zh) 2008-11-21 2009-11-20 半導體導線元件及其製造方法

Country Status (4)

Country Link
US (2) US9847268B2 (zh)
CN (2) CN102171815B (zh)
TW (2) TWI581378B (zh)
WO (1) WO2010059133A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165566B (zh) 2011-12-19 2016-02-24 先进封装技术私人有限公司 基板结构、半导体封装件及半导体封装件的制造方法
CN104254917B (zh) * 2012-03-26 2019-04-09 先进封装技术私人有限公司 用于半导体封装的多层基底
US9245833B2 (en) * 2012-08-30 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pads with openings in integrated circuits
CN105283953B (zh) * 2013-02-21 2018-08-24 先进封装技术私人有限公司 半导体结构及其制造方法
US20150179555A1 (en) * 2013-12-20 2015-06-25 Sung Soo Kim Integrated circuit packaging system with vialess substrate and method of manufacture thereof
US10186468B2 (en) 2016-03-31 2019-01-22 Infineon Technologies Ag System and method for a transducer in an eWLB package
TWI691041B (zh) * 2019-01-29 2020-04-11 矽品精密工業股份有限公司 電子封裝件及其封裝基板與製法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008536A (en) * 1997-06-23 1999-12-28 Lsi Logic Corporation Grid array device package including advanced heat transfer mechanisms
TW200411854A (en) * 2002-12-31 2004-07-01 Advanced Semiconductor Eng Semiconductor chip package and method for the same

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3623419A1 (de) * 1986-07-11 1988-01-21 Junghans Uhren Gmbh Verfahren zum bestuecken eines leiterbahnen-netzwerkes fuer den schaltungstraeger eines elektromechanischen uhrwerks und teilbestuecktes leiterbahnen-netzwerk eines uhrwerks-schaltungstraegers
US5278446A (en) * 1992-07-06 1994-01-11 Motorola, Inc. Reduced stress plastic package
KR100192760B1 (ko) * 1996-02-29 1999-06-15 황인길 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
ATE212752T1 (de) 1996-06-14 2002-02-15 Infineon Technologies Ag Verfahren zur herstellung eines trägerelements für halbleiterchips
JP2828055B2 (ja) * 1996-08-19 1998-11-25 日本電気株式会社 フリップチップの製造方法
DE19640304C2 (de) * 1996-09-30 2000-10-12 Siemens Ag Chipmodul insbesondere zur Implantation in einen Chipkartenkörper
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
JP3219043B2 (ja) * 1998-01-07 2001-10-15 日本電気株式会社 半導体装置のパッケージ方法および半導体装置
US6049094A (en) * 1998-05-21 2000-04-11 National Semiconductor Corporation Low stress package assembly for silicon-backed light valves
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
US6282096B1 (en) * 2000-04-28 2001-08-28 Siliconware Precision Industries Co., Ltd. Integration of heat conducting apparatus and chip carrier in IC package
DE10024336A1 (de) * 2000-05-17 2001-11-22 Heidenhain Gmbh Dr Johannes Bauelementanordnung und Verfahren zur Herstellung einer Bauelementanordnung
TW478119B (en) * 2000-06-26 2002-03-01 Siliconware Precision Industries Co Ltd Semiconductor package having heat sink which can be anchored on the substrate
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
CN1460293A (zh) * 2001-04-09 2003-12-03 株式会社住友金属电设备 散热型bga封装及其制造方法
FR2825515B1 (fr) * 2001-05-31 2003-12-12 St Microelectronics Sa Boitier semi-conducteur a grille evidee et grille evidee
US7061102B2 (en) * 2001-06-11 2006-06-13 Xilinx, Inc. High performance flipchip package that incorporates heat removal with minimal thermal mismatch
US6822867B2 (en) * 2001-06-29 2004-11-23 Intel Corporation Electronic assembly with solderable heat sink and methods of manufacture
US6573592B2 (en) * 2001-08-21 2003-06-03 Micron Technology, Inc. Semiconductor die packages with standard ball grid array footprint and method for assembling the same
CN2508392Y (zh) * 2001-10-12 2002-08-28 台湾沛晶股份有限公司 低应力的晶片构装
US6576073B2 (en) * 2001-12-11 2003-06-10 Celerity Research Pte. Ltd. Adhesive control during stiffener attachment to provide co-planarity in flip chip packages
US6762509B2 (en) * 2001-12-11 2004-07-13 Celerity Research Pte. Ltd. Flip-chip packaging method that treats an interconnect substrate to control stress created at edges of fill material
JP3893301B2 (ja) * 2002-03-25 2007-03-14 沖電気工業株式会社 半導体装置の製造方法および半導体モジュールの製造方法
DE10245945A1 (de) * 2002-09-30 2004-04-08 Osram Opto Semiconductors Gmbh Lichtquellenmodul sowie Verfahren zu dessen Herstellung
US6943436B2 (en) * 2003-01-15 2005-09-13 Sun Microsystems, Inc. EMI heatspreader/lid for integrated circuit packages
JP3782406B2 (ja) * 2003-07-01 2006-06-07 松下電器産業株式会社 固体撮像装置およびその製造方法
JP3764450B2 (ja) * 2003-07-28 2006-04-05 Ｔｄｋ株式会社 表面弾性波素子、表面弾性波装置、表面弾性波デュプレクサ、及び表面弾性波素子の製造方法
US7109570B2 (en) * 2003-09-08 2006-09-19 United Test And Assembly Test Center Ltd. Integrated circuit package with leadframe enhancement and method of manufacturing the same
JP4152855B2 (ja) * 2003-10-01 2008-09-17 リンテック株式会社 樹脂封止型の電子デバイスの製造方法。
DE10352002A1 (de) * 2003-11-07 2005-06-09 Robert Bosch Gmbh Sensormodul
TWI317991B (en) * 2003-12-19 2009-12-01 Advanced Semiconductor Eng Semiconductor package with flip chip on leadframe
TWI234884B (en) 2003-12-31 2005-06-21 Advanced Semiconductor Eng Image sensor package and method for manufacturing the same
US7501585B2 (en) * 2004-04-29 2009-03-10 Infineon Technologies Ag Semiconductor device support element with fluid-tight boundary
US7084494B2 (en) * 2004-06-18 2006-08-01 Texas Instruments Incorporated Semiconductor package having integrated metal parts for thermal enhancement
US7443015B2 (en) * 2005-05-05 2008-10-28 Stats Chippac Ltd. Integrated circuit package system with downset lead
DE102005026098B3 (de) * 2005-06-01 2007-01-04 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
US7566591B2 (en) 2005-08-22 2009-07-28 Broadcom Corporation Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
WO2007026499A1 (ja) * 2005-08-30 2007-03-08 Matsushita Electric Industrial Co., Ltd. 基板構造および電子機器
US7327029B2 (en) * 2005-09-27 2008-02-05 Agere Systems, Inc. Integrated circuit device incorporating metallurigical bond to enhance thermal conduction to a heat sink
US7399658B2 (en) * 2005-10-21 2008-07-15 Stats Chippac Ltd. Pre-molded leadframe and method therefor
CN100454505C (zh) * 2006-01-25 2009-01-21 矽品精密工业股份有限公司 半导体装置及其制法
JP4828261B2 (ja) * 2006-03-07 2011-11-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US20070246821A1 (en) * 2006-04-20 2007-10-25 Lu Szu W Utra-thin substrate package technology
CN101090077A (zh) * 2006-06-12 2007-12-19 矽品精密工业股份有限公司 半导体封装件及其制法
JP4821854B2 (ja) * 2006-06-14 2011-11-24 パナソニック株式会社 放熱配線基板
CN100552927C (zh) * 2006-12-08 2009-10-21 日月光半导体制造股份有限公司 具有加固件的覆晶封装结构及其封装方法
CN101231959A (zh) * 2007-01-24 2008-07-30 矽品精密工业股份有限公司 感测式封装件及其制法
EP2131392A4 (en) * 2007-03-23 2011-08-24 Fujitsu Ltd ELECTRONIC ARRANGEMENT, ELECTRONIC ARRANGEMENT ATTACHING ELECTRONIC DEVICE, ELECTRONIC ARRANGEMENT ATTACHING ITEM AND METHOD FOR PRODUCING AN ELECTRONIC ARRANGEMENT
WO2008117383A1 (ja) * 2007-03-23 2008-10-02 Fujitsu Limited 電子装置、電子装置が実装された電子機器、電子装置が装着された物品、および電子装置の製造方法
CN101295650A (zh) * 2007-04-25 2008-10-29 矽品精密工业股份有限公司 半导体装置及其制法
CN101290890B (zh) * 2008-06-20 2011-07-27 日月光半导体制造股份有限公司 具有内埋式导电线路的电路板及其制造方法
CN102299083B (zh) * 2010-06-23 2015-11-25 飞思卡尔半导体公司 薄半导体封装及其制造方法
US8698291B2 (en) * 2011-12-15 2014-04-15 Freescale Semiconductor, Inc. Packaged leadless semiconductor device
US8637974B2 (en) * 2012-06-14 2014-01-28 Stats Chippac Ltd. Integrated circuit packaging system with tiebar-less design and method of manufacture thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008536A (en) * 1997-06-23 1999-12-28 Lsi Logic Corporation Grid array device package including advanced heat transfer mechanisms
TW200411854A (en) * 2002-12-31 2004-07-01 Advanced Semiconductor Eng Semiconductor chip package and method for the same

Also Published As

Publication number Publication date
US20110210439A1 (en) 2011-09-01
TWI421982B (zh) 2014-01-01
CN104392968B (zh) 2018-05-18
TW201419461A (zh) 2014-05-16
US9847268B2 (en) 2017-12-19
US20180108584A1 (en) 2018-04-19
CN102171815B (zh) 2014-11-05
TW201021163A (en) 2010-06-01
CN104392968A (zh) 2015-03-04
CN102171815A (zh) 2011-08-31
WO2010059133A1 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
TWI758320B (zh) 半導體封裝
US8115300B2 (en) Wiring substrate and manufacturing method thereof, and semiconductor apparatus
TWI581378B (zh) 半導體基板
KR100914977B1 (ko) 스택 패키지의 제조 방법
US8354598B2 (en) Packaging substrate and fabrication method thereof
US8123965B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
US9301391B2 (en) Substrate structure, semiconductor package device, and manufacturing method of substrate structure
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
US20080150164A1 (en) Carrier structure embedded with semiconductor chips and method for manufacturing the same
US20090085192A1 (en) Packaging substrate structure having semiconductor chip embedded therein and fabricating method thereof
US9204546B2 (en) Circuit board and manufacturing method thereof
KR20000070443A (ko) 내측이 래핑된 전자 디바이스용 접점의 반도체 웨이퍼 제조방법
US10043789B2 (en) Semiconductor packages including an adhesive pattern
US20210134757A1 (en) Fanout integration for stacked silicon package assembly
US8582314B2 (en) Interconnection structure, interposer, semiconductor package, and method of manufacturing interconnection structure
KR100914987B1 (ko) 몰드 재형상 웨이퍼 및 이를 이용한 스택 패키지
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
TWI451548B (zh) 佈線基板及其製造方法，暨半導體裝置
US7598608B2 (en) Mounting substrate
US20130326873A1 (en) Method of fabricating multi-chip stack package structure having inner layer heat-dissipating board
US20050258536A1 (en) Chip heat sink device and method
CN111312665B (zh) 封装结构及其制造方法
CN112447674A (zh) 带有电互连桥的封装体
KR20120009702A (ko) 필름 회로 기판의 제조 방법 및 칩 패키지의 제조 방법
KR20100002870A (ko) 반도체 패키지의 제조 방법