KR20000070443A - 내측이 래핑된 전자 디바이스용 접점의 반도체 웨이퍼 제조방법 - Google Patents

내측이 래핑된 전자 디바이스용 접점의 반도체 웨이퍼 제조방법 Download PDF

Info

Publication number
KR20000070443A
KR20000070443A KR1019997006678A KR19997006678A KR20000070443A KR 20000070443 A KR20000070443 A KR 20000070443A KR 1019997006678 A KR1019997006678 A KR 1019997006678A KR 19997006678 A KR19997006678 A KR 19997006678A KR 20000070443 A KR20000070443 A KR 20000070443A
Authority
KR
South Korea
Prior art keywords
substrate
gold
nickel
wire
silicon
Prior art date
Application number
KR1019997006678A
Other languages
English (en)
Inventor
리차드스존지.
리치몬드도날드피.2세
샌더웬델비.
Original Assignee
영 제임스 엘
칩스케일 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영 제임스 엘, 칩스케일 인코포레이티드 filed Critical 영 제임스 엘
Publication of KR20000070443A publication Critical patent/KR20000070443A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

전자 디바이스의 패키지 기술은 기판 포스트의 내측면 아래로 래핑하는 접점의 웨이퍼 제조를 포함한다. 다양한 디바이스를 위한 본래부터의 신뢰성있는 접점은 간단한 제조 방법을 통해, 좋은 웨이퍼 패키지 밀도로 형성될 수 있다. 트렌치(303)은 전자 회로의 가장자리와 평행하게 기판(300)의 최상단면에 형성된다. 금 빔 와이어(305)는 회로내 접속점에서 트렌치(303)로 확장된다. 만약 절연체 기판을 사용하지 않는다면, 와이어(305)는 트렌치(303)를 통과하여 부분적으로 끝나는 절연체 층 위로 나아간다. 기판(300)의 최상단을 에폭시 층으로 캡슐화한 후, 포스트(313)의 하부면을 형성하기 위해 뒤면을 평평하게 한다. 다음, 와이어(305)의 하부면을 형성하기 위해, 포스트(313)의 내측면을 형성하기위해, 마무리된 디바이스의 하부면을 형성하기 위해, 선택적으로 뒤면를 에칭한다. 땜납할 수 있는 리드선 와이어(307)는 확장된 금 와이어(305)에서부터 포스트의 내측면 아래로, 및 하부를 가로질러 나아간다. 소잉으로 포스트의 외측면을 형성하고, 뒤에 오는 조립단계 없이 마무리된 디바이스를 완성한다. 대안적으로, 포스트가 사용안될 수 있고, 뒤에 이어 접점은 에칭되어 없어지고, 실리콘 트렌치내에 유사하게 형성되어 있는 캡슐화된 돌출부를 절충할 수 있다. 금 와이어가 돌출부 아래로 나아가고, 땜납될 수 있는 금속으로 덮여질 수 있거나, 고밀도의 금 압착 본딩이 사용될 수 있다. 선택적으로, 디바이스의 열을 외부로 안내하기 위해 마무리된 디바이스의 하부는 접점 하부와 동일-평면상이 되도록 아래로 드롭된다.

Description

내측이 래핑된 전자 디바이스용 접점의 반도체 웨이퍼 제조방법 {SEMICONDUCTOR WAFER FABRICATION OF INSIDE-WRAPPED CONTACTS FOR ELECTRONIC DEVICES}
전자 디바이스의 패키지는 전기 접속 신호, 전력, 및 외부회로와 디바이스의 내부 사이에 접지를 위한 접점을 포함해야 된다. 종래 기술 접점의 간단한 예를 들면, 퓨즈의 각 끝에 금속 캡 또는 개별 다이오드나 저항기의 끝에서 튀어 나온 와이어 리드선이 있다.
마이크로프로세서 등의 매우 정교한 전자 디바이스는 수 백개의 접점이 필요할 수 있다. 이러한 디바이스를 위해서, 일반적으로 표면 장착 기술이 사용된다. 표면 장착 디바이스의 리드선은, 예를 들면 디바이스가 부착된 퍼스널 컴퓨터 시스템의 마더보드의 회로 기판 표면 위에 와이어나 전도체로 간단히 접촉된다. 전형적으로, 다이오드나 저항기는 회로 기판을 관통하고, 퓨즈는 소켓을 필요로 하지만 표면 장착 리드선은 그렇지 못하다. 전형적으로, 표면 장착 리드선을 회로 기판에 전기적 및 기계적으로 접속하기 위해 땜납이 사용된다.
회로 기판 위에 표면 장착된 종래 기술의 집적 회로를 도 1에서 설명한다. 집적 회로는 실리콘(Si) 회로(101)를 포함한다. 실리콘 회로를 패시베이션하고 보호하기 위해 절연막(102)이 실리콘 회로(101) 아래측에 입혀진다. 에폭시 층(103)과 실리콘 캡(104)이 또한 금속 브리지(105)를 덮는다.
금속 브리지(105)가 실리콘 회로(101)를 실리콘 포스트(106)에 전기적으로 접속한다. 에폭시 영역(111)은 실리콘 회로(101), 금속 브리지(105), 및 실리콘 포스트(106)를 기계적으로 안전하게 한다. 니켈(Ni) 플레이트(107)는 실리콘 포스트(106)를 덮고, 금속 브리지(105)와 맞대기이음을 형성한다. 니켈 플레이트(107)는 실리콘 포스트(106)와 금속 브리지(105)에 전기적으로 연결된다. 니켈 플레이트(107)는 집적회로에 외부 회로와의 접속점을 제공한다.
종래 기술 접점은
1) 금속 브리지(105)
2) 실리콘 포스트(106)
3) 니켈 플레이트(107) 및
4) 에폭시 영역(111)을 포함한다.
도 1에 설명된 바와 같이, 집적 회로의 접점은 땜납 필릿(fillet)(108)으로 회로 기판 전도체(109)에 땜납된다. 회로 기판 전도체(109)는 회로 기판(110) 기판 위에 형성된다.
도 1에 설명된 집적 회로의 접점은 다양한 이점을 제공한다. 예를 들면, 니켈 플레이트(107)는 실리콘 포스트(106)의 측벽을 덮어 집적 회로와 회로 기판사이의 본딩을 튼튼하게 한다. 이것은 도 1에 설명된 바와 같이, 땜납이 실리콘 포스트(106)의 측벽 위의 니켈 플레이트(107)위에 배치된다는 사실에 기인한 것이다. 또한, 회로 기판에 집적 회로를 표면 장착하는 동안 검사를 용이하게 할 수 있다. 실리콘 포스트(106)의 측벽에 땜납을 보고, 장착이 잘 되었는지를 쉽게 확인할 수 있게 한다.
더우기, 니켈 플레이트(107)은 금속 브리지(105) 측을 접촉하고 실리콘 포스트(106)의 측벽으로 확장되며, 니켈 플레이트(107)와 금속 브리지(105) 사이의 계면에 맞대기이음을 형성한다. 이것은 회로 기판 전도체(109)와 실리콘 회로(101)사이의 전기 접점을 제공한다.
그러나, 도 1의 집적 회로 접점의 계면에 맞대기이음은 정확하게 형성될 수 없거나 결과의 신뢰성 또는 니켈 플레이트(107)와 금속 브리지(105) 사이의 본딩 접착을 제어할 수 없다. 이것에 많은 이유가 있다. 맞대기이음 계면에서 신뢰성있는 본딩을 할만큼 금속 브리지(105) 측의 물리적 표면이 충분하게 평평하지 않을 수 있다. 더우기, 금속 브리지(105) 측이 웨이퍼 측에 위치해 있기 때문에 깨끗히 하기가 어렵다. 따라서, 금속 브리지(105) 측이 평평하지 않거나 완전하게 깨끗하지 않으면, 맞대기이음 계면의 본딩은 약화될 수 있다.
또한, 맞대기이음 계면의 형성은 니켈 플레이트(107)와 금속 브리지(105)에 사용될 수 있는 재료를 제한한다. 이것은 니켈 플레이트(107)와 금속 브리지(105)가 하나 이상의 금속층을 포함할 수 있기 때문이다. 다음, 효과적인 접점을 형성하기 위해 금속 브리지(105) 측에 각각의 금속 층과 본딩하는 니켈 플레이트(107)의 본딩 층이 형성되어야 한다. 따라서, 금속 브리지(105)와 니켈 플레이트(107)의 본딩 층으로 사용될 수 있는 재료의 선택이 제한된다.
도 2는 플랜지 접점 주변을 래핑함으로써 맞대기이음을 피하는 종래 기술 접점을 도시한다. 실리콘 회로(101), 절연체 층(102), 에폭시 층(103), 실리콘 캡(104), 금속 브리지(105), 실리콘 포스트(106), 땜납 필릿(108), 회로 기판 전도체(109), 회로 기판의 기판(110), 및 에폭시 영역(111)이 위에서 설명된 맞대기이음 접점과 유사하다. 그러나, 니켈 플레이트(107)과 금속 브리지(105)는 수평 플랜지 계면(113)을 가진다. 플랜지 주변이 래핑되는 것으로 맞대기이음과 연관된 문제를 피할 수 있는 반면, 접점 제조에 사용되는 비교적 큰 양의 웨이퍼 면적과 비교적 복잡한 종류의 공정 단계를 요구하여, 설계가 비교적 여전히 복잡하다.
본 발명의 목적 및 개요
본 발명의 목적은 전자 디바이스의 접점 제조 공정을 간단하게 하는 것이다.
다른 목적은 전자 디바이스 접점의 신뢰성과 간단함을 증가시키는 것이다.
더 나아가, 디바이스 접점의 제조에 사용되는 기판 면적을 줄임으로써 전자 회로의 웨이퍼 기록 밀도를 증가시키는 목적이 있다.
또 다른 목적은 다양한 형태의 전자 디바이스에 적용가능한 물리적 및 전기적 특성을 갖는 접점을 제공하는 것이다
따라서 기판 포스트, 및 기판 하부면까지는 덮여있지 않은 상측 와이어와 접속된 포스트 면 내측 아래로 나아가는 하측 와이어를 포함한 전자 디바이스의 접점이 설명된다.
상기 접점은 기판 상부면에 트렌치를 형성하여 제조된다. 트렌치는 기판에 부착되거나 기판을 사용하여 형성된 전자회로 또는 개별 소자의 가장자리 근처에 위치한다. 선택적으로, 절연체 층은 회로나 소자 내의 접속점에 스루 홀 (through hole)을 갖고, 트렌치를 통과하여 일부분에서 끝나도록 형성된다. 상측 와이어는 접속점에서 트렌치로 나아가도록 형성된다. 기판 최상단이 캡슐에 싸여, 트렌치 내에 캡슐화된 돌출부가 형성된다. 기판은 선택적으로 하부에서부터 얇아져, 트렌치 근처에 위치한 기판 포스트의 하부면이 형성되고, 상측 와이어의 하부면의 부분이 노출되며, 기판 포스트의 내측 면이 형성된다. 선택적으로, 기판의 하부면 얇아짐은 기판 하부면의 일부가 접점의 하부와 실질적으로 동일 평면상의 상태가 되도록 한다.
하측 와이어는 상측 와이어의 노출된 부분에서 기판의 하부상으로, 기판 포스트의 내측 면 아래로, 및 선택적으로 하부면을 가로질러 나아가도록 형성된다. 선택적으로, 인접한 포스트 사이의 기판 포스트 면은 소잉(sawing) 또는 에칭됨으로써 정의된다. 마지막으로, 웨이퍼가 다이스(dice)되어, 기판 포스트 외측 면에 형성된다.
대안적으로, 포스트가 사용되지 않을 수 있다. 다소, 접점은 기판의 하부면에서 돌출되도록 캡슐화된 와이어를 포함한다. 캡슐화된 돌출부는 하부에서부터 얇아지도록 함으로써 결과적으로 제거되도록 기판 트렌치에 형성된다. 선택적으로, 기판 돌출부 위에 와이어의 하부면은 접점 층으로 덮여질 수 있다. 선택적으로, 와이어는 절연체 층에 의해 기판과 절연될 수 있다. 선택적으로, 기판의 하부면의 얇아짐은 기판 하부면의 일부가 접점의 하부와 실질적으로 동일 평면상의 상태가 되도록 한다.
본 발명의 다른 목적, 특징 및 이점은 아래 설명된 상세한 설명과 첨부된 도면으로 명백해 질 것이다.
본 발명은 일반적으로 전자 디바이스 패키지 및 제조 분야에 관한 것이다. 더 특별하게, 본 발명은 반도체, 집적 회로 및 다른 전자 회로, 및 개별 전자 소자를 위한 진보된 접점에 관한 것이다.
본 발명은 예를 드는 방법으로 설명되었고 유사한 엘리먼트를 나타내는 참조와 같이 첨부된 도면에 제한은 없다.
도 1은 회로 기판 위에 땜납된 종래 기술의 집적 회로 맞대기이음 접점을 설명하는 단면도,
도 2는 회로 기판 위에 땜납된 종래 기술의 집적 회로 플랜지 접점 주변이 래핑된 것을 설명하는 단면도,
도 3(a)는 각각이 전자 디바이스를 형성하기 위해 패키지될 회로나 소자의 사본이 웨이퍼의 최상단면에 얼마나 깔려 있는지를 도시하는 기판 웨이퍼의 상부도,
도 3(b)는 전자 회로나 소자의 면적과 회로나 소자 내에 접속점을 도시하는 이전 도면 웨이퍼의 일부 단면도,
도 4는 활성면 면적의 가장자리 근처 웨이퍼에 트렌치가 에칭된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 5는 패턴형성에 따라 웨이퍼 상부의 선택된 부분에 절연체가 형성된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 6은 절연체나 웨이퍼의 상부에 금 와이어가 형성된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 7은 웨이퍼, 절연체, 및 금 와이어를 강하고 단단한 유닛으로 캡슐화 하고, 캡슐화된 돌출부를 형성하는 비교적 두꺼운 에폭시 층이 웨이퍼, 절연체, 및 금 와이어에 적용된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 8은 기판 포스트의 하부면을 형성하기 위해 웨이퍼가 하부로부터 얇게 된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 9는 캡슐화된 돌출부의 하부에서 금 와이어가 노출되고, 기판 포스트의 내측 면을 형성하는 웨이퍼 하부의 선택된 부분이 더 얇게 된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 10은 기판 포스트와 노출된 금 와이어를 따라 접점 와이어가 형성된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 11(a)은 각각의 개별 전자 디바이스를 분리하기 위해 이전 도면의 웨이퍼 부분이 소잉된 후의 결과로 오는 전자 디바이스와 접점의 단면도,
도 11(b)는 각각의 가장자리를 따라 열(row) 안에 다중 접점을 가지는 동일 전자 디바이스의 하부도,
도 12는 회로 기판 위에 땜납된 이전 도면의 전자 디바이스와 접점의 단면도,
도 13(a)는 회로 기판에 열을 전달함으로써 전자 디바이스 안에 생성된 열을 방산하기위해 회로-기판 레벨을 아래로 드롭(drop)되는 단지 하부 기판 면을 가진 도 11(a)의 디바이스와 비교될 수 있는 디바이스의 단면도,
도 13(b)는 큰 정사각 드롭 밑면을 가진 동일한 전자 디바이스의 하부도,
도 14는 회로 기판 위로 땜납된 후의 전자 디바이스, 접점, 드롭 밑면의 단면도,
도 15는 절연체가 필요없는 갈륨 비소화물 기판을 사용하여 만들어진 도 11(a)와 비교될 수 있는 전자 디바이스와 접점의 단면도,
도 16(a)는 각각이 전자 회로가 될 다이의 사본이 최상단면에 얼마나 깔려 있는지를 도시하는 기판 웨이퍼의 상부도,
도 16(b)는 접속점을 가지는 두개의 인접한 다이를 위한 전자 회로나 소자 면적을 도시하는 이전 도면의 웨이퍼 일부의 단면도,
도 17은 두개의 전자 회로 면적 사이의 웨이퍼에서 트렌치가 에칭된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 18은 패턴을 따라 웨이퍼 최상단의 선택된 영영에 절연체가 형성된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 19는 절연체와 웨이퍼 최상단에 금 와이어가 형성된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 20은 웨이퍼, 절연체, 및 금 와이어를 강하고 단단한 유닛으로 캡슐화 하고, 캡슐화된 돌출부를 형성하는 비교적 두꺼운 에폭시 층이 웨이퍼, 절연체, 및 금 와이어에 적용된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 21은 캡슐화된 돌출부의 하부에서 금 와이어를 노출하기 위해 웨이퍼가 하부로부터 얇게 된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 22(a)는 각각 부착된 접점을 가지고, 두개의 전자 디바이스로 소잉된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 22(b)는 각각의 가장자리를 따라 열 안에 다중 접점을 가지는 동일한 두개의 전자 디바이스의 부분 하부도,
도 23(a)는 전자 디바이스 안에 생성된 열을 회로 기판에 전달하기 위해 회로-기판 레벨을 아래로 드롭하는 단지 하부 기판 면을 가진 이전 도면과 비교될 수 있는 웨이퍼 일부의 단면도,
도 23(b)는 중요한 열을 생성하는 디바이스 일부 바로 아래로 드롭하고, 불규칙적인 모양의 드롭 하부를 가진 동일한 전자의 하부도,
도 24(a)는 절연체가 필요없는 갈륨 비소화물 기판을 사용하여 만들어진 도 22와 비교될 수 있는 두개의 전자 디바이스와 접점의 단면도,
도 24(b)는 각각의 가장자리를 따라 열 안에 다중 접점을 가지는 동일한 두개의 전자 디바이스의 부분 하부도,
도 25(a)는 전자 디바이스 안에 생성된 열을 회로 기판에 전달하기 위해 회로-기판 레벨을 아래로 드롭하는 단지 하부 기판 면을 가진 이전 도면과 비교될 수 있는 웨이퍼 일부의 단면도,
도 25(b)는 리브식 드롭 하부를 가지는 동일한 전자 디바이스의 하부도,
도 26은 도 21의 웨이퍼 일부는 노출된 금 와이어 바로 밑에 형성된 접점 와이어를 가지는 대체 공정에 따른 단면도,
도 27(a)는 각각의 부착된 접점을 가지고 두개의 전자 디바이스로 소잉된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 27(b)는 각각의 가장자리를 따라 열 안에 다중 접점을 가지는 동일한 두개의 전자 디바이스의 부분 하부도,
도 28(a)는 전자 디바이스 안에 생성된 열을 회로 기판에 전달하기 위해 회로-기판 레벨을 아래로 드롭하는 단지 하부 기판 면을 가진 이전 도면과 비교될 수 있는 웨이퍼 일부의 단면도,
도 28(b)는 다중 기둥을 포함한 드롭 하부를 가지는 동일한 전자 디바이스의 하부도,
도 29(a)는 절연체가 필요없는 갈륨 비소화물 기판 웨이퍼를 사용하여 만들어진 도 27과 비교될 수 있는 두개의 전자 디바이스와 접점의 단면도,
도 29(b)는 다중 접점을 가지는 두개의 전자 디바이스의 부분 하부도,
본 발명은 기판 포스트가 없고, 캡슐화된 돌출부가 있는 와이어가 있는 실시예 뿐만 아니라 기판 포스트의 내측 면 아래에 래핑된 와이어 또는 접점 층을 포함한 전기 또는 전자 디바이스의 형태 또는 실시예를 포함한다. 일부 캡슐화된 돌출부의 실시예는 와이어의 하부면을 덮는 접점 층을 가지고, 일부는 가지지 않는다. 일부 실시예는 절연체 기판을 사용하고 일부는 전도체 기판을 사용한다. 일부 실시예는 드롭 하부를 사용하여, 열을 전달하기 위해 디바이스가 부착된 회로 기판 아래로 기판이 확장된다.
기판 포스트에 내측-래핑된 접점
전도성 기판 포스트와 포스트 내측 면 아래에 래핑된 와이어를 포함하는 접점이 도 11(a)와 도 13(a)에 도시되어 있다. 상기 접점이 회로 기판에 얼마만큼 부착되었는지가 도 12와 도 14에 도시되어 있다. 상기 접점이 어떻게 제조되었는지가 도 3 내지 도 11에 도시되어 있다. 제조 동안에, 공정 단계가 수행되는 동안, 반도체 웨이퍼는 캐리어에 의해 행해진다.
접점이 어떻게 제조되는지가 다음과 같이 설명된다:
1) 비교적 큰 트렌치가 단지 반도체 기판으로 등의 기판의 최상단면에 형성된다. 트렌치는 단지 집적 회로 등의 전자 회로 또는 소자 가장자리 근처에 위치한다. 회로 또는 소자는 기판을 사용하여 형성되거나 또는 기판에 부착된다.
2) 회로 내의 접속점 위로 스루홀을 가지도록 절연체 층이 형성된다. 절연체 층은 트렌치를 통과하여 일부분에서 끝이 난다.
3) 접속점에서 트렌치로 나아가도록 상호 접속 와이어 또는 상측 와이어가 형성된다.
4) 기판의 최상단이 캡슐화되어, 트렌치에 캡슐화된 돌출부가 형성된다.
선택적으로, 캡슐은 캡 층을 포함한다.
5) 기판이 하부로부터 얇아져, 캡슐화된 돌출부 근처에 위치된 기판 포스트의 하부면이 형성된다. 기판은 하부로부터 선택적으로 더 얇아져, 캡슐화된 돌출부위의 상측 와이어의 하부면 부분을 노출하고, 기판 포스트의 내측 면을 형성한다.
6) 하측 와이어 또는 접점 층이 형성되어, 상측 와이어의 노출된 부분에서 기판의 하부면으로, 기판 포스트의 내측 면 아래로, 및 선택적으로 하부면을 가로질러 나아간다.
7) 선택적으로, 접점 패드는 소잉하거나 에칭함으로써 정의되어, 접점 포스트의 측가장자리를 형성한다.
8) 선택적으로, 핀 번호 1의 방향과 부분 형태를 구별하기 위해 전자 디바이스의 최상단면이 마킹된다.
9) 웨이퍼가 다이스되어, 기판 포스트의 외측면에 형성된다. 일부 실시예에서, 여기까지에서도 전자 디바이스 제조를 완성할 수 있다.
10) 선택적으로, 캐리어 상에서 원본 패턴형성을 하는 동안 전자 디바이스를 테스트한다.
더 상세하게 제조 공정을 고려하여, 도 3은 기판 웨이퍼(300)의 상부도이다. 기판 웨이퍼(300)의 최상단면은 웨이퍼에 걸쳐 복사되거나 깔려지는 사각형 다이 내 각각에 복수의 집적 회로를 제조하기 위해 사용된다. 라인(311)은 기판 웨이퍼 (300)이 개별 전자 디바이스로 다이스되거나 분리되는--뒤에 이은 어셈블리 공정을 요구하는 다이 뿐만 아니라 전자 디바이스를 완료하는--라인 중에 하나이다.
전자 회로 제조에 적당하고 에칭, 깎아냄 등을 통해 모양을 형성하기가 적당한 임의의 재료가 기판 웨이퍼(300)로 사용될 수 있다. 일부 실시예에서, 기판 웨이퍼(300)은 결정화된 실리콘(Si)로 형성될 수 있다. 다른 실시예는 다음과 같은: 갈륨 비소화물(GaAs), 실리콘 게르마늄(SiGe), 실리콘 탄화물(SiC), 갈륨 인화물(GaP) 등의 기판 웨이퍼(300)를 위한 다른 반도체를 사용한다. 또 다른 실시예에서는 세라믹 물질, 사파이어, 석영 등의 또는 이것으로만 제한되지 않는 절연 기판을 사용한다.
도 3은 또한 선 3(b)를 따라 자른 단면인 기판 웨이퍼(300)의 단면도를 도시한다. 기판 웨이퍼(300)의 최상단면은 전자 회로 영역(301) 내에 집적 회로를 제조하기 위해 사용된다. 전자 회로 영역(301)은 접속점(302)를 포함한다. 적절히 작동하도록, 전기 신호 또는 전원 공급 전압은 접속점(302)와 완료된 전자 디바이스에 외부 회로 사이에 접속되어야 된다.
제조된 전자 회로를 기판 웨이퍼(300)에 부착하는 기술 뿐만아니라 기판 웨이퍼(300)를 사용하여 전자 회로를 제조하는 다양한 기술이 종래 기술에 잘 알려져 있다. 접점 제조 공정의 아래 설명은 기판 웨이퍼(300)에 부착하거나 또는 전자 회로나 소자의 제조가 완료되는 것을 나타낸다.
전자 회로 영역(301)은 기판 웨이퍼(300)의 최상단면을 사용하여 제조되는 집적회로를 제안한다. 그럼에도 불구하고, 이 개시 전체에 설명된 실시예와 기술은 기판 웨이퍼(300)에 부착되거나 기판 웨이퍼(300)를 사용하여 제조될 수 있는 임의의 전자 회로나 개별 전자 소자를 위한 접점을 적용한다. 예를 들면, 저항기, 커패시터 등의 수동 개별 소자, 또는 트랜지스터, 파워 트랜지스터, 다이오드, 스리지스터(thrysister), 전계 효과 트랜지스터(FET)등의 능동 개별 소자가 접속점(302)을 포함할 수 있고, 아래 개시된 임의의 실시예나 기술에 따라 제조된 접점을 가질 수 있다. 제한이 없는 다른 실시예에서와 같이, 다양한 집적 회로 또는 다른 전자 회로가 기판 웨이퍼(300)에 부착될 수 있고, 접속점(302)을 포함할 수 있으며, 아래 개시된 임의의 실시예나 기술에 따라 제조된 접점을 가질 수 있다.
일반적으로, 전자 회로는 수직 또는 수평으로 복사되는 직사각형 또는 정사각형 영역(301)에 부착되거나 또는 영역(301)내에 형성되어, 기판 웨이퍼(300)의 최상단면을 덮는다. 전자 회로 영역(301)의 가장자리가 도 3에 도시되어 있다. 접속점(302)는 전형적으로 가장자리 근처에 있으나 가장자리부터 멀리 떨어져 위치하는 것이 바람직하다. 전자 회로 영역(301)의 또 다른 복사는 도 3에 도시되어 있지 않았지만, 전자 회로 영역(301)의 오른편에 위치할 수 있다.
접점을 제조하는 본 방법의 잠재적인 이점은 더 높은 웨이퍼 기록 밀도이다. 즉, 접점을 형성하는데 사용되는 기판 웨이퍼(300)의 면적은 예를 들면, 도 2에 도시된 종래 기술 접점에서 요구된대로 줄일 수 있다. 이것은 웨이퍼 위에 설비되는 전자 회로 영역(301)의 더 많은 복사가 가능하도록 하여 디바이스당 제조 비용을 줄일 수 있다.
도 4에 도시된 바와 같이, 기판 포스트에 접점을 제조하는 제 1 단계는 전자회로 영역(301)의 가장자리 근처 기판 웨이퍼(300)안에, 가능한한 평행하게, 트렌치를 형성하는 것이다. 트렌치(303)는 웨트 화학 에칭, 드라이 플라즈마 에칭, 기계적 마이크로 에칭, 소잉, 다이어몬드-팁 소잉 등의 임의의 방법으로 형성될 수 있다. 다이어몬드-팁 소잉으로 스타터 트렌치를 자른 후 에칭하는 것, 에칭 기술을 사용하는 것, 및 깊고 좁은 트렌치를 설계하는 특수 제조된 장비 또는 그 밖에 것 등으로 단지 좁은 트렌치를 형성할 뿐만아니라 비교적 깊게 할 수 있는 기술을 사용하는 것이 좋다.
트렌치(303)는 기판 웨이퍼(300)로 비교적 깊이 오목하게 들어간다(예를 들면, 150 미크론 깊이). 명백해질 바와 같이, 트렌치(303)는 마무리된 디바이스에서 전자 회로 영역(301) 바로 밑에 남게 될 기판의 두께보다 더 깊게 형성되야 한다.
적절한 크기와 모양의 트렌치(303)를 형성하는 복수의 방법은 알려져 있다. 예를 들면, 에칭되어지지 않는 기판 웨이퍼(300) 영역은 포토리소그래피 화학 레지스트에 의해 보호될 수 있으며, 에칭 공정은 다음과 같다:
마스크가 유리 플레이트 위에 준비된다. 마스크는 보호해야 될 기판 웨이퍼 (300)의 면적을 결정한다. 기판 웨이퍼(300)는 감광제 레지스트 층으로 입혀진 다음, 자외선이 에칭될(또는 에칭되지 않을) 영역으로 투사된다. 이러한 결과로 얻어진 기판 웨이퍼(300)는 단지 자외선에 노광된(또는 자외선에 노광되지 않은) 레지스트 영역만을 제거하는 레지스트-현상액 화학 용액을 처리 받는다. 화학 에칭 용액은 레지스트에 의해 보호되지 않는 영영의 기판 웨이퍼(300)를 에칭하는 데 적용된다. 바람직한 깊이와 폭으로 에칭된 후, 레지스트는 레지스트-용해 용액에 의해 제거된다.
다른 실시예에서, 위에서 설명된 웨트 화학 에칭 공정 대신에 드라이 플라즈마 또는 이온 에칭 공정이 사용될 수 있다. 대안적인 실시예에서, 비-감광제 레지스트 층의 최상단에 감광제 층이 적용 현상된 후, 선택적으로 종래 에칭 공정에의해 제거될 수 있다. 적당한 크기와 모양의 트렌치를 형성하는 임의의 방법이 사용될 수 있다.
도 5에 도시된 바와 같이, 전도성 기판 웨이퍼(300)를 사용하는 실시예를 위한 접점을 제조하는 다음 공정은 기판 웨이퍼(300)의 선택된 영역 위에 절연체 층(304)(예를 들면, 25 미크론 이하의 두께)을 형성하는 것이다. 절연체 층(304)은 절연되지 않는 접속점(302)와 트렌치(303)의 일부분과 같은 패턴 안에 형성된다.
도 5에 도시된 실시예는 기판 웨이퍼(300) 위에 직접 절연체 층(304)을 갖는다. 다른 실시예에서, 절연체 층(304)은 전자 회로를 형성하는 다른 층(도시 생략)에 의해 기판 웨이퍼(300)와 분리된다. 상기 층은 상호접속 층, 절연체 층 등을 포함할 수 있다.
일부 실시예에서, 절연체 층(304)는 전자 회로 영역(302) 위에 패시베이션 층을 제공한다.
절연체 층(304)는 패턴형성에 의해 기판 최상단에 절연체 층의 영역을 선택적으로 형성하는 기술에 의해 형성될 수 있다. 기판 웨이퍼(300)의 최상단에 임의의 절연체 재료의 층을 형성하는 임의의 기술이 단지 다음과 같은 : 산화 공정에 의해 실리콘 기판 웨이퍼에서 성장된 실리콘 산화(최소한 기판이 노출된 영역에 대하여); 또는 실리콘 산화물(SiO2) 또는 실리콘 질화물(Si3N4), 알루미늄 산화물(Al2O3), 폴리미드 수지, 에폭시, 아크릴 제품, 기판 웨이퍼(300) 최상단에 증착된 패턴형성할 수 있는 플라스틱, 또는 이 외의 것등이 사용될 수 있다. 절연체 층의 영역을 선택적으로 제거하기 위한 임의의 기술로는 포토리소그래피 에칭 공정, 감광제 바로 위의 포토리소그래피 또는 이 외의 것등이 사용될 수 있다.
도 6에 도시된 바와 같이, 접점을 제조하는 다음 공정은 빔 또는 상호접속 와이어(305)(예를 들면, 6 내지 10 미크론 두께와 25 미크론 폭 또는 전류를 운반하기에 적당하면 무엇이든지 가까이 갈 수 있는 폭)를 형성하는 것이다. 상호 접속 와이어(305)는 전자 회로 영역(301)내의 접속점(302)로부터 트렌치(303)의 비-절연체 부분으로 확장된다. 상호접속 와이어(305)를 형성하는 기술은 패턴 도금, 금속 층의 포토리소그래피의 선택적 에칭에 의해 따르는 저압의 불활성 가스 안의 금속층의 스퍼터링 증착 또는 그 외의 같은 것등이 사용될 수 있다.
상호 접속 와이어(305)는 예를 들면, 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 또는 이들의 합금 또는 이들의 층 등의 임의의 적당한 금속성 물질이 될 수 있다.
여기서 설명되는 상호접속 와이어(305) 뿐만 아니라 다른 금속, 와이어, 상호접속 또는 접점 층은 얇은 장벽 금속층(금속들이 직접 닿는 것은 피해야 하지만 어떤 금속층 사이에는 전류가 흐를 수 있는), 또는 얇은 씨드(seed) 금속층(도금에 의해서 금속층 형성을 용이하게 할 수 있는);메인(main) 금속층에 의해 뒤따르는; 금 플레시 층에 의해 뒤따르는(부식에 저항할 수 있는) 등의 금속 층으로 유리하게 형성될 수 있다.
도 7에 도시된 바와 같이, 접점을 형성하는 다음공정은 기판 웨이퍼(300), 절연체 층(304), 상호접속 와이어(305)를 캡슐화하는 것이다. 이들 구조의 최상단면은 강하고 절연성의 캡슐화된 비교적 두꺼운 층(예를 들면, 150 미크론)으로 덮여 있다. 캡슐이 트렌치(303)를 채운 후 캡슐화된 돌출부(313)를 형성한다.
캡슐층은 에폭시, 유리, 플라스틱, 폴리미드 수지, 테플론(R), 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 이들의 혼합, 이들의 층, 또는 비교적 단단하고 강하며, 및 뒤에 오는 웨이퍼 공정과 복잡한 전자 시스템에서 충분하게 유연성이 있거나 열팽창에 순응적인 비전도성인 임의의 다른 물질등으로 형성될 수 있다. 예를 들면, Dexter Corp., Electronic Materials Division, of Industry, California,에서 제조한 Hysol(R)FP 4650 에폭시가 캡슐층(306)으로 적당할 수 있다. 유순함에 대안적으로, 캡슐층(306)이 기판 웨이퍼(300)의 열 팽창 특성과 유사한 재료로 형성될 수 있다.
캡슐층(306)은 다양한 기술의 사용으로 적용될 수 있다. 균일한 두께에 캡슐층(306)을 유지하기 위해 또는 캡슐층(306) 내의 또는 캡슐층(306)과 기판 웨이퍼(300)사이의, 절연체 층(304)과 상호접속 와이어(305) 사이의 기포를 제거하기 위해 이들 기술이 시도될 수 있다. 일부 실시예에서, 캡슐층(306)을 형성하기 위해 기판 웨이퍼(300)는, 원심분리기로 가능하게, 회전된다. 대안적인 실시예에서, 캡슐층(306)은 노에서 경화되는 고온 절연성 에폭시 재료를 포함한다.
일부 실시예에서, 캡슐층(306)은 실리콘, 폴리실리콘, 비결정 실리콘, 플라스틱, 유리, 에폭시, 알루미늄, 다이어몬드, 이들의 혼합, 이들의 층, 또는 비교적 단단하고 강한 임의의 다른 재료 같은 것 등의 재료를 포함하는 최상단이나 캡 층(도시 생략)을 포함할 수 있다. 이러한 캡 층은 기계적으로 세련되지 못하게 마무리된 전자 디바이스를 만들 수 있다. 또한, 작동중인 전자 디바이스에서 생기는 열을 방산하기 위한 열 콘딧으로써 제공할 수 있다. 이런 캡 층은 절연체가 될 필요는 없다.
도 8에 도시된 바와 같이, 접점을 제조하는 다음 단계는 기판 웨이퍼의 두께를 줄이기 위해 기판 웨이퍼(300)의 하부로부터 재료를 제거하는 것이다. 기판 웨이퍼(300) 후면에서 기판 재료를 제거하는 임의의 방법은 백 플레닝, 백 래핑, 샌드블라스팅, 그라인딩, 웨트 화학 에칭, 드라이 플라즈마 에칭 등이 사용된다.
명백해질 바와 같이, 기판 웨이퍼(300)의 남겨진 두께는 마무리된 디바이스 접점에서의 기판 포스트의 높이가 결정한다. 예를 들면, 150 미크론의 두께로 기판 웨이퍼를 얇게 하는 것은 마무리된 패키지 디바이스에서 100 미크론의 기판 두께와 디바이스 하부면과 접점의 하부면 사이의 50 미크론의 스탠드오프를 가능하도록 한다.
도 9에 도시된 바와 같이, 다음 단계는 전자 회로 영역(301) 위에 기판 두께를 줄이기 위해(예를 들면 150 미크론까지) 기판 웨이퍼(300)의 하부면에서 재료를 선택적으로 제거하는 것이다. 기판 웨이퍼(300)의 후면에서 기판 재료를 선택적을 제거하는 임의의 방법은 포토리소그래피의 선택적 웨트 화학 에칭; 포토리소그래피의 선택적 드라이 플라즈마; 이온 에칭; 또는 이외의 같은 것 등으로 사용될 수 있다. 일부 실시예에서, 도 8과 도 9의 얇게 하는 단계는 단일 단계로 결합될 수 있다.
상호접속 와이어(305)의 일부가 캡슐화된 트렌치 측면 또는 하부 상에 노출되도록 재료를 충분하게 제거해야 된다. 얇게한 뒤에 기판 웨이퍼(300)를 두 부분으로 분리한다:
1) 전자 회로 영역(301)이 있는 안에 또는 위에 기판 부분(300a); 및
2) 접점 부분이 되는 기판 포스트 부분(300b)
도 10에 도시된 바와 같이, 접점을 제조하는 다음 공정은 리드선 와이어 또는 접점 층(307)(예를 들면, 6내지 10 미크론 두께)을 기판 웨이퍼(300)의 하부면에 선택적으로 형성하는 것이다. 접점 층(307)의 한쪽 끝은 상호접속 와이어(305)의 노출된 부분에 접속된다. 접점 층(307)의 다른 한쪽 끝은 기판 포스트(300b)에접속되고, 선택적으로 하부로 확장되어, 제조되고 있는 접점의 하부를 형성한다. 접점 층(307)은 전자 디바이스의 접점과 디바이스가 장착된 면위의 와이어링의 접속이 용이하도록 금속 또는 다른 전도체로 형성된다. 접속을 형성하는데 사용되는 땜납의 실시예에서, 접점 층(307)은 니켈(Ni), 니크롬-금, 니크롬-니켈, 니켈-비소-금, 니켈-비소, 니켈-금, 금-주석-산화물(ATO), 팔라디움움-실리사이드, 티타늄(Ti), 텅스텐(W), 티타늄-텅스텐(Ti-W), 인듐 티타늄 산화물(ITO), 알루미늄(Al), 구리(Cu), 백금(Pt), 이들의 합금 또는 이들의 층 등으로 쉽게 땜납될 수 있는 전도체로 만들어질 수 있다. 금(Au), 또는 은(Ag)도 접점 층(307)로 사용될 수 있다.
패턴에 따라 접점 층(307)을 형성하는 임의의 방법은 패턴 도금 등을 포함하여 사용될 수 있다. 패턴 도금은 재료의 낭비 없이 보다 빠르게 행할 수 있어, 스퍼터링 또는 증발증착에 의한 접점 층(307)의 증착 결과보다 더 높은 질의 접점 층(307)을 만들 수 있다.
패턴 도금의 다양한 방법은 잘 알려져 있으며, 접점 층(307)의 형성에 사용될 수 있다. 상기 방법은 다음과 같다: 티타늄-텅스텐(Ti-W)의 제 1 층이(예를 들면 0.2 미크론 두께) 기판 웨이퍼(300)의 하부 상에 증착된다. 금(Au)의 제 2 층이(예를 들면 0.2 미크론 두께) 제 1 층 위에 증착된다. 다음 제 2 층이 포토 레지스트 층에(예를 들면 6 내지 10 미크론 두께) 의해 접점 층(307)이 형성되지 않는 영역 안에 선택적으로 입혀진다. 다음, 실제로 포토레지스트 층 보다 더 두꺼운 접점 층(307)을 형성하기 위해 사용된다. 다음 포토레지스트 층이 벗겨지고, 제 1 층 및 제 2 층의 접점 층(307)에 의해 보호되지 않는 곳이 에칭된다.
선택적으로, 접점을 제조하는 다음 단계는 기판 포스트 영역(300b)을 각 접점에 대한 하나의 개별 포스트로 분리하기 위해 접점 패드를 정의하는 것이다. 예를 들면, 150 미크론의 기판 포스트 영역(300b)은 각 포스트 사이에서 제거될 수 있고, 300 미크론 내부-접점 피치 위에 150 미크론×150 미크론 정사각의 하부면을 가질 수 있다.
다른 실시예 처럼, 200 미크론의 기판 포스트 영역(300b)는 각 포스트 사이에서 제거될 수 있고, 400 미크론(디바이스 가장자리를 따른 길이) ×200 미크론(디바이스 가장자리에 수직인 폭) 직사각의 하부면을 가질 수 있다. 그 결과 600 미크론 내부-접점 피치를 갖는 접점이 생긴다.
비록 전형적으로 디바이스의 동일한 가장자리를 따라서 모든 접점이 동일한 폭을 갖더라도, 접점의 하부면 크기는 접점에서 접점까지 변할 수 있다. 또 다른 실시예처럼, 일부 접점은 200 미크론 길이를 가질 수 있고 일부는 2000 미크론 길이를 가질 수 있으며, 전자 디바이스가 작동하는 동안, 이들이 운반할 수 있는 전류에 의존한다. 이들은 다양한 내부-접점 피치를 생기게 한다.
여러 형태의 전자 디바이스의 일부 사용에 대하여, 접점 표면적을 변하게 할 수 있는 잠재적으로 중요한 이점이 있다. 이러한 능력의 부재에서, 만약 단일 접점에 전류가 흐를 수 있는 용량이 초과되면, 다중 접점은 동일한 신호 또는 전원 공급 전압 레벨을 운반하는 데 사용되어야 한다. 또한 접점의 표면적을 변화시키는 능력은 접점에 의해 도입된 저항 및 인덕턴스와 같은 기생 회로 요소를 감소하게 한다. 상기 감소는 전력 스위치 디바이스를 위한 것 같은 경우에 중요한 이점이 될 수 있다.
접점 사이의 분리는 에칭, 소잉, 마이크로 머시닝 등의 적절한 기술로 행해질 수 있다. 만약 기판이 전도체라면, 각 접점을 전기적으로 절연시키기위해 포스트 사이의 모든 기판이 제거되야 한다. 만약 기판이 절연체라면, 전기적인 이유로 기판을 개별 포스트로 완전 분리하는 것이 꼭 필요한 것은 아니다. 완전하게 또는 부분적인 기판을 포스트로 분리는 기계적인 이유로 바람직할 수 있고 또는 바람직하지 않을 수 있다.
일부 실시예에서, 능동 회로는 포스트로서 특성을 갖는 기판 영역에 배치될 수 있다. 일부 전자 디바이스의 일부 적용에 대해, 마무리된 동일한 전자 디바이스 내에서의 능동 회로를 분리된 기판에 위치한 부분으로 분리하는 것이 더 바람직하다. 상기 기판 분리는 열적 절연, 전기적 절연, 또는 열 및 전기 절연을 제공하게 한다.
디바이스 회로의 일부분은 제 1 기판에 위치될 수 있으며, 전자 회로 영역(301)도 가능하다(도 3에 도시된 바와 같이). 회로의 또 다른 부분은 하나 이상의 제 2 기판에 위치할 수 있으며, 기판 포스트 영역(300b)(에 비슷하게 형성될 수)에 있을 수 있다(도 9에 도시된 바와 같이). 기판 영역(300b)의 분리가 형성되기 전 또는 후, 웨이퍼(300) 하부면에 알려진 디바이스 제조 기술을 적용함으로써 능동 디바이스는 기판 포스트 영역(300b)에 형성될 수 있다. 대안적으로, 웨이퍼(300) 내에 인접한 두개 이상의 전자 회로 영역(301)이 단일 패키지된 전자 디바이스를 형성하는 2중 기판일 수 있다.
전자 회로 영역(301)내의 디바이스를 위한 더 시원한 작동 조건은 열을 생성하는 회로를 열 절연시킴으로써 성취될 수 있다. 이것은 하나 이상의 기판 포스트 영역(300b) 내에 고 전력 드라이버를 제조하는 것 등을 포함할 수 있다.
전자 잡음 절연은 기판 영역내에 잡음 생성 회로 및 분리 기판 영역 내에 잡음 감지 회로를 둠으로써 증가될 수 있다. 이것은 제 1 전자 회로 영역(301)내에 아날로그 회로를 제조하는것 및 제 1 전자 회로 영역(301) 부근의 제 2 전자 회로 영역(301) 내에 높게 상호접속되고 기능상 관련된 디지탈 회로를 제조하는 등을 포함할 수 있으며, 여기서 두 전자 회로 영역(301)은 마무리된 동일 전자 디바이스가 된다.
일부 실시예에서, 핀 번호 1의 방향과 부분 타입으로 상기 정보를 구별하기 위해, 디바이스가 웨이퍼에 부착되어 있는 동안 전자 디바이스의 최상단면이 마크될 수 있다. 스크리닝 공정과 같은 것이 그러한 마킹을 위해 사용될 수 있다.
마지막 분리 단계 동안 또는 이전에 웨이퍼 안에서 형성되는 동안, 이 개시 전체에서 설명되는 전자 디바이스는 테스트될 수 있다. 만약 각 디바이스의 작동이, 인접한 디바이스의 접점에 여전히 접속되어 있는 접점의 영향을 받지 않는다면, 각 전자 디바이스의 테스트는 개별 디바이스로 분리되기 이전에 일어날 수 있다.
대안적으로, 디바이스 분리와 테스트는 3 단계로 일어날 수 있다.
1) 접점을 기계적으로 분리할 만큼은 깊지 않지만 인접한 디바이스의 접점을 전기적을 분리할 수 있을 만큼 충분히 깊게 하부로부터 웨이퍼를 소잉 또는 에칭하는 단계;
2) 전자 디바이스의 분리를 완성하는 단계;
3) 캐리어 상에 위치하는 동안 각 개별 전자 디바이스를 테스트하는 단계; 및
전기적인 분리 단계가 요구되든 안되든, 웨이퍼 위에 있는 동안, 종래 기술이상으로 현저한 비용 절약을 제공할 수 있는지를 테스트하는 단계, 여기서 전형적을 웨이퍼는 테스트되고 웨이퍼 내에 결함이 있는 다이는 마크된 후, 마크되지 않은 다이는 패키지된 디바이스로 조립되고 나서, 패키지된 디바이스는 2 번째로 테스트된다.
대안적으로, 임의의 웨이퍼 테스트없이 웨이퍼로부터 분리된 후, 패키지된 디바이스가 테스트될 수 있다. 만약 웨이퍼의 수율이 충분히 높다면, 웨이퍼 테스트 단계는 불필요하고 -- 비록 안좋은 디바이스가 마크되었어도--안 좋은 디바이스의 공정과 다른 공정에 대한 좋은 디바이스를 추려내는 것이 실행되지 않을 수 있다.
도 11 (a)에 도시된 바와 같이, 본 실시예에 따른 접점을 형성하는 마지막 단계는 기판 웨이퍼(300)를 개별 전자 디바이스로 분리하는 것이다. 이러한 분리는 소잉, 에칭 등의 임의의 방법에 의해서 이루어질 수 있다. 소잉이나 에칭에 의해서 형성된 분리는 기판 포스트(300b)의 외측 면에 형성되고, 접점의 제조가 마무리된다.
일부 실시예에서, 웨이퍼가 다이로부터 분리되는 종래기술과는 다르게, 전자 디바이스가 지금 완전히 패키지되어 결과적으로, 패키지된 디바이스로 조립된다. 대안적으로, 부가적인 테스트나 마킹 단계가 요구될 수 있다. 대안적으로, 여기에 개시된 바와 같이, 디바이스의 하부에 접점은 다른 기술을 사용해 제조된 디바이스 최상단의 부가적인 접점과 결합되는 실시예에서 부가적인 디바이스 조립 단계가 요구될 수 있다. 일부 형태의 전자 디바이스의 일부 사용에 대하여, 여기서 개시된 바와 같이, 동일한 전자 디바이스에서 접점이 최상단-측 접속과 결합될 수 있는 이점이 있다. 기판 웨이퍼(300)의 일부분(309)과 캡슐(306)는 디바이스 사이의 재료를 소모할 수 있고, 또는 일부분(309)가 디바이스 부근의 접점이 될 수 있다.
도 11(b)는 선 11(a)에 따라 자른 단면도인 이전 도면에 도시된 동일한 전자 디바이스의 하부도이다. 도시된 바와 같이, 기판 영역(300b)는 포스트 사이에서 완전히 분리되어 캡슐층(306)이 노출된다. 그러나, 만약 기판이 절연체라면, 완전히 접속이 안 된 포스트로 기판 영역(300b)이 분리되는 것은 선택적일 수 있다.
도 11(b)는 전자 디바이스의 가장자리에 다중 접점을 도시한다. 도시된 바와 같이, 전자 디바이스의 가장자리에 단지 몇개의 접점이 있다. 실제적으로는 각 가장자리에 많은 접점이 있다.
예를 들면, 길이가 7.5 밀리미터(대략 0.3 인치)의 측면을 가진 정사각 패키지는 접점 사이에 대략 300 미크론의 피치를 사용하여 네개의 가장자리를 따라서 총 100개의 접점을 포함할 수 있다. 또한 예를 들면, 전형적인 종래 기술의 38 밀리미터의 정사각 패키지(대략 1.5 인치)의 가장장리를 따라서 200 개의 접점을 가지는 마이크로프로세서는 대략 760 미크론의 비교적 줄잡은 상호-접점 피치를 사용하여 접점 위의 기판 포스트 실시예에 따라 패키지될 수 있다. 다른 실시예처럼, 38 밀리미터 정사각 패키지의 가장자리 주변에 500개의 접점을 가지는 리드선-가장자리 집적 회로는 대략 300 미크론의 상호-접점 피치를 요구할 것이다.
300 미크론의 상호-접점 피치는 위의 기판 포스트 실시예를 사용하여 이루는 것이 수월하다. 사실상, 실질적으로 이루어진 상호-접점 피치는 접점이 아닌 기판 보드의 고려에 의한 제한을 받기가 쉽다. 도 12에 도시된 바와 같이, 150 미크론 보다 작은 폭의 전도체 사이의 150 미크론보다 작은 공간을 가지고 회로 기판 전도체(109)를 신뢰성있게 제조하기는 매우 어렵다.
제조된 접점은 기판 포스트(300b)와 접점 층(307)을 포함한다. 접점의 비교적 간단함은 접점에 사용되는 회로로 도입되는 플라스틱 성분을 최소로 하도록 한다. 일부 타입의 디바이스에 일부 사용에 대해서, 전력 스위치 디바이스 등을 포함하는 것이 현저한 이점이 될 수 있다.
접점층(307)을 내측-래핑된 기판 포스트(300b)라고 한다. 도 1에 도시된 종래기술과 대조적으로, 니켈 플레이트(107)는 맞대기이음맞대기이음을속 브리지(105)에 문제의 전기 접속을 형성하기 위해, 실리콘 포스트(106)의 외측 면 주위를 래핑한다.
도 12에 도시된 바와 같이, 전기 디바이스의 접점은 회로 기판 전도체(109)에 땜납 필릿(108)으로 땜납될 수 있다. 회로 기판 전도체(109)는 회로 기판의 기판(110)위에 형성된다. 땜납 필릿(108)은 접점과 회로 기판 사이의 전기적 및 기계적 접속을 제공한다. 여기서 개시된 접점은 표면 장착 땜납, 금 압착 본딩, 에폭시, 도전성 에폭시 등의 다양한 기술을 사용하여 회로 기판과에 접속하는 것이 적합하다. 이 개시 전체에서 설명되는 접점은 회로 기판, 유리 플레이트 등의 다양한 장치에 접속하기에 적합하다.
도 13은 드롭 하부(315)를 포함한 것을 제외한 경우에 도11의 전자 디바이스와 유사한 전자 디바이스를 도시한다. 드롭 하부(315)는 기판(300)의 돌출된 부분이다. 도 9와 결합하여 위에서 설명된 선택적으로 얇게 하는 단계 동안에, 기판 일부분(300a) 하부의 일부분을 선택적으로 얇게 하는 것 없이 드롭 하부(315)가 형성된다. 이것은 드롭 하부(315)가, 마무리된 전자 디바이스의 접점 하부와 거의 동일 평면상에 있는 하부면을 가지게 하는 결과를 낳는다. 도 13에 도시된 바와 같이, 선택적을 얇게 하는 것은 디바이스가 접점 근처 영역에 부착되어 있는 회로 기판과 전자 디바이스 사이의 스탠드오프를 제공한다.
디바이스를 과열시키지 않고 열이 쉽게 방사되도록 하는 전자 디바이스 외부 및 회로 기판으로 열이 전달될 수 있도록, 드롭 하부(315)는 전자 디바이스가 부착되어 있는 회로 기판 또는 다른 장치와 접속한다.
도 13(b)는 전자 디바이스의 하부도이고 도 13(a)는 선 13(a)를 따라 자른 단면도이다. 여기에 도시된 바와 같이, 드롭 하부(315)는 기판 일부분(300a) 하부면의 대부분을 형성하는 정사각 하부면을 가진다. 드롭 하부(315)는 임의의 모양을 가질 수 있고, 전자 디바이스의 열 방사의 필요 및 디바이스가 장착된 회로 기판 등의 열 흡수, 전달, 및 방사 특성에 의존하는 다소의 면적을 덮을 수 있다.
도 14에 도시된 바와 같이, 드롭 하부(315)와 전자 디바이스이 접점은 회로 기판 전도체(109)에 땜납 필릿(108)으로 땜납될 수 있다. 땜납 필릿(108)은 드롭 하부(315)와의 기계적 접속 및 열전도를 제공한다. 만약 기판(300)이 전도성이라면, 드롭 하부(315)에 접속된 회로 기판 커넥터(109)는 전기적으로 절연되거나, 전자 디바이스에 알맞은 기판 전압으로 구속되어야 된다.
절연성 기판 포스트를 가진 내측-래핑된 접점
단지 갈륨 비소화물 등의 절연 포스트와 기판 포스트의 내측면 아래로 래핑된 와이어를 포함하는 접점이 도 15에 도시되어 있다.
상기 접점이 어떻게 형성되는지가 다음과 같이 설명되어 있다:
1) 비교적 큰 트렌치가 반도체 웨이퍼 등의 기판의 최상단면에 형성된다. 트렌치는 집적 회로등의 전자 회로나 소자 가장자리 근처에 위치될 수 있다. 회로나 소자는 기판을 사용하여 또는 기판에 부착되어 형성될 수 있다.
2) 접속점에서 트렌치로 나아가는 상측 와이어가 형성된다.
3) 기판의 최상단이 캡슐화되어, 트렌치에 캡슐화된 돌출부를 형성한다.
선택적으로 캡슐화는 캡 층을 포함할 수 있다.
4) 기판이 하부에서부터 얇아지게 되어 캡슐화된 돌출부 근처에 위치한 기판 포스트의 하부면을 형성한다. 기판은 선택적으로 하부에서부터 더 얇아지게 되어, 캡슐화된 돌출부 위에 최상단 와이어의 하부면 일부가 노출되고, 기판 포스트의 내측 면이 형성된다.
5) 상측 와이어의 노출된 부분에서 기판의 하부면으로, 기판 포스트의 내측면 아래로, 및 기판의 하부면을 가로질러 나아가는 하측 와이어가 형성된다.
6) 선택적으로, 접점 패드는 소잉이나 에칭으로 정의되어, 접점 포스트의 측면 가장자리를 형성한다.
7) 선택적으로, 핀 번호 1의 방향과 부분 타입을 구별하기 위해 전자 디바이스의 최상단면이 마크된다.
8) 웨이퍼가 다이스되어, 기판 포스트의 외측 면을 형성한다. 일부 실시예에 대해서, 여기서 전자 디바이스 제조가 완성될 수 있다. 제조된 접점은 기판 포스트와 하측 와이어를 포함한다.
9) 선택적으로, 캐리어에 부착되는 있는 동안 전자 디바이스는 테스트된다.
실리콘과 달리, 만약 갈륨 비소화물이 도핑되지 않는다면, 갈륨 비소화물과 현저하게 전기를 전도하지 않는 반도체이다. 갈륨 비소화물 실시예 또는 사파이어, 석영등의 절연체로 만들어진 기판 웨이퍼의 다른 실시예에서는 패턴형성할 수 있는 절연체 층(304)이 필요없다. 또한, 도 5를 참조로, 위에서 설명된 패턴형성할 수 있는 절연체를 추가하는 단계가 필요없다. 오히려, 전기 전도성이 없는 영영에 갈륨 비소화물 기판을 도핑하지 않음으로써 간단하게, 상호접속 와이어(305)는 기판 웨이퍼(300)와 절연될 수 있다.
도 15는 기판으로 갈륨 비소화물를 사용한 실시예 결과인 접점을 도시한다. 도 11(a) 접점과의 주요 차이점은 절연체 층(304)가 없다는 점이다. 상호접속 와이어(305)가 접속되는 점에서 전도성이 되도록, 접속점(301)은 갈륨 비소화물를 도핑함으로써 형성된다.
절연체 기판 실시예에 의해 접점을 제조하는데 요구되는 공정은 개시된 전도체 기판보다 더 간단하다. 이러한 간단함은 비용을 줄이고 더 높은 수율을 가지는 이점을 낳는다. 또한, 이러한 결과의 접점은 전도체 기판보다 더 적은 성분을 가지고, 접점의 신뢰성을 향상시킨다.
캡슐화된 돌출부에 내측-래핑된 접점
캡슐화된 돌출부와 캡슐화된 돌출부 주위에 래핑된 와이어를 포함하는 접점이 도 22에서 도 25까지 도시되어 있다. 상기 접점이 어떻게 제조되는지는 도 16에서 도 21까지 도시되어 있다.
상기 접점이 어떻게 형성되는지가 다음과 같이 설명되어 있다:
1) 비교적 큰 트렌치가 반도체 웨이퍼 등의 기판의 최상단면에 형성된다. 트렌치는 집적 회로등이 전자 회로나 소자 가장자리 근처에 위치될 수 있다. 회로나 소자는 기판을 사용하여 또는 기판에 부착되어 형성될 수 있다.
2) 선택적으로 회로내의 접속점 위에 스루 홀을 가지는 절연체 층이 형성된다. 절연체 층은 트렌치를 통과하여 일부분에서 끝난다.
3) 접속점에서 트렌치로 나아가는 와이어가 형성된다.
4) 기판의 최상단이 캡슐화되어, 트렌치에 캡슐화된 돌출부를 형성한다.
선택적으로 캡슐화는 캡 층을 포함할 수 있다.
5) 기판이 하부에서부터 얇아지게 되어 캡슐화된 돌출부에 와이어의 하부면 일부가 노출된다.
6) 선택적으로, 접점 패드는 소잉이나 에칭으로 정의되어, 접점 패드의 측면을 형성한다.
7) 선택적으로, 핀 번호 1의 방향과 부분 타입을 구별하기 위해 전자 디바이스의 최상단면이 마크된다.
8) 웨이퍼가 다이스되어, 기판 포스트의 외측 면을 형성한다. 일부 실시예에 대해서, 여기서 전자 디바이스 제조가 완성될 수 있다.
9) 선택적으로, 캐리어에 부착되는 있는 동안 전자 디바이스는 테스트된다.
더 상세하게 제조 공정을 고려하면, 도 16(a)는 상부도이고 도 16(b)는 기판 웨이퍼(300)의 단면도이다. 선 311은 개별의 마무리된 전자 디바이스--뒤에 오는 조립단계를 요구하는 다이와 함께--로 분리될 기판 웨이퍼(300)를 따른 선이다.
일반적으로 전자 회로는 수직선 또는 수평선상으로 복사되는 정사각 또는 직사각 영역(301) 내에 또는 부착되어 형성되어 기판 웨이퍼(300)의 최상단면을 덮는다. 각각의 전자 회로 영역(301)의 가장자리가 도 16(a)에 도시되어 있고, 각각의 전자 회로 영역(301)은 회로 내에 접속점(302)를 가진다.
기판 웨이퍼(300), 기판 웨이퍼(300)를 사용하여 전자 회로 또는 개별 소자를 제조하는 기술, 기판 웨이퍼(300)의 최상단에 전자 회로 또는 개별 전자 소자의 배치가 도 3에 연결되어 설명되고 있다.
도 17에 도시된 바와 같이, 캡슐화된 돌출부에 접점을 제조하는 제 1 단계는 전자회로 영역(301)의 가장자리 근처 기판 웨이퍼(300)안에, 가능한한 평행하게, 트렌치를 형성하는 것이다. 트렌치(303)는 포토-리소그래피 패턴형성된 웨트 화학 에칭; 드라이 플라즈마 에칭; 기계적 마이크로 머시닝, 소잉, 등이 임의의 기술로 형성될 수 있다.
트렌치(303)는 기판 웨이퍼(300)로 비교적 깊이 오목하게 들어간다(예를 들면, 200 미크론 깊이, 600 미크론 폭). 명백해질 바와 같이, 트렌치(303)는 마무리된 디바이스에서 전자 회로 영역(301) 바로 밑에 남게 될 기판의 두께보다 더 깊게 형성되야 한다.
도 18에 도시된 바와 같이, 전도성 기판 웨이퍼(300)을 사용하는 실시예에 대한 접점을 제조하는 다음 단계는 기판 웨이퍼(300)의 선택된 영역위에 절연체 층(304)(예를 들면, 1 미크론 이하 두께)을 형성하는 것이다. 절연체 층(304)은 절연되지 않은 접속점(302)와 트렌치(303) 일부분의 패턴 안에 형성된다. 절연체 층(304)는 도 5와 연결되어 위에서 설명되어 있다.
도 19에 도시된 바와 같이, 접점을 제조하는 다음 단계는 상호접속 와이어(305)(예를 들면, 요구되는 전류 용량에 의존하는 5 미크론 두께 및 적어도 25 미크론 폭)를 전자회로 영역(301)내 접속점(302)에서부터 트렌치(303)의 비-절연 부분까지 형성하는 것이다. 상호접속 와이어(305)에 사용되는 재료와 공정이 도 7과 연결되어 위에서 설명되어 있다.
상호접속 와이어(305)는 임의의 폭을 가질 수 있다. 비록 디바이스의 동일한 가장자리를 따라 전형적으로 모든 접점이 동일한 폭을 가진다고 할지라도, 아래 설명에서 도시되는 바와 같이, 동일 디바이스 내에, 다양한 폭의 상호접속 와이어(305)가 있을 수 있고, 그 결과, 다양한 폭의 접점이 생긴다.
일부 타입의 디바이스에 일부 사용에 대해서, 접점 표면적을 변화시킬수 있는 중요한 이점이 있다. 이러한 능력의 부재에서, 만약 단일 접점에 전류가 흐를 수 있는 용량이 초과되면, 다중 접점은 동일한 신호 또는 전원 공급 전압 레벨을 운반하는 데 사용되어야 한다. 또한 접점의 표면적을 변화시키는 능력은 접점에 의해 도입된 저항 및 인덕턴스와 같은 기생 회로 요소를 감소하게 한다. 상기 감소는 전력 스위치 디바이스를 위한 것 같은 경우에 중요한 이점이 될 수 있다.
도 20에 도시된 바와 같이, 접점을 형성하는 다음 단계는 기판 웨이퍼(300), 절연체 층(304), 및 상호접속 와이어(305)를 캡슐화하는 것이다. 이들 구조의 최상단면은 강하고 절연성 캡슐의 비교적 두꺼운 층(예를 들면, 150 미크론 두께)으로 덮여있다. 캡슐로 트렌치(303)을 채우고 나서, 캡슐화된 돌출부(313)가 형성된다. 캡슐층(306)을 형성하는 방법 및 적당한 재료는 도 7을 참조로 위에서 설명되어 있다.
도 21에 도시된 바와 같이, 접점을 형성하는 다음 단계는 두께를 줄이기 위해 기판 웨이퍼(300)하부면에서 재료를 제거하는 것이다. 기판 웨이퍼(300) 후면에서 기판 재료를 제거하는 임의의 방법은 백-플레닝, 백-래핑, 샌드블라스팅, 그라인딩, 웨트 화학 에칭, 드라이 플라즈마 에칭 또는 이들의 조합 등이 사용된다. 캡슐화된 트렌치의 최소한 일부 주변에서 상호접속 와이어(305)가 노출되도록 충분하게 웨이퍼가 얇게 되어야 한다. 이렇게 얇게 하는 것은 기판 웨이퍼(300)를 분리된 부분으로 분리하고, 이들 각각은 마무리된 전자 디바이스에 대한 기판이 된다.
선택적으로, 캡슐화된 돌출부는 각 접점에 대한 패드로 분리할 수 있고 또한, 디바이스가 웨이퍼에 부착되어 있는 동안, 전자 디바이스는 마크되거나 테스트될 수 있다. 이들 단계는 본 발명의 기판-포스트 실시예와 연결하여 위에서 설명되었다.
도 22에 도시된 바와 같이, 이 실시예에 의해 접점을 제조하는 마지막 단계는 기판 웨이퍼(300)를 개별 전자 디바이스로 분리하는 것이다. 도 22(a)는 소잉, 에칭, 그렇지 않으면 두개의 마무리된 디바이스로 분리된 후, 이전 도면의 웨이퍼의 측단면도이다. 분리는 접점의 외측면을 형성하고 접점 제조가 완성된다. 도 22(b)는 선 22(a)를 따라 자른 단면도인 이전 도면의 동일한 두개의 디바이스의 하부도이다. 각 디바이스는 다중 접점을 가진다.
일부 실시예에서, 웨이퍼가 다이로부터 분리되는 종래기술과는 다르게, 전자 디바이스가 지금 완전히 패키지되어, 결과적으로 패키지된 디바이스로 조립된다. 대안적으로, 부가적인 테스트나 마킹 단계가 요구될 수 있다. 대안적으로, 여기에 개시된 바와 같이, 디바이스의 하부에 접점은 다른 기술을 사용해 제조된 디바이스 최상단의 부가적인 접점과 결합되는 실시예에서 부가적인 디바이스 조립 단계가 요구될 수 있다. 일부 형태의 전자 디바이스의 일부 사용에 대하여, 여기서 개시된 바와 같이, 동일한 전자 디바이스에서 접점이 최상단-측 접속과 결합될 수 있는 잠재적인 이점이 있다.
도 23은 드롭 하부(315)를 포함한 것을 제외한 경우 이전 도면의 것과 유사한 전자 디바이스를 도시한다. 드롭 하부(315)는 기판(300)의 돌출된 부분이다. 이들은 마무리된 전자 디바이스의 접점 하부와 거의 동일 평면상에 있는 하부면을 갖는다.
도 21과 결합하여 위에서 설명된 적어도 일부를 얇게 하는 단계 동안에, 기판 일부분(300a) 하부의 일부분을 선택적으로 얇게 하는 것 없이 드롭 하부(315)가 형성된다. 이러한 얇게 하는 단계는 두개의 얇게 하는 단계의 형성으로 나눌 수 있다.
1. 드롭 하부(315)의 하부면에 적당한 두께로 웨이퍼를 균일하게 줄이는 제 1 얇게 하는 단계(기판 포스트의 하부면을 형성하는 도 8과 연결하여 위에서 설명된 얇게 하는 단계와 유사)
2. 드롭 하부(315)를 형성하는 기판 하부의 일부분을 얇게 하지 않지만, 캡슐화된 돌출부(313)의 하부에서 와이어(305)의 일부분을 노출시키기위해, 선택적으로 기판의 두께를 줄이는 제 2 얇게 하는 단계
디바이스를 과열시키지 않고 열이 쉽게 방사되도록 하는 전자 디바이스 외부 및 회로 기판으로 열이 전달될 수 있도록, 드롭 하부(315)는 전자 디바이스가 부착되어 있는 회로 기판 또는 그 외의 유사한 것과 접속된다.
도 23(b)는 전자 디바이스의 하부도이고, 도 23(a)는 선 13(a)를 따라 자른 단면도이다. 여기에 도시된 바와 같이, 드롭 하부(315)는 중요한 열을 생성하는 디바이스 또는 전자 회로 일부 바로 아래에서 드롭 하부(315)가 돌출되도록 설계된, 불규칙적인 모양의 하부면을 가진다. 드롭 하부(315)는 임의의 모양을 가질 수 있고, 전자 디바이스의 열 방사의 필요 및 디바이스가 장착된 회로 기판 등의 열 흡수, 전달, 및 방사 특성에 의존하는 다소의 면적을 덮을 수 있다.
또한, 대안적인 실시예에서, 갈륨 비소화물 등을 포함하여 절연 기판의 사용을 제외한, 캡슐화된 돌출부에 내측-래핑된 접점이 사용된다. 위에서 언급된 바와 같이, 갈륨 비소화물은 실리콘과는 달리, 도핑되지 않으면, 현저하게 전기를 전도하지 않는다. 따라서, 갈륨 비소화물로 만들어진 기판 웨이퍼(300)의 실시예에서는 패턴형성할 수 있는 절연체 층(304)이 필요없다. 도 18을 참조로 위에서 설명된 패턴형성할 수 있는 절연체를 추가하는 단계가 필요없다. 오히려, 전기 전도성이 없는 영영에 갈륨 비소화물 기판을 도핑하지 않음으로써 간단하게, 상호접속 와이어(305)는 기판 웨이퍼(300)와 절연될 수 있다.
도 24는 절연체 층과 캡슐화된 돌출부를 가지는 실시예의 접점을 도시한다. 도 22의 캡슐화된 돌출부의 실시예에 전도성-기판과의 주요 차이점은 절연체 층(304)가 없다는 점이다. 만약 절연체 기판이 갈륨 비소화물인 경우, 상호접속 와이어(305)가 접속되는 점에서 전도성이 되도록, 갈륨 비소화물를 도핑함으로써 접속점(310)이 형성된다.
도 24(a)는 절연체 층이 필요없는 갈륨 비소화물 기판을 사용하여 만든 접점과 두개의 디바이스 중, 선 24(a)에 의해 도시된 단면을 따라 자른 측면도이다. 도 24(b)는 각각이 다중 접점을 가진 두 디바이스 일부분의 하부도이다.
다른 대안적인 실시예는 드롭-하부를 포함한다. 도 25는 전자 디바이스가 드롭 하부(315)를 포함하는 것을 제외한, 이전 도면의 것과 유사한 전자 디바이스를 도시한다. 드롭 하부(315)는 기판(300)의 일부분이 돌출된것이다. 도 23과 결합하여 위에서 설명된 적어도 일부를 얇게 하는 단계 동안에, 기판 일부분(300a) 하부의 일부분을 선택적으로 얇게 하는 것 없이 드롭 하부(315)가 형성된다
도 25(b)는 전자 디바이스의 하부도이고 도 25(a)는 선 13(a)를 따라 자른 단면이다. 여기에 도시된 바와 같이, 드롭 하부(315)는 수직의 리브 또는 드롭 하부(315)의 영역이, 전자 디바이스가 부착된 회로 기판으로부터 스탠드 오프를 제공하기 위해 기판 일부분(300a)의 하부가 얇게 되어지는 수직영역과 교차하는 리브된 하부면을 가진다. 대안적으로, 단일 리브가 있을 수 있거나 전자 디바이스 거의 중심에서 분해될 수 있다. 드롭 하부(315)는 임의의 모양을 가질 수 있으며, 전자 디바이스의 열 방사의 필요 및 디바이스가 장착된 회로 기판 등의 열 흡수, 전달, 및 방사 특성에 의존하는 다소의 면적을 덮을 수 있다.
캡슐화된 돌출부의 실시예에 따른 접점은 포함한다:
1) 기판(300) 하부 아래로 돌출된 캡슐층(306)의 일부분;
2) 기판(300) 하부 아래로 돌출된 절연체 층(304)의 일부분; 및
3) 기판(300) 하부 아래로 돌출된 상호접속 와이어(305)의 일부분(예를 들면 50×50);
접점의 비교적 간단함은 접점이 사용되는 회로로 도입되는 기생 요소를 최소로 하게 한다. 일부 타입의 디바이스의 일부 사용에 대하여, 전력 스위치 디바이스 등의 경우를 포함하는 경우, 중요한 이점이 될 수 있다.
위에서 설명된 기판 포스트에 대한 실시예처럼, 상호접속 와이어(305)는 캡슐화된 확장의 내측 면 주변을 래핑한다.
캡슐화된 돌출부 실시예의 접점은 표면 장착 땜납, 금 압착 본딩, 에폭시, 도전성 에폭시 등의 다양한 기술을 사용하여 회로 기판 등에 접속하는 것이 적합하다.
캡슐화된 돌출부에 접점을 가진 실시예의 잠재적인 이점은 더 높은 웨이퍼 기록 밀도이다. 즉, 접점을 형성하는데 사용되는 기판 웨이퍼(300)의 면적을 줄일 수 있으며, 심지어 기판 포스트를 가진 실시예에서도 이러한 것이 성취될 수 있다. 이러한 면적의 줄임은 웨이퍼 위에 설비되는 전자 회로 영역(301)의 더 많은 복사가 가능하도록 하여 디바이스당 제조 비용을 줄일 수 있다.
일부 실시예에서, 상호접속 와이어(305)는 비교적 순수한 금이다. 따라서, 위에서 설명된 공정에 의해 형성된 접점은 금 압착 본딩이 적합하다. 즉, 이것은 유리 등의 단단한 재료 위에 패턴형성된 비교적 순수한 금 와이어를 적용할 수 있게 한다. 충분한 힘을 적용할 때, 금 접점은 금 와이어로 유리 위에 전기적 접속 및 기계적 본딩을 한다. 또한 이것은 압착 본딩하기 쉬운 상호접속 와이어(305)와 외부의 와이어를 위한 다른 전도성 재료를 사용하여 행할 수 있다.
압착 본딩 실시예의 잠재적인 이점은 매우 좋은 상호-접점 피치가 얻어진다는 것이다. 예를 들면, 75 미크론 아래의 피치를 얻을 수 있다. 이러한 좋은 상호-접점 피치는 액정 디스플레이(LCD)등의 회로를 제어하는 등의 일부 타입의 디바이스를 위한 일부 사용에 이로울 수 있다.
접점 층을 가진 캡슐화된 돌출부에 내측-래핑된 접점
와이어와 접점 층이 캡슐화된 돌출부로 나아가는, 캡슐화된 돌출부, 와이어, 및 접점 층을 포함하는 접점이 도 27에서 도 29까지 도시되어 있다. 접점이 어떻게 제조되는 가는 도 16에서 도 21까지 또한 도 26에 도시되어 있다.
상기 접점을 어떻게 제조하는지가 다음과 같이 간단히 설명되어 있다.
1) 비교적 큰 트렌치가 반도체 웨이퍼 등의 기판의 최상단면에 형성된다. 트렌치는 집적 회로등이 전자 회로나 소자 가장자리 근처에 위치될 수 있다. 회로나 소자는 기판을 사용하여 또는 기판에 부착되어 형성될 수 있다.
2) 선택적으로 회로내의 접속점 위에 스루 홀을 가지는 절연체 층이 형성된다. 절연체 층은 트렌치를 통과하여 일부분에서 끝난다.
3) 접속점에서 트렌치로 나아가는 와이어가 형성된다.
4) 기판의 최상단이 캡슐화되어, 트렌치에 캡슐화된 돌출부를 형성한다.
선택적으로 캡슐은 캡 층을 포함할 수 있다.
5) 기판이 하부에서부터 얇아지게 되어 캡슐화된 돌출부에 와이어의 하부면 일부가 노출된다.
6) 접점 층은 캡슐화된 돌출부에 와이어의 하부면에 형성된다.
7) 선택적으로, 접점 패드는 소잉이나 에칭으로 정의되어, 접점 패드의 측면을 형성한다.
8) 선택적으로, 핀 번호 1의 방향과 부분 타입을 구별하기 위해 전자 디바이스의 최상단면이 마크된다.
9) 웨이퍼가 다이스되어, 기판 포스트의 외측 면을 형성한다. 일부 실시예에 대해서, 여기서 전자 디바이스 제조가 완성될 수 있다.
10) 선택적으로, 캐리어에 부착되는 있는 동안 전자 디바이스는 테스트된다.
이러한 제조 공정 부분의 설명은 위의 도 16에서 도 21까지를 참조하여 알 수 있다. 계속해서, 도 26에 도시된 바와 같이, 도 21에 도시된 웨이퍼의 하부는 리드선 와이어나 접점 층(307)(예를 들면, 각 접점은 6 미크론 두께, 100 미크론 폭, 150 미크론 길이를 갖는다)으로 선택적으로 입혀진다. 제조되는 접점 하부면을 형성하기 위해, 접점 층(307)은 상호접속 와이어(305)의 노출된 부분 최상단에 형성된다. 접점 층(307)은 도 10과 연결되어 위에서 설명되었다.
선택적으로, 캡슐화된 돌출부는 각 접점, 또는 디바이스에 캐리어가 부착되어 있는 동안 마크되거나 테스트될 수 있는 전자 디바이스로 분리된다. 이들 단계는 본 발명의 기판-포스트 실시예와 연결되어 위에서 설명되어 있다.
도 27(a)에 도시된 바와 같이, 이러한 실시예에 따라 접점을 제조하는 마지막 단계는 기판 웨이퍼(300)를 각각이 한 세트의 부착된 접점을 가진 완성된 전자 디바이스로 분리하는 것이다. 소잉 또는 에칭등으로 형성된 분리로 접점과 전자 디바이스의 형성을 마무리한다. 도 27(b)는 선 27(a)를 따라 자른 단면도인 이전 도면의 동일한 두개의 다이의 하부도를 도시한다. 각 다이는 다중 접점을 가진다.
일부 실시예에서, 웨이퍼가 다이로부터 분리되는 종래기술과는 다르게, 전자 디바이스가 지금 완전히 패키지되어, 결과적으로 패키지된 디바이스로 조립된다. 대안적으로, 부가적인 테스트나 마킹 단계가 요구될 수 있다. 대안적으로, 여기에 개시된 바와 같이, 디바이스의 하부에 접점은 다른 기술을 사용해 제조된 디바이스 최상단의 부가적인 접점과 결합되는 실시예에서 부가적인 디바이스 조립 단계가 요구될 수 있다. 일부 형태의 전자 디바이스의 일부 사용에 대하여, 여기서 개시된 바와 같이, 동일한 전자 디바이스에서 접점이 최상단-측 접속과 결합될 수 있는 이점이 있다.
도 28은, 전자 디바이스가 드롭 하부(315)를 포함하는 것을 제외한, 이전 도면의 것과 유사한 전자 디바이스를 도시한다. 드롭 하부(315)는 기판(300)의 일부분이 돌출된 것이다. 도 21과 결합하여 위에서 설명된 적어도 일부를 얇게 하는 단계 동안에, 기판 일부분(300a) 하부의 일부분을 선택적으로 얇게 하는 것 없이 드롭 하부(315)가 형성된다
도 28(b)는 전자 디바이스의 하부도이고 도 28(a)는 13(a)를 따라 자른 단면이다. 여기에 도시된 바와 같이, 디바이스가 부착된 회로 기판으로부터 스탠드오프를 제공하기 위해 기판 부분(300a) 하부가 얇게 된 영역과 교차하는 드롭 하부(315)는 정사각 기둥이다. 드롭 하부(315)는 임의의 모양을 가질 수 있고, 전자 디바이스의 열 방사의 필요 및 디바이스가 장착된 회로 기판 등의 열 흡수, 전달, 및 방사 특성에 의존하는 다소의 면적을 덮을 수 있다.
도 29는 절연 기판과 캡슐화된 돌출부에 접점 리드선을 사용하는 실시예에 따른 접점을 도시한다. 도 29(a)는 절연체 층이 필요없는 갈륨 비소화물 기판을 사용하여 만든 접점과 두개의 디바이스 중, 선 29(a)에 의해 도시된 단면을 따라 자른 측면도이다. 도 29(b)는 각각이 다중 접점을 가지는 두 개의 기판 다이의 하부도이다.
도 27의 실리콘-바탕이 된, 캡슐화된 돌출부, 접점 층 접점과의 주요 차이점은 절연체 층(304)이 없다는 것이다. 도 24의 절연체의, 캡슐화된 돌출부 접점과의 주요 차이점은 접점 층(307)이 존재한다는 것이다. 만약 절연체 기판이 갈륨 비소화물인 경우, 상호접속 와이어(305)에 전기적으로 접속하기 위한 전도체가 되기 위해서, 접속점(310)은 갈륨 비소화물를 도핑함으로써 형성한다.
본 절연체 기판 실시예에 따른 접점을 만드는 데 요구되는 공정은 절연체 기판에 개시된 것보다 더 간단하여, 비용을 줄이고 수율을 높이는 이점을 낳는다. 또한, 이러한 결과의 접점은 전도체 기판보다 더 적은 성분을 가지고, 접점의 신뢰성을 향상시킨다.
접점 층을 갖는 캡슐화된 돌출부의 접점은 다음을 포함한다:
1) 기판(300)의 하부 아래 돌출된 캡슐층(306)의 일부분;
2) 기판(300)의 하부 아래 돌출된 절연체 층(304)의 일부분;
3) 기판(300)의 하부 아래 돌출된 상호접속 와이어(305)의 일부분; 및
4) 접점 층(307)
접점의 비교적 간단함은 접점이 사용되는 회로로 도입되는 기생 요소를 최소로 하게 한다. 일부 타입의 디바이스의 일부 사용에 대하여, 전력 스위치 디바이스 등의 경우를 포함하는 경우, 중요한 이점이 될 수 있다.
위에서 설명된 실시예처럼, 상호접속 와이어(305)는 캡슐화된 돌출부의 내측 면 주변을 래핑한다.
캡슐화된-돌출부 실시예의 접점은 표면 장착 땜납, 금 압착 본딩, 에폭시, 도전성 에폭시 등의 다양한 기술을 사용하여 회로 기판 또는 다른 장치에 접속하는 것이 적합하다.
캡슐화된 돌출부와 접점층을 갖는 실시예의 잠재적인 이점은 접점층이 다양한 방법에서 전자 디바이스를 접속하는 것을 용이하게 한다는 것이다. 예를 들면, 상호접속 와이어(305)가 금으로 만들어지고, 전자 디바이스가 땜납되는 실시예에서 접점 층(307)이 이롭게 사용될 수 있다. 일반적인 땜납에서 금이 녹아, 땜납에 금속 혼합물이 오염된다. 심지어 금을 위한 특별한 땜납도 문제가 될 수 있다. 상기 실시예에서, 접점 층(307)은 위에서 설명된 바와 같이, 쉽게 땜납될 수 있는 금속으로 만들 수 있다. 다른 실시예에서, 상호접속 와이어(305)는 금 외의 것이 될 수 있고, 금 외부 접점이 압착 본딩, 부식 저항력 등의 이유에 바람직하면 접점 층(307)은 금이 될 수 있다.
드롭-하부를 갖는 내측-래핑된 접점
도 13(b), 도 23(b), 도 25(b); 및 도28(b)은 적어도 하나의 드롭 하부(315)를 포함하는 접점 실시예를 도시한다. 드롭 하부(315)는 마무리된 전자 디바이스의 접점 하부와 거의 동일 평면상의 하부면을 가진다.
드롭 하부(315)는 캡슐화된 돌출부의 하부에 와이어를 노출되도록 적어도 일부를 얇게 하는 단계 동안에, 기판 일부분(300a) 하부의 일부분을 선택적으로 얇게 하는 것 없이 드롭 하부(315)가 형성된다. 때때로, 드롭 하부(315)를 형성하는 것은 드롭 하부(315)의 하부면을 형성하는 제 1 얇게 하는 단계를 요구하며, 드롭 하부(315)를 더 얇게 하는 단계 없이 와이어를 노출하는 제 2 선택적 얇게 하는 단계가 뒤따른다.
디바이스를 과열시키지 않고 열이 쉽게 방사되도록 하는 전자 디바이스 외부 및 회로 기판으로 열이 전달될 수 있도록, 드롭 하부(315)는 전자 디바이스가 부착되어 있는 회로 기판, 유리 플레이트 등과 기계적으로 접속된다. 선택적으로, 드롭 하부(315)는 회로 기판에 전기적 접속을 제공하고, 디바이스에 대해 기판 전압 또는 신호를 공급하는데 사용될 수 있다.
비록 여기서 접점 타입 또는 실시예의 선택된 서브세트와 연결되어 설명되었지만, 드롭 하부(315)는 여기에 설명된 접점의 실시예나 모든 타입에 사용될 수 있다.
다양한 모양을 가진 여기에 설명된 드롭 하부(315)는
1) 도 13(b)에 도시된 바와 같이, 전자 디바이스의 대부분의 하부면을 덮을 만큼 충분하게 큰 정사각형 또는 직사각형;
2) 도 23(b)에 도시된 바와 같이, 중요한 열을 생성하는 전자 디바이스의 일부분을 덮는 불규칙한 모양;
3) 도 25(b)에 도시된 바와 같이, 리브; 및
4) 도 28(b)에 도시된 바와 같이, 기둥
드롭 하부(315)는 위에 것에만 제한되지 않고, 수직의 리브, 수평의 리브, 비스듬한 리브, 단일 리브 또는 디바이스의 가운데 아래로 넓게 벗겨짐, 이들의 조합, 및 이들의 패턴 등의 임의의 모양을 가질 수 있다.
드롭 하부(315)의 모양 및 디바이스에서의 복수의 드롭 하부(315)는 전자 디바이스의 크기, 전자 디바이스의 열 생성 특성, 전자 디바이스가 부착된 회로나 다른 장치의 열 흡수 특성 및, 회로 기판에 전자 디바이스를 부착하는 방법의 특성을 고려하여 선택할 수 있는 것중에 택하여 설계된다. 예를 들면, 작은 디바이스에 대해, 하부면의 대부분을 덮을 정도로 충분히 큰 정사각 또는 직사각형은 가장 간단하고, 가장 신뢰성이 있는 반면, 큰 디바이스에 대해, 상기 드롭 하부는 열 팽창 문제 및 리브되거나 기둥으로 된 드롭 하부에 의해 피할 수 있는 땜납 플로우 문제를 유도할 수 있다.
임의의 모양이나 복수의 드롭 하부(315)는 여기 설명된 임의의 접점 실시예와 함께 사용될 수 있다.
여기에 전기와 전자 디바이스를 위한 몇개의 다른 타입의 접점을 제조하는 몇몇 방법이 설명되어 있다. 설명된 실시예는 짧고 간단한 제조 공정, 간단하고 신뢰성있는 접점, 높은 웨이퍼 기록 밀도, 및 변화된 타입의 전자 디바이스를 사용하기에 적당한 물리적 및 전기적 특성을 유익하게 갖는 접점을 포함하는 하나 이상의 중요한 이점을 잠재적으로 실현하는 방법으로 사용될 수 있다.
여기에 개시된 접점 제조 방법은 짧고 간단해 잠재적으로 이점이 될 수 있다. 더 짧고 더 간단한 제조 방법은 디바이스 제조 비용을 줄이고 제조 수율 즉, 실제로 특정 기능으로 제조되는 디바이스의 백분율이 증가된다. 일부 실시예에서,웨이퍼가 다이로부터 분리되는 종래기술과는 다르게, 전자 디바이스는 웨이퍼 제조 공정을 사용하여 완전히 패키지될 수 있어, 결과적으로 패키지된 디바이스로 조립된다. 더우기 웨이퍼에서 형성하는 동안, 마무리된 전자 디바이스는 테스트될 수 있다. 대안적으로, 마무리된 디바이스는 분리된후에 테스트될 수 있고, 전형적인 종래-기술 웨이퍼 테스트 단계는 빠질 수 있다. 더우기 갈륨 비소화물과 같은 절연체 기판에 접점에 대해 개시된 공정은 실리콘과 같은 전도성 기판에 대해 개시된 공정보다 더 간단하여, 이들 이점을 더 강화시킨다.
여기에 개시된 접점은 단순하고, 기계적으로 거칠고 억센, 및 비교적 적은 성분을 잠재적으로 포함할 수 있는 이점이 있다. 따라서, 이들은 원래부터 신뢰성이 있는지 모른다. 더우기, 갈륨 비소화물이체 기판을 사용하여 개시된 접점은 실리콘과 같은 전도성 기판을 사용하여 개시된 접점보다 더 적은 성분을 가져 원래부터 더 신뢰성이 있는지 모른다.
접점을 제조하는 기판 면적을 사용하는 종래 기술보다 웨이퍼 기록 밀도가 잠재적으로 증가될 수 있는 이점이 있다. 접점을 형성하는데 사용되는 기판 웨이퍼의 면적은 적어지고; 따라서, 개별 소자 또는 전자 회로의 더 많은 복사가 웨이퍼상에 설비될 수 있고; 디바이스 당 제조 비용이 더 낮아질 수 있다.
여기에 개시된 접점은 이로운 물리적 특성을 잠재적으로 가질 수 있고, 다른 타입의 전자 디바이스 사용에 이롭게 조화시킬 수 있다. 300-미크론 표면 장착 기술과 겸용할 수 있는 내부-접점 피치가 쉽게 얻어진다. 적어도 금 압착 본딩과 함께 사용된 캡슐화된 돌출부 실시예에서, 매우 좋은 내부-접점 피치가 가능하다(예를 들면, 75 미크론 아래로). 다양한 실시예에서, 접점층은 쉽게 땜납 가능한 재료로 또는 금으로, 또는 완성된 전자 디바이스에 적용되는 특별한 장착 기술에 적당한 어떠한 재료로도 형성될 수 있다. 여기에 설명된 바와 같이, 기판의 하부면에 형성된 접점은 동일한 전자 디바이스에서 기판의 최상단면에 접점이나 패드와 결합될 수 있어; 디바이스당 접점 수를 증가시키고 디바이스가 사용하는 접점의 타입을 원하는대로 할 수 있다.
여기에 개시된 접점은 이로운 전기적 특성을 잠재적으로 가질 수 있고, 다른 타입의 전자 디바이스 사용에 이롭게 조화시킬 수 있다. 접점의 하부면 크기는 접점에서 접점까지 변할 수 있고, 실제 전류를 요구하는 신호나 전원 공급 전압을 운반하는 다중 접점을 사용하는 필요를 줄이거나 없앨 수 있다. 그들의 크기를 줄이고, 비교적 간단함때문에, 접점은 기생회로 효과를 최소로 하게 하고, 전력 스위치 디바이스와 같은 사용에 이로울 수 있다.
부가적으로, 여기에 개시된 기술에 의해 제조된 디바이스는 기판이 포함한 전자 회로의 다양한 부분에 대해 기판을 절연시키고 분리할 수 있다.
앞서 말한 명세서에서, 본 발명은 이들의 한정된 실시예를 참조로 설명되어졌다. 그러나, 다음 청구항에 진술한 바와 같이, 본 발명의 더 넓은 이해와 범주에 벗어남이 없이 다양한 변경과 수정이 만들어질 수 있음은 명백할 것이다. 따라서 명세서와 도면은 제한적이기보다 설명적인 것으로 간주되어야 한다.

Claims (48)

  1. 전자 디바이스의 접점을 제조하는 방법에 있어서,
    접속점이 있는 전자회로를 가지는 기판의 최상단면에 트렌치를 형성하는 단계;
    접속점에서 트렌치로 확장하는 기판 위에 상측 와이어를 형성하는 단계;
    트렌치에 돌출부를 형성하는 캡슐층을 기판과 상측 와이어 위에 형성하는 단계;
    상측 와이어의 하부면의 적어도 일부분을 노출시키고 기판 포스트를 형성하기 위해, 적어도 캡슐화된 돌출부의 적어도 일부분 아래로 기판의 하부면을 얇게 하는 단계; 및
    상측 와이어의 노출된 부분과 기판 포스트 사이에 하측 와이어를 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 접속점에서 접점 스루-홀을 가지며 트렌치의 일부분을 덮지 않는 절연체 층을 기판과 상측 와이어 사이에 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 트렌치 형성 단계가, 스타터 트렌치를 자르고, 그후 트렌치를 형성하기 위해 상기 스타터 트렌치를 에칭하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 상기 얇게 하는 단계가, 기판의 하부면 일부분이 하측 와이어와 실질적으로 동일-평면상에 있도록 패턴형성되는 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서, 상기 기판은 실리콘, 갈륨 비소화물, 실리콘 게르마늄, 실리콘 탄화물, 갈륨 인화물, 세라믹 물질, 사파이어 및 석영으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서, 상기 전자 회로는, 기판을 사용하여 제조한 집적 회로, 기판을 사용하여 제조한 전자 회로, 기판을 사용하여 제조한 능동 개별 전자 소자, 기판을 사용하여 제조한 수동 개별 전자 소자, 및 기판에 부착된 집적 회로, 기판에 부착된 전자 회로, 기판에 부착된 능동 개별 전자 소자, 기판에 부착된 수동 개별 전자 소자로 구성된 그룹에서 선택되는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 상기 상측 와이어는 금, 은, 구리, 알루미늄, 니켈 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 상기 캡슐화는, 에폭시, 플라스틱, 유리, 폴리미드 수지, 테플론, 실리콘 산화물, 실리콘 질화물, 실리콘, 폴리실리콘, 비결정 실리콘, 알루미늄, 다이아몬드, 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 방법.
  9. 제 1 항에 있어서, 상기 하측 와이어는, 금, 은, 니켈, 니크롬-금, 니크롬-니켈, 니켈-비소-금, 니켈-비소, 니켈-금, 금-주석-산화물, 팔라디움-실리사이드, 티타늄, 텅스텐, 티타늄-텅스텐, 인듐 티타늄 산화물, 알루미늄, 구리, 백금, 이들의 합금, 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 방법.
  10. 제 2 항에 있어서, 상기 절연체 층은, 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리미드 수지, 에폭시, 아크릴 제품, 패턴형성할 수 있는 플라스틱, 이들의 혼합, 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 방법.
  11. 한 세트의 접점을 가지는 전자 디바이스에 있어서,
    한 세트의 접속점을 포함하는 전자 회로를 가지는 기판;
    전자 회로와 기판 위에 위치된 제 1 부분 및 회로 가장자리를 넘어서 확장한 제 2 부분을 가지며, 제 1 부분 아래에 돌출부를 형성하는 캡슐;
    기판과 캡슐 사이에 위치하고 접속점 중 하나와 접속된 내부 부분, 및 캡슐화된 돌출부 위로 확장한 외부 부분을 각각 가지는 한 세트의 상부 와이어;
    기판에서 형성되고, 캡슐화된 돌출부 근처에 위치되며, 그것으로부터 아래쪽으로 확장하는 한 세트의 포스트; 및
    캡슐화된 돌출부에서 기판으로 덮여 있지 않은 상측 와이어 중 하나에 각각 접속하고, 기판 포스트 중의 하나에 각각 접속하는 한 세트의 하부 와이어를 포함하는 것을 특징으로 하는 디바이스.
  12. 제 11 항에 있어서, 전자 회로와 상측 와이어 사이에 위치되고, 각 접속점에 스루-홀을 가지며, 캡슐화된 돌출부에서 상측 와이어의 적어도 일부분을 덮지 않는 절연체 층을 더 포함하는 것을 특징으로 하는 디바이스.
  13. 제 11 항에 있어서, 상기 기판 하부면의 일부분은 하측 와이어와 실질적으로 동일-평면상에 있는 것을 특징으로 하는 디바이스.
  14. 제 11 항에 있어서, 상기 기판은 실리콘, 갈륨 비소화물, 실리콘 게르마늄, 실리콘 탄화물, 갈륨 인화물, 세라믹 물질, 사파이어 및 석영으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 디바이스.
  15. 제 11 항에 있어서, 상기 전자 회로는 기판을 사용하여 제조한 집적 회로, 기판을 사용하여 제조한 전자 회로, 기판을 사용하여 제조한 능동 개별 전자 소자, 기판을 사용하여 제조한 수동 개별 전자 소자, 기판에 부착된 집적 회로, 기판에 부착된 전자 회로, 기판에 부착된 능동 개별 전자 소자, 기판에 부착된 수동 개별 전자 소자로 구성된 그룹에서 선택되는 것을 특징으로 하는 디바이스.
  16. 제 11 항에 있어서, 상기 상측 와이어는 금, 은, 구리, 알루미늄, 니켈 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 디바이스.
  17. 제 11 항에 있어서, 상기 캡슐화는 에폭시, 플라스틱, 유리, 폴리미드 수지, 테플론, 실리콘 산화물, 실리콘 질화물, 실리콘, 폴리실리콘, 비결정 실리콘, 알루미늄, 다이아몬드, 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 디바이스.
  18. 제 11 항에 있어서, 상기 하측 와이어는 금, 은, 니켈, 니크롬-금, 니크롬-니켈, 니켈-비소-금, 니켈-비소, 니켈-금, 금-주석-산화물, 팔라디움-실리사이드, 티타늄, 텅스텐, 티타늄-텅스텐, 인듐 티타늄 산화물, 알루미늄, 구리, 백금, 이들의 합금, 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 디바이스.
  19. 제 12 항에 있어서, 상기 절연체 층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리미드 수지, 에폭시, 아크릴 제품, 패턴형성할 수 있는 플라스틱, 이들의 혼합, 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 디바이스.
  20. 한 세트의 접점을 가지는 전자 디바이스에 있어서,
    한 세트의 접속점을 가지는 전자 회로를 유지하기 위한 기판 수단;
    전자 회로와 기판 위에 위치되고 회로 가장자리를 넘어서 및 아래에 돌출부를 형성하는 캡슐 수단;
    캡슐화된 돌출부에서 접속점을 다른 세트의 점에 접속하는 상측 전도체 수단;
    기판 수단에서 형성되고, 캡슐화된 돌출부 근처에 위치되며, 그것으로부터 아래쪽으로 확장하는 포스트 수단; 및
    상측 와이이 수단 위의 점을 포스트 수단에 접속하는 전도체 수단을 포함하는 것을 특징으로 하는 디바이스.
  21. 전자 디바이스에 접점을 제조하는 방법에 있어서,
    접속점을 포함하는 전자 회로를 가지는 기판의 최상단면에 트렌치를 형성하는 단계;
    기판 위에 접속점에서 트렌치로 나아가는 와이어를 형성하는 단계;
    트렌치에 돌출부를 형성하는 캡슐층을 기판과 와이어 위에 형성하는 단계; 및
    와이어 하부면의 적어도 일부분을 노출시키고, 캡슐화된 돌출부의 적어도 일부분 아래로 기판 하부면을 얇게 하는 단계를 포함하는 것을 특징으로 하는 방법.
  22. 제 21 항에 있어서, 기판과 와이어 사이에 위치되고, 접속점에 접점 스루-홀을 가지며, 트렌치의 적어도 일부분을 덮지 않는 절연체 층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  23. 제 21 항에 있어서,
    캡슐화된 돌출부에서 와이어 아래로 접점층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  24. 제 21 항에 있어서,
    기판과 와이어 사이에 위치되고, 접속점에 접점 스루-홀을 가지며, 트렌치의 적어도 일부분을 덮지 않는 절연체 층을 형성하는 단계; 및
    캡슐화된 돌출부에서 와이어 아래로 접점층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  25. 제 21 항에 있어서, 상기 트렌치 형성 단계는 스타터 트렌치를 자르고, 그후 트렌치를 형성하기 위해 상기 스타터 트렌치를 에칭하는 것을 특징으로 하는 방법.
  26. 제 21 항에 있어서, 상기 얇게 하는 단계는 기판 하부면의 일부분과 캡슐화된 돌출부에서 와이어가 실질적으로 동일-평면상에 있도록 패턴형성되는 것을 특징으로 하는 방법.
  27. 제 21 항에 있어서, 상기 기판은 실리콘, 갈륨 비소화물, 실리콘 게르마늄,실리콘 탄화물, 갈륨 인화물, 세라믹 물질, 사파이어 및 석영으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 방법.
  28. 제 21 항에 있어서, 상기 전자 회로는 기판을 사용하여 제조한 집적 회로, 기판을 사용하여 제조한 전자 회로, 기판을 사용하여 제조한 능동 개별 전자 소자, 기판을 사용하여 제조한 수동 개별 전자 소자, 기판에 부착된 집적 회로, 기판에 부착된 전자 회로, 기판에 부착된 능동 개별 전자 소자, 기판에 부착된 수동 개별 전자 소자로 구성된 그룹에서 선택되는 것을 특징으로 하는 방법.
  29. 제 21 항에 있어서, 상기 와이어는 금, 은, 니켈, 니크롬-금, 니크롬-니켈, 니켈-비소-금, 니켈-비소, 니켈-금, 금-주석-산화물, 팔라디움-실리사이드, 티타늄, 텅스텐, 티타늄-텅스텐, 인듐 티타늄 산화물, 알루미늄, 구리, 백금, 이들의 합금, 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 방법.
  30. 제 21 항에 있어서, 상기 캡슐화는 에폭시, 플라스틱, 유리, 폴리미드 수지, 테플론, 실리콘 산화물, 실리콘 질화물, 실리콘, 폴리실리콘, 비결정 실리콘, 알루미늄, 다이아몬드, 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 방법.
  31. 제 23 항에 있어서, 상기 접점 층은 금, 은, 니켈, 니크롬-금, 니크롬-니켈, 니켈-비소-금, 니켈-비소, 니켈-금, 금-주석-산화물, 팔라디움-실리사이드, 티타늄, 텅스텐, 티타늄-텅스텐, 인듐 티타늄 산화물, 알루미늄, 구리, 백금, 이들의 합금, 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 방법.
  32. 제 24 항에 있어서, 상기 접점 층은 금, 은, 니켈, 니크롬-금, 니크롬-니켈, 니켈-비소-금, 니켈-비소, 니켈-금, 금-주석-산화물, 팔라디움-실리사이드, 티타늄, 텅스텐, 티타늄-텅스텐, 인듐 티타늄 산화물, 알루미늄, 구리, 백금, 이들의 합금, 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 방법.
  33. 제 22 항에 있어서, 상기 절연체 층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리미드 수지, 에폭시, 아크릴 제품, 패턴형성할 수 있는 플라스틱, 이들의 혼합, 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 방법.
  34. 제 24 항에 있어서, 상기 절연체 층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리미드 수지, 에폭시, 아크릴 제품, 패턴형성할 수 있는 플라스틱, 이들의 혼합, 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 방법.
  35. 디바이스의 패키지에 한 세트의 접점을 가지는 전자 디바이스에 있어서,
    한 세트의 접속점을 포함하는 전자 회로를 가지는 기판;
    회로와 기판 위에 위치되고, 회로 가장자리를 넘어서 확장하며, 기판 아래로 확장하는 돌출부를 형성되는 캡슐; 및
    기판과 캡슐 사이에 위치되고 접속점 중의 하나와 접속된 내부 부분, 및 캡슐화된 돌출부 위로 확장한 외부 부분을 각각 가지는 한 세트의 와이어를 포함하는 것을 특징으로 하는 디바이스.
  36. 제 35 항에 있어서, 전자 회로와 와이어 사이에 위치하고, 각 접속점에 스루-홀을 가지며, 와이어 외부 부분의 일부를 덮지 않는 절연체 층을 더 포함하는 것을 특징으로 하는 디바이스.
  37. 제 35 항에 있어서, 와이어의 외부 부분 아래 위치된 접점 층을 더 포함하는 것을 특징으로 하는 디바이스.
  38. 제 35 항에 있어서, 상기 전자 회로와 상기 와이어 사이에 위치하고, 각 접속점에 스루-홀을 가지며, 와이어 외부 부분의 일부를 덮지 않는 절연체 층; 및
    와이어의 외부 부분 아래 위치된 접점 층을 더 포함하는 것을 특징으로 하는 디바이스.
  39. 제 35 항에 있어서, 기판 하부면의 일부분은 하측 와이어와 실질적으로 동일-평면상에 있는 것을 특징으로 하는 디바이스.
  40. 제 35 항에 있어서, 상기 기판은 실리콘, 갈륨 비소화물비소화물은마늄, 실리콘 탄화물, 갈륨 인화물, 세라믹 물질, 사파이어 및 석영 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 디바이스.
  41. 제 35 항에 있어서, 상기 전자 회로는 기판을 사용하여 제조한 집적 회로, 기판을 사용하여 제조한 전자 회로, 기판을 사용하여 제조한 능동 개별 전자 소자, 기판을 사용하여 제조한 수동 개별 전자 소자, 기판에 부착된 집적 회로, 기판에 부착된 전자 회로, 기판에 부착된 능동 개별 전자 소자, 기판에 부착된 수동 개별 전자 소자로 구성된 그룹에서 선택되는 것을 특징으로 하는 디바이스.
  42. 제 35 항에 있어서, 상기 와이어는 금, 은, 구리, 알루미늄, 니켈 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 디바이스.
  43. 제 35 항에 있어서, 상기 캡슐화는 에폭시, 플라스틱, 유리, 폴리미드 수지, 테플론, 실리콘 산화물, 실리콘 질화물, 실리콘, 폴리실리콘, 비결정 실리콘, 알루미늄, 다이아몬드, 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 디바이스.
  44. 제 37 항에 있어서, 상기 접점 층은 금, 은, 니켈, 니크롬-금, 니크롬-니켈, 니켈-비소-금, 니켈-비소, 니켈-금, 금-주석-산화물, 팔라디움-실리사이드, 티타늄, 텅스텐, 티타늄-텅스텐, 인듐 티타늄 산화물, 알루미늄, 구리, 백금, 이들의 합금, 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 디바이스.
  45. 제 38 항에 있어서, 상기 접점 층은 금, 은, 니켈, 니크롬-금, 니크롬-니켈, 니켈-비소-금, 니켈-비소, 니켈-금, 금-주석-산화물, 팔라디움-실리사이드, 티타늄, 텅스텐, 티타늄-텅스텐, 인듐 티타늄 산화물, 알루미늄, 구리, 백금, 이들의 합금, 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 디바이스.
  46. 제 36 항에 있어서, 상기 절연체 층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리미드 수지, 에폭시, 아크릴 제품, 패턴형성할 수 있는 플라스틱, 이들의 혼합, 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 디바이스.
  47. 제 38 항에 있어서, 상기 절연체 층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리미드 수지, 에폭시, 아크릴제품, 패턴형성할 수 있는 플라스틱, 이들의 혼합, 및 이들의 층으로 구성된 그룹에서 선택된 재료로 형성되는 것을 특징으로 하는 디바이스.
  48. 디바이스의 패키지에 한 세트의 접점을 가지는 전자 디바이스에 있어서,
    한 세트의 접속점을 포함하는 전자 회로를 유지하기 위한 기판 수단;
    회로와 기판 위에 위치되고, 회로 가장자리를 넘어서 확장하며, 기판 아래로 확장한 돌출부를 형성하는 캡슐화 수단; 및
    캡슐화된 돌출부에서 접속점을 점에 접속하는 한 세트의 와이어 수단을 포함하는 것을 특징으로 하는 디바이스.
KR1019997006678A 1997-01-24 1998-01-26 내측이 래핑된 전자 디바이스용 접점의 반도체 웨이퍼 제조방법 KR20000070443A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/788,764 US5904496A (en) 1997-01-24 1997-01-24 Wafer fabrication of inside-wrapped contacts for electronic devices
US8/788,764 1997-01-24

Publications (1)

Publication Number Publication Date
KR20000070443A true KR20000070443A (ko) 2000-11-25

Family

ID=25145478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997006678A KR20000070443A (ko) 1997-01-24 1998-01-26 내측이 래핑된 전자 디바이스용 접점의 반도체 웨이퍼 제조방법

Country Status (5)

Country Link
US (2) US5904496A (ko)
KR (1) KR20000070443A (ko)
AU (1) AU6251198A (ko)
GB (1) GB2337636B (ko)
WO (1) WO1998033214A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882030B2 (en) * 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6177722B1 (en) 1998-04-21 2001-01-23 Atmel Corporation Leadless array package
US6164523A (en) * 1998-07-01 2000-12-26 Semiconductor Components Industries, Llc Electronic component and method of manufacture
US6290631B2 (en) * 1999-01-25 2001-09-18 United Microelectronics Corp. Method for restoring an alignment mark after planarization of a dielectric layer
JP2000243900A (ja) * 1999-02-23 2000-09-08 Rohm Co Ltd 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
US6717254B2 (en) 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
AU2002309459A1 (en) * 2001-06-13 2002-12-23 Advanpack Solutions Pte Ltd Method for forming a wafer level chip scale package, and package formed thereby
US6744129B2 (en) * 2002-01-11 2004-06-01 Microtune (San Diego), Inc. Integrated ground shield
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
TWI227050B (en) * 2002-10-11 2005-01-21 Sanyo Electric Co Semiconductor device and method for manufacturing the same
JP2004349593A (ja) * 2003-05-26 2004-12-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
WO2005022643A1 (en) * 2003-09-02 2005-03-10 Arizona Board Of Regents Thermal stability for silver metallization
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
US6972243B2 (en) * 2003-09-30 2005-12-06 International Business Machines Corporation Fabrication of semiconductor dies with micro-pins and structures produced therewith
DE10356885B4 (de) * 2003-12-03 2005-11-03 Schott Ag Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
US7402515B2 (en) * 2005-06-28 2008-07-22 Intel Corporation Method of forming through-silicon vias with stress buffer collars and resulting devices
US8435873B2 (en) 2006-06-08 2013-05-07 Texas Instruments Incorporated Unguarded Schottky barrier diodes with dielectric underetch at silicide interface
US7425758B2 (en) * 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
JP4378387B2 (ja) * 2007-02-27 2009-12-02 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及びその製造方法
TWI358113B (en) * 2007-10-31 2012-02-11 Advanced Semiconductor Eng Substrate structure and semiconductor package usin
US7858512B2 (en) * 2008-06-26 2010-12-28 Wafer-Level Packaging Portfolio Llc Semiconductor with bottom-side wrap-around flange contact
US7898724B2 (en) * 2008-11-05 2011-03-01 Texas Instruments Incorporated Thermal conduction by encapsulation
US20110197429A1 (en) * 2010-02-16 2011-08-18 Nuggehalli Ravindra Method of Magnetically Driven Simultaneous Assembly
DE102010020749A1 (de) * 2010-05-17 2011-11-17 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung mit einem Siliziumdurchkontaktierungsmodul und Verfahren
DE102010039298B4 (de) 2010-08-13 2022-11-10 Robert Bosch Gmbh Verfahren zum Füllen von Hohlräumen in Wafern
FR2978609A1 (fr) * 2011-07-26 2013-02-01 St Microelectronics Crolles 2 Procede de fabrication d'une liaison electrique, en particulier une liaison electrique d'une structure integree tridimensionnelle, et dispositif correspondant
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
WO2020024277A1 (zh) * 2018-08-03 2020-02-06 深圳市为通博科技有限责任公司 芯片封装的方法
EP3789745B1 (en) * 2019-09-09 2024-04-10 Yageo Nexensos GmbH Flexible passive electronic component and method for producing the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54136176A (en) 1978-04-13 1979-10-23 Nec Corp Manufacture of beam lead type semiconductor device
EP0029334B1 (en) 1979-11-15 1984-04-04 The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and Series-connected combination of two-terminal semiconductor devices and their fabrication
JPS56148848A (en) 1980-04-21 1981-11-18 Nec Corp Beam lead type semiconductor device
DE3265928D1 (en) 1981-01-23 1985-10-10 Fairchild Camera Instr Co Low resistance schottky diode on polysilicon/metal-silicide
JPS6347972A (ja) 1986-08-18 1988-02-29 Sanyo Electric Co Ltd 半導体装置
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4835704A (en) * 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
JPS63288062A (ja) 1987-05-20 1988-11-25 Nec Corp ビ−ムリ−ド型ダイオ−ド
JP2544396B2 (ja) * 1987-08-25 1996-10-16 株式会社日立製作所 半導体集積回路装置の製造方法
US5071792A (en) * 1990-11-05 1991-12-10 Harris Corporation Process for forming extremely thin integrated circuit dice
US5161093A (en) * 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
US5500557A (en) * 1992-04-30 1996-03-19 Sgs-Thomson Microelectronics, Inc. Structure and method for fabricating integrated circuits
US5592022A (en) * 1992-05-27 1997-01-07 Chipscale, Inc. Fabricating a semiconductor with an insulative coating
KR950012658B1 (ko) * 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JP2755131B2 (ja) * 1993-10-27 1998-05-20 日本電気株式会社 半導体装置
DE4339551C1 (de) 1993-11-19 1994-10-13 Heusler Isabellenhuette Widerstand in SMD-Bauweise und Verfahren zu seiner Herstellung sowie Leiterplatte mit solchem Widerstand
US5656547A (en) * 1994-05-11 1997-08-12 Chipscale, Inc. Method for making a leadless surface mounted device with wrap-around flange interface contacts
WO1995034083A1 (en) * 1994-06-09 1995-12-14 Chipscale, Inc. Resistor fabrication
US5434745A (en) * 1994-07-26 1995-07-18 White Microelectronics Div. Of Bowmar Instrument Corp. Stacked silicon die carrier assembly
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability

Also Published As

Publication number Publication date
GB9915783D0 (en) 1999-09-08
AU6251198A (en) 1998-08-18
US5904496A (en) 1999-05-18
WO1998033214A1 (en) 1998-07-30
GB2337636B (en) 2002-01-16
US6355981B1 (en) 2002-03-12
GB2337636A (en) 1999-11-24

Similar Documents

Publication Publication Date Title
US6221751B1 (en) Wafer fabrication of die-bottom contacts for electronic devices
KR20000070443A (ko) 내측이 래핑된 전자 디바이스용 접점의 반도체 웨이퍼 제조방법
US8105856B2 (en) Method of manufacturing semiconductor device with wiring on side surface thereof
US5606198A (en) Semiconductor chip with electrodes on side surface
US5977641A (en) Semiconductor device and method for manufacturing the same
US6518092B2 (en) Semiconductor device and method for manufacturing
US7858512B2 (en) Semiconductor with bottom-side wrap-around flange contact
US5889324A (en) Package for a semiconductor device
US5668409A (en) Integrated circuit with edge connections and method
TWI421982B (zh) 半導體導線元件及其製造方法
JP3927783B2 (ja) 半導体部品
EP1478021B1 (en) Semiconductor device and manufacturing method thereof
US10985083B2 (en) Semiconductor device and method for manufacturing the same
JP7201296B2 (ja) 半導体装置およびその製造方法
US20050258536A1 (en) Chip heat sink device and method
JP4145902B2 (ja) 半導体装置及びその製造方法
KR102619532B1 (ko) 반도체 패키지
JP4357278B2 (ja) 集積回路ダイ製作方法
KR100828027B1 (ko) 스택형 웨이퍼 레벨 패키지 및 그의 제조 방법, 및 웨이퍼레벨 스택 패키지 및 그의 제조 방법
KR100919080B1 (ko) 반도체 디바이스 및 그 제조 방법
US7052933B2 (en) Method of manufacturing an electronic device, and electronic device
US6646357B2 (en) Semiconductor device and method of production of same
US20240038640A1 (en) Semiconductor device
KR100324602B1 (ko) 일괄패키지공정이가능한반도체장치의제조방법
KR20010068592A (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid