FR2978609A1 - Procede de fabrication d'une liaison electrique, en particulier une liaison electrique d'une structure integree tridimensionnelle, et dispositif correspondant - Google Patents

Procede de fabrication d'une liaison electrique, en particulier une liaison electrique d'une structure integree tridimensionnelle, et dispositif correspondant Download PDF

Info

Publication number
FR2978609A1
FR2978609A1 FR1156817A FR1156817A FR2978609A1 FR 2978609 A1 FR2978609 A1 FR 2978609A1 FR 1156817 A FR1156817 A FR 1156817A FR 1156817 A FR1156817 A FR 1156817A FR 2978609 A1 FR2978609 A1 FR 2978609A1
Authority
FR
France
Prior art keywords
pillar
support
electrically conductive
layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1156817A
Other languages
English (en)
Inventor
Mohamed Bouchoucha
Laurent-Luc Chapelon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1156817A priority Critical patent/FR2978609A1/fr
Publication of FR2978609A1 publication Critical patent/FR2978609A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Dispositif intégré et procédé de fabrication correspondant, ledit dispositif comprenant : - un support semi-conducteur comportant du silicium, - au moins un premier pilier électriquement conducteur s'étendant au sein du support et débouchant sur une face du support, - au moins un deuxième pilier de silicium situé à côté du premier pilier et saillant de ladite face, - une couche continue électriquement conductrice (CC) sur ledit deuxième pilier saillant, sur le fond du premier pilier et sur la partie du support entre les deux piliers de façon à réaliser une liaison électrique.

Description

B11-1719FR 1 Procédé de fabrication d'une liaison électrique, en particulier une liaison électrique d'une structure intégrée tridimensionnelle, et dispositif correspondant L'invention concerne les circuits intégrés et plus particulièrement les liaisons électriques réalisées au sein d'assemblages entre deux circuits intégrés formant des structures intégrées tridimensionnelles.
De manière classique, afin de réaliser un assemblage de la face arrière d'un premier circuit intégré et de la face avant d'un deuxième circuit intégré, des liaisons traversantes électriquement conductrices (« TSV : Through Silicon Via » selon un vocable anglo-saxon bien connu de l'homme du métier) sont réalisées au sein du premier circuit intégré. Des piliers de cuivre (« copper pillars » en langue anglaise) en contact électrique avec les liaisons traversantes électriquement conductrices sont ensuite réalisés sur la face arrière du premier circuit intégré. Ces piliers sont assemblés avec des plots de cuivre disposés sur la face avant du deuxième circuit intégré. Les piliers de cuivre et les plots de cuivre formant des liaisons sont disposés au sein d'une résine comblant l'espace entre les deux circuits intégrés (« wafer level under fill » en langue anglaise). L'utilisation de liaisons en cuivre entre les circuits intégré a pour inconvénient de limiter la densité de liaisons réalisable entre deux circuits intégrés. En effet, les résines utilisées lors de la croissance par dépôt électrochimique des plots et des piliers de cuivre ne permettent pas de rapprocher les liaisons. Par ailleurs, le coefficient de dilatation thermique du cuivre, de l'ordre de 16 parties par million par degré Celsius, est très supérieur à celui du silicium des circuits intégrés assemblés (2,6 parties par million par degré Celsius). Ainsi, les liaisons en cuivre peuvent induire, après des étapes de fabrication sous des températures élevées ou lors du fonctionnement du dispositif, des contraintes mécaniques susceptibles de provoquer l'apparition de fissures. Selon un mode de mise en oeuvre et de réalisation, il est proposé réduire les défaillances dues à l'utilisation du cuivre dans les liaisons entre deux circuits intégrés et d'augmenter la densité de liaisons entre deux circuits intégrés. Selon un aspect, il est proposé un procédé de réalisation d'au moins une liaison électrique au sein d'un support semi-conducteur comportant du silicium et ayant une première face, le procédé comprenant : - une réalisation d'au moins une cavité dans le support depuis la première face, - un remplissage de ladite au moins une cavité par un matériau électriquement conducteur de façon à obtenir un premier pilier électriquement conducteur, - une gravure du support depuis une deuxième face opposée à la première de manière à atteindre le fond du premier pilier et à former au moins un deuxième pilier de silicium saillant à côté du premier pilier, - une formation d'une couche continue électriquement conductrice sur ledit deuxième pilier saillant, sur le fond du premier pilier et sur la partie du support située entre les deux piliers de façon à réaliser ladite au moins une liaison électrique. Le premier pilier électriquement conducteur forme ainsi une liaison traversante électriquement conductrice, par exemple du type « TSV-middle », c'est-à-dire une liaison formée après les composants constituant la partie bien connue de l'homme du métier sous l'acronyme anglo-saxon de « FEOL : Front End Of Line ». Le deuxième pilier comporte du silicium, dont le coefficient de dilatation thermique est inférieur à celui du cuivre. Ainsi, les variations de température induisent des contraintes mécaniques réduites, et le risque d'apparition de fissures est diminué. Par ailleurs, l'étape de gravure permettant de former le deuxième pilier en silicium peut comprendre une formation d'un plot de résine sur la deuxième face et une gravure de la deuxième face. Le deuxième pilier en silicium sera disposé sous le plot de résine. La résine utilisée lors de cette étape permet d'obtenir une densité de piliers de silicium supérieure à celle des piliers de cuivres obtenus par dépôt électrochimique. A titre d'exemple, on pourra utiliser la résine vendue sous la dénomination commerciale JSR-RFRIX-335H par la société américaine JSR Micro, cette résine étant couramment utilisée dans les procédés de gravure sèche des liaisons traversantes électriquement conductrices réalisés dans des substrats de silicium.
Le procédé peut comprendre en outre une formation d'une couche d'un alliage à basse température de fusion à l'extrémité dudit deuxième pilier de silicium recouvert par ladite couche continue électriquement conductrice. Avantageusement, le procédé comprend en outre après l'obtention du premier pilier et avant la gravure du support, un amincissement du support. Cet amincissement permet notamment de déterminer la hauteur des piliers de silicium. A titre d'exemple, le support peut avoir une épaisseur initiale de l'ordre de 700 micromètres, le premier pilier peut avoir une hauteur de l'ordre de 80 micromètres, et on peut amincir le support jusqu'à obtenir une épaisseur totale de l'ordre de 100 micromètres. L'étape de gravure correspond alors à une gravure de 20 micromètres de silicium et le deuxième pilier de silicium a une hauteur de 20 micromètres.
Le pilier peut préférentiellement être plus étroit à son extrémité qu'à sa base. Ainsi, les parois du deuxième pilier sont en pente, ce qui facilite la formation de la couche continue électriquement conductrice et des couches d'accroches. L'homme du métier saura choisir les paramètres de l'étape de gravure pour former des parois en pente. A cet effet, la gravure peut comprendre une gravure ionique réactive. La formation de la couche continue électriquement conductrice et la formation d'une couche d'un alliage à basse température de fusion peuvent comprendre des étapes de dépôt électrochimique.
On peut assembler ledit support avec un circuit intégré additionnel possédant une zone conductrice en contact avec la couche d'un alliage à basse température de fusion. Selon un autre aspect, il est proposé un dispositif intégré, comprenant : - un support semi-conducteur comportant du silicium, - au moins un premier pilier électriquement conducteur s'étendant au sein du support et débouchant sur une face du support, - au moins un deuxième pilier de silicium situé à côté du premier pilier et saillant de ladite face, - une couche continue électriquement conductrice sur ledit deuxième pilier saillant, sur le fond du premier pilier et sur la partie du support entre les deux piliers de façon à réaliser une liaison électrique.
Le dispositif peut comprendre en outre une couche d'un alliage à basse température de fusion à l'extrémité dudit deuxième pilier de silicium recouvert par ladite couche électriquement conductrice. Ledit deuxième pilier de silicium peut être plus étroit à son extrémité qu'à sa base.
Selon encore un autre aspect, il est proposé une structure intégrée tridimensionnelle, comprenant ledit dispositif et un circuit intégré additionnel possédant une zone conductrice en contact avec la couche d'un alliage à basse température de fusion. D'autres avantages et caractéristiques de l'invention apparaîtront à l'étude de la description détaillée de modes de mise en oeuvre et de réalisation, pris à titre d'exemples non limitatifs et illustrés par les dessins annexés sur lesquels : - les figures 1 à 7 illustrent schématiquement différentes étapes d'un mode de mise en oeuvre d'un procédé et un mode de réalisation d'une structure intégrée tridimensionnelle selon l'invention. Sur la figure 1, on a représenté un support semi-conducteur SC. Le support semi-conducteur SC comprend une face avant Fl au voisinage de laquelle un réseau d'interconnexion ITX (connu par l'homme du métier sous l'acronyme anglo-saxon de « BEOL : Back End Of Line ») est réalisé au dessus d'une partie dite FEOL non représentée ici. Plusieurs premiers piliers traversants électriquement conducteurs PCU ont été formés avant la réalisation du réseau d'interconnexion ITX. Les premiers piliers PCU sont des liaisons traversantes du type « TSV-middle », et ont par exemple une largeur de l'ordre de la dizaine de micromètres et une hauteur de l'ordre de 80 micromètres. Les premiers piliers PCU sont réalisés au moyen d'une étape de formation de cavités et d'une étape de remplissage par du cuivre.
Le support semi-conducteur SC peut avoir une épaisseur initiale de l'ordre 700 micromètres, et une étape d'amincissement, postérieure à la réalisation du réseau d'interconnexion ITX peut être mise en oeuvre afin d'obtenir une épaisseur finale de l'ordre de 100 micromètres. Ainsi, le premier pilier, ayant une hauteur de 80 micromètres, a un fond disposé à une distance de l'ordre de 20 micromètres de la face F2 opposée à la face Fl. Sur la face F2, on a formé pour chaque premier pilier PCU des plots de résine RES1. Les plots de résine sont disposés respectivement à côté d'un premier pilier PCU et les plots RES1 ont été réalisés au cours d'une étape de photolithographie. Sur la figure 2, on a représenté le support semi-conducteur SC après une étape de gravure du support depuis la face F2. Les plots de résine RES1 ont été retirés et ces plots ont protégé le silicium du support semi-conducteur lors de la gravure de manière à former des deuxième piliers en silicium PSI disposés en saillie de la surface F22 obtenue après la gravure. La surface F22 comprend par ailleurs le fond des premiers piliers PCU dont le matériau conducteur est mis à nu. L'étape de gravure comprend une gravure ionique réactive permettant par exemple de graver 20 micromètres de silicium (jusqu'à atteindre le fond des premiers piliers PCU). L'homme du métier saura choisir les paramètres de l'étape de gravure pour obtenir des deuxièmes piliers en silicium PSI ayant une extrémité moins large que la base. Ces paramètres peuvent être par exemple la composition du gaz du plasma de gravure, la pression du gaz, la puissance utilisée et le temps de gravure. A titre d'exemple non limitatif, les deuxièmes piliers en silicium PSI peuvent avoir une base ayant une largeur LB de l'ordre de 20 micromètres et une extrémité ayant une largeur LE de l'ordre de 10 micromètres. On obtient ainsi des deuxièmes piliers de silicium PSI robustes, et sur lesquels on peut déposer des couches continues. Afin de former une couche continue électriquement conductrice sur le fond des premiers piliers PCU, sur les deuxièmes piliers de silicium PSI, des plots de résine RES2 ont été formés sur la face F22 (figure 3). Les plots de résine ont été formés au dessus d'une couche d'accroche du cuivre réalisée préalablement non représentée ici et formée sur la face F22 et les deuxièmes piliers de silicium PSI. Cette couche d'accroche peut comprendre de manière classique une première couche de tantale et/ou de nitrure de tantale (TaN) servant de barrière de diffusion du cuivre et une deuxième couche de cuivre permettant d'obtenir un contact électrique lors de dépôts électrochimiques ultérieurs. Ces couches peuvent par exemple être déposées par des étapes de dépôts physiques en phase vapeur bien connues de l'homme du métier sous l'acronyme anglo-saxon de « PVD : Physical Vapor Deposition ». On peut ensuite former pour chaque couple de premier et de deuxième pilier une couche continue électriquement conductrice CC (figure 4). Les couches continues électriquement conductrices comprennent du cuivre et sont obtenues par dépôt électrochimique, les plots de résine RES2 empêchant localement la croissance de cuivre. On obtient ainsi des liaisons électriques comprenant pour chaque liaison un premier pilier conducteur PCU, un deuxième pilier en silicium PSI et une couche conductrice CC relient électriquement le premier pilier PCU à l'extrémité des piliers de silicium PSI.
Afin de connecter le support SC, on va former une couche d'un alliage à basse température de fusion à l'extrémité des piliers PSI. Une étape de formation d'un masque de résine RES3 est mise en oeuvre (figure 5). On protège ainsi la face F22 et les couches conductrices CC, sauf au voisinage de l'extrémité EXTR de chaque deuxième pilier de silicium PSI. Afin de mettre en oeuvre un dépôt électrochimique ultérieur, la couche d'accroche utilisée lors de la croissance des couches conductrices CC est conservée. On peut alors mettre en oeuvre un dépôt électrochimique d'une couche d'un alliage à basse température de fusion SAC sur la partie EXTR non protégée par la résine RES3 (figure 6). Cette couche peut comprendre un alliage étain-argent-cuivre (Sn-Ag-Cu), par exemple d'une épaisseur de l'ordre de 1 à 2 micromètres. La couche continue conductrice CC peut avoir une épaisseur par exemple de l'ordre de 5 micromètres. Ainsi, lors d'une fusion de la couche SAC, le cuivre de la couche continue conductrice CC pourra être consommé, en d'autres termes, des atomes de cuivres de la couche conductrice seront noyés dans l'alliage après la fusion. On peut alors retirer la résine RES3 et la couche d'accroche utilisée lors des étapes de dépôt électrochimique. On obtient un dispositif intégré comprenant un support semi-conducteur comportant du silicium SC, au moins un premier pilier électriquement conducteur PCU au sein du support débouchant sur une face F22 du support, au moins un deuxième pilier de silicium PSI situé à côté du premier pilier PCU et saillant de ladite face F22, une couche continue électriquement conductrice sur ledit deuxième pilier saillant PSI, sur le fond du premier pilier PCU et sur la parie du support entre les deux piliers de façon à réaliser une liaison électrique et, une couche d'un alliage à basse température de fusion à l'extrémité dudit deuxième pilier de silicium recouvert par ladite couche électriquement conductrice. Sur la figure 7, on a représenté une structure intégrée tridimensionnelle STR comprenant ledit support SC connecté à un circuit intégré additionnel CIA. Le circuit intégré additionnel CIA comporte un réseau d'interconnexion ITXA disposé au dessus d'un support semi-conducteur SCA. Le circuit intégré additionnel CIA comporte également deux zones de contact ZC connectées respectivement aux couches d'alliage à basse température de fusion SAC lors d'une fusion de cette couche.
Une résine RES4 est disposée entre le support SC et le circuit intégré additionnel CIA. La résine RES4 forme la couche bien connue de l'homme du métier sous le nom de « Wafer Level Under-Fill ». La structure intégrée tridimensionnelle STR comporte des liaisons électriques reliant des lignes métalliques des réseaux d'interconnexion ITX et ITXA, chaque liaison comportant un premier pilier PCU, une couche continue conductrice CC, un deuxième pilier de silicium PSI, une couche d'alliage à basse température de fusion SAC et une zone de contact ZC d'un circuit intégré additionnel.
Selon un aspect de l'invention, l'utilisation de pilier de silicium entre les supports semi-conducteurs et les circuits intégrés permet d'obtenir des piliers ayant un coefficient de dilatation thermique plus faible et voisin des coefficients de dilatation thermique des supports et des circuits intégrés qu'ils connectent.

Claims (8)

  1. REVENDICATIONS1. Procédé de réalisation d'au moins une liaison électrique au sein d'un support semi-conducteur (SC) comportant du silicium et ayant une première face, le procédé comprenant : - une réalisation d'au moins une cavité dans le support (SC) depuis la première face, - un remplissage de ladite au moins une cavité par un matériau électriquement conducteur de façon à obtenir un premier pilier électriquement conducteur (PCU), - une gravure du support (SC) depuis une deuxième face (F2) opposée à la première de manière à atteindre le fond du premier pilier (PCU) et à former au moins un deuxième pilier de silicium (PSI) saillant à côté du premier pilier (PCU), - une formation d'une couche continue électriquement conductrice (CC) sur ledit deuxième pilier saillant (PSI), sur le fond du premier pilier (PCU) et sur la partie du support située entre les deux piliers de façon à réaliser ladite au moins une liaison électrique.
  2. 2. Procédé selon la revendication 1, comprenant en outre une formation d'une couche d'un alliage à basse température de fusion (SAC) à l'extrémité dudit deuxième pilier de silicium (PSI) recouvert par ladite couche continue électriquement conductrice (CC).
  3. 3. Procédé selon la revendication 1 ou 2, comprenant en outre après l'obtention du premier pilier (PCU) et avant la gravure du support, un amincissement du support.
  4. 4. Procédé selon l'une quelconque des revendications précédentes, dans lequel ledit deuxième pilier de silicium (PSI) est plus étroit à son extrémité qu'à sa base.
  5. 5. Procédé selon l'une quelconque des revendications précédentes, dans lequel ladite gravure comprend une gravure ionique réactive.
  6. 6. Procédé selon l'une quelconque des revendications 2 à 5, dans lequel la formation de la couche continue électriquementconductrice (CC) et la formation d'une couche d'un alliage à basse température de fusion (SAC) comprennent des étapes de dépôt électrochimique.
  7. 7. Procédé selon l'une quelconque des revendications 2 à 6, dans lequel on assemble ledit support avec un circuit intégré additionnel (CIA) possédant une zone conductrice en contact avec la couche d'un alliage à basse température de fusion.
  8. 8. Dispositif intégré comprenant : - un support semi-conducteur (SC) comportant du silicium, - au moins un premier pilier électriquement conducteur (PCU) s'étendant au sein du support et débouchant sur une face du support (F22), - au moins un deuxième pilier de silicium (PSI) situé à côté du premier pilier (PSI) et saillant de ladite face (F22), - une couche continue électriquement conductrice (CC) sur ledit deuxième pilier saillant (PSI), sur le fond du premier pilier (PCU) et sur la partie du support entre les deux piliers de façon à réaliser une liaison électrique. 11. Dispositif selon la revendication 8, comprenant en outre une couche d'un alliage à basse température de fusion (SAC) à l'extrémité (EXTR) dudit deuxième pilier de silicium recouvert par ladite couche électriquement conductrice. 12. Dispositif selon la revendication 8, dans lequel ledit deuxième pilier de silicium (PSI) est plus étroit à son extrémité qu'à sa base. 13. Structure intégrée tridimensionnelle, comprenant un dispositif selon la revendication 9 ou 10 et un circuit intégré additionnel (CIA) possédant une zone conductrice (ZC) en contact avec la couche d'un alliage à basse température de fusion.
FR1156817A 2011-07-26 2011-07-26 Procede de fabrication d'une liaison electrique, en particulier une liaison electrique d'une structure integree tridimensionnelle, et dispositif correspondant Pending FR2978609A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1156817A FR2978609A1 (fr) 2011-07-26 2011-07-26 Procede de fabrication d'une liaison electrique, en particulier une liaison electrique d'une structure integree tridimensionnelle, et dispositif correspondant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1156817A FR2978609A1 (fr) 2011-07-26 2011-07-26 Procede de fabrication d'une liaison electrique, en particulier une liaison electrique d'une structure integree tridimensionnelle, et dispositif correspondant

Publications (1)

Publication Number Publication Date
FR2978609A1 true FR2978609A1 (fr) 2013-02-01

Family

ID=44785970

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1156817A Pending FR2978609A1 (fr) 2011-07-26 2011-07-26 Procede de fabrication d'une liaison electrique, en particulier une liaison electrique d'une structure integree tridimensionnelle, et dispositif correspondant

Country Status (1)

Country Link
FR (1) FR2978609A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904496A (en) * 1997-01-24 1999-05-18 Chipscale, Inc. Wafer fabrication of inside-wrapped contacts for electronic devices
US6114221A (en) * 1998-03-16 2000-09-05 International Business Machines Corporation Method and apparatus for interconnecting multiple circuit chips
US6271059B1 (en) * 1999-01-04 2001-08-07 International Business Machines Corporation Chip interconnection structure using stub terminals
US20070120265A1 (en) * 2005-11-30 2007-05-31 Sharp Kabushiki Kaisha Semiconductor device and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904496A (en) * 1997-01-24 1999-05-18 Chipscale, Inc. Wafer fabrication of inside-wrapped contacts for electronic devices
US6114221A (en) * 1998-03-16 2000-09-05 International Business Machines Corporation Method and apparatus for interconnecting multiple circuit chips
US6271059B1 (en) * 1999-01-04 2001-08-07 International Business Machines Corporation Chip interconnection structure using stub terminals
US20070120265A1 (en) * 2005-11-30 2007-05-31 Sharp Kabushiki Kaisha Semiconductor device and its manufacturing method

Similar Documents

Publication Publication Date Title
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
FR2992466A1 (fr) Procede de realisation de contact pour led et structure resultante
CN111312697A (zh) 一种三维堆叠集成结构及其多芯片集成结构和制备方法
EP2816597A2 (fr) Procédé de réalisation d'un dispositif microélectronique mécaniquement autonome
EP3261116B1 (fr) Procede de fabrication collective de modules electroniques 3d
EP2738796A2 (fr) Procédé de réalisation d'une structure pour l'assemblage de dispositifs microélectroniques en puce retournée comprenant un bloc isolant de guidage d'un élément de connexion et dispositif correspondant
FR2983638A1 (fr) Procede de formation d'un circuit integre
FR2980036A1 (fr) Procede de realisation d'une structure integree tridimensionnelle et structure correspondante
FR2993400A1 (fr) Structure integree tridimensionnelle apte a detecter une elevation de temperature
FR2973938A1 (fr) Procédés de formation de structures semi-conductrices collées, et structures semi-conductrices formées par ces procédés
FR3009887A1 (fr) Procede ameliore de separation entre une zone active d'un substrat et sa face arriere ou une portion de sa face arriere
EP3494594B1 (fr) Procédé de fabrication d'un module de puissance tridimensionnel
FR2964246A1 (fr) Procede d'assemblage de deux parties d'un circuit
FR3055166A1 (fr) Procede de connection intercomposants a densite optimisee
FR3056824A1 (fr) Procede de fabrication d’un circuit integre a plusieurs couches actives et circuit integre correspondant
FR2978609A1 (fr) Procede de fabrication d'une liaison electrique, en particulier une liaison electrique d'une structure integree tridimensionnelle, et dispositif correspondant
EP3506375B1 (fr) Dispositif thermoelectrique et procede de fabrication du dispositif thermoelectrique
FR3036531A1 (fr) Procede de realisation d'un circuit microfluidique au sein d'une structure integree tridimensionnelle, et structure correspondante
FR3036226A1 (fr) Connexion par confinement d'un materiau entre deux elements de contact
FR3025051A1 (fr) Procede de realisation d'un circuit integre par collage direct de substrats comprenant en surface des portions de cuivre et de materiau dielectrique
FR2978869A1 (fr) Procede d'assemblage de circuits integres et structure integree tridimensionnelle correspondante
EP2843693A1 (fr) Procédé de réalisation d'un plot conducteur sur un élément conducteur
EP2690655A2 (fr) Procédé de réalisation de vias
EP2162915B1 (fr) Procédé de réalisation de via dans un substrat reconstitué et dispositif correspondant
FR2968834A1 (fr) Procede de realisation de structures integrees tridimensionnelles