TWI805164B - 垂直式多晶片裝置 - Google Patents

垂直式多晶片裝置 Download PDF

Info

Publication number
TWI805164B
TWI805164B TW110149606A TW110149606A TWI805164B TW I805164 B TWI805164 B TW I805164B TW 110149606 A TW110149606 A TW 110149606A TW 110149606 A TW110149606 A TW 110149606A TW I805164 B TWI805164 B TW I805164B
Authority
TW
Taiwan
Prior art keywords
chip
conductive
vertical multi
functional chip
signal transmission
Prior art date
Application number
TW110149606A
Other languages
English (en)
Other versions
TW202326952A (zh
Inventor
梁晉睿
黃惠燕
莊峰輝
汪秉龍
Original Assignee
宏齊科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 宏齊科技股份有限公司 filed Critical 宏齊科技股份有限公司
Priority to TW110149606A priority Critical patent/TWI805164B/zh
Priority to US17/688,965 priority patent/US20230215785A1/en
Application granted granted Critical
Publication of TWI805164B publication Critical patent/TWI805164B/zh
Publication of TW202326952A publication Critical patent/TW202326952A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明公開一種垂直式多晶片裝置，包括一基礎結構、一中繼層、一第一功能晶片以及一第二功能晶片。所述中繼層設置於所述基礎結構上，且具有一第一訊號傳輸路徑以及一第二訊號傳輸路徑。所述第一功能晶片嵌埋於所述中繼層，且與所述基礎結構電性連接。所述第二功能晶片設置於所述中繼層上，且經配置以經由所述第一訊號傳輸路徑與所述第一功能晶片電性連接和經由所述第二訊號傳輸路徑與所述基礎結構電性連接。因此，本發明的垂直式多晶片裝置無需使用打線及矽穿孔，且具有使用靈活性更高、體積更小、集成度更高等特點。

Description

垂直式多晶片裝置
本發明涉及一種半導體裝置，特別是涉及一種垂直式多晶片裝置，適用於手持式及微型化電子產品如數位相機、智慧型手機、平板電腦及衛星導航系統。
現今的資訊社會中，市場對於電子產品要求高性能、多功能、輕薄化等，因此發展出了將多個相同或不同種類的晶片整合進單一封裝裡的設計概念，例如多晶片模組封裝(Multi-Chip Module, MCM)及系統級封裝(System in Package, SiP)。然而，這樣的封裝設計需在有限的空間內提供複雜的電氣連接(內部及對外的電氣連接)佈局，這多半有賴於優越的製程能力，並非以一般的製程能力就能達到。
導線架(Lead Frame)是實現多晶片整合常用的封裝基材之一，在晶片不斷追求小型化的進展下，導線架的結構也必須跟著改變，如高密度、精細化、多接腳化；一旦有部分結構的設置安排不妥當，除了可能導致導線架發生短路，也可能有支撐強度不足的問題。另外，晶片的垂直堆疊是實現多晶片整合最有效的架構之一，其中晶片間是利用矽導通孔(Through Silicon Via, TSV)進行垂直互導通。然而，製作矽導通孔需要昂貴的製程設備和大量的耗材，成本問題是首要改善的重點。
本發明著重於以一般的製程能力來實現無打線、無矽穿孔的多晶片模組封裝，所採用的技術手段是：利用一或多個中繼層將多顆晶片進行三維空間垂直整合，並且建立上方晶片與基礎結構之間的訊號傳輸路徑。
為了解決上述的技術問題，本發明所採用的其中一技術方案是提供一種垂直式多晶片裝置，包括一基礎結構、一中繼層、一第一功能晶片以及一第二功能晶片。所述中繼層設置於所述基礎結構上，且具有一第一訊號傳輸路徑以及一第二訊號傳輸路徑。所述第一功能晶片嵌埋於所述中繼層，且與所述基礎結構電性連接。所述第二功能晶片設置於所述中繼層上，且經配置以經由所述第一訊號傳輸路徑與所述第一功能晶片電性連接和經由所述第二訊號傳輸路徑與所述基礎結構電性連接。
在本發明的一實施例中，所述中繼層具有一內側區域以及一外側區域，所述內側區域設有一第一導電結構，且所述外側區域設有一第二導電結構。所述第一導電結構經配置以提供所述第一訊號傳輸路徑，且所述第二導電結構經配置以提供所述第二訊號傳輸路徑。
在本發明的一實施例中，所述第一導電結構為一線路重佈結構，所述第二導電結構包括多個導通孔。
在本發明的一實施例中，所述基礎結構包括一第一導電部以及多個相鄰地配置於所述第一導電部周圍的第二導電部，所述第一功能晶片同時與所述第一導電部和多個所述第二導電部電性連接，且所述第二功能晶片經由所述中繼層的所述第二訊號傳輸路徑與多個所述第二導電部電性連接。
在本發明的一實施例中，所述第一導電部位於所述第一功能晶片在所述基礎結構上的正投影區域內，且多個所述第二導電部以所述第一導電部為中心呈放射式分佈。
在本發明的一實施例中，所述第一導電部為一單腳或多腳的電極，且多個所述第二導電部各為一引腳。
在本發明的一實施例中，所述基礎結構具有一中央區域以及一位於所述中央區域外側的周邊區域，所述第一導電部設置於所述中央區域內，且多個所述第二導電部設置於所述周邊區域內。
在本發明的一實施例中，所述基礎結構還包括多個支撐部，每一所述支撐部具有一固定於所述周邊區域的第一端以及一連接至所述第一導電部的第二端。
在本發明的一實施例中，所述第一導電部為一單腳或多腳的電極，且多個所述第二導電部各為一引腳，且多個所述支撐部各為一聯結桿。
在本發明的一實施例中，所述第一導電部包括多個相互分離的導電體，且多個所述導電體固定於至少一個所述支撐部的所述第二端。
在本發明的一實施例中，所述第一導電部具有多個鏤空結構。
在本發明的一實施例中，所述基礎結構的所述周邊區域具有多個角落位置，且多個所述支撐部的所述第一端分別固定於多個所述角落位置。
在本發明的一實施例中，所述垂直式多晶片裝置還包括一保護層，所述保護層將所述中繼層、所述第一功能晶片和所述第二功能晶片與外界隔離。
在本發明的一實施例中，所述垂直式多晶片裝置還包括一金屬屏蔽層，所述金屬屏蔽層設置於所述保護層上。
在本發明的一實施例中，所述保護層具有一環繞所述中繼層、所述第一功能晶片和所述第二功能晶片的側表面以及一垂直並連接於所述側表面的上表面，且所述金屬屏蔽層覆蓋所述側表面與所述上表面。
在本發明的一實施例中，所述垂直式多晶片裝置還包括一散熱件，所述散熱件設置於所述第二功能晶片與所述金屬屏蔽層之間。
本發明的其中一有益效果在於，本發明的垂直式多晶片裝置，其能通過“第一功能晶片嵌埋於中繼層且與基礎結構電性連接，第二功能晶片設置於中繼層上，且經配置以經由中繼層的第一訊號傳輸路徑與第一功能晶片電性連接和經由中繼層的第二訊號傳輸路徑與基礎結構電性連接”的技術手段，以基於一般的製程能力來達到晶片與晶片/晶片與基礎結構之間更緊密的垂直互連，整體結構無需使用打線及矽穿孔。再者，本發明的垂直式多晶片裝置具有使用靈活性更高、體積更小、集成度更高等特點。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
以下是通過特定的具體實施例來說明本發明所公開有關“垂直式多晶片裝置”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
[第一實施例]
請參閱圖1，顯示本發明第一實施例垂直式多晶片裝置Z的構造。如圖1所示，垂直式多晶片裝置Z主要包括一基礎結構1、一中繼層2、一第一功能晶片3及一第二功能晶片4。中繼層2設置於基礎結構1上，且具有一第一訊號傳輸路徑及一第二訊號傳輸路徑。第一功能晶片3嵌埋於中繼層2，且與基礎結構1電性連接。第二功能晶片4設置於中繼層2上，且經配置以經由第一訊號傳輸路徑與第一功能晶片4電性連接和經由第二訊號傳輸路徑與基礎結構1電性連接。
使用時，基礎結構1可提供第一功能晶片3與第二功能晶片4對外的電源或訊號傳輸路徑，且第一功能晶片3與第二功能晶片4之間可通過中繼層2進行訊號溝通。需要說明的是，雖然本實施例是以雙晶片裝置為例來說明本發明的設計思路，但本發明並不限制於此。換言之，只要是應用本發明的設計思路(利用一或多個中繼層來達到晶片與晶片/晶片與基礎結構之間更緊密的垂直互連)而完成的雙晶片以上的裝置，亦應屬於本發明的保護範圍。
在本實施例中，基礎結構1可為一導線架或一封裝基板，其包括一第一導電部11及多個相鄰地配置於第一導電部11周圍的第二導電部12。第一導電部11可作為共用接地接點或其他共用電氣接點，且可為第一功能晶片3與第二功能晶片4提供支撐和定位，多個第二導電部12可作為晶片訊號傳遞至外部裝置(如印刷電路板)的橋樑。第一功能晶片3同時與第一導電部11和多個第二導電部12電性連接，且第二功能晶片4經由中繼層2的第二訊號傳輸路徑與多個第二導電部12電性連接。
請配合參閱圖2及圖3，顯示垂直式多晶片裝置Z的特殊佈局。更進一步來說，基礎結構1具有一中央區域101及一位於中央區域101外側的周邊區域102，在本實施例中將周邊區域102設置為環繞中央區域101，但不限於此。第一導電部11設置於中央區域101內，且多個第二導電部12設置於周邊區域102內；第一導電部11可為一單腳或多腳的電極，且多個第二導電部各自可為一引腳，但本發明不以上述所舉例子為限。基於空間佈局考量，第一導電部11位於第一功能晶片3在基礎結構1上的正投影區域內，且第一功能晶片3位於第二功能晶片4在基礎結構1上的正投影區域內；另外，多個第二導電部12以第一導電部11為中心呈放射式分佈，其中部分的第二導電部12可具有彎折部分。
為了增加第一導電部11的支撐性，基礎結構1還可包括多個支撐部13，其中每一個支撐部13具有一固定於周邊區域102的第一端131及一連接至第一導電部11的第二端132。實際應用時，基礎結構1的周邊區域102可具有多個角落位置102c(圖2中顯示基礎結構1具有矩形輪廓並且具有四個角落位置102c)，且多個支撐部13的第一端131分別固定於多個角落位置102c。關於支撐部13的結構形式，本發明沒有特別的限制，只要能提供足夠的支撐力且不妨礙多個第二導電部12的佈置即可。
實際應用時，第一導電部11可為單腳電極或多腳電極，第二導電部12與第三導電部13各自可為一引腳，且支撐部14可為一聯結桿，但本發明不以上述所舉例子為限。
中繼層2是以絕緣層為主體，且包括一第一導電結構21及一第二導電結構22，第一導電結構21經配置以提供第一訊號傳輸路徑，且第二導電結構22經配置以提供所述第二訊號傳輸路徑。更進一步來說，第一導電結構21設置於中繼層2的內側區域201且經配置以提供第一訊號傳輸路徑，第二導電結構22設置於中繼層2的外側區域202且經配置以提供所述第二訊號傳輸路徑；第一導電結構21可為一線路重佈結構，且第二導電結構22可包括多個導通孔，但不限於此。
第一功能晶片3可通過多個導電凸塊B以分別與基礎結構1的第一導電部11與多個第二導電部12電性連接，第二功能晶片4可通過多個導電凸塊B以分別與中繼層2的第一導電結構21與第二導電結構22電性連接；導電凸塊B可為錫球，但不限於此。因此，第一功能晶片3和第二功能晶片4可與基礎結構1配合以實現所應用電子產品的主要功能。需要說明的是，為避免圖中線條過於混亂複雜，在圖2中僅示出一部分的導電凸塊B。
第一功能晶片3和第二功能晶片4的例子包括：NOR Flash、NAND Flash、DRAM、Low Power SRAM、Pseudo SRAM、功率IC、MCU、CPU等晶片，但本發明不以上述所舉的例子為限。再者，除了第一功能晶片3和第二功能晶片4之外，還可加入其他電子器件如電容器及電感器。
如圖1所示，垂直式多晶片裝置Z還可包括一保護層5，用以將中繼層2、第一功能晶片3和第二功能晶片4與外界隔離，降低環境因素(如水氣)的負面影響，同時保護第一功能晶片3和第二功能晶片4免受物理損傷。更進一步來說，保護層5可將中繼層2、第一功能晶片3與第二功能晶片4完全包覆，其中保護層5可具有一環繞中繼層2、第一功能晶片3與第二功能晶片4的側表面501及一垂直並連接於側表面501的上表面502。實際應用時，保護層5可以是由包含環氧樹脂或矽膠的模塑材料(molding compound)所形成，且保護層5可進一步包覆至基礎結構1的一部或全部，但本發明並不限制於此。
垂直式多晶片裝置Z還可包括一金屬屏蔽層6，其設置於保護層5上，以防止第一功能晶片3和第二功能晶片4受到電磁干擾。實際應用時，金屬屏蔽層6可覆蓋保護層5的側表面501與上表面502，但本發明並不限制於此。
[第二實施例]
請參閱圖4所示，本發明第二實施例提供一種垂直式多晶片裝置Z。如圖4所示，除了在第一實施例描述過的基礎結構1、中繼層2、第一功能晶片3、第二功能晶片4、保護層5與金屬屏蔽層6之外，垂直式多晶片裝置Z還包括一散熱件7。
在本實施例中，中繼層2設置於基礎結構1上，且具有一第一訊號傳輸路徑及一第二訊號傳輸路徑。第一功能晶片3嵌埋於中繼層2，且與基礎結構1電性連接。第二功能晶片4設置於中繼層2上，且經配置以經由第一訊號傳輸路徑與第一功能晶片3電性連接和經由第二訊號傳輸路徑與基礎結構1電性連接。保護層5將中繼層2、第一功能晶片3和第二功能晶片4與外界隔離。金屬屏蔽層6設置於保護層5上。散熱件7設置於第二功能晶片4與金屬屏蔽層6之間。
實際應用時，散熱件7的一部分接觸到第二功能晶片4且另一部分接觸到金屬屏蔽層6；散熱件7可以是由以下金屬或它們的合金所形成：金、銀、銅、鋁、錫及鎳，但不限於此。因此，第一功能晶片3與第二功能晶片4產生的熱可通過散熱件7快速地向外逸散。關於散熱件7的結構形式，本發明沒有特別的限制，只要能提供有效的散熱效果即可。
第一實施例中提到的相關技術細節在本實施例中依然有效，為了減少重複，這裡不再贅述。同樣地，本實施例中提到的相關技術細節也可應用在第一實施例中。
[第三實施例]
請參閱圖5及圖6，本發明第三實施例提供一種垂直式多晶片裝置Z。如圖5及圖6所示，基礎結構1的第一導電部11可被圖案化。更進一步來說，第一導電部11可包括多個相互分離的導電體111(如圖5所示的導電片)，且多個導電體111固定於至少一個支撐部14的第二端142。實際應用時，多個導電體111可以一定的間距橫向或縱向(如長度方向)分佈，但不限於此。或者，第一導電部11可具有多個鏤空結構112(如圖6所示的鏤空孔或鏤空槽)。
第一和第二實施例中提到的相關技術細節在本實施例中依然有效，為了減少重複，這裡不再贅述。同樣地，本實施例中提到的相關技術細節也可應用在第一和第二實施例中。
[實施例的有益效果]
本發明的其中一有益效果在於，本發明的垂直式多晶片裝置，其能通過“第一功能晶片嵌埋於中繼層且與基礎結構電性連接，第二功能晶片設置於中繼層上，且經配置以經由中繼層的第一訊號傳輸路徑與第一功能晶片電性連接和經由中繼層的第二訊號傳輸路徑與基礎結構電性連接”的技術手段，以基於一般的製程能力來達到晶片與晶片/晶片與基礎結構之間更緊密的垂直互連，整體結構無需使用打線及矽穿孔。再者，本發明的垂直式多晶片裝置具有使用靈活性更高、體積更小、集成度更高等特點。
更進一步來說，本發明的垂直式多晶片裝置還可包括一散熱件，其設置於多個功能晶片與金屬屏蔽層之間且被保護層包覆，以解決電子產品的散熱問題，確保電子產品正常工作，延長電子產品的使用壽命。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。
Z:垂直式多晶片裝置 1:基礎結構 101:中央區域 102:周邊區域 102c:角落位置 11:第一導電部 111:導電體 112:鏤空結構 12:第二導電部 13:支撐部 131:第一端 132:第二端 2:中繼層 201:內側區域 202:外側區域 21:第一導電結構 22:第二導電結構 3:第一功能晶片 4:第二功能晶片 5:保護層 501:側表面 502:上表面 6:金屬屏蔽層 7:散熱件 B:導電凸塊
圖1為本發明第一實施例的垂直式多晶片裝置的結構示意圖。
圖2為本發明第一實施例的垂直式多晶片裝置的基礎結構的俯視示意圖。
圖3為本發明第一實施例的垂直式多晶片裝置的局部俯視示意圖。
圖4為本發明第二實施例的垂直式多晶片裝置的結構示意圖。
圖5為本發明第三實施例的垂直式多晶片裝置的其中一平面示意圖。
圖6為本發明第三實施例的垂直式多晶片裝置的另外一平面示意圖。
Z:垂直式多晶片裝置
1:基礎結構
2:中繼層
201:內側區域
202:外側區域
21:第一導電結構
22:第二導電結構
3:第一功能晶片
4:第二功能晶片
5:保護層
501:側表面
502:上表面
6:金屬屏蔽層
B:導電凸塊

Claims (13)

  1. 一種垂直式多晶片裝置，其包括：一基礎結構；一中繼層，所述中繼層設置於所述基礎結構上，且具有一第一訊號傳輸路徑以及一第二訊號傳輸路徑；一第一功能晶片，所述第一功能晶片嵌埋於所述中繼層，且與所述基礎結構電性連接；一第二功能晶片，所述第二功能晶片設置於所述中繼層上，且經配置以經由所述第一訊號傳輸路徑與所述第一功能晶片電性連接和經由所述第二訊號傳輸路徑與所述基礎結構電性連接；一保護層，所述保護層將所述中繼層、所述第一功能晶片和所述第二功能晶片與外界隔離；以及一金屬屏蔽層，所述金屬屏蔽層設置於所述保護層上。
  2. 如請求項1所述的垂直式多晶片裝置，其中，所述中繼層具有一內側區域以及一外側區域，所述內側區域設有一第一導電結構，且所述外側區域設有一第二導電結構；其中，所述第一導電結構經配置以提供所述第一訊號傳輸路徑，且所述第二導電結構經配置以提供所述第二訊號傳輸路徑。
  3. 如請求項2所述的垂直式多晶片裝置，其中，所述第一導電結構為一線路重佈結構，所述第二導電結構包括多個導通孔。
  4. 如請求項2所述的垂直式多晶片裝置，其中，所述基礎結構包括一第一導電部以及多個相鄰地配置於所述第一導電部周圍的第二導電部，所述第一功能晶片同時與所述第一導電部和多個所述第二導電部電性連接，且所述第二功能晶片經由所述中繼層的所述第二訊號傳輸路徑與多個所述第二導電部 電性連接。
  5. 如請求項4所述的垂直式多晶片裝置，其中，所述第一導電部位於所述第一功能晶片在所述基礎結構上的正投影區域內，且多個所述第二導電部以所述第一導電部為中心呈放射式分佈。
  6. 如請求項5所述的垂直式多晶片裝置，其中，所述基礎結構具有一中央區域以及一位於所述中央區域外側的周邊區域，所述第一導電部設置於所述中央區域內，且多個所述第二導電部設置於所述周邊區域內。
  7. 如請求項6所述的垂直式多晶片裝置，其中，所述基礎結構還包括多個支撐部，每一所述支撐部具有一固定於所述周邊區域的第一端以及一連接至所述第一導電部的第二端。
  8. 如請求項7所述的垂直式多晶片裝置，其中，所述第一導電部為一單腳或多腳的電極，且多個所述第二導電部各為一引腳，且多個所述支撐部各為一聯結桿。
  9. 如請求項7所述的垂直式多晶片裝置，其中，所述第一導電部包括多個相互分離的導電體，且多個所述導電體固定於至少一個所述支撐部的所述第二端。
  10. 如請求項7所述的垂直式多晶片裝置，其中，所述第一導電部具有多個鏤空結構。
  11. 如請求項7所述的垂直式多晶片裝置，其中，所述基礎結構的所述周邊區域具有多個角落位置，且多個所述支撐部的所述第一端分別固定於多個所述角落位置。
  12. 如請求項1所述的垂直式多晶片裝置，其中，所述保護層具有一環繞所述中繼層、所述第一功能晶片與所述第二功能晶片的側表面以及一垂直並連接於所述側表面的上表面，且所述金屬屏蔽層覆蓋所述側表面與所述上表面。
  13. 如請求項1所述的垂直式多晶片裝置，還包括一散熱件，所述散熱件設置於所述第二功能晶片與所述金屬屏蔽層之間。
TW110149606A 2021-12-30 2021-12-30 垂直式多晶片裝置 TWI805164B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110149606A TWI805164B (zh) 2021-12-30 2021-12-30 垂直式多晶片裝置
US17/688,965 US20230215785A1 (en) 2021-12-30 2022-03-08 Vertical type multi-chip device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110149606A TWI805164B (zh) 2021-12-30 2021-12-30 垂直式多晶片裝置

Publications (2)

Publication Number Publication Date
TWI805164B true TWI805164B (zh) 2023-06-11
TW202326952A TW202326952A (zh) 2023-07-01

Family

ID=86992219

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110149606A TWI805164B (zh) 2021-12-30 2021-12-30 垂直式多晶片裝置

Country Status (2)

Country Link
US (1) US20230215785A1 (zh)
TW (1) TWI805164B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202115836A (zh) * 2019-10-09 2021-04-16 財團法人工業技術研究院 多晶片封裝件及其製造方法
TW202129860A (zh) * 2019-12-25 2021-08-01 台灣積體電路製造股份有限公司 半導體封裝件
TW202145487A (zh) * 2020-05-28 2021-12-01 台灣積體電路製造股份有限公司 扇出型矽中介物

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202115836A (zh) * 2019-10-09 2021-04-16 財團法人工業技術研究院 多晶片封裝件及其製造方法
TW202129860A (zh) * 2019-12-25 2021-08-01 台灣積體電路製造股份有限公司 半導體封裝件
TW202145487A (zh) * 2020-05-28 2021-12-01 台灣積體電路製造股份有限公司 扇出型矽中介物

Also Published As

Publication number Publication date
TW202326952A (zh) 2023-07-01
US20230215785A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
US11961867B2 (en) Electronic device package and fabricating method thereof
US9607947B2 (en) Reliable microstrip routing for electronics components
US7495327B2 (en) Chip stacking structure
US7755188B2 (en) Method and apparatus for stacking electrical components using via to provide interconnection
TWI480960B (zh) 具有中央觸點及改良之熱特性之增強之堆疊式微電子組件
CN108447860B (zh) 半导体封装结构
JP2009506571A (ja) インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法
US20200343163A1 (en) Semiconductor device with through-mold via
US10923428B2 (en) Semiconductor package having second pad electrically connected through the interposer chip to the first pad
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
US20230099787A1 (en) Semiconductor package and method of fabricating the same
US11587859B2 (en) Wiring protection layer on an interposer with a through electrode
JP4919689B2 (ja) モジュール基板
TWI805164B (zh) 垂直式多晶片裝置
TWI781863B (zh) 平面式多晶片裝置
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
JP3850712B2 (ja) 積層型半導体装置
KR102029804B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조 방법
TWI710090B (zh) 半導體封裝結構及其製造方法
CN117393534A (zh) 一种芯片封装结构及电子设备
CN117995786A (zh) 半导体封装
CN118099118A (zh) 半导体封装及其制造方法
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
CN115706060A (zh) 半导体封装组件
KR20140077360A (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조 방법