KR20050022558A - Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조 - Google Patents

Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조 Download PDF

Info

Publication number
KR20050022558A
KR20050022558A KR1020030057514A KR20030057514A KR20050022558A KR 20050022558 A KR20050022558 A KR 20050022558A KR 1020030057514 A KR1020030057514 A KR 1020030057514A KR 20030057514 A KR20030057514 A KR 20030057514A KR 20050022558 A KR20050022558 A KR 20050022558A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
package
solder balls
chip
Prior art date
Application number
KR1020030057514A
Other languages
English (en)
Other versions
KR100574947B1 (ko
Inventor
이규진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030057514A priority Critical patent/KR100574947B1/ko
Priority to US10/879,066 priority patent/US7245008B2/en
Priority to JP2004239945A priority patent/JP5095074B2/ja
Publication of KR20050022558A publication Critical patent/KR20050022558A/ko
Application granted granted Critical
Publication of KR100574947B1 publication Critical patent/KR100574947B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 BGA 패키지와 그 제조방법, 그리고 그 BGA 패키지를 단위 패키지로 하여 복수개가 적층된 형태의 패키지 적층 구조에 관한 것이다. 본 발명에 따른 패키지는, 기판 상에 반도체 칩이 접착되어 있고, 반도체 칩 상면에는 복수개의 솔더 볼이 구비되어 있으며, 봉지재가 기판 위의 반도체 칩을 감싸도록 형성되되 솔더 볼은 노출시키게 형성되어 있다.

Description

ＢＧＡ 패키지, 그 제조방법 및 ＢＧＡ 패키지 적층 구조{BGA package, manufacturing method thereof and stacked package comprising the same}
본 발명은 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 BGA(Ball Grid Array) 패키지와 그 제조방법, 그리고 그 BGA 패키지를 단위 패키지로 하여 복수개가 적층된 형태의 패키지 적층 구조(stacked package)에 관한 것이다.
일반적으로, 반도체 웨이퍼에 각종 공정에 의해 복수개의 반도체 칩이 구성되면 스크라이브 라인을 따라 반도체 웨이퍼를 절단하여 개개의 반도체 칩으로 분리하게 된다. 분리된 반도체 칩에 대해서는 보드 실장을 위한 패키징 공정이 실시된다. 패키징 공정에 따라 반도체 패키지가 완성된다. 이러한 반도체 패키지는 전자기기의 집약적인 발달과 소형화로 제조되는 경향으로 인해 얇게 제조됨과 아울러 고집적화, 고기능화가 요구된다.
보다 좁은 면적에 보다 많은 수의 반도체 칩을 실장하기 위하여 CSP(Chip Scale Package)를 적용하려는 연구가 활발하다. CSP는 반도체 칩이 최종적으로 패키징 완료된 후 패키지의 면적과 반도체 칩의 면적비가 1.2 이하이므로 다른 종류의 패키지에 비하여 실장시 차지하는 면적이 작다. CSP의 종류에는 μBGA, WBGA(Wire bonding BGA), 및 FBGA(Fine pitch BGA) 등이 있다.
도 1에 나타낸 CSP는 WBGA로서, 활성면의 에지에 칩 패드(10)들이 형성된 에지패드형 칩(5)이 기판(20) 상면에 접착재(15)에 의하여 부착되어 있다. 본딩 와이어(25)가 칩 패드(10)와 기판(20)의 금속패턴(미도시)을 연결하고 있다. 솔더 마스크(35)가 칩(5) 반대편 기판(20) 면으로 도입되고 솔더 마스크(35)의 사이트를 통하여 솔더 볼(40)이 부착되어 있다. 성형수지(45)는 칩(5)의 노출된 면이 없도록 솔더 볼(40)측을 제외한 나머지 부분을 전부 감싸도록 형성되어 있다.
이러한 구조의 패키지를 제조하기 위해서는, 몰딩 등으로 성형수지(45)를 형성한 다음에 솔더 볼(40)을 부착한다. 이 때문에, 성형수지(45)로 둘러싸이지 않은 기판(20) 면 쪽에 솔더 볼(40)을 부착하게 된다. 반대쪽, 즉 칩(5) 쪽에 솔더 볼을 붙이려면 별도의 패터닝 공정이나 추가 기판이 필요하다.
한편, 보다 좁은 면적에 보다 많은 수의 반도체 칩을 실장하기 위하여 패키지 여러 개를 수직으로 적층하여 사용하는 경우가 있다. 그럴 경우, 패키지는 좁은 면적을 차지해야할 뿐만 아니라 적층하기 용이한 구조를 가지고 있어야 한다.
본 발명이 이루고자 하는 기술적 과제는 패키지 적층이 용이한 구조의 패키지를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 차지하는 면적이 좁은 패키지 적층 구조를 제공하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 패터닝 공정이나 추가 기판을 필요로 하지 않고 칩 쪽에 솔더 볼을 부착한 패키지 제조방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 패키지는, 기판, 상기 기판 상면에 접착된 반도체 칩, 상기 반도체 칩 상면에 구비된 복수개의 솔더 볼, 및 상기 기판 위의 상기 반도체 칩을 감싸도록 형성되되 상기 솔더 볼은 노출시키게 형성된 봉지재(encapsulant)를 포함하는 BGA 패키지이다.
실시예에 따르면, 다음과 같은 BGA 패키지가 제공된다. BGA 패키지는, 활성면의 에지에 복수개의 칩 패드가 형성되고 상기 칩 패드에 연결된 리루팅(rerouting) 배선 패턴에 의해 활성면의 중앙부에 복수개의 솔더 볼 패드가 형성된 반도체 칩을 포함한다. 상기 반도체 칩은 그 비활성면에 도포된 접착재를 통해 기판의 상면에 접착되어 있는데, 상기 기판은 상면에 본드 핑거와 하면에 기판 랜드가 형성되고 대응하는 상기 반도체 칩의 에지 바깥으로 연장된 에지를 가지는 것이다. 상기 칩 패드와 상기 본드 핑거간은 도전성 와이어로 전기적으로 연결되어 있다. 상기 솔더 볼 패드에는 복수개의 솔더 볼이 부착되어 있다. 상기 기판 위의 상기 반도체 칩과 상기 도전성 와이어를 감싸도록 형성되되 상기 솔더 볼은 노출시키게 봉지재가 형성되어 있다.
이러한 패키지는 상기 본 발명이 이루고자 하는 다른 기술적 과제를 달성하기 위하여, 상부 패키지의 솔더 볼과 하부 패키지의 기판 랜드가 접속된 구조로 두 개 이상의 패키지가 적층될 수 있어, 좁은 면적을 차지하는 패키지 적층 구조를 제공한다.
이 때, 최상부에 적층되는 다른 BGA 패키지를 더 포함하고, 상기 상부 패키지의 기판 랜드와 상기 다른 BGA 패키지의 솔더 볼이 접속되며, 상기 다른 BGA 패키지는, 기판, 상기 기판 상면에 접착된 반도체 칩, 상기 반도체 칩 상면에 구비된 복수개의 솔더 볼, 및 상기 기판 위의 상기 반도체 칩을 감싸도록 형성되되 상기 솔더 볼은 노출시키게 형성된 봉지재를 포함하는 것일 수 있다.
뿐만 아니라, 이러한 패키지 하나 위에 다른 BGA 패키지가 적층될 수 있는데, 여기서도 상기 패키지의 기판 랜드와 상기 다른 BGA 패키지의 솔더 볼이 접속된다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명에 따른 패키지 제조방법에서는, 기판 상면에 반도체 칩을 접착한다. 상기 반도체 칩 상면에 복수개의 솔더 볼을 부착한 다음, 상기 솔더 볼보다 낮게 상기 반도체 칩 상면과 측면을 보호하는 봉지재를 형성한다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명에 따른 다른 패키지 제조방법에서는, 활성면의 에지에 복수개의 칩 패드가 형성되고 상기 칩 패드에 연결된 리루팅 배선 패턴에 의해 활성면의 중앙부에 복수개의 솔더 볼 패드가 형성된 반도체 칩을, 상면에 본드 핑거와 하면에 기판 랜드가 형성되고 대응하는 상기 반도체 칩의 에지 바깥으로 연장된 에지를 가지는 기판 상에 접착한다. 상기 솔더 볼 패드에 솔더 볼을 부착한 다음, 상기 칩 패드와 상기 본드 핑거간을 도전성 와이어로 연결시켜 와이어 본딩한다. 그리고 나서, 상기 솔더 볼보다 낮게 상기 반도체 칩 상면과 측면, 와이어 본딩된 부분을 보호하는 봉지재를 형성한다.
기타 실시예의 구체적 사항들은 상세한 설명 및 도면들에 포함되어 있다.
이하 첨부한 도면을 참조하여 본 발명에 따른 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
(제1 실시예)
도 2 내지 도 6은 본 발명의 제1 실시예에 따른 BGA 패키지 및 그 제조방법을 설명하기 위한 도면들로서, 도 4 내지 도 6은 도 2의 Ⅳ-Ⅳ' 단면에 대응된다. 그리고, 도 7은 본 발명의 제1 실시예의 변형예에 따른 BGA 패키지의 단면도이다.
우선, 도 2와 같은 반도체 칩(100)을 준비한다. 반도체 칩(100)은 상면에 솔더 볼을 얹을 수 있도록 복수개의 솔더 볼 패드(115)를 가진 것이다. 솔더 볼 패드(115)는 구리나 알루미늄을 증착한 뒤에 패터닝한 것으로, 그 상면에는 금 및 니켈을 도금하여 차후에 솔더 볼이 확고히 융착되도록 할 수 있다.
이러한 반도체 칩(100)을 도 3과 같은 기판(120) 상면에 접착한다. 접착된 후의 단면 모습은 도 4와 같다. 반도체 칩(100)과 기판(120)은 접착제 또는 양면 접착 테이프와 같은 접착재(150)를 매개로 하여 접착한다. 예컨대, 페이스트 형태 또는 프리폼(preform)된 필름의 형태인 에폭시 또는 열가소성 물질 등과 같은 접착 재료를 사용할 수 있다. 반도체 칩(100)의 노출되는 면이 없도록, 기판(120)의 크기는 반도체 칩(100)과 같거나 더 큰 것이 좋다. 따라서, 기판(120)의 에지는 대응하는 반도체 칩(100)의 에지 바깥으로 연장되어 있는 것이 바람직하다.
본 실시예에서, 반도체 칩(100)과 기판(120) 사이에 개재된 접착재(150)가 도전성을 띠는 경우에 반도체 칩(100)과 기판(120)이 전기적으로 접속될 수 있다. 도전성 접착재 대신에, 솔더 볼, 스터드 범프, 도전성 페이스트, 도전막 또는 다른 임의의 기계적이거나 야금학적인 상호 접속을 포함하는 다른 플립 칩 접속 방법을 사용하는 것도 또한 고려해볼 수 있다. 그러나, 본 실시예에서 반도체 칩(100)과 기판(120)이 반드시 전기적으로 접속되어야 하는 것은 아니다. 전기적으로 접속되지 않을 경우, 기판(120)은 단순히 반도체 칩(100)의 패키징을 위한 지지 부재로 사용된다.
다음으로, 도 5에서와 같이, 반도체 칩(100) 상면에 복수개의 솔더 볼(160)을 부착한다. 솔더 볼(160)은 솔더 볼 패드(115)에 안착시킨 후 고온의 퍼니스에 투입한다. 그러면, 솔더 볼(160)이 리플로우(reflow)되면서 열 융착된다. 솔더 볼(160)의 직경은 약 300㎛ 정도일 수 있다.
다음, 도 6을 참조하여, 솔더 볼(160)보다 낮게 반도체 칩(100) 상면과 측면을 보호하는 봉지재(180)를 형성하여 BGA 패키지(P1) 제조를 완료한다. 봉지재(180)로는 액상 봉지재(liquid encapsulant)를 사용하여 경화시킬 수 있으며, 그 종류는 다양하게 변경 가능하다. 이것은 반도체 칩(100)을 외부의 먼지, 습기 및 기계적 접촉 등으로부터 보호되도록 한다.
액상 봉지재는 통상 디스펜서(dispenser)를 이용하여 작업하게 된다. 상온에서 액체 상태를 유지하며, 공기 중에 노출되었을 때 딱딱하게 굳는 성질이 있으므로, 디스펜서를 이용하여 액상 봉지재를 기판(120)의 상부에 도포하게 되면, 액상 봉지재가 반도체 칩(100)의 상면과 측면에 뿌려져 서서히 경화된다.
이 때, 도 7에서와 같이 봉지재(180')가 반도체 칩(100)의 상면을 덮는 BGA 패키지(P2)를 제조할 수도 있다. 그럴 경우, 반도체 칩(100) 상면에서의 두께가 솔더 볼(160) 높이보다 작게 형성되어 솔더 볼(160)을 노출시키도록 형성한다.
반도체 칩(100)과 기판(120)을 전기적으로 접속하기 위해 솔더 범프나 다른 도전성 범프를 이용하는 경우에, 봉지재(180, 180')는 반도체 칩(100)과 기판(120) 사이의 공간을 채우기 위한 언더필로도 사용될 수 있어, 기판(120) 주위에 필렛을 형성할 수 있다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 BGA 패키지 제조방법의 실시예에서는 봉지재(180, 180')를 형성하는 인캡슐레이션(encapsulation) 공정 진행 전에 솔더 볼(160)을 부착함에 따라, 종래 인캡슐레이션 공정 진행 후 솔더 볼을 부착하는 경우에 비해서, 반도체 칩(100) 상면에 솔더 볼 부착을 위한 별도의 패터닝 공정이나 별도의 기판이 필요하지 않다. 따라서, 본 발명의 제조방법에 따르면, 패터닝 공정이나 추가 기판을 필요로 하지 않고 반도체 칩 쪽에 솔더 볼을 부착한 패키지를 제조할 수 있다.
도 6 및 도 7에 도시한 바와 같이, 본 발명의 실시예에 따른 BGA 패키지(P1 또는 P2)는, 기판(120), 기판(120) 상면에 접착된 반도체 칩(100), 반도체 칩(100) 상면에 구비된 복수개의 솔더 볼(160), 및 기판(120) 위의 반도체 칩(100)을 감싸도록 형성되되 솔더 볼(160)은 노출시키게 형성된 봉지재(180 또는 180')를 포함한다.
이러한 BGA 패키지(P1 또는 P2)는 반도체 칩(100) 쪽에 솔더 볼(160)이 부착된 구조이면서도 별도의 기판 등을 필요로 하지 않으므로 인캡슐레이션시 필요한 수직적 공간이 최소화된 것이다. 따라서, 패키지 두께가 작은 것이 장점이다.
(제2 실시예)
도 8 내지 도 14는 본 발명의 제2 실시예에 따른 BGA 패키지 및 그 제조방법을 설명하기 위한 도면들로서, 도 10과 도 11은 도 8의 Ⅹ-Ⅹ' 단면에 대응된다. 그리고, 도 13 및 도 14는 도 12의 ⅩⅢ-ⅩⅢ' 단면에 대응된다.
도 8에 도시한 것과 반도체 칩(200)을 준비한다. 이 반도체 칩(200)은 활성면의 에지에 복수개의 칩 패드(205)가 형성되고 칩 패드(205)에 연결된 리루팅(rerouting) 배선 패턴(210)에 의해 활성면의 중앙부에 복수개의 솔더 볼 패드(215)가 형성되어 있다.
칩 패드(205)는 알루미늄 또는 구리 재질로 반도체 제조 공정에서 형성된 것이다. 일반적으로, 칩 패드(205)만을 노출시키고 반도체 칩(200) 상면은 보호하는 패시베이션막(미도시)이 형성된 채로 반도체 제조 공정이 완료된다. 그런 반도체 칩(200) 상면에 리루팅 배선 패턴(210)과 솔더 볼 패드(215)를 형성하는 일로써 패키징 공정이 시작된다. 리루팅 배선 패턴(210)과 솔더 볼 패드(215)는 구리 또는 알루미늄과 같은 도전막을 증착한 후 패터닝하여 형성하며, 솔더 볼 패드(215)의 상면에는 금 및 니켈을 도금하여 차후에 솔더 볼이 확고히 융착되도록 할 수 있다. 하나의 패터닝된 리루팅 배선 패턴(210)은 반도체 칩(200)의 에지 쪽에 형성되고 노출된 하나의 칩 패드(205)를 외부 접속 단자로서 차후 각 솔더 볼 패드(215) 위에 하나씩 형성되는 솔더 볼과 접속시킨다. 예를 들어, 각 패터닝된 리루팅 배선 패턴(210)은 예컨대 여러 개의 어드레스 전극, 접지 전극, 데이터 신호 전송용 데이터 전극, 여러 제어 신호 송수신용 제어 전극(구체적으로 신호 기록용, 신호 판독용, 신호 선택용, 및 신호 제어용), 및 전력 공급용 전극(Vcc)(이 모두는 칩 패드(205)로서 형성됨)으로부터 각각의 해당하는 솔더 볼까지 연장되도록 하나씩 형성된다.
다음에, 이러한 반도체 칩(200)을 도 9에 도시한 것과 같은 기판(220) 상면에 접착한다. 접착된 후의 단면 모습은 도 10과 같다. 기판(220)은 상면 에지 쪽에 본드 핑거(225)를 가진다. 본드 핑거(225)는 구리 등을 패터닝하여 형성한 것으로, 표면에는 예컨대 은을 도금하여 차후에 도전성 와이어가 양호하게 본딩될 수 있도록 할 수 있다. 기판(220)의 하면에는 기판 랜드(230)가 형성되어 있다. 그리고, 기판(220)은 대응하는 반도체 칩(200)의 에지 바깥으로 연장된 에지를 가져서 본드 핑거(225)가 반도체 칩(200) 외측으로 나와야 한다. 반도체 칩(200)과 기판(220)은 접착제 또는 양면 접착 테이프와 같은 접착재(250)를 매개로 하여 접착한다. 예컨대, 페이스트 형태 또는 프리폼된 필름의 형태인 에폭시 또는 열가소성 물질 등과 같은 접착 재료를 사용할 수 있다.
다음에 도 11에 도시한 것과 같이, 솔더 볼 패드(215)에 솔더 볼(260)을 부착한다. 솔더 볼(260)은 솔더 볼 패드(215)에 안착시킨 후 열 융착시켜 부착한다.
다음으로, 칩 패드(205)와 본드 핑거(225)간을 도전성 와이어(270)로 연결시켜 와이어 본딩한다. 도 12는 와이어 본딩된 상태를 보여주는 상면도이고, 도 13은 도 12의 ⅩⅢ-ⅩⅢ' 단면이다. 도전성 와이어(270)는 금이나 알루미늄 등의 도전성 재질로 된 것이다.
그리고 나서, 도 14에 도시한 것과 같이, 솔더 볼(260)보다 낮게 반도체 칩(200) 상면과 측면을 보호하는 봉지재(280)를 형성하여 BGA 패키지(P3)를 제조한다. 봉지재(280)는 도전성 와이어(270)로 본딩된 부분도 감싸게 형성한다. 봉지재(280)는 반도체 칩(200)의 상면을 덮게 형성하는데, 반도체 칩(200) 상면에서의 두께가 솔더 볼(260) 높이보다 작게 형성하여 솔더 볼(260)을 노출시킨다. 봉지재(280)로는 액상 봉지재를 사용할 수 있으며, 그 종류는 다양하게 변경 가능하다. 이것은 도전성 와이어(270)와 반도체 칩(200)의 칩 패드(205)를 외부의 먼지, 습기 및 기계적 접촉 등으로부터 보호되도록 한다. 액상 봉지재를 기판(220)의 상부에 도포하게 되면, 액상 봉지재가 도전성 와이어(270) 및 반도체 칩(200)의 칩 패드(205) 상에 뿌려져 서서히 경화된다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 BGA 패키지 제조방법의 실시예에서는 봉지재(280)를 형성하는 인캡슐레이션 공정 진행 전에 솔더 볼(260)을 부착함에 따라, 종래 인캡슐레이션 공정 진행 후 솔더 볼을 부착하는 경우에 비해서, 반도체 칩(200) 상면에 솔더 볼 부착을 위한 별도의 패터닝 공정이나 별도의 기판이 필요하지 않다. 따라서, 본 발명의 제조방법에 따르면, 패터닝 공정이나 추가 기판을 필요로 하지 않고 반도체 칩 쪽에 솔더 볼을 부착한 패키지를 제조할 수 있다.
도 14는 이렇게 제조한 BGA 패키지(P3) 구조이다. 도시된 바와 같이, BGA 패키지는, 활성면의 에지에 복수개의 칩 패드(205)가 형성되고 활성면의 중앙부에 복수개의 솔더 볼 패드(215)가 형성된 반도체 칩(200)을 포함한다. 반도체 칩(200)은 그 비활성면에 도포된 접착재(250)를 통해 기판(220)의 상면에 접착되어 있는데, 기판(220)은 상면에 본드 핑거(225)와 하면에 기판 랜드(230)가 형성되어 있고, 대응하는 반도체 칩(200)의 에지 바깥으로 연장된 에지를 가지는 것이다. 칩 패드(205)와 본드 핑거(225)간은 도전성 와이어(270)로 전기적으로 연결되어 있다. 솔더 볼 패드(215)에는 복수개의 솔더 볼(260)이 부착되어 있다. 봉지재(280)는 기판(220) 위의 반도체 칩(200)과 도전성 와이어(270)를 감싸도록 형성되어 있다. 특히, 솔더 볼(260)은 덮지 않고 솔더 볼(260)보다 낮게 봉지재(280)가 형성되어 있다.
이러한 BGA 패키지(P3)는 인캡슐레이션시 필요한 수직적 공간을 최소화하여 패키지 두께가 작을 뿐만 아니라, 기판(220) 일면(구체적으로 기판 랜드(230)가 형성된 쪽)이 별도의 공정 진행 없이 베어(bare) 상태로 남게 되어 패키지 적층이 가능해진다.
(제3 실시예)
도 15 내지 도 17은 본 발명의 실시예들에 따른 패키지를 적층한 구조의 예를 나타낸 단면도들이다. 특히, 앞의 제2 실시예에서 설명한 것과 같은 BGA 패키지(P3)의 기판 랜드(230)를 이용하여 패키지들을 적층한 구조이다.
먼저, 도 15는 두 개 이상, 예컨대 네 개의 BGA 패키지(P3)가 적층된 구조를 도시한 것이다. 도시한 바와 같이, 상부 패키지의 솔더 볼(260)과 하부 패키지의 기판 랜드(230)가 곧바로 접속된 구조이다.
BGA 패키지(P3)에서 기판 랜드(230)가 형성된 쪽이 별도의 공정 진행 없이 베어 상태로 남게 되므로, BGA 패키지(P3)를 차례차례 쌓기만 하면, 상부 패키지의 솔더 볼(260)과 하부 패키지의 기판 랜드(230)가 접속되어 패키지 적층이 매우 용이하다. 또한, BGA 패키지(P3)는 CSP이면서 패키지 두께가 작다. 따라서, 적층 구조의 패키지는 좁은 면적을 차지할 뿐만 아니라, 수직적 공간도 적게 차지한다.
도 16은 두 개 이상, 예컨대 세 개의 BGA 패키지(P3)가 적층된 위에 제1 실시예의 변형예로서 설명한 BGA 패키지(P2)를 더 적층한 구조를 도시한 것이다. 여기서도 BGA 패키지(P3)끼리는 상부 패키지의 솔더 볼(260)과 하부 패키지의 기판 랜드(230)가 접속된다. 특히, 기판 랜드가 없는 BGA 패키지(P2)는 최상부에 위치하며, BGA 패키지(P2)의 솔더 볼(160)이 그 아래 BGA 패키지(P3)의 기판 랜드(230)에 접속되어 적층된다.
도 17은 한 개씩의 BGA 패키지(P3)와 BGA 패키지(P2)가 적층된 구조를 도시한 것이다. 기판 랜드가 없는 BGA 패키지(P2)가 최상부에 위치하며, BGA 패키지(P2)의 솔더 볼(160)이 그 아래 BGA 패키지(P3)의 기판 랜드(230)에 접속되어 적층된다.
이상, 본 발명을 바람직한 실시예들을 들어 상세하게 설명하였으나, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.
본 발명에 따른 BGA 패키지 제조방법에서는 인캡슐레이션 공정 진행 전에 솔더 볼을 부착함에 따라 인캡슐레이션 후 솔더 볼을 부착하는 종래의 제조방법과 공정 순서를 달리한다. 이러한 순서 변경을 통해, 반도체 칩 상면 쪽에 솔더 볼을 부착하기 위한 별도의 패터닝 공정이나 별도의 기판이 필요 없이 패키지를 제조할 수 있다. 따라서, 조립 절차를 상당히 간소화하여 제조 비용과 처리 비용을 절감할 수 있다. 뿐만 아니라, 패키지의 두께가 얇아 유리하다.
본 발명에 따른 제조방법으로 제조하는 BGA 패키지는, 기판 랜드가 형성된 기판 일면이 별도의 공정 진행 없이 베어 상태로 남게 되어 패키지 적층이 매우 용이해진다. 이를 이용한 패키지 적층 구조는 NAND 플래시나 디램에 적용시 별도의 공간 크기 증가 없이 메모리를 증가시킬 수 있어서 유용하다.
도 1은 종래의 WBGA(Wire bonding Ball Grid Array) 패키지를 도시한다.
도 2 내지 도 6은 본 발명의 제1 실시예에 따른 BGA 패키지 및 그 제조방법을 설명하기 위한 도면들로서, 도 4 내지 도 6은 도 2의 Ⅳ-Ⅳ' 단면에 대응된다.
도 7은 본 발명의 제1 실시예의 변형예에 따른 BGA 패키지의 단면도이다.
도 8 내지 도 14는 본 발명의 제2 실시예에 따른 BGA 패키지 및 그 제조방법을 설명하기 위한 도면들로서, 도 10과 도 11은 도 8의 Ⅹ-Ⅹ' 단면에 대응되고, 도 13 및 도 14는 도 12의 ⅩⅢ-ⅩⅢ' 단면에 대응된다.
도 15 내지 도 17은 본 발명의 실시예들에 따른 패키지를 적층한 패키지 적층 구조의 예를 도시한 단면도들이다.

Claims (13)

  1. 기판;
    상기 기판 상면에 접착된 반도체 칩;
    상기 반도체 칩 상면에 구비된 복수개의 솔더 볼; 및
    상기 기판 위의 상기 반도체 칩을 감싸도록 형성되되 상기 솔더 볼은 노출시키게 형성된 봉지재를 포함하는 BGA(Ball Grid Array) 패키지.
  2. 제1항에 있어서, 상기 반도체 칩과 상기 기판을 전기적으로 연결하는 본딩 와이어를 더 포함하고, 상기 봉지재는 상기 본딩 와이어를 감싸도록 형성된 것을 특징으로 하는 BGA 패키지.
  3. 제1항 또는 제2항에 있어서, 상기 봉지재는 상기 반도체 칩의 상면을 덮되 상기 반도체 칩 상면에서의 두께가 상기 솔더 볼 높이보다 작게 형성된 것을 특징으로 하는 BGA 패키지.
  4. 제1항 또는 제2항에 있어서, 상기 기판의 에지(edge)는 대응하는 상기 반도체 칩의 에지 바깥으로 연장되어 있는 것을 특징으로 하는 BGA 패키지.
  5. 활성면의 에지에 복수개의 칩 패드가 형성되고 상기 칩 패드에 연결된 리루팅(rerouting) 배선 패턴에 의해 활성면의 중앙부에 복수개의 솔더 볼 패드가 형성된 반도체 칩;
    상기 반도체 칩의 비활성면에 도포된 접착재를 통해 상기 반도체 칩이 접착되며 상면에 본드 핑거와 하면에 기판 랜드가 형성되고 대응하는 상기 반도체 칩의 에지 바깥으로 연장된 에지를 가지는 기판;
    상기 칩 패드와 상기 본드 핑거간을 전기적으로 연결하는 도전성 와이어;
    상기 솔더 볼 패드를 통해 상기 반도체 칩에 부착되는 복수개의 솔더 볼; 및
    상기 기판 위의 상기 반도체 칩과 상기 도전성 와이어를 감싸도록 형성되되 상기 솔더 볼은 노출시키게 형성된 봉지재를 포함하는 BGA 패키지.
  6. 제5항에 있어서, 상기 봉지재는 상기 반도체 칩의 상면을 덮되 상기 반도체 칩 상면에서의 두께가 상기 솔더 볼 높이보다 작게 형성된 것을 특징으로 하는 BGA 패키지.
  7. 제5항 기재의 BGA 패키지가 두 개 이상 적층되되, 상부 패키지의 솔더 볼과 하부 패키지의 기판 랜드가 접속된 패키지 적층 구조.
  8. 제7항에 있어서, 최상부에 적층되는 다른 BGA 패키지를 더 포함하고, 상기 다른 BGA 패키지의 솔더 볼과 그 하부 패키지의 기판 랜드가 접속되며,
    상기 다른 BGA 패키지는,
    기판;
    상기 기판 상면에 접착된 반도체 칩;
    상기 반도체 칩 상면에 구비된 복수개의 솔더 볼; 및
    상기 기판 위의 상기 반도체 칩을 감싸도록 형성되되 상기 솔더 볼은 노출시키게 형성된 봉지재를 포함하는 패키지인 패키지 적층 구조.
  9. 제5항 기재의 BGA 패키지와 다른 BGA 패키지가 적층되되, 상기 패키지의 기판 랜드와 상기 다른 BGA 패키지의 솔더 볼이 접속되며,
    상기 다른 BGA 패키지는,
    기판;
    상기 기판 상면에 접착된 반도체 칩;
    상기 반도체 칩 상면에 구비된 복수개의 솔더 볼; 및
    상기 기판 위의 상기 반도체 칩을 감싸도록 형성되되 상기 솔더 볼은 노출시키게 형성된 봉지재를 포함하는 패키지인 패키지 적층 구조.
  10. 기판 상면에 반도체 칩을 접착하는 단계;
    상기 반도체 칩 상면에 복수개의 솔더 볼을 부착하는 단계; 및
    상기 솔더 볼보다 낮게 상기 반도체 칩 상면과 측면을 보호하는 봉지재를 형성하는 단계를 포함하는 BGA 패키지 제조방법.
  11. 제10항에 있어서, 상기 봉지재를 형성하기 전에 상기 반도체 칩과 상기 기판을 와이어 본딩하는 단계를 더 포함하고, 상기 봉지재는 와이어 본딩 부분까지 감싸도록 형성하는 것을 특징으로 하는 BGA 패키지 제조방법.
  12. 활성면의 에지에 복수개의 칩 패드가 형성되고 상기 칩 패드에 연결된 리루팅 배선 패턴에 의해 활성면의 중앙부에 복수개의 솔더 볼 패드가 형성된 반도체 칩을, 상면에 본드 핑거와 하면에 기판 랜드가 형성되고 대응하는 상기 반도체 칩의 에지 바깥으로 연장된 에지를 가지는 기판 상에 접착하는 단계;
    상기 솔더 볼 패드에 솔더 볼을 부착하는 단계;
    상기 칩 패드와 상기 본드 핑거간을 도전성 와이어로 연결시켜 와이어 본딩하는 단계; 및
    상기 솔더 볼보다 낮게 상기 반도체 칩 상면과 측면, 와이어 본딩된 부분을 보호하는 봉지재를 형성하는 단계를 포함하는 BGA 패키지 제조방법.
  13. 제11항 또는 제12항에 있어서, 상기 봉지재는 상기 반도체 칩의 상면을 덮되 상기 반도체 칩 상면에서의 두께가 상기 솔더 볼 높이보다 작도록 형성하는 것을 특징으로 하는 BGA 패키지 제조방법.
KR1020030057514A 2003-08-20 2003-08-20 Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조 KR100574947B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030057514A KR100574947B1 (ko) 2003-08-20 2003-08-20 Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
US10/879,066 US7245008B2 (en) 2003-08-20 2004-06-30 Ball grid array package, stacked semiconductor package and method for manufacturing the same
JP2004239945A JP5095074B2 (ja) 2003-08-20 2004-08-19 パッケージ積層構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030057514A KR100574947B1 (ko) 2003-08-20 2003-08-20 Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조

Publications (2)

Publication Number Publication Date
KR20050022558A true KR20050022558A (ko) 2005-03-08
KR100574947B1 KR100574947B1 (ko) 2006-05-02

Family

ID=34192151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030057514A KR100574947B1 (ko) 2003-08-20 2003-08-20 Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조

Country Status (3)

Country Link
US (1) US7245008B2 (ko)
JP (1) JP5095074B2 (ko)
KR (1) KR100574947B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871707B1 (ko) * 2007-03-30 2008-12-05 삼성전자주식회사 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법
KR20110017727A (ko) * 2009-08-14 2011-02-22 삼성전자주식회사 반도체 패키지
KR20110088192A (ko) * 2010-01-28 2011-08-03 삼성전자주식회사 프레임 인터포저를 갖는 멀티 칩 패키지

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
ATE556468T1 (de) * 2004-09-03 2012-05-15 Watlow Electric Mfg Leistungssteuerungssystem
WO2006100738A1 (ja) * 2005-03-18 2006-09-28 Fujitsu Limited 半導体装置及びその製造方法
JP4322844B2 (ja) * 2005-06-10 2009-09-02 シャープ株式会社 半導体装置および積層型半導体装置
US7485969B2 (en) * 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
SG130073A1 (en) * 2005-09-01 2007-03-20 Micron Technology Inc Stacked microelectronic devices and methods for manufacturing microelectronic devices
TWI278265B (en) * 2006-01-09 2007-04-01 Phoenix Prec Technology Corp Method for fabricating circuit board with electrically conducting structure and the same
US20070164428A1 (en) * 2006-01-18 2007-07-19 Alan Elbanhawy High power module with open frame package
US7985623B2 (en) * 2006-04-14 2011-07-26 Stats Chippac Ltd. Integrated circuit package system with contoured encapsulation
US7714453B2 (en) * 2006-05-12 2010-05-11 Broadcom Corporation Interconnect structure and formation for package stacking of molded plastic area array package
US8581381B2 (en) * 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
US7863738B2 (en) * 2007-05-16 2011-01-04 Texas Instruments Incorporated Apparatus for connecting integrated circuit chip to power and ground circuits
US7985628B2 (en) * 2007-12-12 2011-07-26 Stats Chippac Ltd. Integrated circuit package system with interconnect lock
US7781261B2 (en) * 2007-12-12 2010-08-24 Stats Chippac Ltd. Integrated circuit package system with offset stacking and anti-flash structure
US8084849B2 (en) * 2007-12-12 2011-12-27 Stats Chippac Ltd. Integrated circuit package system with offset stacking
US8536692B2 (en) * 2007-12-12 2013-09-17 Stats Chippac Ltd. Mountable integrated circuit package system with mountable integrated circuit die
EP2073262B1 (de) * 2007-12-18 2015-09-30 Micronas GmbH Halbleiterbauelement
US8722457B2 (en) * 2007-12-27 2014-05-13 Stats Chippac, Ltd. System and apparatus for wafer level integration of components
SG155793A1 (en) * 2008-03-19 2009-10-29 Micron Technology Inc Upgradeable and repairable semiconductor packages and methods
US20090243069A1 (en) * 2008-03-26 2009-10-01 Zigmund Ramirez Camacho Integrated circuit package system with redistribution
US9293385B2 (en) * 2008-07-30 2016-03-22 Stats Chippac Ltd. RDL patterning with package on package system
KR101534680B1 (ko) * 2009-02-23 2015-07-07 삼성전자주식회사 적층형 반도체 패키지
KR20100112446A (ko) * 2009-04-09 2010-10-19 삼성전자주식회사 적층형 반도체 패키지 및 그 제조 방법
US8508954B2 (en) 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
US8642381B2 (en) 2010-07-16 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming protective layer over exposed surfaces of semiconductor die
JP2012049175A (ja) * 2010-08-24 2012-03-08 Toshiba Corp 半導体装置の製造方法
US8525318B1 (en) * 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US20120313538A1 (en) * 2011-06-07 2012-12-13 Osram Sylvania Inc. Dimming ballast for electrodeless lamp
US8954948B2 (en) 2011-06-17 2015-02-10 Bae Systems Controls Inc. Obsolescence tolerant flash memory architecture and physical building block (PBB) implementation
US8649883B2 (en) * 2011-10-04 2014-02-11 Advanergy, Inc. Power distribution system and method
US8906743B2 (en) 2013-01-11 2014-12-09 Micron Technology, Inc. Semiconductor device with molded casing and package interconnect extending therethrough, and associated systems, devices, and methods
CN103441107B (zh) * 2013-07-24 2016-08-10 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
US9659891B2 (en) 2013-09-09 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a boundary structure, a package on package structure, and a method of making
DE102014107018A1 (de) 2014-05-19 2015-11-19 Infineon Technologies Ag Halbleitervorrichtung mit lötbaren und bondbaren elektrischen Kontaktplättchen
CN109801888A (zh) 2017-11-16 2019-05-24 群创光电股份有限公司 第一电子元件及包含第一电子元件的显示设备
KR102699633B1 (ko) 2019-06-25 2024-08-29 삼성전자주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807021A (en) * 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
JPH0582582A (ja) 1991-09-24 1993-04-02 Nec Yamagata Ltd 半導体装置
JPH07161764A (ja) 1993-12-03 1995-06-23 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
US5659203A (en) * 1995-06-07 1997-08-19 International Business Machines Corporation Reworkable polymer chip encapsulant
US5969417A (en) * 1996-08-27 1999-10-19 Nec Corporation Chip package device mountable on a mother board in whichever of facedown and wire bonding manners
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JP2000349228A (ja) * 1999-06-09 2000-12-15 Hitachi Ltd 積層型半導体パッケージ
US6291884B1 (en) * 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages
US6344401B1 (en) * 2000-03-09 2002-02-05 Atmel Corporation Method of forming a stacked-die integrated circuit chip package on a water level
JP3701542B2 (ja) * 2000-05-10 2005-09-28 シャープ株式会社 半導体装置およびその製造方法
JP3916854B2 (ja) * 2000-06-28 2007-05-23 シャープ株式会社 配線基板、半導体装置およびパッケージスタック半導体装置
JP2002083923A (ja) * 2000-09-06 2002-03-22 Hitachi Ltd 半導体集積回路装置及びそれを実装した半導体モジュール
US6467791B1 (en) * 2000-11-22 2002-10-22 Valley Industries Llc Under-bed fifth wheel mounting system
JP4521984B2 (ja) * 2000-11-29 2010-08-11 京セラ株式会社 積層型半導体装置および実装基板
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
KR20020073838A (ko) 2001-03-16 2002-09-28 엘지전자 주식회사 멀티미디어 단말기의 녹화동작 감지장치
JP2003086733A (ja) * 2001-09-11 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法およびそれを用いた電子機器
KR100636259B1 (ko) * 2001-12-07 2006-10-19 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
JP2004172157A (ja) * 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置
US6815254B2 (en) * 2003-03-10 2004-11-09 Freescale Semiconductor, Inc. Semiconductor package with multiple sides having package contacts

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871707B1 (ko) * 2007-03-30 2008-12-05 삼성전자주식회사 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법
US9502345B2 (en) 2008-05-21 2016-11-22 Samsung Electronics Co., Ltd. Ball-grid-array package, electronic system and method of manufacture
KR20110017727A (ko) * 2009-08-14 2011-02-22 삼성전자주식회사 반도체 패키지
KR20110088192A (ko) * 2010-01-28 2011-08-03 삼성전자주식회사 프레임 인터포저를 갖는 멀티 칩 패키지

Also Published As

Publication number Publication date
JP5095074B2 (ja) 2012-12-12
JP2005072587A (ja) 2005-03-17
US7245008B2 (en) 2007-07-17
US20050040529A1 (en) 2005-02-24
KR100574947B1 (ko) 2006-05-02

Similar Documents

Publication Publication Date Title
KR100574947B1 (ko) Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
TWI692030B (zh) 半導體封裝件及其製造方法
US6861761B2 (en) Multi-chip stack flip-chip package
US7211900B2 (en) Thin semiconductor package including stacked dies
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
US7338837B2 (en) Semiconductor packages for enhanced number of terminals, speed and power performance
JP2644711B2 (ja) 金属の回路基板を有するチップスケールのパッケージ
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US20110089564A1 (en) Adhesive on wire stacked semiconductor package
US20040262734A1 (en) Stack type ball grid array package and method for manufacturing the same
US6072700A (en) Ball grid array package
US20070166882A1 (en) Methods for fabricating chip-scale packages having carrier bonds
JP2001156251A (ja) 半導体装置
JP2000349228A (ja) 積層型半導体パッケージ
KR100533761B1 (ko) 반도체패키지
KR100708052B1 (ko) 반도체패키지
KR0185514B1 (ko) 칩 스케일 패키지 및 그 제조 방법
KR20010058579A (ko) 반도체패키지 및 이를 위한 웨이퍼의 상호 접착방법
KR100542672B1 (ko) 반도체패키지
KR100337459B1 (ko) 반도체패키지의 제조 방법
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
KR100381839B1 (ko) 반도체패키지
KR100406447B1 (ko) 반도체패키지 및 그 제조방법
KR100379086B1 (ko) 반도체패키지제조방법
KR100542671B1 (ko) 반도체패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee