CN102856219A - 用于把金属表面附着到载体的方法以及包装模块 - Google Patents

用于把金属表面附着到载体的方法以及包装模块 Download PDF

Info

Publication number
CN102856219A
CN102856219A CN2012102203069A CN201210220306A CN102856219A CN 102856219 A CN102856219 A CN 102856219A CN 2012102203069 A CN2012102203069 A CN 2012102203069A CN 201210220306 A CN201210220306 A CN 201210220306A CN 102856219 A CN102856219 A CN 102856219A
Authority
CN
China
Prior art keywords
chip
porous layer
carrier
particle
metal surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102203069A
Other languages
English (en)
Other versions
CN102856219B (zh
Inventor
K.霍赛尼
J.马勒
M.门格尔
H.托伊斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102856219A publication Critical patent/CN102856219A/zh
Application granted granted Critical
Publication of CN102856219B publication Critical patent/CN102856219B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C24/00—Coating starting from inorganic powder
    • C23C24/02—Coating starting from inorganic powder by application of pressure only
    • C23C24/04—Impact or kinetic deposition of particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0341—Manufacturing methods by blanket deposition of the material of the bonding area in liquid form
    • H01L2224/03416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27332—Manufacturing methods by local deposition of the material of the layer connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49826—Assembling or joining
    • Y10T29/49885—Assembling or joining with coating before or during assembling
    • Y10T29/49886—Assembling or joining with coating before or during assembling to roughen surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249994—Composite having a component wherein a constituent is liquid or is contained within preformed walls [e.g., impregnant-filled, previously void containing component, etc.]

Abstract

本发明涉及用于把金属表面附着到载体的方法以及包装模块。提供了一种用于把金属表面附着到载体的方法，所述方法包括：将多孔层沉积在金属表面和载体侧面的至少一项之上；以及通过将一种材料引入到所述多孔层的各个孔中而将金属表面和载体侧面的所述至少一项附着到所述多孔层，从而使得所述材料形成金属表面与载体之间的互连。

Description

用于把金属表面附着到载体的方法以及包装模块
技术领域
各个实施例通常涉及一种用于把金属表面附着到载体的方法、一种用于把芯片附着到芯片载体的方法、芯片包装模块以及一种包装模块。
背景技术
一个或更多结构之间的粘附连接和接合被使用在许多制造领域中，其中包括半导体制造。在半导体制造中，粘附连接可以被用来把半导体芯片连接到芯片载体，或者把芯片接触衬垫连接到印刷电路板或引线框。粘附连接而且被使用在倒装芯片晶片级包装中用于把芯片的一个侧面（例如芯片背面）粘附到晶片、印刷电路板或引线框。
许多因素影响两个表面之间的粘附连接的可靠性。半导体制造中的粘附连接的质量可能受到膜的质量的影响，例如金属薄膜，其可能被形成在芯片表面之上或者可能形成芯片电路的一部分。粘附连接的质量可能受到被用来将芯片连接到芯片载体的粘性糊膏、胶黏剂或焊料的质量的影响。
关于将金属膜沉积在半导体晶片之上的质量问题影响半导体制造中的用于生产金属轨道、金属保护层、边界层、中间层、结合层、焊料层和电接触件的标准、全工业范围工艺。各层的属性取决于工艺参数和工艺限制。可以被用来确定所生产的各层的质量并且在半导体工业中生产各层时所考虑的一些因素可以包括各层的厚度。由于更厚的层导致更高的成本，因此可能把各层制造得过薄而无法产生良好质量层。各层（特别是非常薄的层）可能受到高内部机械应力。各层中的高机械应力还可能由邻近层的机械属性导致，例如对各层施加不适当的应力量的邻近硅、氧化物或氮化物层。各层可能是易碎的，并且一些层可能导致晶片由于双金属效应而弯曲。用于避免与金属膜沉积相关联的一些问题的当前技术包括对各层的设计做出改变，例如通过引入蜿蜒结构、改变关键层厚度或者导电轨道宽度。一种常用的技术是引入附加的层以补偿原始层中的失配。
直到现在为止，芯片与芯片载体之间的粘附连接中的粘性材料是粘性糊膏或粘性箔片。取决于需要导电还是隔离粘附连接，可以使用具有不同导电或隔离属性的粘性材料来把组件（例如半导体芯片）连接或胶黏到载体。
然而现今所使用的粘性箔片和糊膏针对应力（例如机械应力和热应力）不够可靠。另一个问题随着湿气出现。还可能由于蔓延或扩散到芯片表面上的粘性糊膏而存在处理问题，导致电子器件的问题。许多粘性箔片和糊膏不满足针对足够导电或导热的必要要求。
发明内容
一个实施例是一种用于把金属表面附着到载体的方法，所述方法包括：将多孔层沉积在金属表面和载体侧面的至少一项之上；以及通过将一种材料引入到所述多孔层的各个孔中而将金属表面和载体侧面的所述至少一项附着到所述多孔层，从而使得所述材料形成金属表面与载体之间的互连。
附图说明
在附图中，相同的附图标记通常在不同的视图当中始终指代相同的部件。附图不一定是按比例绘制的，相反重点通常在于说明本发明的原理。在下面的描述中将参照附图来描述本发明的各个实施例，其中：
图1示出了根据一个实施例的用于将金属表面附着到载体的方法；
图2A到2F示出了根据一个实施例的用于将金属表面附着到载体的方法；
图3示出了根据一个实施例的用于将芯片附着到芯片载体的方法；
图4A到4J示出了根据各个实施例的用于将芯片附着到芯片载体的方法；
图5A到5F示出了根据一个实施例的用于将芯片附着到另一个结构的方法；
图6示出了根据一个实施例的包装模块的图示；
图7示出了根据一个实施例的芯片包装模块的图示。
具体实施方式
下面的详细描述参照附图，所述附图通过说明的方式示出了可以在其中实践本发明的具体细节和实施例。
“示例性”一词在这里被用来意指“作为实例、事例或说明”。在这里被描述为“示例性”的任何实施例或设计不一定要被理解为比其他实施例或设计优选或有利。
关于形成在侧面或表面“之上”的沉积材料所使用的“之上”一词在这里可以被用来意指所述沉积材料可以被形成在隐含侧面或表面的“直接上方”，例如与其直接接触。关于形成在侧面或表面“之上”的沉积材料所使用的“之上”一词在这里可以被用来意指所述沉积材料可以被形成在隐含侧面或表面的“间接上方”，其中在隐含侧面或表面与沉积材料之间设置有一个或更多附加层。
在半导体晶片之上沉积粒子的技术方面的近来进展允许以低成本沉积厚的粒子层，例如厚度超过近似10μm的层。在粒子沉积领域内获得的进步可以避免由于金属膜沉积带来的一些问题。所沉积的粒子可以形成高度多孔层，可以通过改变工艺沉积参数以高达50%的孔隙度沉积所述多孔层。一些多孔材料可能遭受相对不均匀的问题，并且可能难于操纵、易碎并且易于破裂和失效。通过把尺寸在纳米和微米范围内的粒子沉积在芯片载体上，可以实施粘附工艺，其中与多孔层缠连的黏性材料可以提供两个结构之间的稳定连接。
图1示出了根据一个实施例的用于把一个表面（例如金属表面）附着到载体的方法100。所述表面（例如金属表面）可以形成一个结构的侧面或表面的一部分。所述方法可以包括：
将多孔层沉积在一个表面（例如金属表面）和载体侧面的至少一项之上（在110中）；以及
通过把一种材料引入到所述多孔层的各个孔中而将一个表面（例如金属表面）和载体侧面的所述至少一项附着到所述多孔层，从而使得所述材料形成所述表面（例如金属表面）与所述载体之间的互连（例如形成粘合剂）（在120中）。
图2A到2F示出了用于根据各个实施例施行方法100的图示。图2A示出了所述方法的图示200，其中包括：
根据一个实施例将多孔层204沉积在结构212的金属表面208之上。多孔层204的厚度可以从大约1μm变动到大约150μm，例如从大约5μm变动到大约60μm。
图2B示出了多孔层204的图示210。可以通过将粒子204b沉积在金属表面208之上来沉积多孔层204，从而形成多孔层204的各个孔204a。孔204a的孔尺寸可以大于大约50nm。用于沉积粒子204b的技术包括冷喷涂工艺和冷等离子体工艺，例如使用比如Reinhausen Plasma的“Plasma dust（等离子体尘埃）”技术。
粒子204b的直径可以从大约200nm变动到40μm，例如从大约500nm变动到大约30μm，例如从大约800nm变动到大约10μm。粒子204b可以包括以下材料组当中的至少一种：隔离材料，导电材料，导热材料，金属（例如铜、镍、银、钯和金），以及陶瓷。从陶瓷材料形成的粒子204b可以包括从以下材料组当中的至少一种形成的粒子204b：氧化钙CaO，氧化铝Al2O3，氧化硅SiO2，氮化铝AlN，以及氧化锆ZrO2。
根据一个实施例，方法100还可以包括：
在把粒子204b沉积在金属表面208之上以后对粒子204b进行加热，从而导致以下情况的至少一项：粒子204b彼此烧结，以及粒子204b粘附到金属表面208。当铜粒子204b被沉积在金属表面208之上时，可以把粒子204b加热到高达大约70℃到大约130℃的范围内的温度，从而导致铜粒子204b的烧结。当包括陶瓷和金属而不包括铜的粒子204b被沉积在金属表面208之上时，可以把粒子204b加热到大约20℃到大约150℃的范围之间，从而导致粒子204b的烧结。最高温度可以被控制来减少结构212的表面208的氧化。根据各个实施例应用的最高处理温度显著低于被用于当前焊料处理的最高处理温度。
可以对表面208（例如金属表面208）之上的粒子204b进行加热，从而导致表面208（例如金属表面208）与粒子204b的部分熔融。可以形成表面208（例如金属表面208）与粒子204b之间的金属间相。当结构212的表面208（例如金属表面208）是粗糙的时，粒子204b可以穿透结构212的表面208（例如金属表面208）的分子层。
图2C示出了图示220，其中可以把金属206形成在载体202的侧面或表面之上。可以通过旋涂来沉积材料206。根据一个替换实施例，取代在结构212的金属表面208之上形成多孔层204，可以把多孔层204形成在载体202的侧面或表面之上。取代在载体202的侧面或表面之上形成材料206，可以把材料206形成在金属表面208之上。然后可以如根据图1和2所描述的那样实施方法100。
图2D示出了通过将材料206引入到多孔层204的孔204a中而把金属表面208附着到多孔层204的图示230，从而使得材料206形成金属表面208与载体202之间的互连216（例如粘合剂）。载体202可以包括来自以下材料组的至少一种：金属，陶瓷，或者塑料。
材料206可以包括以下各项的至少一种：聚合物材料；有机材料；热固材料，例如热固塑料、树脂；环氧化物；聚酰亚胺（溶解和/或未溶解）；硅酮；以及丙烯酸脂。
根据一个实施例，材料206可以是非粘性材料。也就是说，在没有多孔层204的情况下使用和/或被单独用作粘性糊膏时，材料206可能无法实现可靠的粘附连接。
图2D还示出将材料206引入到多孔层204的孔204a中可以包括：如图示230中所示的，在常见工艺中将材料206流入多孔层204的孔204a内以及提供多孔层204到金属表面208和载体202的粘附。
所沉积的多孔层204可以是海绵状并且易碎。多孔层204的孔204a可以填充有材料206，其可以与易碎多孔层204一起形成复合材料214。材料206的粒子尺寸可以小于多孔材料204中的孔204a的尺寸。
多孔层204可能具有成为海绵状的趋向，从而通过已有的毛细力吸入材料206。材料206可以被牢固地锚定在孔204a中并且可能只是难以去除。取决于材料206的选择，可以获得复合材料214的不同机械属性。
将材料206引入到多孔层204的孔204a中可以包括增强多孔层204与金属表面208和载体202的可湿性。粒子204b和材料206可以形成粘性复合材料214。
图2E示出了根据一个实施例的复合材料214的图示240，其中材料206被允许流入多孔层204的孔204a内，从而形成互连216（例如粘合剂）。
图2F示出了根据一个实施例的形成近似40μm厚的铜多孔层204的铜粒子204b的扫描电子显微镜图像250。
把材料206（其可以是非粘性材料）引入到多孔层204的孔204a中，可以使得材料206形成金属表面208与载体202之间的互连216（例如粘合剂）。
方法100还可以包括热硬化互连216，以便将互连216固定在多孔层204内并且把金属表面208固定到载体202。对互连216的热硬化可以发生在大约50℃和大约250℃之间的范围内，例如大约100℃和大约200℃之间，大约125℃和大约175℃之间，其为比可以被用于焊接导电粘合剂的标准焊接温度低的温度。此外，可以获得非常高的热导率（例如高于10 W/(m?K)）和电导率（例如高于106 S/m）。复合材料214可以消除对标准焊接材料的需要，并且可以被用作比如功率电子器件的领域内的粘合剂，例如导热粘合剂或导电粘合剂。复合材料214可以被施加到芯片背面，和/或形成源极/栅极/漏极接触件的一部分。
所得到的复合材料214的属性（例如弹性、对金属表面208的粘附度或者对腐蚀的易感性）可以通过改变所使用的材料206的选择来实现。
根据一个实施例，结构212可以包括半导体芯片。金属表面208可以包括源极、漏极或栅极接触衬垫。载体202可以包括印刷电路板、引线框和半导体晶片的至少一项。
将参照关于图1和2A到2F描述的各项特征的基本功能，并且所述基本功能适用于下面将更加详细地描述的所有各个实施例。与图2中所描述的完全相同的特征由相同的附图标记标示。
图3示出了根据一个实施例的用于将芯片附着到芯片载体的方法300。图4A到4C示出了用于根据各个实施例施行方法300的图示。方法300可以包括已经关于图1和2描述过的根据方法100的各个步骤和特征。方法300可以包括：
在芯片侧面和芯片载体侧面的至少一项之上沉积多孔层（在310中）；
通过把一种材料引入到所述多孔层的各个孔中而将芯片侧面和芯片载体侧面的至少一项附着到所述多孔层，从而使得所述材料形成芯片与芯片载体之间的互连（例如形成粘合剂）（在320中）。
图4A示出了根据一个实施例的在芯片412的侧面408之上沉积多孔层204的图示400。
可以通过在芯片412的侧面408之上沉积粒子204b来沉积多孔层204，从而形成多孔层204的孔204a。芯片412的侧面408可以包括表面208，例如如关于图1和2描述的金属表面208。
图4B示出了图示410，其中可以将芯片412的侧面408附着到多孔层204。根据一个实施例，可以把材料206形成在芯片载体402的侧面或表面之上。
图4C示出了图示420，其中可以通过把材料206引入到多孔层204的孔204a中而将芯片412的侧面408附着到多孔层204，从而使得材料206形成芯片412的侧面与芯片载体402之间的互连216（例如形成粘合剂）。芯片载体402可以包括来自以下材料组的至少一种：金属，陶瓷，或者塑料。芯片载体402可以包括以下各项当中的至少一项：印刷电路板，另一个芯片，半导体晶片，以及引线框。
图4D示出了根据一个实施例的在芯片412的侧面408之上沉积多孔层204的图示430，其中多孔层204包括陶瓷材料。
图4E示出了通过把材料206引入到陶瓷多孔层204的孔204a中而将芯片412的侧面408附着到陶瓷多孔层204的图示440，从而使得材料206形成芯片412的侧面408与芯片载体402之间的互连216（例如粘合剂），从而在对材料206施行了温度工艺之后，在芯片412的侧面408与芯片载体402之间形成稳定且高度导热的互连216（例如粘合剂）。
根据一个替换实施例，取代在芯片412的侧面408之上形成多孔层204，可以在载体402的侧面或表面之上形成多孔层204，正如图4F的图示450中所示的那样。取代在载体402的侧面或表面之上形成材料206，可以在芯片412的侧面408之上形成材料206。芯片412的侧面408可以包括芯片背面。然后可以如根据图3和4A到4E所描述的那样实施方法300。
图4F示出了根据一个实施例的在芯片载体402之上沉积多孔层204的图示450，其中多孔层204包括铜。
图4G示出了图示460，其中可以在芯片412的侧面408之上形成材料206。
图4H示出了通过将材料206引入到多孔层204的孔204a中而将载体402附着到多孔层204的图示470，从而使得材料206形成芯片412的侧面408与芯片载体402之间的互连216（例如粘合剂）。多孔层204可以包括由铜形成的多孔粒子层。在对材料206施行了温度工艺之后，在芯片412的侧面408与芯片载体402之间形成稳定且高度导电导热的互连216（例如粘合剂）。
图4I示出了根据一个实施例的图示480，其中可以在芯片载体402之上沉积多孔层204，其中多孔层204包括陶瓷。图4J示出了通过将材料206引入到多孔层204的孔204a中而将载体402附着到多孔层204的图示480，从而使得材料206形成芯片412的侧面408与芯片载体402之间的互连216（例如粘合剂）。在对材料206施行了温度工艺之后，在芯片412的侧面408与芯片载体402之间形成稳定且高度导热的连接互连216（例如粘合剂）。
将参照关于图3和4描述的各项特征的，并且所述基本功能适用于下面将更加详细地描述的所有各个实施例。与图4A到4J中所描述的完全相同的特征由相同的附图标记标示。关于图4A到4J所提到的温度工艺可以包括下面关于图5A到5F所描述的温度工艺的功能和特征。
图5A到5F示出了根据一个实施例的用于将芯片412附着到另一个结构518的方法的图示。
图5A示出了在芯片412的侧面408之上沉积多孔层204的图示500。可以通过将粒子204b沉积在芯片412的侧面408之上来沉积多孔层204，从而形成多孔层204的孔204a。可以将粒子204b烧结在芯片412的侧面之上，从而使得粒子204b彼此烧结并且将粒子204b粘附到芯片412的侧面408。
图5B示出了图示510，其中可以将材料206引入到芯片412之上的多孔层204的孔204a中。可以例如通过旋涂将材料206沉积在多孔层204和/或芯片412之上。材料206可以是能够穿透多孔层204的低黏性材料，材料206与多孔层204一起形成复合材料214。
图5C示出了图示520，其中可以对在其上沉积了多孔层204和材料206的芯片412的侧面408进行处理或发展，例如热工艺或紫外辐射。可以使用处理来强化孔204a内的一部分材料206的粘附并且可以使用处理来便于去除一部分材料206，例如可能完全暴露于处理的不在孔204a内的材料206部分。
图5D示出了图示530，其中可以去除材料206的一部分，例如通过冲洗去除。由于更多暴露于所述处理，可以容易地去除材料206的可能没有进入多孔层204的部分。由于多孔层204内的材料206的不充分暴露以及材料206与多孔层204的粒子204b的高相互作用力，多孔层204内的材料206可以保持在多孔层204内。即使在没有关于图5C描述的处理的情况下，由于与复合材料214中的粒子204b的相互作用，材料206可能由于强粘结力（例如毛细力）而保持在多孔层204的孔204a内。
可以关于另一个结构518重复关于图5A到5D描述的各个工艺步骤，其中另一个结构518可以包括另一个芯片412和芯片载体402当中的至少一项。因此，可以根据依据图5A到5D描述的方法将多孔层204和材料206沉积在另一个结构518之上。
图5E示出了图示540，其中可以将芯片412和另一个结构518带到一起（例如接合在一起），从而可以使得形成在芯片412的侧面408之上的复合材料214与形成在另一个结构518的侧面之上的复合材料214彼此接触。
可以使用适当的工艺参数（例如压力、温度、超声）来形成芯片412与另一个结构518之间的接合222（如图5F中所示）并且加强作为互连216的材料206（例如粘性材料）。材料206可以包括聚合物，其可以包括两阶段材料，即材料206在升高的温度下软化。涉及两阶段材料206的温度工艺可以包括将材料206加热到升高的温度达特定时间段，从而使得材料206在所述工艺期间改变其湿化行为。对材料206的可湿性的改变可以包括材料206具有与多孔层204的更高亲和性或可湿性，因此使得材料206表现为互连216（例如粘合剂）。压力工艺可以包括对形成在芯片412的侧面408之上的复合材料214与形成在另一个结构518的侧面之上的复合材料214的接合522施加压力达特定时间段。所施加的压力可以增大材料206流入多孔层204的孔204a内，因此增大材料206与多孔层204的孔204a接触的表面积，因此增大和改进芯片412与另一个结构518之间的粘附。
根据一个实施例，芯片412和另一个结构518每一个可以包括半导体晶片的一部分。根据一个实施例，形成在芯片412和另一个结构518当中的每一个之上的粒子204b可以包括铜金属粒子。根据一个实施例，形成在芯片412和另一个结构518当中的每一个之上的复合材料214可以包括衬垫的至少一部分，例如结合衬垫、金属衬垫或导电衬垫。另一个结构518可以包括来自以下材料组的至少一种：金属，陶瓷，或者塑料。另一个结构518可以包括以下各项的至少一个：印刷电路板，另一个芯片，以及引线框。
根据一个实施例，如关于图1到5描述的复合材料214可以包括多孔层204的金属粒子204b，例如Cu、Ni、Ag以及还有简单的合金。当复合材料214导电时，复合材料214可以被用作芯片412的凸块底部金属化，所述芯片412可以包括晶片级包装中的倒装芯片。导电复合材料214可以被用作针对当前凸块底部金属化层的替代，后者在经历印刷电路板的高功率和高电压循环时因此容易出现裂缝和损坏。因此通过使用从复合材料214形成的更加灵活的凸块底部金属化，可以改进当前凸块底部金属化层的可靠性。
界面处（例如多孔层204的孔204a内）的互连216的材料在实际湿化发生时大大改进多孔层204对表面和/或侧面的粘附。此外，复合材料214的电属性不被降低，这是因为可以通过位于多孔层204中的导电粒子204b获得电导体路径。
由于改进了材料206对多孔层204b的粘附，因此大大降低了复合材料214对腐蚀的易感性。可以通过使用具有已定义属性（电属性和电介质行为）的粒子204b来适配或改变复合材料214的电属性。使用多孔层（例如多孔材料204）而且可以抑制涡电流损耗。可以对材料206进行适配，并且可以通过将材料206与添加剂和热塑性材料交联而获得互连216的粘附属性。
将参照关于图5A到5F描述的各项特征的基本功能，并且所述基本功能适用于下面将更加详细地描述的所有各个实施例。与图5A到5F中所描述的完全相同的特征由相同的附图标记标示。
图6示出了根据一个实施例的包装模块600的图示。包装模块600可以包括：结构212，包括至少一个表面208，例如金属表面208；载体202；被配置形成表面208（例如结构212的金属表面208）与载体202之间的多孔层204的至少一种材料的粒子204b；以及多孔层204的孔204a内的至少另一种材料206，被配置成把结构212的表面208（例如金属表面208）粘附到载体202。多孔层204可以被形成在金属表面208或载体202的表面的至少一项之上。
图7示出了根据一个实施例的芯片包装模块700的图示。芯片包装模块700可以包括芯片412和芯片载体402、被配置形成芯片412与芯片载体402之间的多孔层204的至少一种材料的粒子204b、以及多孔层204的孔204a内的至少另一种材料206（被配置成将芯片412粘附到芯片载体402）。多孔层204可以被形成在芯片412的表面和芯片载体402的表面的至少一项的至少一部分之上。多孔层204可以形成芯片412的表面和芯片载体402的表面的至少一项的至少一部分。
上面的实施例公开了两个结构之间（例如芯片412与芯片载体402之间，以及金属表面208与载体202之间）的稳定且可靠的粘附连接。取决于对粒子204b的选择，可以获得优越的从芯片散热的品质。在其中粒子204b由陶瓷材料形成的情况下，可以实现优越的散热和电隔离。在其中粒子204b由金属（比如铜）形成的情况下，可以实现优越的散热和导电性。材料206流入孔204a中提供稳定的粘附连接，这至少是由于材料206与多孔层204的机械缠连而导致的。所使用的材料通常是低成本材料。根据各个实施例，可以规避与标准的粘性胶黏剂或糊膏在芯片侧面之上溢出有关的问题。从而可以降低标准粘性胶黏剂或糊膏在芯片上造成短路的风险，其中粘性胶黏剂或糊膏流出到芯片载体202上的风险最低。
公开了根据一个实施例的用于把金属表面附着到载体的方法，所述方法包括：将多孔层沉积在金属表面和载体侧面的至少一项之上；以及通过将一种材料引入到所述多孔层的各个孔中而将金属表面和载体侧面的所述至少一项附着到所述多孔层，从而使得所述材料形成金属表面与载体之间的互连。
根据一个实施例，将多孔层沉积在金属表面和载体侧面的至少一项之上包括：沉积厚度处在从大约1μm到150μm的范围内的多孔层。
根据一个实施例，将多孔层沉积在金属表面和载体侧面的至少一项之上包括：将粒子沉积在金属表面和载体侧面的所述至少一项之上，从而形成所述多孔层的各个孔。
根据一个实施例，形成所述多孔层的各个孔包括：形成大于大约50nm的各个孔。
根据一个实施例，将粒子沉积在金属表面和载体侧面的所述至少一项之上包括：通过冷喷涂工艺来沉积粒子。
根据一个实施例，将粒子沉积在金属表面和载体侧面的所述至少一项之上包括：通过冷等离子体工艺来沉积粒子。
根据一个实施例，将粒子沉积在金属表面和载体侧面的所述至少一项之上包括：沉积直径处于从大约200nm到40μm的范围内的粒子。
根据一个实施例，将粒子沉积在金属表面和载体侧面的所述至少一项之上包括：沉积包括隔离材料的粒子。
根据一个实施例，将粒子沉积在金属表面和载体侧面的所述至少一项之上包括：沉积包括导电材料的粒子。
根据一个实施例，将粒子沉积在金属表面和载体侧面的所述至少一项之上包括：沉积包括导热材料的粒子。
根据一个实施例，将粒子沉积在金属表面和载体侧面的所述至少一项之上包括：沉积包括金属的粒子。
根据一个实施例，将粒子沉积在金属表面和载体侧面的所述至少一项之上包括：沉积包括陶瓷的粒子。
根据一个实施例，将粒子沉积在金属表面和载体侧面的所述至少一项之上包括：沉积包括来自以下材料组的至少一种的粒子：铜、镍、银、钯或金。
根据一个实施例，在把粒子沉积在金属表面和载体侧面的所述至少一项之上以后对所述粒子进行加热，从而导致以下情况的至少一项：粒子彼此烧结，以及粒子粘附到金属表面和载体侧面的所述至少一项。
根据一个实施例，通过将一种材料引入到所述多孔层的各个孔中而将金属表面和载体侧面的所述至少一项附着到所述多孔层包括：通过将包括聚合物材料的一种材料引入到所述多孔层的各个孔中而将金属表面和载体侧面的所述至少一项附着到所述多孔层。
根据一个实施例，通过将一种材料引入到所述多孔层的各个孔中而将金属表面和载体侧面的所述至少一项附着到所述多孔层包括：通过将包括有机材料的一种材料引入到所述多孔层的各个孔中而将金属表面和载体侧面的所述至少一项附着到所述多孔层。
根据一个实施例，通过将一种材料引入到所述多孔层的各个孔中而将金属表面和载体侧面的所述至少一项附着到所述多孔层包括：通过将包括热固材料的一种材料引入到所述多孔层的各个孔中而将金属表面和载体侧面的所述至少一项附着到所述多孔层。
根据一个实施例，通过将一种材料引入到所述多孔层的各个孔中而将金属表面和载体侧面的所述至少一项附着到所述多孔层包括：通过将包括来自以下材料组的至少一种的材料引入到所述多孔层的各个孔中而将金属表面和载体侧面的所述至少一项附着到所述多孔层：环氧化物、聚酰亚胺（已溶解和/或未溶解）、硅酮或者丙烯酸脂。
根据一个实施例，通过将一种材料引入到所述多孔层的各个孔中而将金属表面和载体侧面的所述至少一项附着到所述多孔层包括：通过将包括非粘性材料的一种材料引入到所述多孔层的各个孔中而将金属表面和载体侧面的所述至少一项附着到所述多孔层。
根据一个实施例，将一种材料引入到所述多孔层的各个孔中包括：在常见的工艺中将所述材料流入所述多孔层的各个孔内并且提供所述多孔层到所述金属表面和载体的粘附。
根据一个实施例，将一种材料引入到所述多孔层的各个孔中包括：增强所述多孔层与金属表面和载体的可湿性。
根据一个实施例，所述方法还可以包括：对所述互连进行热硬化，以便将所述互连固定在所述多孔层内并且把所述金属表面固定到载体。
根据一个实施例，对所述互连的热硬化发生在50℃和250℃之间，例如发生在100℃和200℃之间。
根据一个实施例，形成所述金属表面与载体之间的互连包括：形成所述金属表面与包括来自以下材料组的至少一种的载体之间的互连：金属、陶瓷或塑料。
公开了根据一个实施例的用于将芯片附着到芯片载体的方法，所述方法包括：将多孔层沉积在芯片侧面和芯片载体侧面的至少一项之上；以及通过把一种材料引入到所述多孔层的各个孔中而将芯片侧面和芯片载体侧面的所述至少一项附着到所述多孔层，从而使得所述材料形成芯片与芯片载体之间的互连。
根据一个实施例，将多孔层沉积在芯片侧面和芯片载体侧面的至少一项之上包括：沉积厚度处在从大约1μm到150μm的范围内的多孔层。
根据一个实施例，将多孔层沉积在芯片侧面和芯片载体侧面的至少一项之上包括：将粒子沉积在芯片侧面和芯片载体侧面的所述至少一项之上，因此形成所述多孔层的各个孔。
根据一个实施例，形成所述多孔层的各个孔包括：形成大于大约50nm的孔。
根据一个实施例，将粒子沉积在芯片侧面和芯片载体侧面的所述至少一项之上包括：通过冷喷涂工艺来沉积粒子。
根据一个实施例，将粒子沉积在芯片侧面和芯片载体侧面的所述至少一项之上包括：通过冷等离子体工艺来沉积粒子。
根据一个实施例，将粒子沉积在芯片侧面和芯片载体侧面的所述至少一项之上包括：沉积直径处于从大约200nm到40μm的范围内的粒子。
根据一个实施例，将粒子沉积在芯片侧面和芯片载体侧面的所述至少一项之上包括：沉积包括隔离材料的粒子。
根据一个实施例，将粒子沉积在芯片侧面和芯片载体侧面的所述至少一项之上包括：沉积包括导电材料的粒子。
根据一个实施例，将粒子沉积在芯片侧面和芯片载体侧面的所述至少一项之上包括：沉积包括导热材料的粒子。
根据一个实施例，将粒子沉积在芯片侧面和芯片载体侧面的所述至少一项之上包括：沉积包括金属的粒子。
根据一个实施例，将粒子沉积在芯片侧面和芯片载体侧面的所述至少一项之上包括：沉积包括陶瓷的粒子。
根据一个实施例，将粒子沉积在芯片侧面和芯片载体侧面的所述至少一项上包括：沉积包括来自以下材料组的至少一种的粒子：铜、镍、银、钯或金。
根据一个实施例，所述方法还可以包括：在把粒子沉积在芯片侧面和芯片载体侧面的所述至少一项之上以后对所述粒子进行加热，从而导致以下情况的至少一项：粒子彼此烧结，以及粒子粘附到芯片侧面和芯片载体侧面的所述至少一项。
根据一个实施例，通过将一种材料引入到所述多孔层的各个孔中而将芯片侧面和芯片载体侧面的所述至少一项附着到所述多孔层包括：通过将包括聚合物材料的一种材料引入到所述多孔层的各个孔中而将芯片侧面和芯片载体侧面的所述至少一项附着到所述多孔层。
根据一个实施例，通过将一种材料引入到所述多孔层的各个孔中而将芯片侧面和芯片载体侧面的所述至少一项附着到所述多孔层包括：通过将包括有机材料的一种材料引入到所述多孔层的各个孔中而将芯片侧面和芯片载体侧面的所述至少一项附着到所述多孔层。
根据一个实施例，通过将一种材料引入到所述多孔层的各个孔中而将芯片侧面和芯片载体侧面的所述至少一项附着到所述多孔层包括：通过将包括热固材料的一种材料引入到所述多孔层的各个孔中而将芯片侧面和芯片载体侧面的所述至少一项附着到所述多孔层。
根据一个实施例，通过将一种材料引入到所述多孔层的各个孔中而将芯片侧面和芯片载体侧面的所述至少一项附着到所述多孔层包括：通过将包括来自以下材料组的至少一种的材料引入到所述多孔层的各个孔中而将芯片侧面和芯片载体侧面的所述至少一项附着到所述多孔层：环氧化物、聚酰亚胺（已溶解和/或未溶解）、硅酮或者丙烯酸脂。
根据一个实施例，通过将一种材料引入到所述多孔层的各个孔中而将芯片侧面和芯片载体侧面的所述至少一项附着到所述多孔层包括：通过将包括非粘性材料的一种材料引入到所述多孔层的各个孔中而将芯片侧面和芯片载体侧面的所述至少一项附着到所述多孔层。
根据一个实施例，将一种材料引入到所述多孔层的各个孔中包括：在常见的工艺中将所述材料流入所述多孔层的各个孔内并且提供所述多孔层到所述芯片和芯片载体的粘附。
根据一个实施例，将一种材料引入到所述多孔层的各个孔中包括：增强所述多孔层与所述芯片和芯片载体的可湿性。
根据一个实施例，所述方法还可以包括：对所述互连进行热硬化，以便将所述互连固定在所述多孔层内并且把所述芯片固定到芯片载体。
根据一个实施例，对所述互连的热硬化发生在70℃和150℃之间。
根据一个实施例，形成所述芯片与芯片载体之间的互连包括：形成所述芯片与包括印刷电路板的芯片载体之间的互连。
根据一个实施例，形成所述芯片与芯片载体之间的互连包括：形成所述芯片与包括另一个芯片的芯片载体之间的互连。
根据一个实施例，形成所述芯片与芯片载体之间的互连包括：形成所述芯片与包括半导体晶片的芯片载体之间的互连。
根据一个实施例，形成所述芯片与芯片载体之间的互连包括：形成所述芯片与包括引线框的芯片载体之间的互连。
根据一个实施例，形成所述芯片与芯片载体之间的互连包括：形成所述芯片与包括来自以下材料组的至少一种的芯片载体之间的互连：金属、陶瓷或塑料。
公开了根据一个实施例的芯片包装模块，所述芯片包装模块包括：芯片和芯片载体；被配置形成所述芯片与芯片载体之间的多孔层的至少一种材料的粒子，以及所述多孔层的各个孔内的被配置成将芯片粘附到芯片载体的至少另一种材料。
根据一个实施例，所述多孔层被形成在芯片表面和芯片载体表面的至少一项的至少一部分之上。
根据一个实施例，所述多孔层形成芯片表面和芯片载体表面的至少一项的至少一部分。
根据一个实施例，所述多孔层的厚度处于从大约1μm到150μm的范围内。
根据一个实施例，所述至少一种材料的粒子的直径处于从近似200nm到40μm的范围内。
根据一个实施例，所述至少一种材料的粒子是粉末粒子。
根据一个实施例，所述粒子被配置形成所述多孔层的各个孔，其中所述孔的尺寸大于近似50nm。
根据一个实施例，所述至少一种材料是隔离材料。
根据一个实施例，所述至少一种材料是导电材料。
根据一个实施例，所述至少一种材料是导热材料。
根据一个实施例，所述至少一种材料是金属。
根据一个实施例，所述至少一种材料是陶瓷。
根据一个实施例，所述至少一种材料包括由以下各项构成的一组当中的至少一项：铜、镍、银、钯或金。
根据一个实施例，所述至少一种材料被配置成抑制涡电流损耗。
根据一个实施例，所述至少另一种材料包括聚合物。
根据一个实施例，所述至少另一种材料包括有机材料。
根据一个实施例，所述至少另一种材料包括热固材料。
根据一个实施例，所述至少另一种材料是低黏性材料。
根据一个实施例，所述至少另一种材料包括以下材料组当中的至少一项：环氧化物、聚酰亚胺（已溶解和/或未溶解）、硅酮或丙烯酸脂。
根据一个实施例，所述至少另一种材料是非粘性材料。
根据一个实施例，所述至少另一种材料被配置成由于所述至少另一种材料流入所述多孔层的各个孔内而提供所述多孔层到芯片和芯片载体的粘附。
根据一个实施例，所述至少另一种材料被配置成增强所述多孔层与所述芯片和芯片载体的可湿性。
根据一个实施例，所述芯片载体包括印刷电路板。
根据一个实施例，所述芯片载体包括另一个芯片。
根据一个实施例，所述芯片载体包括半导体晶片。
根据一个实施例，所述芯片载体包括引线框。
公开了根据一个实施例的包装模块，所述包装模块包括：包括至少一个金属表面的结构；载体；被配置形成所述结构的金属表面与载体之间的多孔层的至少一种材料的粒子，以及所述多孔层的各个孔内的被配置成将芯片粘附到芯片载体的至少另一种材料。
根据一个实施例，所述多孔层被形成在金属表面或载体表面的至少一项之上。
根据一个实施例，所述多孔层的厚度处于从大约1μm到150μm的范围内。
根据一个实施例，所述至少一种材料的粒子的直径处于从近似200nm到40μm的范围内。
根据一个实施例，所述至少一种材料的粒子是粉末粒子。
根据一个实施例，所述多孔层的粒子被配置形成所述多孔层的各个孔，其中所述孔的尺寸大于近似50nm。
根据一个实施例，所述至少一种材料是隔离材料。
根据一个实施例，所述至少一种材料是导电材料。
根据一个实施例，所述至少一种材料是导热材料。
根据一个实施例，所述至少一种材料是金属。
根据一个实施例，所述至少一种材料是陶瓷。
根据一个实施例，所述至少一种材料包括由以下各项构成的一组当中的至少一项：铜、镍、银、钯或金。
根据一个实施例，所述至少一种材料被配置成抑制涡电流损耗。
根据一个实施例，所述至少另一种材料包括聚合物。
根据一个实施例，所述至少另一种材料包括有机材料。
根据一个实施例，所述至少另一种材料包括热固材料。
根据一个实施例，所述至少另一种材料是低黏性材料。
根据一个实施例，所述至少另一种材料包括以下材料组当中的至少一项：环氧化物、聚酰亚胺（已溶解和/或未溶解）、硅酮或丙烯酸脂。
根据一个实施例，所述至少另一种材料是非粘性材料。
根据一个实施例，所述至少另一种材料被配置成由于所述至少另一种材料流入所述多孔层的各个孔内而提供所述多孔层与所述结构的金属表面和载体的粘附。
根据一个实施例，所述至少另一种材料被配置成增强所述多孔层与所述结构的金属表面和载体的可湿性。
根据一个实施例，所述结构包括半导体芯片的一部分。
根据一个实施例，所述载体包括印刷电路板。
根据一个实施例，所述载体包括芯片。
根据一个实施例，所述载体包括半导体晶片。
根据一个实施例，所述载体包括引线框。
虽然特别参照具体实施例示出并描述了本发明，但是本领域技术人员应当理解的是，在不背离所附权利要求书限定的本发明的精神和范围的情况下可以对其中的形式和细节做出各种改变。因此本发明的范围由所附权利要求书表明，并且因此意图涵盖落在权利要求书的等效表述的含义和范围内的所有改变。

Claims (25)

1.一种用于把金属表面附着到载体的方法，所述方法包括：
将多孔层沉积在金属表面和载体侧面的至少一项之上；以及
通过将一种材料引入到所述多孔层的各个孔中而将金属表面和载体侧面的所述至少一项附着到所述多孔层，从而使得所述材料形成金属表面与载体之间的互连。
2.根据权利要求1的方法，其中将多孔层沉积在金属表面和载体侧面的至少一项之上包括：沉积厚度处在从大约1μm到150μm的范围内的多孔层。
3.根据权利要求1的方法，其中将多孔层沉积在金属表面和载体侧面的至少一项之上包括：将粒子沉积在金属表面和载体侧面的所述至少一项之上，从而形成所述多孔层的各个孔。
4.根据权利要求3的方法，其中形成所述多孔层的各个孔包括：形成大于大约50nm的各个孔。
5.根据权利要求3的方法，其中将粒子沉积在金属表面和载体侧面的所述至少一项之上包括：沉积直径处于从大约200nm到40μm的范围内的粒子。
6.根据权利要求3的方法，其中将粒子沉积在金属表面和载体侧面的所述至少一项之上包括：沉积包括隔离材料的粒子。
7.根据权利要求3的方法，其中将粒子沉积在金属表面和载体侧面的所述至少一项之上包括：沉积包括导热材料的粒子。
8.根据权利要求3的方法，其中将粒子沉积在金属表面和载体侧面的所述至少一项之上包括：沉积包括金属和陶瓷的至少一项的粒子。
9.一种用于将芯片附着到芯片载体的方法，所述方法包括：
将多孔层沉积在芯片侧面和芯片载体侧面的至少一项之上；以及
通过把一种材料引入到所述多孔层的各个孔中而将芯片侧面和芯片载体侧面的所述至少一项附着到所述多孔层，从而使得所述材料形成芯片与芯片载体之间的互连。
10.根据权利要求1的方法，其中将多孔层沉积在芯片侧面和芯片载体侧面的至少一项之上包括：将粒子沉积在芯片侧面和芯片载体侧面的所述至少一项之上，因此形成所述多孔层的各个孔。
11.根据权利要求10的方法，其中将粒子沉积在芯片侧面和芯片载体侧面的所述至少一项之上包括：通过冷喷涂工艺或者通过冷等离子体工艺来沉积粒子。
12.根据权利要求10的方法，其中将粒子沉积在芯片侧面和芯片载体侧面的所述至少一项之上包括：沉积直径处于从大约200nm到40μm的范围内的粒子。
13.根据权利要求10的方法，其中将粒子沉积在芯片侧面和芯片载体侧面的所述至少一项之上包括：沉积包括金属和陶瓷的至少一项的粒子。
14.根据权利要求10的方法，所述方法还包括：
在把粒子沉积在芯片侧面和芯片载体侧面的所述至少一项之上以后对所述粒子进行加热，从而导致以下情况的至少一项：粒子彼此烧结，以及粒子粘附到芯片侧面和芯片载体侧面的所述至少一项。
15.根据权利要求9的方法，其中通过将一种材料引入到所述多孔层的各个孔中而将芯片侧面和芯片载体侧面的所述至少一项附着到所述多孔层包括：通过将包括热固材料的一种材料引入到所述多孔层的各个孔中而将芯片侧面和芯片载体侧面的所述至少一项附着到所述多孔层。
16.根据权利要求10的方法，其中将一种材料引入到所述多孔层的各个孔中包括：增强所述多孔层与所述芯片和芯片载体的可湿性。
17.根据权利要求10的方法，所述方法还包括：
对所述互连进行热硬化，以便将所述互连固定在所述多孔层内并且把所述芯片固定到芯片载体。
18.根据权利要求10的方法，其中形成所述芯片与芯片载体之间的互连包括：形成所述芯片与包括印刷电路板的芯片载体之间的互连。
19.根据权利要求10的方法，其中形成所述芯片与芯片载体之间的互连包括：形成所述芯片与包括另一个芯片的芯片载体之间的互连。
20.根据权利要求10的方法，其中形成所述芯片与芯片载体之间的互连包括：形成所述芯片与包括引线框的芯片载体之间的互连。
21.一种芯片包装模块，包括：
芯片和芯片载体；
被配置形成所述芯片与芯片载体之间的多孔层的至少一种材料的粒子；以及
所述多孔层的各个孔内的被配置成将芯片粘附到芯片载体的至少另一种材料。
22.根据权利要求21的包装模块，其中所述多孔层被形成在芯片表面和芯片载体表面的至少一项的至少一部分之上。
23.根据权利要求21的芯片包装模块，其中所述多孔层形成芯片表面和芯片载体表面的至少一项的至少一部分。
24.一种包装模块，包括：
包括至少一个金属表面的结构；
载体；
被配置形成所述结构的金属表面与载体之间的多孔层的至少一种材料的粒子；以及
所述多孔层的各个孔内的被配置成将所述结构的金属表面粘附到载体的至少另一种材料。
25.根据权利要求24的包装模块，其中所述多孔层被形成在金属表面或载体表面的至少一项之上。
CN201210220306.9A 2011-06-30 2012-06-29 用于把金属表面附着到载体的方法以及包装模块 Active CN102856219B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/172989 2011-06-30
US13/172,989 US8569109B2 (en) 2011-06-30 2011-06-30 Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module

Publications (2)

Publication Number Publication Date
CN102856219A true CN102856219A (zh) 2013-01-02
CN102856219B CN102856219B (zh) 2016-04-27

Family

ID=47355316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210220306.9A Active CN102856219B (zh) 2011-06-30 2012-06-29 用于把金属表面附着到载体的方法以及包装模块

Country Status (3)

Country Link
US (1) US8569109B2 (zh)
CN (1) CN102856219B (zh)
DE (1) DE102012105840B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104008968A (zh) * 2013-02-22 2014-08-27 英飞凌科技股份有限公司 多孔金属涂敷
CN106816361A (zh) * 2015-11-30 2017-06-09 英飞凌科技股份有限公司 用于结构化衬底的方法
CN108735613A (zh) * 2017-04-13 2018-11-02 英飞凌科技奥地利有限公司 用于形成复合层的方法和具有复合层的工件
CN109616460A (zh) * 2017-10-04 2019-04-12 三菱电机株式会社 电力用半导体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103222047B (zh) * 2010-11-22 2016-01-06 株式会社东芝 用于压力接触结构的陶瓷热沉材料、使用其的半导体模块和用于制造半导体模块的方法
US20130256894A1 (en) * 2012-03-29 2013-10-03 International Rectifier Corporation Porous Metallic Film as Die Attach and Interconnect
US9355984B2 (en) * 2013-07-18 2016-05-31 Infineon Technologies Ag Electronic device and method for fabricating an electronic device
ITTO20130838A1 (it) * 2013-10-16 2015-04-17 St Microelectronics Srl Dispositivo microelettromeccanico con protezione per bonding e procedimento per la fabbricazione di un dispositivo microelettromeccanico
JP6269116B2 (ja) * 2014-02-05 2018-01-31 三菱マテリアル株式会社 下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、下地層付き金属部材の製造方法
WO2018145968A1 (de) * 2017-02-09 2018-08-16 Siemens Aktiengesellschaft Leistungsmodul
DE112018005713T5 (de) 2017-10-30 2020-07-16 Mitsubishi Electric Corporation Leistungshalbleitereinheit und herstellungsverfahren für eine leistungshalbleitereinheit
CN115868015A (zh) * 2020-07-27 2023-03-28 索尼半导体解决方案公司 电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1967817A (zh) * 2005-11-18 2007-05-23 半导体元件工业有限责任公司 半导体封装结构及其制造方法
US20080145607A1 (en) * 2006-12-18 2008-06-19 Renesas Technology Corp. Semiconductor apparatus and manufacturing method of semiconductor apparatus
JP2008200728A (ja) * 2007-02-21 2008-09-04 Mitsubishi Materials Corp はんだ接合材及びその製造方法並びにこれを用いたパワーモジュール基板
US20090014873A1 (en) * 2007-07-13 2009-01-15 Yasuo Yokota Electronic device and manufacturing method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19529627C1 (de) 1995-08-11 1997-01-16 Siemens Ag Thermisch leitende, elektrisch isolierende Verbindung und Verfahren zu seiner Herstellung
DE10009678C1 (de) 2000-02-29 2001-07-19 Siemens Ag Wärmeleitende Klebstoffverbindung und Verfahren zum Herstellen einer wärmeleitenden Klebstoffverbindung
US7868465B2 (en) 2007-06-04 2011-01-11 Infineon Technologies Ag Semiconductor device with a metallic carrier and two semiconductor chips applied to the carrier
DE102007055017B4 (de) * 2007-11-14 2010-11-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Verbinden zweier Fügeflächen und Bauteil mit zwei verbundenen Fügeflächen
US20090166852A1 (en) * 2007-12-31 2009-07-02 Chuan Hu Semiconductor packages with thermal interface materials
US20090236757A1 (en) * 2008-03-24 2009-09-24 Infineon Technologies Ag Semiconductor device and method for manufacturing
US8828804B2 (en) * 2008-04-30 2014-09-09 Infineon Technologies Ag Semiconductor device and method
US7972905B2 (en) * 2009-04-16 2011-07-05 Texas Instruments Incorporated Packaged electronic device having metal comprising self-healing die attach material
JP2011014556A (ja) * 2009-06-30 2011-01-20 Hitachi Ltd 半導体装置とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1967817A (zh) * 2005-11-18 2007-05-23 半导体元件工业有限责任公司 半导体封装结构及其制造方法
US20080145607A1 (en) * 2006-12-18 2008-06-19 Renesas Technology Corp. Semiconductor apparatus and manufacturing method of semiconductor apparatus
JP2008200728A (ja) * 2007-02-21 2008-09-04 Mitsubishi Materials Corp はんだ接合材及びその製造方法並びにこれを用いたパワーモジュール基板
US20090014873A1 (en) * 2007-07-13 2009-01-15 Yasuo Yokota Electronic device and manufacturing method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104008968A (zh) * 2013-02-22 2014-08-27 英飞凌科技股份有限公司 多孔金属涂敷
CN106816361A (zh) * 2015-11-30 2017-06-09 英飞凌科技股份有限公司 用于结构化衬底的方法
CN106816361B (zh) * 2015-11-30 2019-09-13 英飞凌科技股份有限公司 用于结构化衬底的方法
CN108735613A (zh) * 2017-04-13 2018-11-02 英飞凌科技奥地利有限公司 用于形成复合层的方法和具有复合层的工件
CN109616460A (zh) * 2017-10-04 2019-04-12 三菱电机株式会社 电力用半导体装置
CN109616460B (zh) * 2017-10-04 2023-02-24 三菱电机株式会社 电力用半导体装置

Also Published As

Publication number Publication date
DE102012105840A1 (de) 2013-01-03
CN102856219B (zh) 2016-04-27
US20130001803A1 (en) 2013-01-03
US8569109B2 (en) 2013-10-29
DE102012105840B4 (de) 2018-07-12

Similar Documents

Publication Publication Date Title
CN102856219B (zh) 用于把金属表面附着到载体的方法以及包装模块
US8304897B2 (en) Thermal interface material design for enhanced thermal performance and improved package structural integrity
US7777352B2 (en) Semiconductor device with semiconductor device components embedded in plastic package compound
CN102256452B (zh) 具有内置半导体芯片的电路板以及制造该电路板的方法
JP5449958B2 (ja) 半導体装置と接続構造及びその製造方法
DE102010000407B4 (de) Halbleiter-Package mit einem aus Metallschichten bestehenden Band und Verfahren zum Herstellen eines derartigen Halbleiter-Package
US9691682B2 (en) Optoelectronic semiconductor component having an electrically insulating element
JP2007208082A (ja) 半導体装置の製造方法
US10672690B2 (en) Method for manufacturing an electronic assembly
JPWO2009096216A1 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
CN101092005A (zh) 使用了各向异性微粒的接合材料
CN103681564A (zh) 电子装置和制造电子装置的方法
JP2014003339A (ja) 半導体装置と接続構造及びその製造方法
US9589864B2 (en) Substrate with embedded sintered heat spreader and process for making the same
CN101388375A (zh) 半导体器件及其制造方法
KR20100080352A (ko) 금속 범프를 가진 반도체 패키지 기판
KR101493340B1 (ko) 땜납 전사기재, 땜납 전사기재의 제조방법 및 땜납 전사방법
CN101989593B (zh) 封装基板及其制法及封装结构
TWI669721B (zh) Anisotropic conductive adhesive
KR20140020767A (ko) 칩형 전자 부품 및 접속 구조체
JP5414622B2 (ja) 半導体実装基板およびそれを用いた実装構造体
CN101625986B (zh) 芯片封装结构制程
JP4979542B2 (ja) 実装構造体およびその製造方法
CN100521171C (zh) 一种元件的封装接合结构
CN104701185B (zh) 封装基板、封装结构以及封装基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant