CN104701185B - 封装基板、封装结构以及封装基板的制作方法 - Google Patents
封装基板、封装结构以及封装基板的制作方法 Download PDFInfo
- Publication number
- CN104701185B CN104701185B CN201310646770.9A CN201310646770A CN104701185B CN 104701185 B CN104701185 B CN 104701185B CN 201310646770 A CN201310646770 A CN 201310646770A CN 104701185 B CN104701185 B CN 104701185B
- Authority
- CN
- China
- Prior art keywords
- layer
- copper foil
- package substrate
- conductive
- foil layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 62
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 239000000853 adhesive Substances 0.000 claims abstract description 32
- 230000001070 adhesive effect Effects 0.000 claims abstract description 32
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 52
- 239000011889 copper foil Substances 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 230000006835 compression Effects 0.000 claims description 2
- 238000007906 compression Methods 0.000 claims description 2
- 238000005538 encapsulation Methods 0.000 claims description 2
- 238000000227 grinding Methods 0.000 claims description 2
- 238000001746 injection moulding Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 124
- 238000005520 cutting process Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
一种封装基板，包括表面处理层、第一导电线路层、至少一导电栓以及封胶体，所述封胶体包覆所述第一导电线路层和导电栓，所述表面处理层露出于所述封胶体，所述第一导电线路层形成于所述表面处理层，所述至少一导电栓形成于所述第一导电线路层。本发明还涉及一种封装基板的制作方法及一种封装结构。
Description
技术领域
本发明涉及芯片载板制作领域，尤其涉及一种芯片封装基板、芯片封装结构以及芯片封装基板的制作方法。
背景技术
在半导体产业中，芯片封装的目的在于防止芯片受到湿气、热量及噪声的影响，并提供裸芯片与外部电路之间电性连接的介质。近年来，随着电子技术的日新月异以及高科技电子产品的不断整合和创新，传统半导体封装技术已经无法满足产品功能与成本需求。目前半导体封装技术已朝向将芯片整合至电路基板中的趋势迈进，以使整个封装面积/体积大幅度缩小，达到电子产品轻薄短小化的需求。
目前，传统的半导体结构中基板一般为塑胶或陶瓷基板，用其承载芯片。且基板之相对两个表面具有连接垫及导电通孔，而由于导电通孔贯穿基板，降低了基板的结构强度。因为导电通孔降低了基板的结构强度，为了不使基板的结构强度过低，基板厚度一般也较厚，以保证其结构强度。
发明内容
本发明的目的在于提供一种较小厚度的封装基板、封装结构以及封装基板的制作方法。
一种封装基板的制作方法，包括步骤：提供一承载板，所述承载板包括基底层及第二铜箔层；在所述第二铜箔层上依次形成表面处理层和第一导电线路层；在所述第一导电线路层上形成至少一导电栓；形成一封胶体包覆所述第一导电线路层和导电栓且覆盖于所述第二铜箔层；及分离所述基底层及所述第二铜箔层，以蚀刻的方式除去第二铜箔层，形成封装基板。
一种封装基板，包括表面处理层、第一导电线路层、至少一导电栓以及封胶体，所述封胶体包覆所述第一导电线路层和导电栓，所述表面处理层露出于所述封胶体，所述第一导电线路层形成于所述表面处理层，所述至少一导电栓形成于所述第一导电线路层。
一种封装结构，包括表面处理层、第一导电线路层、至少一导电栓、封胶体及芯片，所述封胶体包覆所述第一导电线路层和导电栓，所述表面处理层露出于所述封胶体，所述第一导电线路层形成于所述表面处理层，所述至少一导电栓形成于所述第一导电线路层，所属芯片设置于所述表面处理层并与表面处理层电性连接。
与现有技术相比，本实施例中提供的封装基板在制作过程中，通过在承载板上形成表面处理层、第一导电线路层及导电栓，再以封胶体包覆所述表面处理层、第一导电线路层及导电栓，最后移除承载板，得到封装基板。其中，封装基板的厚度在50µm以内，而且导电栓用以导通封装基板的上下表面，故本发明不需要形成导电通孔，从而保证了封装基板的强度的同时也更薄。进一步，此封装基板仅需通过打磨封胶体即可使导电栓表面和表面处理层表面均露出于所述封胶体表面，故而无需形成防焊层。本实施例提供的封装基板具有更薄、更轻、易于制作的特点。
附图说明
图1是本发明实施例提供的承载板的剖面示意图。
图2是在图1中承载板上形成第一抗蚀剂层的剖面示意图。
图3是在图2中未被第一抗蚀剂层覆盖的第二铜箔层上形成表面处理层的剖面示意图。
图4是在图3中的表面处理层上形成第一导电线路层的剖面示意图。
图5是在图4中形成第二抗蚀剂层的剖面示意图。
图6是形成导电栓并除去第一和第二抗蚀剂层后的剖面示意图。
图7是形成一封胶体包覆图7中第一导电线路层和导电栓且覆盖于第二铜箔层的剖面示意图。
图8是切割图7中的承载板，形成两基板的剖面示意图。
图9是去除掉图8中第二铜箔层后，形成第一封装基板和第二封装基板的剖面示意图。
图10是本实施例中封装基板的剖面示意图。
图11是采用覆晶封装的方式形成的封装结构的剖面示意图。
主要元件符号说明
| 封装结构 | 10 |
| 封装基板 | 11 |
| 承载板 | 100 |
| 产品区域 | 103 |
| 废料区域 | 104 |
| 基底层 | 110 |
| 第一铜箔层 | 111 |
| 第二铜箔层 | 112 |
| 胶层 | 120 |
| 第一抗蚀剂层 | 121 |
| 第二抗蚀剂层 | 122 |
| 表面处理层 | 130 |
| 第一导电线路层 | 131 |
| 导电栓 | 132 |
| 封胶体 | 140 |
| 第一封装基板 | 101 |
| 第二封装基板 | 102 |
| 芯片 | 200 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
本发明实施例提供一种电路板的制作方法，包括步骤：
第一步，请参阅图1，提供一承载板100。
所述承载板100包括一基底层110、形成于基底层110一侧的胶层120、粘附于胶层120的第一铜箔层111及置于第一铜箔层111上的第二铜箔层112，且基底层另一侧对应设置有胶层120、第一铜箔层111及第二铜箔层112，所述第一铜箔层111的形状和所述第二铜箔层112的形状相同，所述第一铜箔层111的尺寸小于所述第二铜箔层112的尺寸。具体的，所述第一铜箔层111的横截面积小于所述第二铜箔层112的横截面积。所述胶层120包覆所述第一铜箔层111，且所述胶层120的边缘部分与所述第二铜箔层112相接触。
承载板100具有产品区域103及环绕产品区域103的废料区域104。产品区域103的横截面积小于第一铜箔层111的横截面积。产品区域103在第二铜箔层112表面的正投影位于第一铜箔层111在第二铜箔层112表面的正投影内。
可以理解，承载板100也可以不包括第一铜箔层111，第二铜箔层112可以通过胶层120与所述承载板100结合。
第二步，请参阅图2~4，在所述第二铜箔层112上形成表面处理层130，在所述表面处理层130上形成第一导电线路层131。
本实施例中，采用采用微影制程技术制作表面处理层130和第一导电线路层131。首先，在所述第二铜箔层112上形成第一抗蚀剂层121；然后，在未被所述第一抗蚀剂层121覆盖的第二铜箔层112上电镀以形成表面处理层130；在所述表面处理层130上电镀形成第一导电线路层131。
可以理解，所述表面处理层130的材质为金属，如：金、镍、钯。所述第一导电线路层131的材质为金属，如铜。
第三步，请参阅图5及图6，在所述第一导电线路层131上形成至少一导电栓132。
首先，在所述第一导电线路层131和第一抗蚀剂层121上形成第二抗蚀剂层122；然后，在未覆盖所述第二抗蚀剂层122的第一导电线路层131上进行电镀，形成至少一导电栓132；剥离所述第一抗蚀剂层121和第二抗蚀剂层122。
可以理解，所述第二抗蚀剂层122厚度大于所述第一抗蚀剂层121的厚度。
第四步，请参阅图7，形成一封胶体140包覆所述第一导电线路层131和导电栓132且覆盖于所述第二铜箔层112。
本实施例中，采用转注成型的封装技术，以第一导电线路层131和导电栓132作为封装对象。所述封装体之材质可包括酚醛基树脂、环氧基树脂、硅基树脂或者其他适当之包覆剂。
形成封胶体140的步骤如下：提供一包覆剂，其中包覆剂包括树脂及粉状的二氧化硅；加热包覆剂至液体状态；在高温高压下，以液体状态包覆第一导电线路层131和至少一导电栓132；固化封胶体140。
可以理解，所述封胶体140亦可采用注射成型或压缩成型的方法形成。
可以理解，需要经过研磨除去覆盖于导电栓132上的封胶体140，使导电栓132露出封胶体140表面。
第五步，请参阅图7至图9，切割并除去承载板100，形成封装基板11。
沿着产品区域103与废料区域104的交界线，进行切割形成两封装基板11。在产品区域103内，第一铜箔层111与胶层120相互结合，第二铜箔层112并不与胶层120相结合，当沿着产品区域103与废料区域104的交界线进行切割时，所述第二铜箔层112与胶层120分离，得到两基板，再以蚀刻的方式除去两基板上的第二铜箔层112，从而得到相互分离的两封装基板11。本实施例中，形成的封装基板11是以封胶体140作为主体，且封装基板11的厚度在50µm以内。
可以理解，在第二铜箔层112与胶层120之间也可以不设置第一铜箔层111，但在最后分离两封装基板11时需要进行除胶。
可以理解，在切割承载板100时，除了沿着产品区域103与废料区域104的交界线切割外，亦可能会沿着承载板100之间的交界线切割。
可以理解，所述导电栓132与表面处理层130分别露出于所述封装基板11的上下表面，所述导电栓132用以导通第一导电线路层131及表面处理层130，即导通封装基板11的上下表面，故本发明不需要形成导电通孔。
第六步，请参阅图10及图11，将芯片200与封装基板11结合，形成封装结构10。
本实施例中，采用覆晶封装的方式将所述芯片200设置于所述封装基板11，从而形成封装结构10。具体的，所述芯片200设置于所述表面处理层130，与所述表面处理层130通过多个焊料凸块电连接，并在焊料凸块、芯片200与表面处理层130之间填满导电胶，以将所述芯片200固定于所述表面处理层130，并在导电栓132上设置锡焊球，从而形成封装结构10。
可以理解，还可以采用导线键合的方式进行芯片封装以形成封装结构10，并不以本实施例为限。
请参阅图10及图11，本实施例的封装基板11包括表面处理层130、第一导电线路层131、至少一导电栓132以及封胶体140。所述第一导电线路层131形成于所述表面处理层130，所述至少一导电栓132形成于所述第一导电线路层131，所述封胶体140包覆表面处理层130、第一导电线路层131和导电栓132，所述表面处理层130和导电栓132分别露出于所述封胶体140的相对两侧表面。本实施例中还提供一种封装结构10，其包括上述封装基板11、芯片200以及锡焊球，所述芯片200设置于所述表面处理层130并与表面处理层130电性连接，所述锡焊球设置于所述导电栓132上。
与现有技术相比，本实施例中提供的封装基板11在制作过程中，通过在承载板100上形成表面处理层130、第一导电线路层131及导电栓132，再以封胶体140包覆所述表面处理层130、第一导电线路层131及导电栓132，最后移除承载板100，得到封装基板11。其中，封装基板的厚度在50µm以内，而且导电栓132用以导通封装基板11的上下表面，故本发明不需要形成导电通孔，从而保证了封装基板11的强度的同时也更薄。进一步，此封装基板11仅需通过打磨封胶体140即可使导电栓132表面和表面处理层130表面均露出于所述封胶体140表面，故而无需形成防焊层。本实施例提供的封装基板11具有更薄、更轻、易于制作的特点。
Claims (7)
1.一种封装基板的制作方法，包括步骤：
提供一承载板，所述承载板包括基底层，形成于所述基底层上的胶层，形成于所述胶层上的第一铜箔层及设置于所述第一铜箔层上第二铜箔层；
在所述第二铜箔层上依次形成表面处理层和第一导电线路层；
在所述第一导电线路层上形成至少一导电栓；
形成一封胶体包覆所述第一导电线路层和导电栓且覆盖于所述第二铜箔层；及
分离所述第一铜箔层及所述第二铜箔层，以蚀刻的方式除去第二铜箔层，形成封装基板。
2.如权利要求1所述的封装基板的制作方法，其特征在于，所述第一铜箔层的尺寸小于所述第二铜箔层的尺寸。
3.如权利要求1所述的封装基板的制作方法，其特征在于，研磨封胶体表面，使所述导电栓露出于所述封胶体。
4.如权利要求1所述的封装基板的制作方法，其特征在于，形成所述表面处理层和第一导电线路层的步骤为：在所述第二铜箔层上形成第一抗蚀剂层；在未被所述第一抗蚀剂层覆盖的第二铜箔层上电镀以形成表面处理层；在所述表面处理层上电镀形成第一导电线路层。
5.如权利要求1所述的封装基板的制作方法，其特征在于，形成所述导电栓的步骤为：在所述第一导电线路层和第一抗蚀剂层上形成第二抗蚀剂层；在未覆盖所述第二抗蚀剂层的第一导电线路层上进行电镀，形成至少一导电栓；剥离所述第一抗蚀剂层和第二抗蚀剂层。
6.如权利要求5所述的封装基板的制作方法，其特征在于，所述第二抗蚀剂层厚度大于所述第一抗蚀剂层。
7.如权利要求1所述的封装基板的制作方法，其特征在于，所述封胶体是采用转注成型、注射成型或压缩成型的方法形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310646770.9A CN104701185B (zh) | 2013-12-06 | 2013-12-06 | 封装基板、封装结构以及封装基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310646770.9A CN104701185B (zh) | 2013-12-06 | 2013-12-06 | 封装基板、封装结构以及封装基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104701185A CN104701185A (zh) | 2015-06-10 |
| CN104701185B true CN104701185B (zh) | 2018-01-02 |
Family
ID=53348174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310646770.9A Active CN104701185B (zh) | 2013-12-06 | 2013-12-06 | 封装基板、封装结构以及封装基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104701185B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112349599A (zh) * | 2020-11-10 | 2021-02-09 | 南方电网科学研究院有限责任公司 | 一种芯片基板的制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102891131A (zh) * | 2011-07-22 | 2013-01-23 | 先进封装技术私人有限公司 | 用于制造半导体封装元件的半导体结构及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186321A (ja) * | 2004-12-01 | 2006-07-13 | Shinko Electric Ind Co Ltd | 回路基板の製造方法及び電子部品実装構造体の製造方法 |
| JP2007123524A (ja) * | 2005-10-27 | 2007-05-17 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板 |
| JP5603600B2 (ja) * | 2010-01-13 | 2014-10-08 | 新光電気工業株式会社 | 配線基板及びその製造方法、並びに半導体パッケージ |
| CN102751203A (zh) * | 2011-04-22 | 2012-10-24 | 日月光半导体制造股份有限公司 | 半导体封装结构及其制作方法 |
-
2013
- 2013-12-06 CN CN201310646770.9A patent/CN104701185B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102891131A (zh) * | 2011-07-22 | 2013-01-23 | 先进封装技术私人有限公司 | 用于制造半导体封装元件的半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104701185A (zh) | 2015-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5975911B2 (ja) | 半導体装置 | |
| US9437459B2 (en) | Aluminum clad copper structure of an electronic component package and a method of making an electronic component package with an aluminum clad copper structure | |
| TWI527175B (zh) | 半導體封裝件、基板及其製造方法 | |
| KR101113891B1 (ko) | 리드 프레임 및 리드 프레임 제조 방법 | |
| JP2016503241A (ja) | パッケージ貫通インタコネクト付き半導体デバイスアセンブリ並びに関連するシステム、デバイス、及び方法 | |
| TW201644024A (zh) | 晶片封裝結構及其製造方法 | |
| CN104332412A (zh) | 封装基板、封装结构以及封装基板的制作方法 | |
| CN102856219A (zh) | 用于把金属表面附着到载体的方法以及包装模块 | |
| US9589864B2 (en) | Substrate with embedded sintered heat spreader and process for making the same | |
| CN103515254A (zh) | 芯片布置组件及用于形成芯片布置组件的方法 | |
| CN106128965A (zh) | 一种无基板封装器件的制作方法 | |
| TW201320276A (zh) | 封裝基板及其製法 | |
| JP2011100793A5 (ja) | 半導体パッケージ及びその製造方法 | |
| CN208127188U (zh) | 功率器件的封装模块及引线框架 | |
| TWI585919B (zh) | 晶片封裝基板、晶片封裝結構及二者之製作方法 | |
| CN104701185B (zh) | 封装基板、封装结构以及封装基板的制作方法 | |
| KR101374146B1 (ko) | 반도체 패키지 제조 방법 | |
| CN104766855B (zh) | 芯片装置及其制造方法 | |
| US9847279B2 (en) | Composite lead frame structure | |
| JP5642312B1 (ja) | 半導体装置及びその製造方法 | |
| JP6210533B2 (ja) | プリント基板およびその製造方法 | |
| EP2846355A1 (en) | Electrical substrate and process of manufacturing the same | |
| JP2008141222A (ja) | リードフレームとそれを用いた半導体装置及びその生産方法 | |
| CN203708618U (zh) | 新型线路板 | |
| JP5587464B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20161125 Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China Applicant after: Qi Ding Technology Qinhuangdao Co.,Ltd. Applicant after: Zhen Ding Technology Co.,Ltd. Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1 Applicant before: FUKU PRECISION COMPONENTS (SHENZHEN) Co.,Ltd. Applicant before: Zhen Ding Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220728 Address after: No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004 Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240220 Address after: 18-2 Tengfei Road, Economic and Technological Development Zone, Qinhuangdao City, Hebei Province Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Country or region after: China Patentee after: Zhen Ding Technology Co.,Ltd. Country or region after: Taiwan, China Address before: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province Patentee before: Liding semiconductor technology Qinhuangdao Co.,Ltd. Country or region before: China Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. Country or region before: Taiwan, China |