JP2008141222A - リードフレームとそれを用いた半導体装置及びその生産方法 - Google Patents
リードフレームとそれを用いた半導体装置及びその生産方法 Download PDFInfo
- Publication number
- JP2008141222A JP2008141222A JP2008024408A JP2008024408A JP2008141222A JP 2008141222 A JP2008141222 A JP 2008141222A JP 2008024408 A JP2008024408 A JP 2008024408A JP 2008024408 A JP2008024408 A JP 2008024408A JP 2008141222 A JP2008141222 A JP 2008141222A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- die pad
- resin
- leads
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Abstract
【解決手段】パッケージ内に残す必要のあるダイパッド、リード等のパターンを細いジョイントバー13で接続したリードフレーム1を用いる。これを使用して樹脂封止パッケージを成形すると、下側の金型表面近傍のボイドは裏面研削時に除去され、またパッケージ反りは封止樹脂11が下側の金型表面まで到達して硬化するため軽減できる。更に裏面研削時の電極16の形状変形は研削面の金属占有面積が小さくなり研削砥石の目詰まり防止効果のために著しく改善される。
【選択図】図1
Description
図11に示す従来構造のリードフレーム1は、ダイパッド2を挟むように配置された複数のリード3と、ダイパッド2とからなるパターンをリードフレーム用金属板上に、ウェットエッチング加工により形成する。このパターン形成は金属板の厚みの途中で停止する。
パターン形成されたリードフレーム1の表面側全面に1μm以上の厚みの銀又は金或いはパラジウム等のメッキ層4を形成する。こうすることで従来構造のリードフレーム1が得られる。
(a)前記リードフレーム1を用意する。
(b)ダイパッド2の部分に所定の寸法の半導体チップ5を導電性ペースト、絶縁ペースト、錫鉛ハンダ、又は金シリコン合金等の接着剤6で接着する。
(c)半導体チップ5の表面上の各ボンディングパッド7と、それらに対応する各リード3上のメッキ層4との間を金属細線8で超音波熱圧着接続する。
(d)樹脂成形用金型(図示していない。)の所定位置に装着し、金型のキャビティー内に熱硬化性の封止樹脂11を加圧注入して、ダイパッド2、リード3、半導体チップ5、接着剤6、及び金属細線8を一体的に樹脂封止する。
(e)リードフレーム1上に等間隔に位置するように形成された樹脂封止型半導体パッケージ群が連結されているリードフレーム1の裏面を研削砥石を有する機械研削機でリードフレーム1裏面の薄い部分の金属層12を除去して封止樹脂が露出するところまで研削する。
(f)研削で露出したダイパッド2と複数のリード3の表面にハンダ付け可能な金属層の電極16を形成する。
以上のステップにより、従来構造の樹脂封止型半導体パッケージ外形の半導体装置が形成された。
そのために複雑な形状をなすリードフレーム1上層側の底面は、封止樹脂11との境界部に樹脂封止時に金型のキャビティー中に取り込まれたエヤーボイド(空洞欠陥)がリードフレーム1表面側の底面部近傍に捕獲されて残り、機械研削機でリードフレーム1裏面の金属層12を削り取って分割した際に研削された樹脂表面に大きなエヤーボイドが現れるという課題があった。
更に、樹脂封止後の機械研削機による樹脂封止型パッケージ裏面の金属層12研削において、全面が金属で覆われた部分を研削するために、研削砥石の目詰りで金属面が発熱し、封止樹脂11が露出する厚さにまで研削された樹脂封止型パッケージ裏面は、リードやダイパッド2を形成する被研削物の金属面形状が研削後に著しく変形するという課題があった。
本発明は、上記の課題を解決することを目的とする。
即ち、従来例のリードフレーム1(図11)は、ダイパッド2及びリード3を有する上層パターンと、それ以外の部分(金属層)である下層とから構成されており、この構成が樹脂封止工程以降に発生する外観や形状における問題の原因となっていた。
この問題を一挙に解決する手段として、リードフレーム1の前記下層を全面金属面とせずに、リードフレーム1の前記下層の中の強度を維持する上で不要な部分を、エッチング加工等により除去する。
当該エッチング加工等により、除去された後に残存するリードフレーム1の強度維持上必要な部分を、本明細書においてはジョイントバー13と呼ぶ。
この構造により、樹脂封止型パッケージの裏面もしくは裏面近傍に発生したエヤーボイドは、ジョイントバー13を研削除去する際に同時に除去される。エヤーボイドのほとんどは、前記下層部の高さ(約50μm)の範囲に発生するため、ジョイントバー13と一緒に研削除去される。
本発明による半導体装置の樹脂封止型パッケージは、樹脂が裏面まで充填されるため、樹脂と金属との間のストレスがたまりにくい。
そのため、封止樹脂が最終的に硬化されて一旦形状が定まれば、裏面研削により、ジョイントバー13を除去出来るまで封止樹脂を研削した後に生じる本発明の樹脂封止型パッケージの反りは、従来構造の樹脂封止型パッケージに比べて著しく改善される。
本発明のリードフレームを用いた樹脂封止型パッケージは、裏面全体に対して金属部の占める面積が小さくなるため、研削時に発生する研削砥石の目詰りによる金属面の発熱の問題も著しく軽減された。その結果、樹脂封止型パッケージ裏面のリード3及びダイパッド2を形成する被研削物金属面の電極16の形状が研削後に著しく変形するという問題が解決される。
これにより、ボンディングパッド7から樹脂封止型パッケージ裏面の外部端子までのインダクタンスやキャパシタンスの値が小さくなり、高速の半導体装置が実現できる。
これにより、リード3上のメッキ層4と半導体チップ5の中心近傍にあるボンディングパッド7との間に、水平に近いループのワイヤーボンディングを実施できる。この結果、樹脂封止の際のワイヤースイープが大幅に改善できる。
また、本発明は、本発明のリードフレームを使用することにより、樹脂と金属との間のストレスによる樹脂封止型パッケージの反りがほとんど起きない、かつ高品質で高歩留りで作れる樹脂封止型の半導体装置、及び樹脂封止型の半導体装置の生産方法を実現出来るという作用を有する。即ち、パッケージ反りによるコプラナリティーが低減される。コプラナリティーとは、封止樹脂体(パッケージ)をある基準面に置いた時の基準面に対するリード底面の高さバラツキの事を言う。
更に、本発明は、本発明のリードフレームを使用することにより、樹脂封止型パッケージの裏面の研削時の発熱によって、リード3やダイパッド2の変形がほとんど起きない、かつ高品質で高歩留りで作れる樹脂封止型の半導体装置、及び樹脂封止型の半導体装置の生産方法を実現出来るという作用を有する。
「前記ダイパッドと前記リードとの間、前記複数のリードと前記外枠フレームとの間、及び前記複数のリード間をそれぞれ接続する複数の接続部分」とは、接続部分が、前記ダイパッドと前記複数のリードと前記外枠フレームとを、全体で一体になるように接続されていることを意味する。全体で一体になっていればよい。
「貫通している」とは、接続部分の厚みをすっかり取り去ることであり(後述の実施例においては、約50μmの厚みを持つ下層部を取り去ること)、図1又は図4に図示されるリードフレーム内の隙間を作ることである。
また、リードフレーム全体の強度を高める役割を果たす。これにより、ジョイントバー13の断面積を小さくすることが出来る。
本発明は、本発明のリードフレームを使用して半導体装置を生産すると、エヤーボイドの発生確率が更に低くなり、更に高品質の樹脂封止型の半導体装置を高い歩留りで生産出来るという作用を有する。
また、本発明は、本発明のリードフレームを使用することにより、樹脂と金属との間のストレスによる樹脂封止型パッケージの反りが更に起きにくくなるだけでなく、樹脂封止型パッケージの裏面の研削時の発熱によるリード3やダイパッド2の変形が更に起きにくいという作用を有する。
従って、本発明は、本発明のリードフレームを使用することにより、樹脂封止の際にワイヤースイープが起きにくい、高品質の樹脂封止型の半導体装置を高歩留りで生産出来るという作用を有する。
又、本発明のリードフレームを使用した半導体装置は、従来の半導体装置よりもワイヤー長が短くなり、ボンディングパッドから半導体装置の外部端子までのインダクタンスやキャパシタンスの値が小さくなる。これにより、本発明は、高速の半導体装置を実現できるという作用を有する。
従って、本発明は、本発明のリードフレームを使用することにより、リードフレームの信頼性を維持しつつ、高品質の樹脂封止型の半導体装置を高歩留りで生産出来るという作用を有する。
本明細書及び特許請求の範囲の記載において、「半導体装置」はIC(インテグレーテッドサーキット)等を含む。
リブを設けることは、上述のようなメリットがあるが、一方では、リードフレーム上(及び半導体装置の面積上)の一定の面積を占有して、半導体装置の面積がリブの面積だけ大きくなる恐れもある。本発明により、少ないリブの占有面積でリードフレーム等の強度を確保することが出来るという作用を有する。
また、本発明は、本発明のリードフレームの生産方法により生産されたリードフレームを使用することにより、樹脂と金属との間のストレスによる樹脂封止型パッケージの反りがほとんど起きない、高品質かつ高歩留りの、樹脂封止型の半導体装置、及び樹脂封止型の半導体装置の生産方法を実現出来るという作用を有する。即ち、パッケージ反りによるコプラナリティーが低減される。
更に、本発明は、本発明のリードフレームの生産方法により生産されたリードフレームを使用することにより、樹脂封止型パッケージの裏面の研削時の発熱による、リード3やダイパッド2の変形がほとんど起きない、高品質かつ高歩留りの樹脂封止型の半導体装置、及び樹脂封止型の半導体装置の生産方法を実現出来るという作用を有する。
従って、本発明は、第7態様の作用を更に高める作用を有する。
本発明は、本発明のリードフレームの生産方法により生産されたリードフレームを使用することにより、エヤーボイドの発生確率が更に低い、高品質かつ高歩留りの樹脂封止型の半導体装置、及び樹脂封止型の半導体装置の生産方法を実現出来るという作用を有する。
また、本発明は、本発明のリードフレームの生産方法により生産されたリードフレームを使用することにより、樹脂と金属との間のストレスによる樹脂封止型パッケージの反りが更に起きにくい、高品質かつ高歩留りの樹脂封止型の半導体装置、及び樹脂封止型の半導体装置の生産方法を実現出来るという作用を有する。
更に、本発明は、本発明のリードフレームの生産方法により生産されたリードフレームを使用することにより、樹脂封止型パッケージの裏面の研削時の発熱によるリード3やダイパッド2の変形が更に起きにくい、高品質かつ高歩留りの、樹脂封止型の半導体装置、及び樹脂封止型の半導体装置の生産方法を実現出来るという作用を有する。
従って、本発明は、本発明のリードフレームの生産方法により生産されたリードフレームを使用することにより、樹脂封止の際にワイヤースイープが起きにくい、高品質かつ高歩留りの樹脂封止型の半導体装置、及び樹脂封止型の半導体装置の生産方法を実現出来るという作用を有する。
又、本発明のリードフレームの生産方法により生産されたリードフレームを使用した半導体装置は、従来の半導体装置よりもワイヤー長が短くなり、ボンディングパッドから半導体装置の外部端子までのインダクタンスやキャパシタンスの値が小さくなる。これにより、本発明は、高速の半導体装置又は高速の半導体装置の生産方法を実現できるという作用を有する。
第2のステップでは、裏面のパターンに基づいて、前記リードフレーム上で前記接続部分の少なくとも一部の表裏の間を貫通させることを特徴とする第7態様から第9態様のいずれかに記載のリードフレームの生産方法である。
「表面のパターンに基づいて上層のパターンを生成する」とは、上層パターンを生成するためのマスクを、リードフレームの上に置いてエッチングすることを意味する。
「裏面のパターンに基づいて下層のパターンを生成する」とは、下層パターンを生成するためのマスクを、リードフレームの表裏をひっくり返した後、そのリードフレームの上に下層パターンを生成するためのマスクを置いて、エッチングすることを意味する。
下層のパターンを、表面のパターンに基づいて生成するとすれば(上層パターンが上部にある状態のリードフレームの上に、下層パターンのマスクを置くこと)、下層のパターンを生成するためのマスクの面と、実際にエッチングが行われる下層部の面との間に50μm〜200μmの間隔がある故に(上層部と下層部との高さの差)、エッチングの精度を確保することが困難である。
裏面のパターンに基づいて下層のパターン(接続部)を生成するとすれば、下層のパターンを生成するためのマスクの面と、実際にエッチングが行われる下層部の面とを密着させてマスクを行うことが出来る故に、精度の高い下層パターンの生成を行うことが出来る。
本発明により生産されたリードフレームを使用することにより、加工精度が悪くてリードフレームの接続部分が細くなりすぎて、樹脂成形時に樹脂の硬化収縮に下層パターンが負けて曲がってしまったり、当該リードフレームの運搬時にリードフレームが歪んだりする等の、接続部分の強度不足による問題が発生しない。反対に、加工精度が悪くてリードフレームの接続部分が必要以上に太くなることもない。
本発明により生産されたリードフレームの接続部分は、リードフレームの信頼性を維持しつつ必要以上の断面積を有しない故に、第7態様等の発明の作用を最も良く有する。
従って、本発明は、本発明の生産方法により生産されたリードフレームを使用することにより、リードフレームの信頼性を維持しつつ、高品質かつ高歩留りの樹脂封止型の半導体装置、及び樹脂封止型の半導体装置の生産方法を実現出来るという作用を有する。
具体的には、第7態様等の発明について記載した前記の作用を有する。
また、本発明は、樹脂と金属との間のストレスによる樹脂封止型パッケージの反りがほとんど起きない、高品質かつ高歩留りの樹脂封止型の半導体装置の生産方法を実現出来るという作用を有する。即ち、パッケージ反りによるコプラナリティーが低減される。
更に本発明は、樹脂封止型パッケージの裏面の研削時の発熱による、リード3やダイパッド2の変形がほとんど起きない、高品質かつ高歩留りの樹脂封止型の半導体装置の生産方法を実現出来るという作用を有する。
また、本発明は、樹脂と金属との間のストレスによる樹脂封止型パッケージの反りがほとんど起きない、高品質かつ高歩留りの樹脂封止型の半導体装置の生産方法を実現出来るという作用を有する。即ち、パッケージ反りによるコプラナリティーが低減される。
更に、本発明は、樹脂封止型パッケージの裏面の研削時の発熱による、リード3やダイパッド2の変形がほとんど起きない、高品質かつ高歩留りの樹脂封止型の半導体装置の生産方法を実現出来るという作用を有する。
又、バンプを使用することにより、リード線を使用する場合に較べてボンディングパッド7から樹脂封止型半導体装置の外部端子までのインダクタンスやキャパシタンスの値が小さくなり、かつボンディングパッド7から樹脂封止型半導体装置の外部端子までの熱抵抗が小さくなる。
これにより、本発明は、高速電気特性を有し熱抵抗が小さい半導体装置の生産方法を実現出来るという作用を有する。
また、本発明によれば、本発明のリードフレームを使用することにより、樹脂と金属との間のストレスによる樹脂封止型パッケージの反りがほとんど起きない、高品質かつ高歩留りの樹脂封止型の半導体装置、及び樹脂封止型の半導体装置の生産方法を実現出来るという有利な効果が得られる。即ち、パッケージ反りによるコプラナリティーが低減される。
更に、本発明によれば、本発明のリードフレームを使用することにより、樹脂封止型パッケージの裏面の研削時の発熱による、リードやダイパッドの変形がほとんど起きない、高品質かつ高歩留りの樹脂封止型の半導体装置、及び樹脂封止型の半導体装置の生産方法を実現出来るという有利な効果が得られる。
又、第2態様により、上記の効果は更に高められる。
また本発明のリードフレーム加工法によれば高生産性で、高寸法精度のリードフレームが実現できるという有利な効果が得られる。
又、第3態様等の本発明によれば、更に、従来の半導体装置よりもワイヤー長が短くなり、ボンディングパッドから半導体装置の外部端子までのインダクタンスやキャパシタンスの値が小さくなる。従って、第3態様等の本発明によれば、高速の半導体装置を実現できるという有利な効果が得られる。
第5態様等に記載の本発明によれば、物理的に強度を有し、熱に強い半導体装置を実現出来るという有利な効果が得られる。
第12態様の本発明によれば、高速電気特性を有し、熱抵抗が小さい半導体装置の生産方法を実現出来るという有利な効果が得られる。
《実施例1》
はじめに第1の実施例のリードフレーム1を図1の平面図、図1のA−A断面図である図2、図1のB−B断面図である図3を用いて説明する。
まず、リードフレーム1の材料である100〜250μmの厚みを有するの銅合金板の表面上に図1に示すように、ダイパッド2、リード3、リブ14、外枠フレーム15で構成されるパターンを、ウェットエッチングまたはドライエッチングもしくは両者併用で加工し、リードフレーム1の上層パターンを形成する。
このエッチングは、50〜200μmの深さに行う。即ち、このエッチングは銅合金板の厚みの途中で停止され、前記上層パターンを除く銅合金板の全ての部分は、約50μmの厚みを有する。
従って、このエッチングのステップが終わった時点では、リードフレーム1は、図11従来例のリードフレーム1と同様の状態になっている。
また、ダイパッド2、リード3、リブ14、及び外枠フレーム15等の上層部が形成するパターンを「上層パターン」と言い、下層部にウェットエッチング等を施すことにより形成される下層部のパターンを「下層パターン」と言う。
下層部又は下層パターンは、ダイパッドと、複数のリードと、リブと、外枠フレームとを接続する「接続部分」を構成する。
この下層部のエッチングにより形成される下層部のパターンが、下層パターンである。
下層パターンは、ダイパッド、リード、リブ、及び外枠フレームの相互の位置関係を維持するため、ダイパッド、リード、リブ、及び外枠フレームを相互に接続する接続部である。
具体的には、下層パターンは、ダイパッド2とリード3との間、ダイパッド2とリブ14との間、リブ14と外枠フレーム15との間、隣接したリード3とリード3との間、リード3とリブ14との間、リード3と外枠フレーム15との間等、の各間を繋ぐ。前述のように、この各間を繋ぐ接続部分をジョイントバー13と呼ぶ。
実験の結果、上記の要件を満たすジョイントバー(接続部分)13の断面は、50μmから100μmの厚さと、50μmから200μmの幅を有する。
外枠フレームが矩形の形状を有するリードフレームにおいては、リブ14は、好ましくは、外枠フレームの2つの角を結ぶ対角線上の位置に配される。好ましくは、リブは、外枠フレームの2つの角を結ぶ対角線上の位置に配置され、対角線と平行に長手方向に延びる形状を有する。好ましくは、2つのリブが、外枠フレームの2つの角を結ぶ対角線上の位置に、ダイパッドを挟んで配置される。
更に好ましくは、リブ14は、外枠フレームの各2つの角を結ぶ、2本の対角線上の位置に配される。
リブをこのように配置することにより、リードフレーム上で少ない面積を占有するリブにより、リードフレームの強度維持をすることが出来る。
こうしてリードフレーム1はダイパッド2、リード3、リブ14、外枠フレーム15とそれらを繋ぐジョイントバー13以外が貫通した構造となる。
もっとも、リブ14は完成した半導体装置の内部に残存しなくてもよい。
このリードフレーム1の材料は、銅合金に限定されず、鉄−ニッケル合金であってもよい。
又、エッチング等の加工は、それ以外の加工法でもよい。
このようにして第1の実施例のリードフレーム1が実現できる。
つぎに、第2の実施例のリードフレーム1を図4の平面図、図4のA−A断面図である図5、図4のB−B断面図である図6を用いて説明する。
リードフレーム1の材料である150〜250μmの厚みを有するの銅合金板の表面上に図1に示すように、ダイパッド2、リード3、リブ14、外枠フレーム15で構成されるパターンを、ウェットエッチングまたはドライエッチングもしくは両者併用で加工し、リードフレーム1の上層パターンを形成する。
ここまでのプロセスは、実施例1と基本的には同じである。
このエッチングは、100〜200μmの深さに行う。即ち、このエッチングは銅合金板の厚みの途中で停止され、前記上層パターンを除く銅合金板の全ての部分は約50μmの厚みを有する。
こうして形成されたダイパッド2とリブ14をコイニング加工により周囲のリード3より50〜150μm低く形成する。これにより、ダイパッド2とリブ14は約100μmの厚みを有する。
この下層部のエッチングにより形成される下層部のパターンが、下層パターンである。
下層パターンは、ダイパッド、リード、リブ、及び外枠フレームの相互の位置関係を維持するため、ダイパッド、リード、リブ、及び外枠フレームを相互に接続する接続部である。
具体的には、下層パターンは、ダイパッド2とリード3との間、ダイパッド2とリブ14との間、リブ14と外枠フレーム15との間、隣接したリード3とリード3との間、リード3とリブ14との間、リード3と外枠フレーム15との間等の各間を繋ぐ。実施例1と同様に、この各間を繋ぐ接続部分をジョイントバー13と呼ぶ。
こうしてリードフレーム1はダイパッド2、リード3、リブ14、外枠フレーム15が、ジョイントバー13により繋がっており、且つ前記の各部分以外の部分が貫通した構造となる。
このリードフレームの材料は銅合金に限定されず、鉄−ニッケル合金であってもよい。
又、エッチング、コイニング等の加工は、それ以外の加工法でもよい。
このようにして第2の実施例のリードフレーム1が実現できる。
第3の実施例の半導体装置を図7の平面図、図7の断面A−Aによる組立流れ図である図8の(a)〜(f)を用いて説明する。第3の実施例である半導体装置は、下記の(a)〜(f)のステップにより生産される。
(a)第2の実施例で実現したリードフレーム1を用意する。
(b)リードフレーム1のダイパッド2の表面のメッキ層4上に、半導体チップ5の底面全体に広がるに足りる銀ペースト等の接着剤6を、接着剤塗布装置で滴下する。当該接着剤6の上から半導体チップ5をその主面が上になるように置き、前記半導体チップ5を前後左右に移動させて接着剤6を薄く均一な層に押し広げながら、前記半導体チップ5を所定の位置に配置する。
そして窒素等の酸化防止ガス中で150〜175℃の温度で1時間加熱して接着剤6を硬化する。
(d)樹脂封止装置の170〜190℃に設定された金型(図示していない。)の所定位置に、ワイヤーボンド済み半導体チップ5が金型のキャビティー内に位置するように、リードフレーム1(ワイヤーボンド済み半導体チップ5を搭載している。)を装着し、金型のキャビティー内に溶融した熱硬化性の封止樹脂11を注入して、パッケージの外形に成形する。
(f)ダイパッド2及び全リード3の裏面に、マスク蒸着、ハンダペーストのスクリーン印刷、ハンダディッピング等の方法で裏面の電極16を形成する。
以上のステップにより、第2の実施例のリードフレーム1を用いた半導体装置が実現できる。
また上記の生産方法において、(a)のステップを下記のステップに置き換えることにより、第1の実施例によるリードフレーム1を用いて、同様に半導体装置を生産することが出来る。
(a)第1の実施例で実現したリードフレーム1を用意する。
第4の実施例の半導体装置を図9の平面図、図9の断面A−Aによる組立流れ図である図10の(a)〜(f)を用いて説明する。第4の実施例である半導体装置は、下記の(a)〜(f)のステップにより生産される。
(a)第1の実施例で実現したリードフレーム1を用意する。
(b)半導体チップ5の主面を下側にして、その中央の所定領域部及び各ボンディングパッド7部に金や錫鉛ハンダで形成されたバンプ構造を有する半導体チップ5を、リードフレーム1のダイパッド2上及び各リード3上のメッキ層4の位置に対向させて配置する。
(d)樹脂封止装置の170〜190℃に設定された金型(図示していない。)の所定位置に、ワイヤーボンド済み半導体チップ5が金型のキャビティー内に位置するようにリードフレーム1(バンプが接合された半導体チップ5を搭載している。)を装着し、金型のキャビティー内に溶融した熱硬化性の封止樹脂11を注入して、パッケージの外形に成形する。
(f)ダイパッド2及び全リード3の裏面に、マスク蒸着、ハンダペーストのスクリーン印刷、ハンダディッピング等の方法で、裏面の電極16を形成する。
以上のステップにより第1の実施例のリードフレーム1を用いた半導体装置が実現できる。
(a)第2の実施例で実現したリードフレーム1を用意する。
(b)半導体チップ5の主面を下側にして、各ボンディングパッド7部に金や錫鉛ハンダで形成されたバンプ構造を有する半導体チップ5を、リードフレーム1の各リード3上のメッキ層4の位置に対向させて配置する。
(c)窒素、又は水素及び窒素の混合ガス等の酸化防止ガス雰囲気中で、リードフレーム1及び半導体チップ5を200〜280℃の温度に加熱して、各ボンディングパッド7とそれらに対応する各リード3上のメッキ層4との間を合金化して接合する。
2 ダイパッド
3 リード
4 メッキ層
5 半導体チップ
6 接着剤
7 ボンディングパッド
8 金属細線
11 封止樹脂
12 金属層
13 ジョイントバー
14 リブ
15 外枠フレーム
16 電極
Claims (12)
- ダイパッドと、
前記ダイパッドの複数の辺の外側にそれぞれ配置された複数のリードと、
前記ダイパッド及び前記複数のリードを包囲する外枠フレームと、
前記ダイパッドと前記リードとの間、前記複数のリードと前記外枠フレームとの間、及び前記複数のリード間をそれぞれ接続する複数の接続部分を有するリードフレームであって、
前記接続部分の厚さは前記ダイパッド及び前記複数のリードの何れの厚さよりも薄く、かつ前記複数の接続部分どうしの間は表裏の間が貫通していることを特徴とするリードフレーム。 - 前記リードフレームは、更にリブを有し、
かつ前記接続部分は、前記ダイパッド、前記複数のリード、又は前記外枠フレームの少なくとも1つと前記リブを接続していることを特徴とする請求項1記載のリードフレーム。 - 前記ダイパッド又は前記リブの厚さを前記複数のリードの厚さより薄くすることを特徴とする請求項1又は請求項2に記載のリードフレーム。
- 前記接続部分の少なくとも1つの断面が、50μmから100μmの厚さと、50μmから200μmの幅とを有することを特徴とする請求項1から請求項3の何れかの請求項に記載のリードフレーム。
- 前記外枠フレームは矩形の形状を有し、且つ少なくとも2個のリブが前記外枠フレームの2つの角を結ぶ対角線上の位置に略配置されていることを特徴とする請求項1から請求項4の何れかの請求項に記載のリードフレーム。
- ダイパッドと、
前記ダイパッドの複数の辺の外側にそれぞれ配列された複数のリードと、
少なくとも2個以上で構成され前記ダイパッドの角を結ぶ対角線上の位置に配置された複数のリブと、
前記ダイパッド、前記複数のリード及び前記複数のリブのそれぞれが互いに離間して且つそれらの裏面が露出するように、前記ダイパッド、前記複数のリード及び前記複数のリブを樹脂封止する封止樹脂とを具備した半導体装置。 - リードフレーム上に、少なくともダイパッドと、複数のリードと、前記ダイパッド及び前記複数のリードを包囲する外枠フレームとを生成する第1のステップと、
前記リードフレーム上で、前記ダイパッドと前記複数のリードと前記外枠フレームとを接続する接続部分の少なくとも一部の表裏の間を貫通させる第2のステップと、
を含むリードフレームの生産方法。 - 第1のステップでは、更に複数のリブを生成することを特徴とする請求項7記載のリードフレームの生産方法。
- 更に、前記ダイパッド又は前記複数のリブの厚さを前記複数のリードの厚さより薄くするステップを含む請求項7又は請求項8に記載のリードフレームの生産方法。
- 第1のステップでは、表面のパターンに基づいて、少なくとも前記ダイパッドと、前記複数のリードと、前記ダイパッド及び前記複数のリードを包囲する前記外枠フレームと、前記ダイパッドと前記複数のリードと前記外枠フレームとを接続する複数の接続部分とをリードフレーム上に生成し、
第2のステップでは、裏面のパターンに基づいて、前記リードフレーム上で前記接続部分の少なくとも一部の表裏の間を貫通させることを特徴とする請求項7から請求項9のいずれかの請求項に記載のリードフレームの生産方法。 - 請求項7から請求項10のいずれかの請求項に記載のリードフレームの生産方法によりリードフレームを生産するステップと、
前記ダイパッドに半導体素子を搭載するステップと、
前記半導体素子の表面のボンディングパッドと、前記リードの表面とを金属細線で接続するステップと、
前記リードフレームと前記半導体素子とを樹脂封止して樹脂封止体に成形するステップと、
前記リードフレームの裏面の一部を除去することにより、前記樹脂封止体の裏面に前記ダイパッド及び前記複数のリードを露出させるステップと、
を含む半導体装置の生産方法。 - 請求項7から請求項10の何れかの請求項に記載したリードフレームの生産方法により、リードフレームを生産するステップと、
ボンディングパッド部にバンプを有する半導体素子をフェースダウンの状態で前記リードフレーム上に搭載するステップと、
前記半導体素子の表面のバンプと、前記ダイパッドの表面又は前記リードの表面とを接続するステップと、
前記リードフレームと前記半導体素子とを樹脂封止して樹脂封止体に成形するステップと、
前記リードフレームの裏面の一部を除去することにより、前記樹脂封止体の裏面に前記ダイパッド及び前記複数のリードを露出させるステップと、
を含む半導体装置の生産方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008024408A JP4901776B2 (ja) | 2008-02-04 | 2008-02-04 | リードフレームとそれを用いた半導体装置及びその生産方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008024408A JP4901776B2 (ja) | 2008-02-04 | 2008-02-04 | リードフレームとそれを用いた半導体装置及びその生産方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000162340A Division JP2001345411A (ja) | 2000-05-31 | 2000-05-31 | リードフレームとそれを用いた半導体装置及びその生産方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008141222A true JP2008141222A (ja) | 2008-06-19 |
JP4901776B2 JP4901776B2 (ja) | 2012-03-21 |
Family
ID=39602309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008024408A Expired - Lifetime JP4901776B2 (ja) | 2008-02-04 | 2008-02-04 | リードフレームとそれを用いた半導体装置及びその生産方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4901776B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018113433A (ja) * | 2017-01-12 | 2018-07-19 | 株式会社三井ハイテック | リードフレーム |
CN114203663A (zh) * | 2021-11-24 | 2022-03-18 | 广东气派科技有限公司 | 一种引线框架连筋结构 |
EP4293716A1 (en) * | 2022-06-16 | 2023-12-20 | STMicroelectronics, Inc. | Thin substrate package and lead frame |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06244351A (ja) * | 1993-02-18 | 1994-09-02 | Dainippon Printing Co Ltd | 半導体素子搭載用リードフレーム |
JPH06252330A (ja) * | 1993-02-23 | 1994-09-09 | Dainippon Printing Co Ltd | 配線基板用リードフレーム |
JPH0817988A (ja) * | 1994-06-28 | 1996-01-19 | Hitachi Ltd | 樹脂封止型半導体装置及びその製造方法 |
JPH09321210A (ja) * | 1996-05-30 | 1997-12-12 | Nec Kyushu Ltd | 半導体装置用リードフレーム |
JPH1050921A (ja) * | 1996-08-02 | 1998-02-20 | Hitachi Cable Ltd | リードフレーム及び半導体装置 |
JP2000058735A (ja) * | 1998-08-07 | 2000-02-25 | Hitachi Ltd | リードフレーム、半導体装置及び半導体装置の製造方法 |
JP2000091488A (ja) * | 1998-09-08 | 2000-03-31 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられる回路部材 |
JP2001015671A (ja) * | 1999-06-29 | 2001-01-19 | Mitsui High Tec Inc | リードフレームの製造方法 |
-
2008
- 2008-02-04 JP JP2008024408A patent/JP4901776B2/ja not_active Expired - Lifetime
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06244351A (ja) * | 1993-02-18 | 1994-09-02 | Dainippon Printing Co Ltd | 半導体素子搭載用リードフレーム |
JPH06252330A (ja) * | 1993-02-23 | 1994-09-09 | Dainippon Printing Co Ltd | 配線基板用リードフレーム |
JPH0817988A (ja) * | 1994-06-28 | 1996-01-19 | Hitachi Ltd | 樹脂封止型半導体装置及びその製造方法 |
JPH09321210A (ja) * | 1996-05-30 | 1997-12-12 | Nec Kyushu Ltd | 半導体装置用リードフレーム |
JPH1050921A (ja) * | 1996-08-02 | 1998-02-20 | Hitachi Cable Ltd | リードフレーム及び半導体装置 |
JP2000058735A (ja) * | 1998-08-07 | 2000-02-25 | Hitachi Ltd | リードフレーム、半導体装置及び半導体装置の製造方法 |
JP2000091488A (ja) * | 1998-09-08 | 2000-03-31 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられる回路部材 |
JP2001015671A (ja) * | 1999-06-29 | 2001-01-19 | Mitsui High Tec Inc | リードフレームの製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018113433A (ja) * | 2017-01-12 | 2018-07-19 | 株式会社三井ハイテック | リードフレーム |
CN114203663A (zh) * | 2021-11-24 | 2022-03-18 | 广东气派科技有限公司 | 一种引线框架连筋结构 |
CN114203663B (zh) * | 2021-11-24 | 2022-08-19 | 广东气派科技有限公司 | 一种引线框架连筋结构 |
EP4293716A1 (en) * | 2022-06-16 | 2023-12-20 | STMicroelectronics, Inc. | Thin substrate package and lead frame |
Also Published As
Publication number | Publication date |
---|---|
JP4901776B2 (ja) | 2012-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3619773B2 (ja) | 半導体装置の製造方法 | |
US8546183B2 (en) | Method for fabricating heat dissipating semiconductor package | |
US8674487B2 (en) | Semiconductor packages with lead extensions and related methods | |
US8981575B2 (en) | Semiconductor package structure | |
JP2006516812A (ja) | 部分的にパターン形成されたリードフレームならびに半導体パッケージングにおけるその製造および使用方法 | |
JP2006261485A (ja) | 半導体装置およびその製造方法 | |
US6692991B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
JP2001345411A (ja) | リードフレームとそれを用いた半導体装置及びその生産方法 | |
JP4901776B2 (ja) | リードフレームとそれを用いた半導体装置及びその生産方法 | |
US20110260310A1 (en) | Quad flat non-leaded semiconductor package and fabrication method thereof | |
US20080303134A1 (en) | Semiconductor package and method for fabricating the same | |
US20120326305A1 (en) | Semiconductor package and fabrication method thereof | |
JP2011066455A (ja) | リードフレームを用いた半導体装置 | |
US20060284340A1 (en) | Method for preventing the overflowing of molding compound during fabricating package device | |
JP4979661B2 (ja) | 半導体装置の製造方法 | |
US9842807B2 (en) | Integrated circuit assembly | |
JP2021027117A (ja) | 半導体装置 | |
JP2005191158A (ja) | 半導体装置及びその製造方法 | |
TWI428997B (zh) | 半導體封裝結構及其製作方法 | |
JP4840305B2 (ja) | 半導体装置の製造方法 | |
JP2017038051A (ja) | 半導体パッケージ及びその製造方法 | |
KR100290783B1 (ko) | 반도체 패키지 | |
JP2010187037A (ja) | 半導体装置の製造方法 | |
JP2013165304A (ja) | 半導体装置の製造方法 | |
CN104701185A (zh) | 封装基板、封装结构以及封装基板的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4901776 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |