CN208127188U - 功率器件的封装模块及引线框架 - Google Patents
功率器件的封装模块及引线框架 Download PDFInfo
- Publication number
- CN208127188U CN208127188U CN201820448703.4U CN201820448703U CN208127188U CN 208127188 U CN208127188 U CN 208127188U CN 201820448703 U CN201820448703 U CN 201820448703U CN 208127188 U CN208127188 U CN 208127188U
- Authority
- CN
- China
- Prior art keywords
- substrate
- pin
- power chip
- silver
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
一种功率器件的封装模块及其引线框架。该封装模块包括封装外壳、基板、功率芯片和引线单元。基板封装在所述封装外壳内,所述基板具有底面和顶面,所述顶面和底面均镀银,所述基板底面的镀银区裸露在所述封装外壳外;功率芯片封装在所述封装外壳内,所述功率芯片的背面镀银,所述功率芯片镀银的背面通过银薄膜与所述基板顶面的镀银区烧结成一起;引线单元所述引线单元的各管脚与所述基板、所述功率芯片焊接连接或引线键合连接,所述引线单元的管脚部分包覆在所述封装外壳内,部分露出所述封装外壳。该引线框架用于封装上述封装模块。该封装模块增强了功率芯片和基板之间的热传导性能以及提高了产品可靠性。
Description
技术领域
本实用新型涉及半导体器件的封装领域,特别涉及一种功率器件的封装模块及其引线框架。
背景技术
随着全球石油资源的枯竭以及全球温室效应的日趋严重,世界各国都在大力发展低碳经济,随着这一趋势的发展,电动汽车取代燃油汽车已经成为必然。同时对应用于汽车变频模块的封装元器件的要求也提高了,然而传统塑料封装工艺已经不能满足电动汽车领域所要求的高导热、高输入阻抗、低电容需求的功率转换。
例如,传统封装工艺中,芯片通常会通过粘接材料固定于封装平台上,并通过粘接层实现电连接,芯片所产生的热经由粘接层传递至封装基板以进行导热。该粘结材料通常为银胶或者锡膏,然而,无论是银胶还是锡膏,其自身都含有有机物粘合剂,该有机物粘合剂与空气的氧气结合易产生气体,导致粘接层空洞率高、导热率差。
实用新型内容
为了解决传统技术中封装基板与芯片之间粘接层的空洞率高、导热率差的问题,本实用新型提供了一种功率器件的封装模块。
本实用新型另提供一种功率器件的引线框架,该引线框架包括多列引线单元,该引线单元用于与上述功率器件的封装模块的功率芯片连接。
本实用新型提供一种功率器件的封装模块,包括:
封装外壳,所述封装外壳上形成有顶压孔;
基板,封装在所述封装外壳内,所述基板具有底面和顶面,所述顶面和底面均镀银,所述基板底面的镀银区裸露在所述封装外壳外;
功率芯片,所述功率芯片的背面镀银,所述功率芯片镀银的背面通过银薄膜与所述基板顶面的镀银区烧结成一起;
引线单元,所述引线单元的各管脚与所述基板、所述功率芯片焊接连接或引线键合连接,所述引线单元的管脚部分包覆在所述封装外壳内,部分露出所述封装外壳。
本实用新型另提供一种功率器件的引线框架,包括多列引线单元,每列引线单元包括漏极管脚、与所述漏极管脚相对的第一源极管脚、第二源极管脚以及门极管脚,所述第一源极管脚与所述第二源极管脚连接;
所述第一源极管脚靠近所述漏极管脚的一端形成连接线,所述连接线呈波浪形,所述波浪形的连接线包括至少两个凹槽,其中两个凹槽的底部分别与所述功率芯片的两个源极连接;
所述引线单元的漏极管脚用于与用于承载功率器件的基板焊接连接,所述引线单元的第一源极管脚用于与所述功率芯片的源极焊接连接,所述引线框架的门极管脚用于与所述功率芯片的门极键合连接。
本实用新型的实施例提供的技术方案可以包括以下有益效果:
本实用新型的封装模块包括封装外壳、封装在封装外壳内的基板、功率芯片和引线单元。所述基板具有底面和顶面,顶面和底面均镀银,基板底面的镀银区裸露在封装外壳外,基板的顶面镀银方便与功率芯片烧结,基板的底面镀银且裸露,不仅可加快散热,塑封后的结构还可通过基板底面的镀银区以烧结的方式安装在外部电路板上或其他应用器件上。功率芯片的背面镀银,且该功率芯片镀银的背面通过银薄膜与基板顶面的镀银区烧结成一起。功率芯片和基板通过银薄膜烧结的方式连接在一起,可减少了功率芯片与基板之间空洞的产生,增强了功率芯片和基板之间的导热性能。并且由于银薄膜厚度不会像银胶或锡膏那样涂布后分布不均匀,烧结后,基板与功率芯片之间的银薄膜厚度非常均匀,可以有效避免功率芯片翘曲,减少空洞,使得基板与功率芯片之间的接触性、传导性更好。引线单元的各管脚与基板、功率芯片焊接连接或引线键合连接,引线单元的管脚部分包覆在所述封装外壳内,部分露出封装外壳,藉此,封装模块通过该引线单元与外部电路建立连接。
本实用新型的引线框架包括多列引线单元,每列引线单元包括漏极管脚、与所述漏极管脚相对的第一源极管脚、第二源极管脚以及门极管脚,所述第一源极管脚与所述第二源极管脚连接;第一源极管脚靠近漏极管脚的一端形成连接线,连接线呈波浪形,波浪形的连接线包括至少两个凹槽,其中两个凹槽的底部分别与所述功率芯片的两个源极连接。第一源极管脚的连接线替代传统的金属线连接功率芯片,不仅可避免功率芯片连接较多金属线的复杂工艺,造成更多的工艺缺陷,并且还可保证功率芯片和引线单元连接的稳定性。引线单元的漏极管脚用于与承载功率器件的基板焊接连接,引线单元的第一源极管脚与功率芯片的源极焊接连接,所述引线框架的门极管脚用于与所述功率芯片的门极键合连接,由此,该引线框架与需封装的功率芯片建立电连接。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性的,并不能限制本实用新型。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本实用新型的实施例,并于说明书一起用于解释本实用新型的原理。
图1为本实用新型的功率器件的封装方法流程图。
图2为基板的结构示意图。
图3为功率芯片与基板烧结后的结构示意图。
图4为引线框架的结构示意图。
图5为引线单元的结构示意图。
图6为基板、功率芯片与引线框架连接后的结构示意图。
图7为第一源极管脚的连接线的侧面示意图。
图8为功率器件的封装模块的正面示意图。
图9为功率器件的封装模块的背面示意图。
具体实施方式
为了进一步说明本实用新型的原理和结构,现结合附图对本实用新型的优选实施例进行详细说明。
本实用新型提供一种功率器件的封装方法,结合图1所示,图1为本实用新型的功率器件的封装方法流程图,包括如下步骤:
步骤S1:烧结过程,提供功率芯片和基板,在功率芯片的背面镀银,在基板的顶面镀银,将预成型的银薄膜粘接在功率芯片镀银的背面,通过烧结工艺将功率芯片烧结在基板顶面的镀银区中,使功率芯片与基板烧结在一起。
结合图2所示,图2为基板的结构示意图。基板10可由氮化硅陶瓷制成。该基板10上形成有绝缘槽14,该绝缘槽14将基板10的顶面分成芯片烧结区12和焊接区13。芯片烧结区12包括两块镀银区,靠近焊接区13的镀银区122用于烧结功率芯片,另一镀银区121用于与引线框架的管脚焊接,该管脚可以是漏极管脚。基板10的顶面除镀银的区域外,其他区域均镀有铜层。
更优地,在基板10的顶面镀银时,同时在基板10的底面镀银,且该镀银的底面在塑封后仍露出封装外壳,不仅可用于基板10的散热,还可以通过银薄膜以烧结的方式安装在外部电路板上或其他应用器件上。
功率芯片的衬底可以由碳化硅材料制成,该功率芯片上集成有高功率的场效应晶体管和控制电路。在该功率芯片的衬底的背面镀银。
银薄膜是由金属银制成的薄膜。且银薄膜的厚度小于100μm。
在烧结过程中,将银薄膜放在功率芯片镀银背面的下方,并将功率芯片置于贴片机的金属头下方,利用加热棒使金属头的温度达到100–150度,金属头下压功率芯片和银薄膜,并施加0.3MPa~0.6MPa的压力,停留时间为100ms,由此,将银薄膜预烧结在功率芯片背面的镀银区;接着,在完成银薄膜与功率芯片的预烧结后,将上述产品转移到烧结机,再通过上述预烧结方法将上述银薄膜与基板10的镀银区122结合一起,以此将功率芯片和基板10预烧结成一整体。
在本实施例中,基板10的镀银区可以预烧结两个功率芯片,由此,增大封装后单个封装模块的输出功率,满足电动汽车行业对电子器件的高功率需求。结合图3所示,图3为功率芯片与基板烧结后的结构示意图,两功率芯片30对称烧结在基板的镀银区122中。每一功率芯片30包括两个源极31和一个门极32。
可以理解,根据实际应用,在其他实施方式中,基板10上也可烧结一个功率芯片或多个功率芯片。
完成预烧结后,将成一整体的功率芯片、银薄膜和基板10置于上模具和下模具之间,利用加热棒使该上模具和下模具的温度达到200-300度,上模具通过动力泵对功率芯片、银薄膜和基板结合成的整体施加大于15Mpa的压力,烧结3~4分钟,将功率芯片和基板10烧结成致密的连接体。
步骤S2:连接引线框架的过程,将烧结完成的基板和功率芯片,通过焊接和引线键合的方式,与引线框架连接。
结合图4和图5所示,图4为引线框架的结构示意图,图5为引线单元的结构示意图。引线框架20包括多列引线单元21,每列引线单元21包括漏极管脚214、第一源极管脚211、第二源极管脚212以及与第二源极管脚212相对的门极管脚213。其中,在切筋之后,第一源极管脚211和第二源极管脚212相连接。
烧结成一体的基板10和功率芯片放置在漏极管脚214与第一源极管脚211之间,并将基板10、功率芯片、引线框架20同预成型的锡铅焊片、助焊剂通过自动抓取机器一起放入专用夹具中,通过真空回流焊工艺,在360度的高温下以及酸性气体的环境下(酸性气体(例如,甲酸)可以去除基板以及引线框的氧化膜,保证焊接浸润性),使基板10、功率芯片30与引线框架20更好地与其他器件结合,减少空洞的产生。将引线框架20的其中一引线单元21的漏极管脚214与基板10的镀银区121焊接连接,将该引线单元21的第一源极管脚211与功率芯片的源极焊接连接。焊接完成之后,进行助焊剂清洗和等离子清洗。清洗完成后,还原基板10以及引线框架20的氧化反应,并且活化焊接区域。
随后,将引线单元21的门极管脚213与基板10的焊接区13、其中一功率芯片的门极通过引线键合连接,另一功率芯片的门极通过引线与基板10的焊接区13键合连接。其中,在一具体实施例中,该引线可以是铝线。
结合图3和图6所示,图6为基板、功率芯片与引线框架连接后的结构示意图。引线框架20的其中一引线单元21的漏极管脚214与基板10的镀银区121焊接连接,该引线单元21的第一源极管脚211与功率芯片30的源极31焊接连接,该引线单元21的门极管脚213与基板10的焊接区13、两功率芯片中的其中一功率芯片30的门极32通过引线23键合连接,另一功率芯片30的门极32通过引线23与基板10的焊接区13键合连接。
进一步,该引线单元21的第一源极管脚211靠近漏极管脚214的一端延伸形成连接线211a。该连接线211a与该第一源极管脚211一体成型。连接线211a替代传统的金属线连接功率芯片,不仅可避免功率芯片连接较多金属线的复杂工艺(由于功率芯片功率较大,在连接功率芯片和引线单元时,必须使用较多的金属线,才能承受相应的功率,而功率芯片本身较小,连接较多金属线工艺上难度大),减少工艺缺陷,并且还可保证功率芯片和引线单元连接的稳定性。
结合图7所示,图7为第一源极管脚的连接线的侧面示意图,该连接线211a呈波浪形,波浪形的连接线211a包括至少两个凹槽2111和至少一个凸起2112,其中两凹槽2111的底部分别与功率芯片30的两个源极接触,以实现功率芯片30的源极与引线单元21的第一源极管脚211连接。
在图7中,第一源极管脚211包括两对连接线211a,分别用于连接两个功率芯片30的源极。每对连接线211a的每一条连接线均与同一个功率芯片30的两个源极31连接,且每对连接线211a的两条连接线相互间隔,以在塑封注塑时,塑封材料能够进入到两条连接线211a的之间的间隙内,保证塑封材料与引线框架20形成紧密结合,防止塑封材料与功率芯片之间产生分层,保证塑封的可靠性。
相似地,引线单元21的漏极管脚214包括管脚本体2141和由该管脚本体2141向第一源极管脚方向211突出的用于与基板10焊接连接的多个凸台2142,该多个凸台2142间隔布设,以在塑封注塑时,塑封材料能够进入到两凸台2142之间的间隙内,保证塑封材料与引线框架20形成紧密结合,防止塑封材料与基板10之间产生分层,保证塑封的可靠性。
步骤S3:塑封过程,基板和功率芯片连接到引线框架后,在基板需外露的区域放置一层辅助薄膜,对引线框架的塑封区域进行注塑,形成封装外壳,使封装外壳包覆基板、功率芯片和部分引线框架,部分引线框架露出封装外壳。
基板10和功率芯片30连接至引线框架20上后,将基板10、功率芯片30和引线框架20放入至塑封模具中,并基板10需外露的区域放置一层辅助薄膜。之后,在塑封模具中注入塑封材料并烘烤,在引线框架20的塑封区域形成封装外壳,该封装外壳包覆基板10、功率芯片30和部分引线框架20。引线框架20未被塑封的部分用于与外部电路连接。
需说明的是,由于引线框架20包括多个引线单元,每一个引线单元连接有一个基板,因此,在放置辅助薄膜时,该辅助薄膜可以同时覆盖多个引线单元上的基板的外露区域。
其中,塑封材料为玻璃化温度温度为195℃~205℃的树脂材料。与传统的塑封材料(玻璃化温度为120℃~130℃)相比,高玻璃化温度(195℃~205℃)的树脂材料可以保证器件在高温高压等恶劣环境下的使用。
因基板10需外露的区域放置了一层辅助薄膜,因此,注塑过程中溢出塑封区域的塑封材料将留在辅助薄膜上,而不会残留在基板10的外露区域上,免除了去溢胶和镀锡的工艺,进而保障封装后器件的热耗散性以及管脚的导热性。
此外,基板10需外露的区域镀有银层,在塑封过程中,使辅助薄膜遮掩基板10底面的镀银区,使基板10底面的镀银区不被塑封,如此,保证基板10底面散热的同时,塑封后的结构还可通过基板10底面的镀银区和银薄膜烧结在外部电路板上或其他应用器件上。
更佳地,为防止基板10在塑封时发生翘曲,在塑封过程中,利用可移动的顶针顶压基板10。该顶针在外力的作用下,可向上移动。使得随着塑封材料的进入,顶针逐渐向上移动,使塑封材料能够逐渐覆盖整个基板10,保证塑封的密封性。
通过顶针顶压基板10可有效防止基板10翘曲,以防止塑封材料流到基板10外露的区域上。
步骤S4:切筋过程,去除辅助薄膜,对引线框架进行切筋,得到功率器件的封装模块。
去除引线框架20上的辅助薄膜,并同时带走附在辅助薄膜上的溢胶。对塑封后的引线框架20进行切筋,得到单个功率器件的封装模块。
结合图8和图9所示,图8为功率器件的封装模块的正面示意图,图9为功率器件的封装模块的背面示意图。引线框架20切筋后,连接在引线框架20上的多个功率器件被分离成一个个独立的封装模块。功率器件的封装模块40将功率芯片30、承载功率芯片30的基板10和引线框架20的内管脚部分封装在封装外壳42内,而将引线框架20的第一源极管脚211、第二源极管脚212、门极管脚213和漏极管脚214的外管脚部分裸露出封装外壳42,该裸露的外管脚与外部电路建立电连接。
第一源极管脚211与第二源极管脚212裸露出封装外壳42的部分均镀有银层,且银层包覆裸露的管脚,如此可以使功率芯片30的管脚与电路板或其他应用器件之间的传导性、接触性更好,并且防止氧化。
需说明的是,第一源极管脚211、第二源极管脚212、门极管脚213和漏极管脚214一部分封装在封装外壳42内,一部分露出封装外壳42,在此,将封装在封装外壳42内的管脚部分定义为内管脚,露出封装外壳42的管脚部分定义为外管脚。
塑封后,对应该顶针顶压的区域形成顶压孔41,并且该顶压孔41为盲孔,以使基板10、功率芯片30与外界空气隔离。基板10底面的镀银区15露出封装外壳42,以便该封装模块40能够通过银薄膜烧结的方式安装在电路板上。
最后,完成功率器件的封装,得到功率器件的封装模块,得以应用到各个电子产品中。
本实用新型的功率器件的封装方法,包括烧结过程、连接引线框架的过程、塑封过程和切筋过程,功率芯片的背面镀银,基板的顶面镀银,银薄膜粘接在功率芯片镀银的背面,通过烧结工艺将功率芯片烧结在基板顶面的镀银区域中,使功率芯片与基板烧结在一起,由于功率芯片的镀银区与银薄膜相烧结,同时银薄膜又与基板顶面的镀银区相烧结,并且都是属于同一种金属之间的烧结融合,因此,银薄膜很好地与功率芯片上的银层和基板顶面的银层相融合,减少了功率芯片与基板之间空洞的产生,甚至可以完全避免空洞,增强了功率芯片和基板之间的导热性能,满足电动汽车领域对功率器件高导热性的要求。并且由于银薄膜厚度不会像银胶或锡膏那样涂布后分布不均匀,烧结后,基板与功率芯片之间的银薄膜厚度非常均匀,可以有效避免功率芯片翘曲,减少空洞,使得基板与功率芯片之间的接触性、传导性更好。烧结完成的基板和功率芯片,通过焊接和引线键合的方式,与引线框架连接。如此与引线框架建立连接,方便与外部电路进行电连接。完成与引线框架的连接后,在基板需外露区域放置一层辅助薄膜,使溢出塑封区域的塑封材料流到该辅助薄膜上,从而保证在基板上没有溢胶避免封装后基板脏污,减少后续去溢胶的工艺流程。进而避免脏污影响封装后器件的热耗散性。对引线框架的塑封区域进行注塑,形成封装外壳,使封装外壳包覆基板、功率芯片和部分引线框架,部分引线框架露出封装外壳,以与外部电路连接。塑封完成后,去除引线框架上的辅助薄膜。对引线框架进行切筋,便得到功率器件封装模块。本实用新型另提供一种由上述封装方法制成的功率器件的封装模块,结合图3、图5、图7和图8所示,该功率器件的封装模块40包括封装外壳42、基板10、功率芯片30和引线单元21。
封装外壳42上形成有顶压孔41。顶压孔41为盲孔,以使基板10、功率芯片30与外界空气隔离,即,顶压孔41与基板10之间还具有一层塑封材料层,塑封材料层隔离了外界空气和基板10。
结合图2所示,基板10可由氮化硅陶瓷制成。该基板10上形成有绝缘槽14,该绝缘槽14将基板10的顶面分成芯片烧结区12和焊接区13。芯片烧结区12包括两块镀银区,靠近焊接区13的镀银区122用于烧结功率芯片30,另一镀银区121用于与引线单元的管脚焊接,该管脚可以是漏极管脚。基板10的顶面除镀银的区域外,其他区域均镀有铜层。
在基板10的顶面镀银时,在基板10的底面也镀银,且基板10底面的镀银区15露出封装外壳42,以供基板10散热的同时,还可以通过银薄膜烧结在外部电路板上或其他应用器件上。
功率芯片30的衬底可以由碳化硅材料制成,该功率芯片30上集成有高功率的场效应晶体管和控制电路。功率芯片30的背面镀银,且该功率芯片30镀银的背面通过银薄膜与基板10顶面的镀银区烧结成一起,如此使基板10和功率芯片30结合成致密的一体。
引线单元21包括漏极管脚214、与漏极管脚214相对的第一源极管脚211、第二源极管脚212以及与第二源极管脚212相对的门极管脚213。其中,第一源极管脚211和第二源极管脚212相连接。
引线单元21的各管脚与基板10、功率芯片30焊接连接或键合连接,引线单元21的管脚部分包覆在封装外壳42内,部分露出封装外壳42,且部分露出封装外壳42的管脚直接与外部电路建立连接。
更具体而言,基板10的镀银区可以预烧结两个功率芯片,以增大单个功率器件封装模块的输出功率,结合图6所示,引线单元21的漏极管脚214与基板10的镀银区121焊接连接,该引线单元21的第一源极管脚211与功率芯片30的源极31焊接连接,该引线单元21的门极管脚213与基板10的焊接区13、两功率芯片中的其中一功率芯片30的门极32通过引线23键合连接,另一功率芯片30的门极32通过引线23与基板10的焊接区13键合连接。
第一源极管脚211靠近漏极管脚214的一端(靠近功率芯片的一端)延伸形成连接线211a。该连接线211a与该第一源极管脚211一体成型。连接线211a替代传统的金属线连接功率芯片,不仅可避免功率芯片连接较多金属线的复杂工艺(由于功率芯片功率较大,在连接功率芯片和引线单元时,必须使用较多的金属线,才能承受相应的功率,而功率芯片本身较小,连接较多金属线工艺上难度大),并且还可保证功率芯片和引线单元连接的稳定性。
结合图7所示,该连接线211a呈波浪形,波浪形的连接线211a包括至少两个凹槽2111和至少一个凸起2112,其中两凹槽2111的底部分别与功率芯片30的两个源极接触,以实现功率芯片30的源极与第一源极管脚211的连接。
在图7中,第一源极管脚211包括两对连接线211a,分别用于连接两个功率芯片30的源极。每对连接线211a的每一条连接线均与同一个功率芯片30的两个源极31连接,且每对连接线211a的两条连接线相互间隔,以在塑封时,塑封材料能够进入到两条连接线211a的之间的间隙内,防止塑封材料与功率芯片之间产生分层,保证塑封的可靠性。
相似地,引线单元21的漏极管脚214包括管脚本体2141和由该管脚本体2141向第一源极管脚方向211突出的用于与基板10焊接连接的多个凸台2142,该多个凸台2142间隔布设,以在塑封注塑时,塑封材料能够进入到两凸台2142之间的间隙内,防止塑封材料与基板10之间产生分层,保证塑封的可靠性。
本实用新型另提供一种与上述功率芯片和基板相配合的功率器件的引线框架。结合图4和图5所示,引线框架20包括多列引线单元,每一引线单元的结构与上述引线单元21的结构相同,在此不再一一赘述。
本实用新型的引线框架的引线单元的第一源极管脚形成有连接线,该连接线用于连接功率芯片的源极,由连接线替代传统的金属线,不仅可避免功率芯片连接较多金属线的复杂工艺,并且还可保证连接的稳定性。
以上仅为本实用新型的较佳可行实施例,并非限制本实用新型的保护范围,凡运用本实用新型说明书及附图内容所作出的等效结构变化,均包含在本实用新型的保护范围内。
Claims (5)
1.一种功率器件的封装模块,其特征在于,包括
封装外壳;
基板,封装在所述封装外壳内,所述基板具有底面和顶面,所述顶面和底面均镀银,所述基板底面的镀银区裸露在所述封装外壳外;
功率芯片,封装在所述封装外壳内,所述功率芯片的背面镀银,所述功率芯片镀银的背面通过银薄膜与所述基板顶面的镀银区烧结成一起;
引线单元,所述引线单元的各管脚与所述基板、所述功率芯片焊接连接或引线键合连接,所述引线单元的管脚部分包覆在所述封装外壳内,部分露出所述封装外壳。
2.根据权利要求1所述的功率器件的封装模块,其特征在于,所述基板由氮化硅陶瓷制成,所述基板上形成有绝缘槽,所述绝缘槽将所述基板的顶面分成芯片烧结区和焊接区;
所述基板顶面镀银的区域位于所述芯片烧结区中且被分成两块区域,其中一块镀银区域用于烧结所述功率芯片,另一块镀银区域用于与引线单元的漏极管脚焊接;
所述焊接区镀有铜层,所述铜层用于与所述引线单元的门极管脚键合连接。
3.根据权利要求1所述的功率器件的封装模块,其特征在于,所述基板的顶面烧结有两个所述功率芯片,所述功率芯片的衬底为碳化硅制成的衬底,所述功率芯片包括两个源极和一个门极;
所述引线单元包括漏极管脚、第一源极管脚、第二源极管脚以及门极管脚,所述第一源极管脚靠近所述漏极管脚的一端形成连接线,所述连接线呈波浪形,所述波浪形的连接线包括至少两个凹槽,其中两个凹槽的底部分别与所述功率芯片的两个源极连接;
所述封装外壳上形成有顶压孔,所述顶压孔为盲孔,以使所述基板、所述功率芯片与外界空气隔离。
4.一种功率器件的引线框架,其特征在于,包括多列引线单元,每列引线单元包括漏极管脚、第一源极管脚、第二源极管脚以及门极管脚,所述第一源极管脚与所述第二源极管脚连接;
所述第一源极管脚靠近所述漏极管脚的一端形成连接线,所述连接线呈波浪形,所述波浪形的连接线包括至少两个凹槽,其中两个凹槽的底部分别用于与功率芯片的两个源极连接;
所述引线单元的漏极管脚用于与承载功率器件的基板焊接连接,所述引线单元的第一源极管脚用于与所述功率芯片的源极焊接连接,所述引线框架的门极管脚用于与所述功率芯片的门极键合连接。
5.根据权利要求4所述的功率器件的引线框架,其特征在于,所述基板上烧结有至少两功率芯片,对应于每一功率芯片,所述第一源极管脚靠近功率芯片的一端形成有两条所述连接线,所述两条连接线相互间隔;
所述漏极管脚包括管脚本体和由所述管脚本体向所述第一源极管脚方向突出的多个凸台,所述多个凸台间隔布设,且用于与所述基板焊接连接;
所述连接线与所述第一源极管脚一体成型。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820448703.4U CN208127188U (zh) | 2018-03-30 | 2018-03-30 | 功率器件的封装模块及引线框架 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820448703.4U CN208127188U (zh) | 2018-03-30 | 2018-03-30 | 功率器件的封装模块及引线框架 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208127188U true CN208127188U (zh) | 2018-11-20 |
Family
ID=64194430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201820448703.4U Active CN208127188U (zh) | 2018-03-30 | 2018-03-30 | 功率器件的封装模块及引线框架 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208127188U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108321129A (zh) * | 2018-03-30 | 2018-07-24 | 深圳赛意法微电子有限公司 | 功率器件的封装方法及其封装模块、引线框架 |
CN111511186A (zh) * | 2020-04-24 | 2020-08-07 | 国众电子(深圳)有限公司 | 网络变压器及滤波器组件制备方法 |
CN111739846A (zh) * | 2020-05-28 | 2020-10-02 | 佛山市国星光电股份有限公司 | 一种功率模块及功率器件 |
-
2018
- 2018-03-30 CN CN201820448703.4U patent/CN208127188U/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108321129A (zh) * | 2018-03-30 | 2018-07-24 | 深圳赛意法微电子有限公司 | 功率器件的封装方法及其封装模块、引线框架 |
CN111511186A (zh) * | 2020-04-24 | 2020-08-07 | 国众电子(深圳)有限公司 | 网络变压器及滤波器组件制备方法 |
CN111739846A (zh) * | 2020-05-28 | 2020-10-02 | 佛山市国星光电股份有限公司 | 一种功率模块及功率器件 |
CN111739846B (zh) * | 2020-05-28 | 2021-11-16 | 佛山市国星光电股份有限公司 | 一种功率模块及功率器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108321129A (zh) | 功率器件的封装方法及其封装模块、引线框架 | |
US10211177B2 (en) | High power semiconductor package subsystems | |
CN104485321B (zh) | 半导体管芯封装件及其制造方法 | |
JP4729244B2 (ja) | 半導体デバイス用非モールドパッケージ | |
TWI419243B (zh) | 一種積體電路封裝體及其製造方法 | |
TWI277500B (en) | Method of resin encapsulation, apparatus for resin encapsulation, method of manufacturing semiconductor device, semiconductor device and resin material | |
CN106298695B (zh) | 封装模组、封装模组堆叠结构及其制作方法 | |
CN208127188U (zh) | 功率器件的封装模块及引线框架 | |
EP2565913B1 (en) | Method for encapsulating of a semiconductor | |
JP2010171271A (ja) | 半導体装置およびその製造方法 | |
CN104600054B (zh) | 使用低温过程的高温半导体器件封装和结构的方法及装置 | |
CN106463420A (zh) | 电力用半导体装置及其制造方法 | |
CN107078127B (zh) | 电力用半导体装置及其制造方法 | |
CN107017174A (zh) | 半导体装置及其制造方法 | |
US11862600B2 (en) | Method of forming a chip package and chip package | |
CN109585396A (zh) | 热耦合的层叠封装半导体封装 | |
CN106128965A (zh) | 一种无基板封装器件的制作方法 | |
CN110265306A (zh) | 一种无芯基板封装结构及其制造方法 | |
CN102131353B (zh) | 连接组件的方法、电路组件的组合体和电路 | |
CN106298700A (zh) | 半导体装置 | |
JP2003170465A (ja) | 半導体パッケージの製造方法およびそのための封止金型 | |
CN206505916U (zh) | 半导体器件 | |
CN111834346A (zh) | 晶体管功率模块封装结构及其封装方法 | |
JP2000196006A (ja) | 半導体装置およびその製造方法 | |
JP2000236060A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |