JP2000196006A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000196006A
JP2000196006A JP36707598A JP36707598A JP2000196006A JP 2000196006 A JP2000196006 A JP 2000196006A JP 36707598 A JP36707598 A JP 36707598A JP 36707598 A JP36707598 A JP 36707598A JP 2000196006 A JP2000196006 A JP 2000196006A
Authority
JP
Japan
Prior art keywords
die pad
semiconductor device
sealing
lead
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP36707598A
Other languages
English (en)
Other versions
JP3606078B2 (ja
JP2000196006A5 (ja
Inventor
Kenichi Ito
健一 伊東
Shuichi Ogata
秀一 尾方
Toshiyuki Fukuda
敏行 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP36707598A priority Critical patent/JP3606078B2/ja
Publication of JP2000196006A publication Critical patent/JP2000196006A/ja
Publication of JP2000196006A5 publication Critical patent/JP2000196006A5/ja
Application granted granted Critical
Publication of JP3606078B2 publication Critical patent/JP3606078B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ダイパッドと封止樹脂体との密着強度を改善
し、耐湿性を向上した半導体装置およびその製造方法の
提供。 【解決手段】 ダイパッド１の側面に複数の突起部９を
設け、その突起部９を半導体素子３の搭載面側に折り曲
げるようにリードフレームを加工する。そして、搭載面
上に半導体素子３を搭載し、ダイパッド１の露出面を露
出させて、半導体素子３、突起部９、インナーリード等
を封止樹脂体７で封止する。すると、突起部９およびそ
れらの連結部分が封止樹脂体７に噛み合い密着性が向
上。実装時のダイパッド１の変形が少なく、実装後も良
好な耐湿性を維持できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、モータドライバ
用、音声増幅用などの発熱量の大きな半導体素子を搭載
するのに適応した半導体装置に関するものである。
【０００２】
【従来の技術】近年の電子機器の多機能化、小型・薄型
化に伴い、半導体装置においては、薄型で良好な放熱性
が要望されてきている。そこで、このような薄型の半導
体装置として、特開平９−１９９６３９号公報には、次
のようなものが提案されている。
【０００３】以下、従来の半導体装置について説明す
る。図１２は、従来の半導体装置を示す図であり、図１
２（ａ）は半導体装置の要部断面図であり、図１２
（ｂ）はその背面図である。
【０００４】図１２に示すように、従来の半導体装置
は、ダイパッド１に接着剤２を塗布して、その上に半導
体素子３を固着している。その半導体素子３には金属細
線４が接続され、ダイパッド１周辺にある複数本のイン
ナーリード５とそれぞれ電気的に接続されている。各イ
ンナーリード５と一体的に連結された各アウターリード
６は封止樹脂体７から導出され、ダイパッド１，接着剤
２，半導体素子３，金属細線４およびインナーリード５
は封止樹脂体７で封止されている。また、封止樹脂体７
は４辺形の平板状に成形されているとともに、アウター
リード６は封止樹脂体７の４辺からそれぞれ引き出され
ている。そして、ダイパッド１の露出面（半導体素子３
を搭載した面と反対側の面）は封止樹脂体７から露出し
ている。
【０００５】この半導体装置は、通常は、封止樹脂体７
から露出したダイパッド１の露出面はプリント基板（図
示せず）に接するように実装される。発熱源である半導
体素子３を搭載したダイパッド１が封止樹脂体７より露
出されているため、外気に直接放熱することができ、高
い放熱性を保つことができる。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置は、ダイパッド１と封止樹脂体７との密着力
だけで耐湿性を確保しているので、プリント基板に半田
付けする時、封止樹脂体７内に貯まった湿気が急激な熱
膨張を起こし、ダイパッド１を変形させる。その為、ダ
イパッド１と封止樹脂体７との間に隙間が生じ易く、プ
リント基板に実装後の耐湿性を悪化しやすい。単に、プ
リント基板に接触させた状態よりも更に放熱性を高める
ために、ダイパッド１の露出面をプリント基板に半田付
けした場合、更に急激な湿気の熱膨張が起こり、ダイパ
ッド１が封止樹脂体７から剥離して、耐湿性を損なうと
いう問題があった。そのため、半導体装置単品での耐湿
性だけでなく、プリント基板に実装後の耐湿性を確保す
る必要がある。
【０００７】また、ダイパッド１の裏面を封止金型（図
示せず）に押し当てて樹脂封止する際、樹脂を注入する
時の注入圧力によって、樹脂がダイパッド１と封止金型
との間に流れ出し、ダイパッド１の裏面側に薄バリが発
生する。この薄バリを放置すると、ダイパッド１の裏面
からの放熱を妨げるため、薬品やウォータージェットな
どで薄バリを除去する必要がある。しかし、上記の耐湿
性に問題があることから、薬品やウォータージェットな
どで薄バリを除去する際に、水分や薬品が封止樹脂体７
内部に浸透して、信頼性に支障を来すという問題があっ
た。
【０００８】本発明の目的は、従来の上記問題点を解決
するもので、プリント基板に実装後の耐湿性を確保でき
る放熱効果の高い半導体装置およびその製造方法を提供
することにある。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
ダイパッド上に搭載された半導体素子と、前記ダイパッ
ドの少なくとも２側面に設けられ前記半導体素子の搭載
面側に屈曲した複数の突起部と、前記半導体素子に金属
細線でそれぞれ電気的に接続された複数本のインナーリ
ードと、各インナーリードにそれぞれ一体的に連結され
た各アウターリードと、前記搭載面、前記半導体素子、
前記複数の突起部、前記金属細線、および前記インナー
リード群を樹脂封止する４辺形の平板状に成形された封
止樹脂体とを備え、前記アウターリード群を封止樹脂体
の少なくとも２辺からそれぞれ引き出し、前記ダイパッ
ドの露出面を前記封止樹脂体から露出させた構成であ
る。
【００１０】この構成により、半導体素子を搭載したダ
イパッドの露出部から直接外部に放熱されるため、放熱
効果が極めて良い。また、ダイパッドの側面に複数の突
起部を設けているため、封止樹脂体との噛み合いが良く
密着性が改善される。また、封止樹脂体内に蓄積された
湿気が半田付け時に熱膨張する際には、ほど良い通気性
があって蒸気を逃がすことから、ダイパッドの変形が少
なくなり、ダイパッドが封止樹脂体から剥離することを
防止できる。
【００１１】更に、ダイパッド側面に設けられた複数の
突起部の先端をＴ字型にすると、封止樹脂体と突起部と
の噛み合いが更に良くなり、密着性が更に改善される。
また、隣同士の突起部を先端で互いに連結すると、封止
樹脂体との噛み合いが更に良くなる。
【００１２】また、ダイパッドの裏面の周縁に沿ってリ
ング状の溝を設けると、樹脂封止時に、封止金型とダイ
パッドの露出面との間に樹脂が回り込むのを溝で防止
し、ダイパッドの露出面にできる薄バリの大きさを制約
することができる。このリング状の溝を二重に設ける
と、より確実に薄バリを防止できる。
【００１３】本発明の半導体装置の製造方法は、ダイパ
ッドと、前記ダイパッドに連結された複数の支持リード
と、前駆ダイパッドの周辺に配置される複数のインナー
リードと、そのインナーリードにそれぞれ連結された各
アウターリードとを、金属板を型抜きして構成したリー
ドフレームを準備する第１の工程と、次に、前記支持リ
ードを屈曲して前記ダイパッドを前記インナーリードの
高さから下方にダウンセットし、そのダウンセットする
段差が封止金型の底部の深さより大きくなるように前記
リードフレームを加工する第２の工程と、第２の工程を
経た途中工程のリードフレームのアウターリードを前記
封止金型に型締めすることによって、前記ダイパッドの
露出面を前記封止金型の底部に押し付け、その状態で樹
脂封止を行う第３の工程とを有したものである。
【００１４】この方法によれば、リードフレームを封止
金型に型締めする際、ダイパッドが封止金型の底面に押
さえ付けられ、その押さえ圧力によって封止金型の底部
とダイパッドとの間に樹脂が回り込むのを防止すること
ができる。そして、樹脂の薄バリの発生を防止し、耐熱
性を確保できる。
【００１５】また、ダイパッドをダウンセットする段差
が封止金型の底部の深さより０．０２〜０．２ｍｍの範
囲で大きくなるように加工されたリドフレームを用いて
上記の方法を採用すると、リードフレームを封止金型に
型締めする際のダイパッドの押し付けが良好となり、樹
脂の回り込みや、支持リードの変形を小さくすることが
できる。
【００１６】また、樹脂封止時にダイパッドを当接する
部分が鏡面加工された封止金型を用いると、リードフレ
ームを型締めする際に、封止金型の底部とダイパッドと
の間に隙間が生じなくなり、樹脂の薄バリの発生を防止
し、耐熱性を確保できる。
【００１７】
【発明の実施の形態】以下、本発明による半導体装置の
実施形態について説明する。図１は第１の実施形態の半
導体装置に用いるリードフレームを示す平面図であり、
封止樹脂体の形状を破線で示している。また、図２は第
１の実施形態による半導体装置を説明するための図であ
り、図２（ａ）は半導体装置の要部断面構造を示す断面
図、図２（ｂ）は図１の対角線に沿う断面図であり、図
２（ｃ）は背面図である。
【００１８】図１および図２に示すように、第１の実施
形態による半導体装置は、ダイパッド１に接着剤２を塗
布して、その上に半導体素子３を固着している。その半
導体素子３には金属細線４が接続され、ダイパッド１周
辺にある複数本のインナーリード５とそれぞれ電気的に
接続されている。各インナーリード５と一体的に連結さ
れた各アウターリード６は封止樹脂体７から導出され、
ダイパッド１，接着剤２，半導体素子３，金属細線４お
よびインナーリード５は封止樹脂体７で封止されてい
る。また、封止樹脂体７は４辺形の平板状に成形されて
いるとともに、アウターリード６は封止樹脂体７の４辺
からそれぞれ引き出されている。そして、ダイパッド１
の露出面は封止樹脂体７から露出されている。
【００１９】ダイパッド１の四隅にはそれぞれ支持リー
ド１０が連結されており、支持リード１０はリードフレ
ームを一体成形した後に、リードフレーム単独でも一体
化した状態を維持するために、ダイパッド１を支持する
ものであるが、その他の機能もある。
【００２０】支持リード１０は、ダイパッド１から離れ
た箇所はインナーリード５の高さと同じ高さになってお
り、ダイパッド１に近い２カ所で屈曲させてあり、ダイ
パッド１をインナーリード５より低い位置に固定してい
る。言い換えるとダウンセットしている。これは、封止
樹脂体７の成形時に樹脂封止金型（図示せず）の底部に
ダイパッド１を押さえ付ける力をダイパッド１に与える
ためにも使われる。
【００２１】ダイパッド１の各側面には、先端がＴ字型
に形成された複数の突起部８を有し、かつ、突起部８は
半導体素子３の搭載面側に屈曲されている。その突起部
８は、封止樹脂体７に埋設されるので、封止樹脂体７と
の噛み合いが良く、ダイパッド１と封止樹脂体７との密
着性を向上し、半導体装置の耐湿性を確保できる。その
一方で、封止樹脂体７内に蓄積した湿気が半田付け時に
熱膨張する際には、複数の突起部８同士の間にほど良い
通気性があり、内部の蒸気を容易に逃がすことができ、
ダイパッド１の変形を小さくして、実装後の耐湿性を改
善できる。
【００２２】また、ダイパッド１の半導体素子３搭載面
と反対側の露出面には、リング状の溝１６を形成してい
る。この溝１６によって、樹脂封止時の樹脂注入圧力を
逃がすと共に、樹脂の流れをせき止めることができ、薄
バリを一定の範囲内に抑えることができる。従って、露
出面の実効的な面積を確実に確保でき、露出面の半田付
けを可能にして、さらに高い放熱効果を高めることがで
きる。
【００２３】次に、第２の実施形態による半導体装置に
ついて、図３を用いて説明する。図３は第２の実施形態
による半導体装置を説明するための図であり、図３
（ａ）は第２の実施形態に用いるリードフレームの平面
図であり、図中の破線は封止樹脂体の形状を示してお
り、図３（ｂ）は半導体装置の要部断面図である。
【００２４】図３に示すように、第２の実施形態による
半導体装置は、ダイパッド１に接着剤２を塗布して、そ
の上に半導体素子３を固着している。その半導体素子３
には金属細線４が接続され、ダイパッド１周辺にある複
数本のインナーリード５とそれぞれ電気的に接続されて
いる。各インナーリード５と一体的に連結された各アウ
ターリード６は封止樹脂体７から導出され、ダイパッド
１，接着剤２，半導体素子３，金属細線４およびインナ
ーリード５は封止樹脂体７で封止されている。また、封
止樹脂体７は４辺形の平板状に成形されているととも
に、アウターリード６は封止樹脂体７の４辺からそれぞ
れ引き出されている。そして、ダイパッド１の露出面は
封止樹脂体７から露出されている。
【００２５】ダイパッド１の四隅に連結された支持リー
ド１０は、リードフレームを一体成形した後でも一体化
した状態を維持するために、ダイパッド１を支持するも
のであるが、ダイパッド１に近い２カ所を屈曲させて、
ダイパッド１をインナーリード５より低い位置にダウン
セットしている。このような構成のアウターリード６及
び支持リード１０を樹脂封止金型に型締めすると、支持
リード１０の剛性力によって、ダイパッド１は樹脂封止
金型（図示せず）の底部に押し付けることができる。
【００２６】ダイパッド１の各側面には、複数の突起部
８を有し、それら複数の突起部８の間には突起部８の先
端を連結する部分（連結部分）を有しており、その突起
部８は半導体素子３の搭載面側に屈曲されている。その
複数の突起部８およびそれらの連結部分は、封止樹脂体
７に埋設されるので、上記第１の実施形態よりも封止樹
脂体７との噛み合いが良く、ダイパッド１と封止樹脂体
７との密着性をより向上させ、より良い耐湿性を確保す
ることができる。しかも、その連結部分とダイパッド１
との間にダイパッド１の周縁に沿ったスリット状の穴が
存在することになり、封止樹脂体７内に蓄積した湿気が
半田付け時に熱膨張する際には、そのスリット状の穴が
ほど良い通気性を確保して、内部の蒸気を容易に逃がす
ことができ、ダイパッド１の変形を小さくして、実装後
の耐湿性を改善できる。
【００２７】また、ダイパッド１の半導体素子３搭載面
と反対側の露出面には、リング状の溝１６を形成してい
る。この溝１６によって、樹脂封止時の樹脂注入圧力を
逃がすと共に、樹脂の流れをせき止めることができ、薄
バリを一定の範囲内に抑えることができる。従って、露
出面の実効的な面積を確実に確保でき、露出面の半田付
けを可能にして、さらに高い放熱効果を高めることがで
きる。
【００２８】次に、第３の実施形態による半導体装置に
ついて図４を用いて説明する。図４は第３の実施形態に
よる半導体装置を説明するための図であり、図４（ａ）
は第３の実施形態に用いるリードフレームの平面図であ
り、図中の破線は封止樹脂体の形状を示しており、
（ｂ）は要部断面図である。
【００２９】図４に示す第３の実施形態は、前述の第２
の実施形態と殆ど変わらないので、第２の実施形態との
相違点を中心に説明する。
【００３０】ダイパッド１を支持する支持リード１０
は、第２の実施形態では標準的に採用される０．２〜
０．２５ｍｍ幅（インナーリード５の幅）であるのに対
し、第３の実施形態では０．４〜０．８ｍｍ幅と太くし
ている。これによって、第３の実施形態の半導体装置
は、大きな剛性力を確保し、樹脂封止時にアウターリー
ド６および支持リード１０を型締めしてダウンセットさ
れたダイパッド１を封止金型に押し付ける力が強めら
れ、ダイパッド１の露出面にできやすい封止樹脂の薄バ
リを抑制することができる。なお、標準的なリード幅
（０．２〜０．２５ｍｍ幅）の支持リードを各所に２本
以上を設けることによっても、同様の効果を達成でき
る。
【００３１】次に、図３に図示した半導体装置を製造す
る方法を一例にして、第４の実施形態としての半導体装
置の製造方法を、図５〜図１０に基づいて説明する。
【００３２】図５は、半導体装置の製造に使用するリー
ドフレームを示す構成図であり、図５（ａ）はリードフ
レームの平面図、（ｂ）は要部断面図である。
【００３３】リードフレームの素材としては、熱伝導が
良好で比較的機械強度の大きい鉄、鉄合金、銅または銅
合金の薄板を使用する。そして、図５に示すように、そ
の薄板をエッチング加工あるいはプレス加工により、ダ
イパッド１、インナーリード５、アウターリード６、ダ
イパッド１の４つの側面に先端を連結した複数の突起部
９、支持リード１０、ダムバー１１、外枠１２、内枠１
３及び、ガイド孔１４を一体成形する。図５に示すリー
ドフレーム１５は、外枠によって多連に構成されている
リードフレーム１５の一単位を図示したものである。
【００３４】リードフレーム１５の表面のワイヤーボン
ディング領域（図示せず）にＡｇめっき、あるいは全体
にＮｉ，Ｐｄ，Ａｕの３層めっきを施す。この場合、最
外層にＡｕフラッシュを施すことで、Ａｇめっきを施し
たものより封止樹脂との密着性が向上し、良好な耐湿性
を得ることができる。また、樹脂封止前に外装めっきが
施されているので、樹脂封止時のダイパッド露出部に薄
バリが発生しても、外装めっきの障害という問題が発生
しないので、Ｎｉ，Ｐｄ，Ａｕの３層めっきを施すこと
が望ましい。
【００３５】次に、樹脂封止時にダイパッド１の露出面
に発生する樹脂の薄バリをせき止めるために、ダイパッ
ド１の半導体素子３の搭載面と反対側になる露出面にリ
ング状の溝１６を形成する。
【００３６】この際、溝１６の切削加工により、リード
フレーム材料が伸びるため、ダイパッド１の溝１６より
外側の部分が半導体素子３搭載面側に数〜数十μｍ反り
上がってしまうことがある。この場合は、ダイパッド１
の半導体素子３の搭載面側にも溝１６とほぼ同じ形の溝
（図示せず）を施すことで、材料の伸びを相殺し、反り
上がりを防止することができる。ダイパッド１の搭載面
側に設ける溝（図示せず）は、溝１６のように薄バリを
せき止めるためのものではないので、リング状に閉じな
くても良い。
【００３７】また、薄バリは樹脂が注入される部分に多
く発生し易い。これは、ダイパッドを封止金型に押さえ
付ける充填圧力が加わる前に、封止樹脂がダイパッド１
と封止金型との間に回り込んでしまうためである。この
場合、少なくとも封止樹脂が注入される方向に合致した
ダイパッド１の部分に溝を２重に形成することで、薄バ
リをせき止めることができる。
【００３８】次に、ダイパッド１に近い支持リード１０
の２箇所を折り曲げて、ダイパッド１をインナーリード
５より低い位置にダウンセットさせるダウンセット加工
と、ダイパッド１の４つの側面に設けられた互いの先端
が連結された突起部９を半導体素子３の搭載面側に折り
曲げる突起部折り曲げ加工とを行う。
【００３９】このとき、屈曲用金型を１回だけ用いて行
うのではなく、２つの折り曲げ箇所のちょうど中間位置
で第１段階の屈曲成形を行い、第２段階では、第１段階
で折り曲げた箇所を直線状に戻す成形を行いながら、最
終的な所定の折り曲げ箇所で折り曲げ加工を行う。これ
は、折り曲げ加工の箇所では金属を引き延ばす応力が加
えられるため、１回の折り曲げ加工で一気にダウンセッ
トすると、金属疲労が大きくなり、支持リード１０の屈
曲部に亀裂が生じることから、第１段階と第２段階とに
分けて、異なる位置を折り曲げ成形することによって、
支持リード１０の金属疲労を低減している。
【００４０】一例として、樹脂１ｍｍ厚、１４ｍｍ角の
面実装パッケージを０．１５ｍｍ厚の銅合金板で作製す
る事例を説明する。この場合、ダイパッド１のサイズは
７ｍｍ角程度、複数の突起部９は長さ０．５ｍｍ程度で
半導体素子３の搭載面側に４５度程度の角度で折り曲げ
る。折り曲げた突起部９の先端は、金属細線に接触しな
いように、インナーリード５よりも下に位置するように
成形される。支持リード１０を折り曲げてダイパッド１
をインナーリード５の位置より低く設定（ダウンセッ
ト）するが、そのダウンセット量（ダイパッド１とイン
ナーリード５との段差）は０．４７ｍｍ程度に設定す
る。結果として、封止金型による位置規制が無ければ封
止金型の底部よりダイパッド１の位置が０．０２〜０．
２ｍｍの範囲で下がるように、ダウンセット量を設定す
る。また、ダイパッド１の溝１６の深さは０．０１ｍｍ
程度であれば、リードフレームを工程内で移動させる場
合にひっかかりが生じるような問題は発生しない。
【００４１】このように構成されている多連リードフレ
ーム１５は、半導体素子３をダイパッド１に固着する半
導体素子ボンディング工程および、半導体素子３とイン
ナーリード５を電気的に接続するワイヤーボンディング
工程が、各単位リードフレーム毎に実施される。これら
のボンディング作業は横方向にピッチ送りされることに
より、各単位当たりのリードフレーム毎に順次実施され
る。
【００４２】次に、ダイボンディング工程およびワイヤ
ーボンディング工程について説明する。図６はダイボン
ディングの前工程を説明するための工程断面図、図７は
ダイボンディング工程を説明するための工程断面図であ
り、図８はワイヤーボンディング工程を説明するための
工程断面図である。
【００４３】まず、図６に示すように、半導体素子ボン
ディング装置（図示せず）のステージ１７上において、
ダイパッド１上に半導体素子３を固着するための接着剤
２を塗布する。接着剤の塗布はディスペンサ１８を用い
て、接着剤２を滴下することにより行う。接着剤２は、
一例として熱硬化性のエポキシ樹脂にＡｇ粉を混合させ
た銀ペーストからなる。
【００４４】次に、図７に示すように、接着剤２を塗布
したダイパッド１上にコレット１９を用いて半導体素子
３を搭載した後、ヒートステージ（図示せず）上で加熱
し、接着剤２を硬化させる。一例として、半導体素子３
は、外形寸法が４ｍｍ角、厚さが０．３ｍｍ程度のシリ
コン単結晶である。また、加熱条件は２００〜２５０
℃、３０秒から１分程度である。なお、接着剤２の硬化
はオーブンを用いてもよい。
【００４５】次に、図８に示すように、ダイパッド１上
に固着された半導体素子３のボンディングパッド２１
と、インナーリード５とを金属細線４を用いて電気的に
接続する。ワイヤーボンド装置のヒートステージ２０に
は、ダイパッド１と支持リード１０の一部が入る逃がし
部が形成されており、インナーリードのワイヤーボンド
領域外周部を固定治具２２によって固定しながら行う。
一例として、金属細線は、直径２０〜３５μｍのＡｕワ
イヤーを用いる。
【００４６】このようにして、各単位リードフレーム毎
にダイボンディング、ワイヤーボンディングが施された
後、単位リードフレーム群を一括して樹脂封止して封止
樹脂体７群が同時成形される。
【００４７】次に、樹脂封止工程を説明するための工程
断面図である図９を参照しながら、樹脂封止工程につい
て説明する。
【００４８】図９は、トランスファ成形装置を示してお
り、シリンダ装置（図示せず）によって型締めされる一
対の上型２４と下型２５とを備えており、上型２４と下
型２５との合わせ面には上型キャビティー２６ａと下型
キャビティー２６ｂとで、キャビティー２６を形成する
ように、それぞれ複数組み埋設されている。上型２４の
合わせ面にはポット２７が開設されており、ポット２７
にはシリンダ装置（図示しない）により進退されるプラ
ンジャー２８が成形材料としての樹脂を送給し得るよう
に挿入されている。下型２５の合わせ面にはカル２９が
ポット２７と対向位置に配されて埋設されているととも
に、ランナー３０がポット２７とにそれぞれ接続されて
いる。さらに各ランナー３０の他端部は下型キャビティ
ー２６ｂにそれぞれ接続されており、その接続部にはゲ
ート３１が樹脂をキャビティー２６内に注入し得るよう
に形成されている。また、下型２５の合わせ面には、逃
がし部３２がリードフレーム重合体２３におけるリード
フレーム１５の厚み分を逃げ得るように、その外形より
も若干大きめの長方形で、その厚さよりも若干浅い深さ
に形成されている。このような構成のトランスファ成形
装置を用いて、樹脂封止は以下の方法で行われる。
【００４９】１８０℃程度に加熱された上記トランスフ
ァ装置の封止金型の逃がし部３２に、リードフレーム重
合体２３を装着し封止金型を型締めする。次に、円錐形
に打錠された樹脂（図示せず）をポット２７に挿入し、
プランジャー２８により樹脂がカル２９、ランナー３
０、ゲート３１を通じて各キャビティー２６に圧入され
る。注入後、樹脂が熱硬化されて封止樹脂体７が形成さ
れると、上型２４および下型２５は型開きされるととも
に、エジェクタ・ピン（図示しない）により封止樹脂体
７群が離型され、樹脂成形されたリードフレーム重合体
２３はトランスファ成形装置から脱装される。
【００５０】このようにして、樹脂成形された封止樹脂
体の内部には、ダイパッド１、接着剤２、半導体素子
３、金属細線４、およびインナーリード５が樹脂封止さ
れることになる。この際、下型２５による位置規制が無
ければ、下型２５の底部の深さより０．０２〜０．２ｍ
ｍ低い位置に固定されるようにダウンセットされたダイ
パッド１を有したリードフレームを封止金型で型締めし
た時、半導体素子３の搭載面と反対側の露出面が下型２
５に押し付けられ、ダイパッド１の下側（露出面側）に
樹脂が回り込むのを防止するため、ダイパッド１の露出
面を封止樹脂体７より露出させるように樹脂封止するこ
とができる。
【００５１】なお、通常に使用される封止金型のキャビ
ティー部分は基板実装に認識し易いくするためにナシ地
加工が施され表面が荒らされているが、少なくともダイ
パッドが当接する部分に鏡面加工を施す（図示せず）こ
とによって、ダイパッド１と封止金型との隙間を無くす
ことができるので、薄バリの発生をさらに抑制すること
ができる。さらに、下型２５のダイパッド１が当接する
部分にダイパッド１を吸着する機構（図示せず）をもた
せることによって、さらに薄バリの発生を抑制すること
ができる。
【００５２】図１０は樹脂封止後の半導体装置の背面図
であり、ダイパッドの露出面に形成される薄バリを説明
するための図である。
【００５３】図１０に示すように、ダイパッド１の露出
面は、ダイパッド１の外周部から樹脂注入圧力によって
樹脂の薄バリ３３が漏れだして付着するが、ダイパッド
１に施されているリング状に形成された溝１６で薄バリ
が止まり、溝１６の内側に実効的な露出面を一定面積以
上に確保することができ、ダイパッド１の露出面をプリ
ント基板（図示せず）に半田付け実装することが可能に
なる。また、リング状の溝１６は、図１０に示すように
一重で設けるより、二重に設ける方がより確実に薄バリ
の発生を防止できる。
【００５４】次に、樹脂成形されたリードフレーム重合
体２３の、リードフレーム１５のボンディング領域にＡ
ｇめっきが施されたものの場合は、リードフレーム重合
体２３の封止樹脂体７以外の部分に、半田外装めっきを
施す（図示せず）。リードフレーム１５の少なくとも半
導体装置の完成品となる部分にＰｄめっきが施されてい
るものの場合は、半田外装めっきは必要としない。
【００５５】次に、図１１に示すように、半田外装めっ
きを経た後、あるいは半田外装めっきされる前の樹脂成
形されたリードフレーム重合体２３を、切断装置（図示
せず）によって、各単位リードフレーム毎に順次、ダム
バー１１を切断する。
【００５６】次に、リード成形装置（図示せず）によっ
て、アウターリード６の先端と内枠１３の一部を切断し
た後、アウターリード６をガルウイング形状に屈曲成形
し、内枠１３の一部を切断し、半導体装置を外枠１２か
ら切り離す。
【００５７】以上のようにして、図３に示す半導体装置
を完成することができる。
【００５８】
【発明の効果】以上、本発明の半導体装置は、ダイパッ
ドの各側面に複数の突起部を有し、その突起部が半導体
素子の搭載面側に折り曲げ成形されたリードフレームを
用いて半導体素子をパッケージングするから、この突起
部が封止樹脂体との密着性を良好にし、耐湿性を改善で
きる。また、半田ディップ時にパッケージ内に貯まった
湿気が熱膨張する際に、その湿気が逃げ易く、ダイパッ
ドの変形や捲れを防止することができ、プリント基板に
実装後も耐湿性を維持することができる。しかも、ダイ
パッドの露出面からプリント基板に直接放熱することが
でき、放熱性が良好であり、品質の優れた半導体装置で
ある。
【００５９】また、本発明の半導体装置の製造方法で
は、ダイパッドがインナーリードより低い位置にダウン
セットされた構造のリードフレームを使用して樹脂封止
するから、樹脂封止時にリードフレームを型締めする
と、支持リードによってダイパッドの露出面が金型の底
部に押し付けられ、ダイパッドの下に樹脂が回り込むこ
とを防止し、樹脂の薄バリを防止することができる。
【００６０】更に、ダイパッドの周縁部に沿って溝を設
けると、樹脂封止時の封止圧力が溝に沿って逃がされ、
もしも樹脂が回り込んだ時には、その樹脂を溝で止める
ことができ、樹脂バリを最小限にすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置に用
いるリードフレームの平面図
【図２】本発明の第１の実施形態に係る半導体装置を示
す図であり、 （ａ）は半導体装置の要部断面図 （ｂ）は図１の対角線に沿った断面図 （ｃ）は半導体装置の背面図
【図３】第２の実施形態の半導体装置を示す図であり、 （ａ）は半導体装置に用いるリードフレームの平面図 （ｂ）は半導体装置の要部断面図
【図４】第３の実施形態の半導体装置を示す図であり、 （ａ）は半導体装置に用いるリードフレームの平面図 （ｂ）は半導体装置の要部断面図
【図５】第４の実施形態に用いるリードフレームを示す
図 （ａ）はリードフレームの平面図 （ｂ）はリードフレームの要部断面図
【図６】第４の実施形態のダイボンディング工程の前工
程を説明するための工程断面図
【図７】第４の実施形態のダイボンディング工程を説明
するための工程断面図
【図８】第４の実施形態のワイヤーボンディング工程を
説明するための工程断面図
【図９】第４の実施形態の樹脂封止工程を説明するため
の工程断面図
【図１０】樹脂封止後の半導体装置の背面図であり、ダ
イパッドの露出面に形成される薄バリを説明するための
図
【図１１】ダムバー切断後の半導体装置を示す図
【図１２】従来の半導体装置を示す図であり、 （ａ）は半導体装置の要部断面図 （ｂ）は半導体装置の背面図
【符号の説明】
１ ダイパッド ２ 接着剤 ３ 半導体素子 ４ 金属細線 ５ インナーリード ６ アウターリード ７ 封止樹脂体 ８ 突起部 ９ 突起部 １０ 支持リード １１ ダムバー １２ 外枠 １３ 内枠 １４ ガイド孔 １５ リードフレーム １６ 溝 １７ ステージ １８ ディスペンサ １９ コレット ２０ ヒートステージ ２１ ボンディングパッド ２２ 固定治具 ２３ リードフレーム重合体 ２４ 上型 ２５ 下型 ２６ａ キャビティー上 ２６ｂ キャビティー下 ２７ ポット ２８ プランジャー ２９ カル ３０ ランナー ３１ ゲート ３２ 逃がし部 ３３ 薄バリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福田 敏行 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 4M109 AA01 BA01 CA21 DA04 DB02 EA01 EB11 EC09 FA03 FA04 5F067 AA04 AA06 AA09 AA18 AB03 BD02 BD04 BD05 BE00 BE02 BE07 CA07 DA01 DA11 DA14 DA16 DC11 DC12 DC13 DC19 DE09 DE14 DF06 DF18 EA01 EA04

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 ダイパッド上に搭載された半導体素子
    と、前記ダイパッドの少なくとも２側面に設けられ前記
    半導体素子の搭載面側に屈曲した複数の突起部と、前記
    半導体素子に金属細線でそれぞれ電気的に接続された複
    数本のインナーリードと、各インナーリードにそれぞれ
    一体的に連結された各アウターリードと、前記搭載面、
    前記半導体素子、前記複数の突起部、前記金属細線、お
    よび前記インナーリード群を樹脂封止する４辺形の平板
    状に成形された封止樹脂体とを備え、前記アウターリー
    ド群を封止樹脂体の少なくとも２辺からそれぞれ引き出
    し、前記ダイパッドの露出面を前記封止樹脂体から露出
    させたことを特徴とする半導体装置。
  2. 【請求項２】 ダイパッド側面に設けられた複数の突起
    部が先端をＴ字型にしたことを特徴とする請求項１記載
    の半導体装置。
  3. 【請求項３】 ダイパッドの一側面に設けられた複数の
    突起部が先端で連結されていることを特徴とする請求項
    １記載の半導体装置。
  4. 【請求項４】 ダイパッドの露出面の周縁に沿ってリン
    グ状の溝を設けたことを特徴とする請求項１記載の半導
    体装置。
  5. 【請求項５】 ダイパッドの露出面に設けられた溝が２
    重に形成されていることを特徴とする請求項４記載の半
    導体装置。
  6. 【請求項６】 リードフレームの表面にＮｉ、Ｐｄ、Ａ
    ｕの３層めっきを施したことを特徴とする請求項１記載
    の半導体装置。
  7. 【請求項７】 支持リードがダイパッドの四隅にそれぞ
    れ設けられ、インナーリードの高さからダウンセットさ
    れていることを特徴とする請求項１記載の半導体装置。
  8. 【請求項８】 少なくともダイパッドの対向する２辺に
    ２本以上の支持リードを設けたことを特徴とする請求項
    １記載の半導体装置。
  9. 【請求項９】 ダイパッドの支持リードが０．３ｍｍ〜
    ０．６ｍｍの幅で形成されていることを特徴とする請求
    項７および請求項８に記載の半導体装置。
  10. 【請求項１０】 ダイパッドと、前記ダイパッドに連結
    された複数の支持リードと、前駆ダイパッドの周辺に配
    置される複数のインナーリードと、そのインナーリード
    にそれぞれ連結された各アウターリードとを、金属板を
    型抜きして構成したリードフレームを準備する第１の工
    程と、 次に、前記支持リードを屈曲して前記ダイパッドを前記
    インナーリードの高さから下方にダウンセットし、その
    ダウンセットする段差が封止金型の底部の深さより大き
    くなるように前記リードフレームを加工する第２の工程
    と、 第２の工程を経た途中工程のリードフレームのアウター
    リードを前記封止金型に型締めすることによって、前記
    ダイパッドの露出面を前記封止金型の底部に押し付け、
    その状態で樹脂封止を行う第３の工程とを有した半導体
    装置の製造方法。
  11. 【請求項１１】 ダイパッドをダウンセットする段差が
    封止金型の底部の深さより０．０２〜０．２ｍｍの範囲
    で大きくなるように加工されたリードフレームを用いる
    請求項１０記載の半導体装置の製造方法。
  12. 【請求項１２】 樹脂封止時にダイパッドを当接する部
    分が鏡面加工を施された封止金型を用いる請求項１０記
    載の半導体装置の製造方法。
JP36707598A 1998-12-24 1998-12-24 半導体装置およびその製造方法 Expired - Lifetime JP3606078B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36707598A JP3606078B2 (ja) 1998-12-24 1998-12-24 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36707598A JP3606078B2 (ja) 1998-12-24 1998-12-24 半導体装置およびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2003433161A Division JP2004104155A (ja) 2003-12-26 2003-12-26 半導体装置
JP2004114292A Division JP4308698B2 (ja) 2004-04-08 2004-04-08 半導体装置

Publications (3)

Publication Number Publication Date
JP2000196006A true JP2000196006A (ja) 2000-07-14
JP2000196006A5 JP2000196006A5 (ja) 2004-12-16
JP3606078B2 JP3606078B2 (ja) 2005-01-05

Family

ID=18488394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36707598A Expired - Lifetime JP3606078B2 (ja) 1998-12-24 1998-12-24 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3606078B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314024A (ja) * 2001-04-13 2002-10-25 Yamaha Corp 半導体パッケージ及び半導体パッケージの製造方法
US6713849B2 (en) 2000-12-28 2004-03-30 Hitachi, Ltd. Semiconductor utilizing grooves in lead and tab portions of lead frame to prevent peel off between the lead frame and the resin
JP2006135100A (ja) * 2004-11-05 2006-05-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100688595B1 (ko) * 2002-08-30 2007-03-09 페어차일드코리아반도체 주식회사 양호한 열 방출을 위한 패드 노출형 반도체 패키지
JP2007194379A (ja) * 2006-01-19 2007-08-02 Matsushita Electric Ind Co Ltd リードフレームおよび半導体装置および半導体装置の製造方法
US7508055B2 (en) 2004-05-13 2009-03-24 Panasonic Corporation High heat release semiconductor and method for manufacturing the same
JP2010238947A (ja) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2013016851A (ja) * 2012-09-21 2013-01-24 Renesas Electronics Corp 半導体装置の製造方法
US9252090B2 (en) 2012-03-28 2016-02-02 Panasonic Intellectual Property Management Co., Ltd. Resin package
WO2016207999A1 (ja) * 2015-06-24 2016-12-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN110164827A (zh) * 2019-05-22 2019-08-23 河源市富宇光电科技有限公司 一种一体化成形封装结构及其封装工艺

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618642B2 (en) 2000-12-28 2013-12-31 Renesas Electronics Corporation Semiconductor device
US6713849B2 (en) 2000-12-28 2004-03-30 Hitachi, Ltd. Semiconductor utilizing grooves in lead and tab portions of lead frame to prevent peel off between the lead frame and the resin
US10490486B2 (en) 2000-12-28 2019-11-26 Renesas Electronics Corporation Semiconductor device
US7518156B2 (en) 2000-12-28 2009-04-14 Renesas Technology Corp. Semiconductor device
US9496204B2 (en) 2000-12-28 2016-11-15 Renesas Electronics Corporation Semiconductor device
US7911054B2 (en) 2000-12-28 2011-03-22 Renesas Electronics Corporation Semiconductor device
US8044509B2 (en) 2000-12-28 2011-10-25 Renesas Electronics Corporation Semiconductor device
US10115658B2 (en) 2000-12-28 2018-10-30 Renesas Electronics Corporation Semiconductor device
US8581396B2 (en) 2000-12-28 2013-11-12 Renesas Electronics Corporation Semiconductor device
JP2002314024A (ja) * 2001-04-13 2002-10-25 Yamaha Corp 半導体パッケージ及び半導体パッケージの製造方法
KR100688595B1 (ko) * 2002-08-30 2007-03-09 페어차일드코리아반도체 주식회사 양호한 열 방출을 위한 패드 노출형 반도체 패키지
US7508055B2 (en) 2004-05-13 2009-03-24 Panasonic Corporation High heat release semiconductor and method for manufacturing the same
JP2006135100A (ja) * 2004-11-05 2006-05-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007194379A (ja) * 2006-01-19 2007-08-02 Matsushita Electric Ind Co Ltd リードフレームおよび半導体装置および半導体装置の製造方法
JP2010238947A (ja) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US9252090B2 (en) 2012-03-28 2016-02-02 Panasonic Intellectual Property Management Co., Ltd. Resin package
JP2013016851A (ja) * 2012-09-21 2013-01-24 Renesas Electronics Corp 半導体装置の製造方法
WO2016207999A1 (ja) * 2015-06-24 2016-12-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JPWO2016207999A1 (ja) * 2015-06-24 2017-11-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN107431060A (zh) * 2015-06-24 2017-12-01 瑞萨电子株式会社 半导体器件的制造方法
KR20180020121A (ko) * 2015-06-24 2018-02-27 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법
US9972508B2 (en) 2015-06-24 2018-05-15 Renesas Electronic Corporation Manufacturing method of semiconductor device
CN107431060B (zh) * 2015-06-24 2021-01-05 瑞萨电子株式会社 半导体器件的制造方法
KR102457011B1 (ko) 2015-06-24 2022-10-21 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법
CN110164827A (zh) * 2019-05-22 2019-08-23 河源市富宇光电科技有限公司 一种一体化成形封装结构及其封装工艺

Also Published As

Publication number Publication date
JP3606078B2 (ja) 2005-01-05

Similar Documents

Publication Publication Date Title
US6208020B1 (en) Leadframe for use in manufacturing a resin-molded semiconductor device
EP0977251B1 (en) Resin sealed semiconductor device and method for manufacturing the same
US6642609B1 (en) Leadframe for a semiconductor device having leads with land electrodes
US6455348B1 (en) Lead frame, resin-molded semiconductor device, and method for manufacturing the same
JP4614584B2 (ja) 混成集積回路装置およびその製造方法
JP2000196006A (ja) 半導体装置およびその製造方法
JP2000236060A (ja) 半導体装置
JP3482888B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
JPH05267555A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法
JP2006191143A (ja) 半導体装置
JP4308698B2 (ja) 半導体装置
JP2004104155A (ja) 半導体装置
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2008147267A (ja) 半導体装置とその製造方法、および放熱板付きリードフレーム
JP2000294717A (ja) 樹脂封止型半導体装置およびその製造方法
JP2009278024A (ja) 半導体装置
JP2004207307A (ja) 半導体装置およびその製造方法
JP2002373907A (ja) 混成集積回路装置およびその製造方法
JP2005235793A (ja) 半導体装置およびその製造方法
JP2006165449A (ja) 半導体装置及びその製造方法
JP2008300581A (ja) 半導体装置および半導体装置の製造方法ならびにリードフレームの製造方法
JP2005019468A (ja) 半導体装置及びその製造方法
JPH08156009A (ja) 樹脂モールド装置
JP2006294899A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040108

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040115

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081015

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101015

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 9

EXPY Cancellation because of completion of term