JP2009278024A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009278024A
JP2009278024A JP2008130249A JP2008130249A JP2009278024A JP 2009278024 A JP2009278024 A JP 2009278024A JP 2008130249 A JP2008130249 A JP 2008130249A JP 2008130249 A JP2008130249 A JP 2008130249A JP 2009278024 A JP2009278024 A JP 2009278024A
Authority
JP
Japan
Prior art keywords
semiconductor device
die pad
resin
semiconductor element
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008130249A
Other languages
English (en)
Inventor
Shuichi Ogata
秀一 尾方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008130249A priority Critical patent/JP2009278024A/ja
Publication of JP2009278024A publication Critical patent/JP2009278024A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】生産効率、コストを維持しながら、半導体装置の実装時における熱収縮による内部応力に起因する半導体装置の反りを低減し、高耐熱性を実現することを目的とする。
【解決手段】半導体装置下方に突起５がダイパッド１１を中心として上下の厚みが同じになるよう形成され、インナーリード３ｉの上下も同様に厚みを同じに形成されるよう細工した金型を用いて成型された封止体１０で構成することにより、コスト、生産効率を維持しながら半田耐熱を向上し、実装時の信頼性を向上させることができる。
【選択図】図１

Description

本発明は、半導体素子がリードフレームのダイパッドに搭載され、樹脂封止されている半導体装置に関する。
近年、電子機器の多機能化、小型化、高密度化に対応するために半導体装置などの半導体部品にも高機能化、システム化、小型化、高密度化が要求されてきている。それに伴って半導体部品の入出力ピンが増加してきているのが現状であり、これら半導体装置の入出力ピン増加と小型化とに伴い、消費電力が増大してきている。
そのため、半導体装置にはこれまで以上の放熱特性が求められている。また、高機能化、システム化、小型化、高密度化が進むにつれ、半導体装置を基板に実装する際の熱応力に対する半田耐熱性の劣化が見受けられる。
以下、図１０〜図１２を参照して従来の半導体装置について説明する。
図１０は従来のアウターリード部を有する半導体装置の構成を示す図であり、図１０（ａ）は上方からの視点による透過平面図、図１０（ｂ）は断面図である。図１１は図１０に示す半導体装置における、樹脂の収縮応力の差による反りの現象を示す図であり、図１１（ａ）は断面図の観察方向を示した平面図（この図中の矢印が観察方向を示す）で、図１１（ｂ）はその観察方向から見たときの半導体装置に発生する収縮応力を示す断面図であり、図１１（ｃ）は同観察方向から見たときの半導体装置の反りを示す断面図である。図１２は図１０に示す半導体装置においてダイパッド上下での樹脂厚が異なることを示す断面図である。
図１０において、２はワイヤー（金属細線）、３はリード、３ｉはリード３のインナーリード部、３ｏはアウターリード部、４は半導体素子、１０は封止樹脂体、１１はダイパッドである。
図１０、図１１、図１２から明らかなように、従来の半導体装置では、半導体素子４上にワイヤー２用の間隔を設けるために、ダイパッド１１がインナーリード部３ｉよりもダウンセットされており、ダイパッド１１をはさむ上下の樹脂厚（ｔ２０，ｔ２１）が設計上異なっている。すなわち、図１２において、ダイパッド１１より上方の樹脂厚ｔ２０がダイパッド１１より下方の樹脂厚ｔ２１と比べて大きく、ｔ２０＞ｔ２１となっている。
特開平1-181450号公報
プリント基板などに半導体装置を半田付け実装する際には、半導体装置にも熱が加わるため、熱収縮による内部応力（収縮応力）、すなわち熱収縮応力が半導体装置の樹脂に発生する。
上記従来の半導体装置では、ダイパッド１１上において半導体素子４が占有する領域（図１２においてＬ１で示される範囲）については封止樹脂体１０の上下厚が同じ（半導体素子４よりも上方の樹脂厚ｔ３０がダイパッド１１よりも下方の樹脂厚ｔ２１と等しい、すなわち図１２においてｔ３０＝ｔ２１）ため、半導体素子４より上の樹脂に発生する収縮応力とダイパッド１１より下の樹脂に発生する収縮応力とのバランスが取れていて、半導体素子４周辺の反りを防ぐには有効であった。
従来の半導体装置においては、半導体素子４が占有する領域Ｌ１が支配的（ダイパッド１１上の大部分を占める）であったため、半導体素子４周辺の反りを防ぐことが半導体装置全体の反りを防ぐためにも有効であった。
しかしながら、近年、半導体素子の小型化、高密度化が進んできていることで、ダイパッド１１上において半導体素子４が占有する領域Ｌ１が減少し、ダイパッド１１上において半導体素子４が占有していない領域（図１２においてＬ２で示される範囲）の方が支配的になってきている。
ダイパッド１１上において半導体素子４が占有していない領域Ｌ２では、上下の樹脂厚が異なる（ｔ２０>ｔ２１）ため、図１１（ｂ）において収縮応力の強さを表した矢印９の太さの違いで示されているように、ダイパッド１１上下の収縮応力に差が生じる。
したがって、半導体素子４が占有していない領域Ｌ２の方が支配的になることにより、ダイパッド１１の存在する領域全体、すなわち領域Ｌ１と領域Ｌ２を合わせた範囲を見たときに、ダイパッド１１上下に発生する収縮応力のバランスが崩れてしまう。
ダイパッド１１上下の樹脂厚が異なることによって収縮応力のバランスが崩れると、半導体装置内部で実装時の加熱に伴い発生する収縮応力（熱収縮応力）により、図１１（ｃ）に示すように、半導体装置全体に大きな反りが発生してしまう。更には半導体装置内部にも応力ひずみが発生し、樹脂とダイパッドの界面にずれが生じ、剥離が発生し、ひどい場合にはクラックにまで進行し、信頼性に大きな影響を及ぼしてしまう。
すなわち半導体素子の小型化、高密度化につれて、実装時の熱に伴って発生する収縮応力に対する半導体装置の耐熱性が劣化してきている。
耐熱性を向上させる手段としてはダイパッドにスリットを入れ、熱収縮応力を緩和させる方法や、特許文献１に記載されているような、ダイパッドの形状を工夫することでダイパッド自体に剛性を持たせ、同様に樹脂体にも同様の形状で剛性をもたせる方法などがあるが、どの方法もコスト的な問題があったり、半導体素子搭載時に所定の位置に接着できない、半導体素子が傾く、等の弊害を伴ったりするため、実用的で無い。
また、半導体素子４は小型化に伴いその厚みも薄くなってきているため、半導体素子４上にワイヤー２用の隙間を設けつつ領域Ｌ１での封止樹脂体１０の上下厚を等しくすることが困難になってきている。
本発明は、上記従来の問題点を解決するものであり、生産効率、コストを維持しながら半導体装置の反りを低減し、高耐熱性を実現することを目的とする。
上記目的を達成するために、本発明の請求項１記載の半導体装置は、半導体素子が封止樹脂体で封止され、前記半導体素子と電気的に接続された複数本のリードの各アウターリード部が、前記封止樹脂体から突出している半導体装置であって、前記封止樹脂体内に、前記複数本のリードの各インナーリード部と、前記各インナーリード部を前記半導体素子と電気的に接続するための複数本の金属細線と、前記半導体素子がその上面に載置されたダイパッドと、が設けられ、前記ダイパッドが前記封止樹脂体内において前記インナーリード部よりも下方にダウンセットされ、前記封止樹脂体の下部に、下方に突出する突部が形成され、前記突部の厚みを含む前記ダイパッドよりも下方の樹脂厚が、前記ダイパッドよりも上方の樹脂厚と同じ厚みとなっていることを特徴とする。
突部を設けることにより、ダイパッド上下の樹脂厚が同じ厚みになるので、熱収縮による内部応力がダイパッドの上下で均衡状態になり、半導体装置が反るという不具合が軽減し、延いては実装信頼性も向上する。
請求項２記載の半導体装置は、請求項１記載の半導体装置において、突部の側端面が、ダイパッドの側端部より外側で、かつインナーリード部の内側先端の位置より内側に位置していることを特徴とする。
突部の側端面がインナーリード部先端より外側だと、突部の厚みを含めたインナーリード部よりも下方の樹脂厚が、インナーリード部よりも上方の樹脂厚以上の厚みとなってしまい、したがって加熱時にダイパッドの上下で応力の差が発生し、反りの要因となり、また、突部の側端面をダイパッド端面よりも中心側に設置すると、ダイパッド上下の厚みが異なる領域がダイパッドの端付近に残ってしまい、加熱時にダイパッド上下での応力差が生じてしまう。これに対して、突部の側端面を前記の位置に設置することで、インナーリード部よりも上方の樹脂厚と、インナーリード部よりも下方の樹脂厚とを同じ厚さに確保しながら、ダイパッド上下の樹脂厚も同じ厚さにすることができ、半導体装置全体の上下の応力を良好に均衡させることができる。
請求項３記載の半導体装置は、請求項１または２記載の半導体装置において、前記突部の側端面がテーパーになっていることを特徴とする。
請求項４記載の半導体装置は、請求項１または２記載の半導体装置において、前記突部の側端面が円弧になっていることを特徴とする。
突部の側端面の形状をこのようにすることにより、金型からの取り出しの際にも離型性が良くなり、生産効率を維持することができる。
以上のように、ダイパッド下に突部を設けて、ダイパッド上下の樹脂厚を同じにすることにより、加熱に伴う収縮応力のバランスを保つことができ、生産効率やコストを維持しながら半導体装置全体の反りを低減でき、内部応力も小さくなって剥離を抑制でき、実装時の高耐熱性、信頼性を確保できる。
［第１の実施の形態］
以下、図１，図２を参照しながら本発明による半導体装置の第１の実施の形態について説明する。
図１は本発明の第１の実施の形態に係る半導体装置の構成を示す図であり、図１（ａ）は上方からの視点による透過平面図、図１（ｂ）は本実施形態に係る半導体装置の断面図である。
また、図２は同半導体装置における収縮応力の影響を示す図であり、図２（ａ）は同半導体装置の断面図の観察方向を示した平面図（この図中の矢印が観察方向を示す）、図２（ｂ）は同半導体装置に発生する収縮応力を示す断面図、図２（ｃ）は同半導体装置の形状を説明する断面図、図２（ｄ）は同半導体装置における各領域の樹脂厚を示す断面図である。
本発明の半導体装置は、板状の材料からエッチングあるいはプレスにて一体的に成型され、複数の半導体装置単位群が連結されたリードフレームから各半導体装置単位毎に分割されて形成される（各図面には一つの半導体装置単位のみ、あるいは分割された後の一つの半導体装置のみを示す）。
このリードフレームの各半導体装置単位は半導体素子４を支持固定するダイパッド１１と、外部配線との橋渡しをするリード３とを有する。ダイパッド１１には接着剤（図１には図示せず）が塗布され、この接着剤により半導体素子４がダイパッド１１上に固着されて支持固定されている。
リード３はインナーリード部３ｉとアウターリード部３ｏとからなり、半導体素子４とインナーリード部３ｉとは、ワイヤー２（金属細線）でそれぞれ電気的に接続されている。
各インナーリード部３ｉと一体的に連結された各アウターリード部３ｏは、封止樹脂体１０から導出されている一方、ダイパッド１１、接着剤、半導体素子４、ワイヤー２、インナーリード部３ｉは封止樹脂体１０で封止されている。
また、封止樹脂体１０は偏平な４辺形の平板状に成形されているとともに、アウターリード部３ｏは封止樹脂体１０の４辺からそれぞれ引き出されている。
なお、封止樹脂体１０には突部５がダイパッド１１の下に形成されており、突部５の側端面６はテーパーになっている。
この突部５は、ダイパッド１１よりも上方の樹脂厚ｔ２０と、ダイパッド１１よりも下方の（突部５の厚みｄを含めた）樹脂厚ｔ２２とが同じになるよう設けられており（図２（ｄ）においてｔ２０＝ｔ２２）、更には、突部５の側端面６が、平面視においてダイパッド１１の側端部１１ｓより外側で、かつインナーリード部３ｉの内側先端３ｓの位置より内側、すなわちインナーリード部３ｉの内側先端３ｓとダイパッド１１の側端部１１ｓとの間に位置するように設けられている。
以上により、インナーリード部３ｉよりも上方の樹脂厚ｔ１０とインナーリード部３ｉよりも下方の樹脂厚ｔ１１とを同じ厚さ（図２（ｄ）においてｔ１０＝ｔ１１）に確保できるので、半導体装置全体の上下の応力バランス（ダイパッド１１上下、およびインナーリード部３ｉ上下での、加熱に伴う収縮応力の均衡）が良好になり、半田付け実装時の半導体装置の反りを低減でき、耐熱性を向上できる。
ここで、半導体装置のカケやクラックに対し、耐性が確保できるよう、金型からの離形時の応力バランスを考慮し、側端面６のテーパーの角度は半導体装置端面の角度と同じであることが望ましい。このようにすると、半導体装置を金型から離形するときに金型に引っ掛ってしまうこともなく、スムーズに離形を行うことができる。
このような封止樹脂体１０は、テーパー状の側端面を有する凹部が形成された封止金型を用いるだけで形成でき、他の半導体装置製造工程は現有設備をそのまま使用でき、側端面６をテーパーとすることで金型からの取り出しの際にも離型性が良く、生産効率を維持することができる。
［第２の実施の形態］
次に、図３は本発明の第２の実施の形態に係る半導体装置の構成を示す図であり、図３（ａ）は上方からの視点による透過平面図、図３（ｂ）は本実施形態に係る半導体装置の断面図である。
図３（ｂ）に示すように、この実施の形態では、突部５の側端面７の形状を、第１の実施の形態におけるテーパー状の形状に代えて円弧に形成している。この構成によっても、第１の実施の形態と同様に、金型からの取り出しの際に離型性が良く、生産効率を維持することができるという効果が得られる。なお、突部５の円弧状の側端面７の形成場所は、第１の実施の形態においてテーパー状の側端面６が形成される場所と同じく、インナーリード部３ｉの内側先端３ｓとダイパッド１１の側端部１１ｓとの間であることが望ましい。
［ダイパッド上下の樹脂厚を同じにすることの重要性］
次に、図２、図１１、図１２を用いて、ダイパッド１１上下の樹脂厚を同じにすることの重要性について説明する。
先に述べたように、図２は第１の実施の形態に係る半導体装置における収縮応力の影響を示す図であり、図１１は従来の半導体装置に発生する収縮応力による反りの状態を示す図であり、図１２はダイパッド上下での樹脂厚が異なることを示す断面図である。
図１２からも解るように、従来の半導体装置の構造では、半導体素子４より上方の樹脂部には、半導体素子４の電極とインナーリード部３ｉとを結ぶワイヤー２が存在する領域が必要なため、ダイパッド１１はインナーリード部３ｉよりも１００μｍから２００μｍ程度ダウンセットされている（ｔ２０−ｔ１０＝１００〜２００μｍ）。
そのため、ダイパッド１１よりも上方の樹脂厚ｔ２０とダイパッド１１よりも下方の樹脂厚ｔ２１とでは、ダイパッド１１よりも上方の樹脂厚ｔ２０の方がｔ２０＞ｔ２１と大きくなる。
先述した通り、この構成だと、図１１に示すように、ダイパッド１１の上下で応力差が発生し、半導体装置全体で端面が上方向に反る。そのため、封止樹脂体１０とダイパッド１１との界面で剥離が発生し、実装信頼性が悪化する。時には半導体装置にクラックが発生することもある。
また、ダイパッド１１をダウンセットせずにインナーリード部３ｉと同一平面状に設けてｔ２０＝ｔ１０とすれば、ダイパッド１１よりも上方の樹脂厚ｔ２０とダイパッド１１よりも下方の樹脂厚ｔ２１とが同じになり（すなわちｔ２０＝ｔ１０＝ｔ１１＝ｔ２１となり）、半導体装置の反りを防ぐことができる。しかしながら、それでは半導体装置４よりも上方の樹脂厚ｔ３０が小さくなりすぎて、ワイヤー２の領域を確保することが困難となり、弊害が出る。
そこで、図２に示す通り、半導体装置下方に厚みｄの突部５を設けることで、ダウンセットされたダイパッド１１に対し、ダイパッド１１より上方の樹脂厚ｔ２０とダイパッド１１より下方の（突部５の厚みｄを含む）樹脂厚ｔ２２とを同じにすることができる（すなわち、図２（ｄ）においてｔ２０＝ｔ２２となる）ので、ダイパッド１１の上下で内部応力が均衡し、半導体装置全体の反りを抑制できる。
［ボンディング工程］
次に、図４〜図８を参照しながらこの半導体装置のボンディング工程について説明する。
図４はダイボンディングの前工程を示す断面図、図５はダイパッド１１に搭載する半導体素子４のダイボンディング工程を示す断面図である。図６は搭載された半導体素子４のボンディングパッド（図示せず）にボールボンディングする工程を示す断面図、図７及び図８はダイパッド１１に搭載された半導体素子４からインナーリード３ｉにワイヤー２をボンディングする工程を示す断面図である。
まず、図４に示すように、半導体素子ボンディング装置（図示せず）のステージ１６上において、板状の材料からエッチングあるいはプレスにて一体的に成型されたリードフレームの各半導体装置単位のダイパッド１１上にそれぞれ半導体素子４を固着するための接着剤１２を塗布する。接着剤１２の塗布はディスペンサ１７を用いて、接着剤１２を滴下することにより行う。ここで、接着剤１２は一例として熱硬化性のエポキシ樹脂にＡｇ粉を混合させたＡｇペーストからなる。
なお、複数の半導体装置を一括して製造できるように、リードフレームは複数の半導体装置単位群が連結された構成となっているが、ここでは一つの半導体装置単位のみを図示する。
次に、図５に示すように、接着剤１２を塗布したダイパッド１１上にコレット１８を用いて半導体素子４を搭載した後、ヒートステージ（図示せず）上で加熱し、接着剤１２を硬化させる。一例として、半導体装置の外形寸法は１４ｍｍ角、ダイパッド１１が７ｍｍ角程度であり、半導体素子４は、外形寸法が３ｍｍ角、厚さが０．２〜０．４ｍｍ程度のシリコン単結晶である。また、加熱条件は１８０〜２５０℃、２０秒から６０秒程度である。なお、接着剤１２の硬化はキュア炉を用いて行っても良い。
次に、図６に示すように、半導体素子４のボンディングパッド上にキャピラリー１３を用いてワイヤー２のボールボンドを実施する。この工程では、リードフレームをワイヤーボンド装置（図示せず）のヒートステージ１９に載せかえた状態で、インナーリード部３ｉのワイヤーボンディング領域外周部を固定治具（図示せず）によって固定しながら行う。ワイヤー２として使用する金属細線の一例としては、直径２０〜２５μｍのＡｕワイヤーが用いられる。
次に、図７及び図８に示すように、ダイパッド１１に固着された半導体素子４のボンディングパッド１１とインナーリード部３ｉとをキャピラリー１３を用いてワイヤー２で電気的に接続する。
このようにして、リードフレームの各半導体装置単位毎にダイボンディング（図４，図５）、ワイヤーボンディング（図６〜図８）した後、半導体装置単位群を一括して樹脂封止し、封止樹脂体１０群を同時成形する。
［樹脂封止工程］
次に、樹脂封止工程を示す要部拡大断面図である図９を参照しながら、樹脂封止工程について説明する。
図９は、トランスファ成形装置による樹脂封止工程を示しており、シリンダ装置（図示せず）によって型締めされる一対の上型２１と下型２２とを備えており、キャビティー上２３とキャビティー下２４からなるキャビティーが、それぞれ各半導体装置単位に対応するよう、複数のキャビティーが設けられている（図９においては、簡略的に一つのキャビティーが設けられている場合を示している）。
上型２１の合わせ面にはポット２５が開設されており、ポット２５にはシリンダ装置（図示せず）により進退されるプランジャー２６が成形材料としての樹脂を送給し得るように挿入されている。下型２２の合わせ面の一端にはカル２７がポット２５と対向位置に配されているとともに、樹脂供給経路としてのランナー２８の一端部がポット２５とそれぞれ接続されている。
更に各ランナー２８の他端部はキャビティー下２４にそれぞれ接続されており、その接続部にはゲート２９が樹脂をキャビティー内に注入し得るよう形成されている。また、下型２２の合わせ面の他端には、逃がし部３０が成形されており、この逃がし部３０は、リードフレームにおけるリード３の厚み分を逃げ得るように、その外形も若干大きめの長方形で、その厚さよりも若干浅い深さに成形されている。
そして、下型２２の下方には、凹部５０が設けられており、ここに注入された樹脂が半導体装置の完成時に突部５となる。この凹部５０の側端面６０はテーパー状になっており、ここに注入された樹脂が半導体装置の完成時に突部５のテーパー状の側端面６となる。
なお、この凹部５０は、半導体装置の完成時に、突部５の厚みを含むダイパッド１１よりも下方の樹脂厚ｔ２２が、ダイパッド１１よりも上方の樹脂厚ｔ２０と同じ厚みとなるよう加工されている。
このような構成のトランスファ成形装置を用いて、樹脂封止は以下の方法で行われる。
１８０℃程度に加熱された上記トランスファ成型装置の封止金型の逃がし部３０にリード３を装着し、封止金型を型締めする。次に、円錐形に形成された樹脂（図示せず）をポット２５に挿入し、プランジャー２６により樹脂がカル２７、ランナー２８、ゲート２９を通じて各キャビティーに圧入される。
注入後、樹脂が熱硬化されて封止樹脂体１０が形成されると、上型２１及び下型２２は型開きされるとともに、エジェクタ・ピン（図示せず）により封止樹脂体１０群が離型され、樹脂成形された複数の半導体素子単位を有するリードフレームはトランスファ成形装置から脱離される。
このようにして、樹脂成形された封止樹脂体１０の内部には、ダイパッド１１、接着剤１２、半導体素子４、ワイヤー２、インナーリード部３ｉが樹脂封止されることとなる。
次に、樹脂成形されたリードフレームの封止樹脂体１０以外の部分に半田外装めっきを施す（図示せず）。リードフレームの少なくとも半導体装置の完成品となる部分にＰｄめっきが施されている場合は、半田外装めっきは必要としない。
半田外装めっきを経た後、あるいは半田外装めっきされる前の樹脂成形されたリードフレームを、切断装置（図示せず）によって、各半導体単位毎に順次、ダムバー（図示せず）を切断する。次に、リード成形装置（図示せず）によって、アウターリード部３ｏをガルウイング形状に屈曲成形した後、アウターリード部３ｏの先端を切断し、半導体装置単位を複数連結しているリードフレームの外枠から半導体装置を切り離し、各半導体装置単位毎に分割する。
以上のようにして、図１に示す半導体装置を完成することができる。なお、図３に示す半導体装置を製造する際には、樹脂封止工程（図９）において下型２２として凹部５０の側端面６０が円弧状になったものを使用し、その他の製造装置や製造工程は上記と同じようにすればよい。
本発明の半導体装置は、突部５を設けて、ダイパッド１１上において半導体素子４が占有していない領域Ｌ２でのダイパッド上下の樹脂厚が等しくなるようにしているので、今後半導体素子４がさらに小型化、高密度化してダイパッド１１上において半導体素子４が占有していない領域Ｌ２がますます支配的になっていくことで、ダイパッド１１全体での上下の収縮応力がさらに良好に均衡することとなり、加熱時に半導体装置全体が反ってしまう可能性が今後ますます低くなっていき、今後半導体素子４が小型化すればするほどさらに耐熱性が向上する。
また、半導体素子４の厚みが十分に薄ければ、領域Ｌ１についても封止樹脂体１０の上下厚をほぼ等しくすることができる。
本発明は、樹脂封止されアウターリード部を有するＩＣやトランジスタ、ダイオードなどの半導体装置に利用できる。また、４辺形の封止樹脂の４辺からアウターリード部が導出される半導体装置のみならず、４辺形の２辺からアウターリード部が導出されるタイプなど、様々な形状の半導体装置にも利用できる。
第１の実施の形態に係る半導体装置の構成を示す図であり、（ａ）は上方からの視点による透過平面図、（ｂ）は断面図 収縮応力の影響を示す図であり、（ａ）は第１の実施の形態に係る半導体装置の断面図の観察方向を示した図、（ｂ）は同半導体装置に発生する収縮応力を示す断面図、（ｃ）は同半導体装置の形状を説明する断面図、（ｄ）は同半導体装置における各領域の樹脂厚を示す断面図 第２の実施の形態に係る半導体装置の構成を示す図であり、（ａ）は上方からの視点による透過平面図、（ｂ）は断面図 第１の実施の形態に係る半導体装置のダイボンディング工程の前工程を示す断面図 第１の実施の形態に係る半導体装置のダイボンディング工程を示す断面図 第１の実施の形態に係る半導体装置のワイヤーボンディング工程を示す断面図 第１の実施の形態に係る半導体装置のワイヤーボンディング工程を示す断面図 第１の実施の形態に係る半導体装置のワイヤーボンディング工程を示す断面図 第１の実施の形態に係る半導体装置の樹脂封止工程を示す断面図 従来のリードフレームを有する半導体装置の構成を示す図であり、（ａ）は上方からの視点による透過平面図、（ｂ）は断面図 従来の半導体装置における樹脂の収縮応力の差による反りの現象を示す図であり、（ａ）は従来の半導体装置の断面図の観察方向を示した図、（ｂ）は同半導体装置に発生する収縮応力を示す断面図、（ｃ）は同半導体装置に発生する反りを示す断面図 従来の半導体装置においてダイパッド上下での樹脂厚が異なることを示す断面図
符号の説明
２ ワイヤー
３ リード
３ｉ インナーリード部
３ｏ アウターリード部
４ 半導体素子
５ 突部
６ テーパー
７ 円弧
９ 収縮応力の強さを表した矢印
１０ 封止樹脂体
１１ ダイパッド
１２ 接着剤
１３ キャピラリー
１６ ステージ
１７ ディスペンサ
１８ コレット
１９ ヒートステージ
２１ 上型
２２ 下型
２３ キャビティー上
２４ キャビティー下
２５ ポット
２６ プランジャー
２７ カル
２８ ランナー
２９ ゲート
３０ 逃がし部
ｔ１０ インナーリード部よりも上方の樹脂厚
ｔ１１ インナーリード部よりも下方の樹脂厚
ｔ２０ ダイパッドよりも上方の樹脂厚
ｔ２１ ダイパッドよりも下方の樹脂厚
ｔ２２ ダイパッドよりも下方の突部の厚みを含めた樹脂厚
ｔ３０ 半導体素子よりも上方の樹脂厚

Claims (4)

  1. 半導体素子が封止樹脂体で封止されて、前記半導体素子と電気的に接続された複数本のリードの各アウターリード部が、前記封止樹脂体から突出している半導体装置であって、
    前記封止樹脂体内に、
    前記複数本のリードの各インナーリード部と、
    前記各インナーリード部を前記半導体素子と電気的に接続するための複数本の金属細線と、
    前記半導体素子がその上面に載置されたダイパッドと、
    が設けられ、
    前記ダイパッドが前記封止樹脂体内において前記インナーリード部よりも下方にダウンセットされ、
    前記封止樹脂体の下部に、下方に突出する突部が形成され、前記突部の厚みを含む前記ダイパッドよりも下方の樹脂厚が、前記ダイパッドよりも上方の樹脂厚と同じ厚みとなっていること
    を特徴とする半導体装置。
  2. 前記突部の側端面が、
    前記ダイパッドの側端部より外側で、かつ前記インナーリード部の内側先端の位置より内側に位置していること
    を特徴とする請求項１記載の半導体装置。
  3. 前記突起の端面形状がテーパーになっていること
    を特徴とする請求項１または２に記載の半導体装置。
  4. 前記突起の端面形状が円弧になっていること
    を特徴とする請求項１または２に記載の半導体装置。
JP2008130249A 2008-05-19 2008-05-19 半導体装置 Pending JP2009278024A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008130249A JP2009278024A (ja) 2008-05-19 2008-05-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008130249A JP2009278024A (ja) 2008-05-19 2008-05-19 半導体装置

Publications (1)

Publication Number Publication Date
JP2009278024A true JP2009278024A (ja) 2009-11-26

Family

ID=41443153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008130249A Pending JP2009278024A (ja) 2008-05-19 2008-05-19 半導体装置

Country Status (1)

Country Link
JP (1) JP2009278024A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769703B2 (en) 2020-02-12 2023-09-26 Ablic Inc. Semiconductor device and method of manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769703B2 (en) 2020-02-12 2023-09-26 Ablic Inc. Semiconductor device and method of manufacturing same

Similar Documents

Publication Publication Date Title
US20060125088A1 (en) Heat dissipating semiconductor package and fabrication method thereof
JP2000323623A (ja) 半導体装置
WO2014042165A1 (ja) 半導体装置および半導体装置の製造方法
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
JP2002343817A (ja) 半導体装置ユニット
JP3606078B2 (ja) 半導体装置およびその製造方法
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
JP2007005727A (ja) 半導体装置および半導体装置の製造方法
JP2000236060A (ja) 半導体装置
JP2006191143A (ja) 半導体装置
JP2009278024A (ja) 半導体装置
JP2002093982A (ja) 半導体装置及びその製造方法
JP2006210941A (ja) 半導体装置
JP3734225B1 (ja) 面実装タイプ樹脂製中空パッケージ及びこれを用いた半導体装置
JP2008141222A (ja) リードフレームとそれを用いた半導体装置及びその生産方法
JP2011040640A (ja) 半導体装置の製造方法
JP2011151104A (ja) 半導体装置の製造方法及び半導体装置の中間構造体
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법
JP4823161B2 (ja) 半導体装置
JP4695672B2 (ja) 半導体装置
JP3964438B2 (ja) 半導体装置および半導体装置の製造方法
JP2008182060A (ja) 半導体装置の製造方法
JP2004158539A (ja) 樹脂封止型半導体装置の製造方法
JP4308698B2 (ja) 半導体装置
JP2008300581A (ja) 半導体装置および半導体装置の製造方法ならびにリードフレームの製造方法