JP2008300581A - 半導体装置および半導体装置の製造方法ならびにリードフレームの製造方法 - Google Patents

半導体装置および半導体装置の製造方法ならびにリードフレームの製造方法 Download PDF

Info

Publication number
JP2008300581A
JP2008300581A JP2007144293A JP2007144293A JP2008300581A JP 2008300581 A JP2008300581 A JP 2008300581A JP 2007144293 A JP2007144293 A JP 2007144293A JP 2007144293 A JP2007144293 A JP 2007144293A JP 2008300581 A JP2008300581 A JP 2008300581A
Authority
JP
Japan
Prior art keywords
lead
frame
semiconductor device
relay frame
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007144293A
Other languages
English (en)
Inventor
Shuichi Ogata
秀一 尾方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007144293A priority Critical patent/JP2008300581A/ja
Publication of JP2008300581A publication Critical patent/JP2008300581A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】生産効率を維持しながらワイヤー長が長くなることを抑制し、信頼性を向上させることを目的とする。
【解決手段】リードフレーム１５のワイヤーボンディングする部分を中継フレーム５により構成し、中継フレーム５をその他のリードフレーム部分より薄くすることにより、リード幅およびリードピッチを小さくすることができ、リードフレーム１５をダイパッド１１の近傍まで延伸することができるため、生産効率を維持しながらワイヤー長が長くなることを抑制し、信頼性を向上させることができる。
【選択図】図１

Description

本発明は、リードフレームに半導体素子を搭載し、樹脂封止して形成される半導体装置および半導体装置の製造方法ならびにリードフレームの製造方法に関する。
近年、電子機器の多機能化、小型化、高密度化に対応するために半導体装置などの半導体部品の高密度、高機能化、システム化が要求され、それに伴って半導体部品の出力ピンが増大してきているのが現状であり、これらの出力ピン増大と半導体装置の縮小化により、インナーリードの密度が高くなりインナーリード先端と半導体素子の距離がますます広がり、ワイヤーが長くなってきている。一般的なリードフレームにあってはフレーム厚を薄くすることでインナーリードを狭ピッチ化し、ワイヤーリードの先端をダイパッドの近くまで伸ばすことによりワイヤーが長くなることを抑制している。
以下、従来のリードフレームの半導体装置について説明する。
図１２は従来のリードフレームを有する半導体装置を示す構成図であり、同図１２（ａ）は透過平面図、同図１２（ｂ）は断面図、同図１２（ｃ）はコーナー部の拡大透過平面図である。
図１２において、２はワイヤー、３はリード、３ｉはインナーリード、３ｏはアウターリード、４は半導体素子、１０は封止樹脂体、１１はダイパッドである。
図１２から明らかなように従来のリードフレームではインナーリード３ｉがダイパッド１１に近づくよう配置され、これらを封止樹脂１０で封止した構成になっており、確立された技術が使用でき、取り扱いも容易で非常に安価である。
特開平２−１０９３４４号公報
しかしながら、上記従来の半導体装置では、基板への実装に対し、アウターリード部の剛性が必要であり、それを維持する為、板厚が一定以上必要である。また、従来のリードフレームは一体成型される為、厚みの大きいリードフレームに対する加工精度は高くないために、インナーリード３ｉの加工限界が小さくなり（例えば、インナーリードピッチｍｉｎ１３０μｍ）、半導体素子が縮小化される中、インナーリードピッチを確保するためにインナーリードの先端をダイパッド１１の近くに形成することができず、ますますワイヤーが長くなる為、封止樹脂注入時の圧力によるワイヤー変形の懸念が増大してきている。これ以上リード幅およびリードピッチを小さくしてインナーリードを長くすることは、加工的にも非常に困難且つ、高コストになってしまう。また、特許文献１に示されているようなシリコンを使用した中継方法では、半導体素子を搭載する工程と半導体素子と外部端子を接続する工程が搭載する中継シリコンの数によりその数分増えるので、生産効率が悪くなり、かつ、トータルコストも高くなってしまう。
本発明は、上記従来の問題点を解決するものであり、生産効率を維持しながらワイヤー長が長くなることを抑制し、信頼性を向上させることを目的とする。
上記目的を達成するために、本発明の請求項１記載の半導体装置は、リードフレーム上に半導体素子を搭載した後に樹脂封止することにより形成される半導体装置であって、前記半導体素子のボンディングパッドと前記リードフレームがワイヤーにより電気的に接続され、前記リードフレームが、前記半導体素子の搭載領域となるダイパッドと、外部端子となるアウターリードと、前記アウターリードと一体に形成されるインナーリードと、第１の接続端子で前記インナーリードに接続されて前記アウターリードおよび前記インナーリードよりも薄く形成され前記ワイヤーとの第２の接続端子を備える中継フレームとから構成され、裏面を絶縁テープで固定され、前記中継フレームを前記アウターリードおよび前記インナーリードよりも薄く形成することにより前記中継フレームのリード幅およびリードピッチを前記中継フレームの先端を前記ダイパッドの近傍まで延伸することが可能となる程度に狭くすることを特徴とする。
請求項２記載の半導体装置は、請求項１記載の半導体装置において、前記ワイヤーとの第２の接続端子がリング状に配置されていることを特徴とする。
請求項３記載の半導体装置は、請求項１記載の半導体装置において、前記中継フレームのみを変更することにより、前記外部端子はそのままで、異なるチップサイズの半導体素子が搭載可能となることを特徴とする。
請求項４記載の半導体装置は、請求項１記載の半導体装置において、前記中継フレームが前記外部端子と同一材料で形成されることを特徴とする。
請求項５記載の半導体装置は、請求項１または請求項２または請求項３または請求項４のいずれかに記載の半導体装置において、前記絶縁テープに、前記第１の接続端子が固定された部分から前記第２の接続端子が固定された部分までの間にスリットが設けられることを特徴とする。
請求項６記載のリードフレームの製造方法は、請求項１または請求項２または請求項３または請求項４または請求項５のいずれかに記載の中継フレームを有するリードフレームの製造方法であって、前記第１の接続端子同士が接続され、かつ前記第２の接続端子同士が接続された状態で前記中継フレームを形成する工程と、前記中継フレームと前記絶縁テープを固着する工程と、接続された前記第１の接続端子および前記第２の接続端子をそれぞれ切り離す工程と、前記外部端子と前記中継フレームとを前記第２の接続端子で導電性接着剤を用いて接続する工程とを含むことを特徴とする。
請求項７記載の半導体装置の製造方法は、請求項１または請求項２または請求項３または請求項４または請求項５のいずれかに記載の半導体装置の製造方法であって、前記リードフレームのダイパッド上に前記半導体素子を搭載する工程と、前記半導体素子上の前記ボンディングパッドと前記中継フレームの第１の接続端子を前記ワイヤーで電気的に接続する工程と、少なくとも前記半導体素子及び前記電気的に接合された部分を覆うと共に、前記外部電極が導出するよう樹脂により封止する工程とを含むことを特徴とする。
以上により、生産効率を維持しながらワイヤー長が長くなることを抑制し、信頼性を向上させることができる。
以上のように、リードフレームのワイヤーボンディングする部分を中継フレームにより構成し、中継フレームをその他のリードフレーム部分より薄くすることにより、リード幅およびリードピッチを小さくすることができ、リードフレームをダイパッドの近傍まで延伸することができるため、生産効率を維持しながらワイヤー長が長くなることを抑制し、信頼性を向上させることができる。
さらに、本発明の半導体装置の製造方法では、ダイボンド、ワイヤーボンド工程において従来と同じステージを準備するだけで、既存設備を活用し、安定した効率の良い製造が可能となることを特徴としている。
以下、本発明による半導体装置の実施形態について説明する。
図１は本発明の半導体装置を示す構成図であり、図１（ａ）は上面からの透過平面図、図１（ｂ）は実施形態による断面図で、図１（ｃ）はコーナー部の透過拡大平面図である。
図１において、本発明の半導体装置は、インナーリード先端部と半導体素子４搭載部が板状の材料からエッチングあるいはプレスにて一体的に成型され、インナーリード先端部と中継フレームの金属細線５ａとインナーリード３ｉを接続する端子５ｂとが導電性接着剤で固着されたリードフレームを使用し、ダイパッド１１に接着剤１２を塗布して、その上に半導体素子４が固着されている。その半導体素子４とダイパッド１１周辺にある複数本の中継フレームの金属細線５ａとワイヤーを接続する端子５ｃとをワイヤー２でそれぞれ電気的に接続されている。各インナーリード３ｉと一体的に連結された各アウターリード３ｏは封止樹脂体１０から導出され、ダイパッド１１、接着剤１２、半導体素子４、ワイヤー２、インナーリード３ｉ及び、中継フレームの金属細線５ａと端子５ｂと端子５ｃからなる中継フレーム５は封止樹脂体１０で封止されている。また、封止樹脂体１０は４辺形の平板状に成形されているとともに、アウターリード３ｏは封止樹脂体１０の４辺からそれぞれ引き出されている。
このように、あらかじめ別途作成した中継フレームをインナーリード部分として接合して用いることにより、アウターリード部は、従来の剛性を維持したまま、インナーリード部を薄くして加工精度を上げることができるため、半導体素子の近傍にインナーリードを設置することができる。ワイヤーと接続する端子部分を薄く形成することができるため、インナーリード幅およびピッチを小さくすることができ、インナーリードをダイパッドの近くに形成でき、生産効率を維持しながらワイヤー長が長くなることを抑制し、封止樹脂注入時の圧力に対しても耐性が向上するので、信頼性を向上させることができる。また、ワイヤーが短くなることで、ワイヤーの材料費、組立時間短縮による低コスト化も実現できる。
また、上記インナーリードおよびアウターリードをそのまま用いて、搭載する半導体素子のチップサイズに合わせて中継フレームのみを交換することにより、外部端子を変更することなく、異なるチップサイズの半導体素子を搭載した半導体装置を形成することができ、既存のリードフレームと同一プロセスでかつ中継フレームを半導体素子に合わせて準備しておくことで汎用性が高くなる為、安定した、コスト変動も無い製造が可能となる。
また、中継フレームは、インナーリードおよびアウターリードと異なる材料で形成されても良いし、同じ材料で形成されても良い。同一材料であれば、熱応力に対するリスクが軽減できる。もし、異材料であってもデザインによって可能となる。
次に、図２は本発明に係るリードフレームの構成要素となる中継フレームの構造を示す図であり、図２（ａ）は上面からの透過平面図、図２（ｂ）はコーナー部の拡大平面図である。
図２に示すように、リードフレームを構成する中継フレームは、中継フレームの金属細線５ａ、中継フレームの金属細線５ａとインナーリード３ｉを接続する端子５ｂと中継フレームの金属細線５ａとワイヤーを接続する端子５ｃより構成される。本発明の中継フレームは、従来のリードフレーム作成と同じく、エッチングか、プレス加工で作製され、このときには、インナーリードと接続する端子５ｂ及びワイヤーボンドする端子５ｃは中継フレームの連結部９にて接続されている。また、この中継フレームの連結部９は、切断を容易にするためハーフエッチあるいはたたき加工による段差を設けておくことが望ましい。
この時、端子５ｃをリング状に配置することもできる。中継フレームの端子を半導体装置の中央を中心としたリング状に配置することで、ワイヤーの長さがほぼ一定になり、封止工程での生産性が安定する。
次に、図３は本発明の半導体装置に用いる絶縁テープを示す図であり、図３（ａ）は上面からの透過平面図、図３（ｂ）はコーナー部の拡大平面図である。図３に示すように、絶縁テープ６には、中央付近にダイパッドを設置するための領域に形成された貫通孔３１、中継フレームの金属細線部にも樹脂流動性を良くする為の貫通孔３２を設ける。半導体素子及びダイパッド部の上下樹脂厚のバランスを保つためにダイパッドをダウンセットする必要があり、その為に貫通孔３１が必要である。また、中継フレーム部にも樹脂流動の上下バランスを保つ為に貫通孔３２を設ける。
次に、図４は本発明の半導体装置に用いる絶縁テープを中継フレームに固着した状態を示す図であり、図４（ａ）は上面からの透過平面図、図４（ｂ）はコーナー部の拡大平面図である。図４に示すように、中継フレームの端子５ｂおよび端子５ｃにて絶縁テープ６が固着されるようにされている。この時、まだ、中継フレームの連結部９はつながったままで構成されている。
図５は本発明に係る中継フレームの構成を説明する図であり、図５（ａ）は上面からの透過平面図、図５（ｂ）はコーナー部の拡大平面図である。図５に示すように、絶縁テープ６に固着された中継フレームの連結部９は切断され、中継フレームの端子５ｂおよび端子５ｃは個々に独立される。
次に、図６〜図１１を用いて、本発明のリードフレームに半導体チップを搭載して半導体装置を形成する工程を説明する。
図６は本発明に係るリードフレームのダイパッドに対して接着剤を塗布する工程を説明するための工程断面図、図７は本発明に係るリードフレームに対してダイボンディングする工程を説明するための工程断面図であり、ダイパッド１１に搭載する半導体素子４のダイボンディング工程を説明するための工程断面図である。図８は本発明の半導体装置におけるボールボンディング工程を説明する工程断面図であり、搭載された半導体素子４のボンディングパッド（図示せず）にボールボンディングする工程を説明する工程断面図である。図９及び図１０は本発明の半導体装置におけるワイヤーボンディング工程を説明する工程断面図であり、ダイパッド１１に搭載された半導体素子４から中継フレームの金属細線とワイヤーを接続する端子５ｃにワイヤー２をボンディングする工程を説明する為の工程断面図である。
まず、図６に示すように、半導体素子ボンディング装置（図示せず）のステージ１６上に図５で示した中継フレームを用いたリードフレーム１５を複数連結された状態で載置し、リードフレーム１５のダイパッド１１上に半導体素子を固着するための接着剤１２を塗布する。接着剤１２の塗布はディスペンサ１７を用いて、接着剤１２を滴下することにより行う。また、接着剤１２は一例として熱硬化性のエポキシ樹脂にＡｇ粉を混合させたＡｇペーストからなる。
次に、図７に示すように、接着剤１２を塗布したダイパッド１１上にコレット１８を用いて半導体素子４を搭載した後、ヒートステージ（図示せず）上で加熱し、接着剤１２を硬化させる。一例として、半導体素子４は、外形寸法が３．５ｍｍ角、厚さが０．２〜０．４ｍｍ程度のシリコン単結晶である。また、加熱条件は１８０〜２５０℃、３０秒から６０秒程度である。なお、接着剤１２の硬化はキュア炉を用いても良い。
次に、図８に示すように、半導体装置４のボンディングパッド上にボールボンドを実施する。ワイヤーボンド装置（図示せず）のヒートステージ１９は何も加工されずフラットの状態であり、そのヒートステージ１９上にリードフレーム１５を載置し、中継フレームの金属細線とワイヤーを接続する端子５ｃのワイヤーボンディング領域外周部を固定治具（図示せず）によって固定しながらボールボンドを実施する。一例として、ワイヤーは、直径２０〜３５μｍのＡｕワイヤーを用いる。
次に、図９及び図１０に示すように、ダイパッド１１に固着された半導体素子４のボンディングパッドと中継フレームの金属細線とワイヤーを接続する端子５ｃをワイヤー２を用いて電気的に接続する。
このようにして、各単位のリードフレーム毎にダイボンディング、ワイヤーボンディングされた後、単位リードフレーム群を一括して樹脂封止して封止樹脂体１０群が同時成形される。
次に、樹脂封止工程を説明するための工程要部拡大断面図である図１１を参照しながら、樹脂封止工程について説明する。
図１１は本発明の半導体装置における樹脂封止工程を説明するための断面図であり、トランスファ成形装置を示しており、シリンダ装置（図示せず）によって型締めされる一対の上型２１と下型２２とを備えており、キャビティー上２３とキャビティー下２４とで、キャビティー単体を形成するように、それぞれ複数組み埋設されている。上型２１の合わせ面にはポット２５が開設されており、ポット２５にはシリンダ装置（図示せず）により進退されるプランジャー２６が成形材料としての樹脂を送給し得るように挿入されている。下型２２の合わせ面にはカル２７がポット２５と対向位置に配されて埋設されているとともに、ランナー２８がポット２５とそれぞれ接続されている。更に各ランナー２８の他端部はキャビティー下２４にそれぞれ接続されており、その接続部にはゲート２９が樹脂をキャビティー内に注入し得るよう形成されている。また、下型２２の合わせ面には、逃がし部３０が複数の半導体装置が連なったリードフレームの状態を表すリードフレーム重合体２０におけるリードフレーム１５が逃げ得るように、リードフレーム１５の外形よりも若干大きめの長方形で、リードフレーム１５の長さよりも若干浅い深さに成形されている。このような構成のトランスファ成形装置を用いて、樹脂封止は以下の方法で行われる。
まず、１８０℃程度に加熱された上記トランスファ成型装置の封止金型の逃がし部３０にリードフレーム重合体２０を装着し封止金型を型締めする。次に、円錐形に打錠された樹脂（図示せず）をポット２５に挿入し、プランジャー２６により樹脂がカル２７、ランナー２８、ゲート２９を通じて各キャビティーに圧入される。注入後、樹脂が熱硬化されて封止樹脂体１０が形成されると、上型２１及び下型２２は型開きされるとともに、エジェクタ・ピン（図示せず）により封止樹脂体群が離型され、樹脂成形されたリードフレーム重合体２０はトランスファ成形装置から脱装される。
このようにして、樹脂成形された封止樹脂体の内部には、ダイパッド１１、接着剤１２、半導体素子４、ワイヤー２、インナーリードが樹脂封止されることとなる。
次に、樹脂成形されたリードフレーム重合体２０の封止樹脂体１０以外の部分に半田外装めっきを施す（図示せず）。リードフレーム１５の少なくとも半導体装置の完成品となる部分にＰｄめっきが施されている場合は、半田外装めっきは必要としない。
半田外装めっきを経た後、あるいは半田外装めっきされる前の樹脂成形されたリードフレーム重合体２０を、切断装置（図示せず）によって、リードフレーム単位に順次、ダムバー（図示せず）を切断する。
最後に、リード成形装置（図示せず）によって、アウターリードに先端と内枠の一部を切断した後、アウターリードをガルウイング形状に屈曲成形し、内枠の一部を切断し、半導体装置を外枠から切り離す。
以上のようにして、図１に示す半導体装置を完成することができる。
この方法によれば、ダイボンド、ワイヤーボンド工程において既存と同じステージを準備するだけで、既存設備を活用し、安定した効率の良い製造が可能となることを特徴としている。
本発明は、生産効率を維持しながらワイヤー長が長くなることを抑制し、信頼性を向上させることができ、リードフレームに半導体素子を搭載し、樹脂封止して形成される半導体装置および半導体装置の製造方法ならびにリードフレームの製造方法等に有用である。
本発明の半導体装置を示す構成図 本発明に係るリードフレームの構成要素となる中継フレームの構造を示す図 本発明の半導体装置に用いる絶縁テープを示す図 本発明の半導体装置に用いる絶縁テープを中継フレームに固着した状態を示す図 本発明に係る中継フレームの構成を説明する図 本発明に係るリードフレームのダイパッドに対して接着剤を塗布する工程を説明するための工程断面図 本発明に係るリードフレームに対してダイボンディングする工程を説明するための工程断面図 本発明の半導体装置におけるボールボンディング工程を説明する工程断面図 本発明の半導体装置におけるワイヤーボンディング工程を説明する工程断面図 本発明の半導体装置におけるワイヤーボンディング工程を説明する工程断面図 本発明の半導体装置における樹脂封止工程を説明するための断面図 従来のリードフレームを有する半導体装置を示す構成図
符号の説明
２ ワイヤー
３ リード
３ｉ インナーリード
３ｏ アウターリード
４ 半導体素子
５ 中継フレーム
５ａ 中継フレームの金属細線
５ｂ 端子
５ｃ 端子
６ 端子間及び中心部分に貫通孔が設けられた絶縁テープ
９ 中継フレームの連結部
１０ 封止樹脂体
１１ ダイパッド
１２ 接着剤
１３ キャピラリー
１５ リードフレーム
１６ ステージ
１７ ディスペンサ
１８ コレット
１９ ヒートステージ
２０ リードフレーム重合体
２１ 上型
２２ 下型
２３ キャビティー上
２４ キャビティー下
２５ ポット
２６ プランジャー
２７ カル
２８ ランナー
２９ ゲート
３０ 逃がし部
３１ 貫通孔
３２ 貫通孔

Claims (7)

  1. リードフレーム上に半導体素子を搭載した後に樹脂封止することにより形成される半導体装置であって、
    前記半導体素子のボンディングパッドと前記リードフレームがワイヤーにより電気的に接続され、
    前記リードフレームが、
    前記半導体素子の搭載領域となるダイパッドと、
    外部端子となるアウターリードと、
    前記アウターリードと一体に形成されるインナーリードと、
    第１の接続端子で前記インナーリードに接続されて前記アウターリードおよび前記インナーリードよりも薄く形成され前記ワイヤーとの第２の接続端子を備える中継フレームと
    から構成され、裏面を絶縁テープで固定され、
    前記中継フレームを前記アウターリードおよび前記インナーリードよりも薄く形成することにより前記中継フレームのリード幅およびリードピッチを前記中継フレームの先端を前記ダイパッドの近傍まで延伸することが可能となる程度に狭くすることを特徴とする半導体装置。
  2. 前記ワイヤーとの第２の接続端子がリング状に配置されていることを特徴とする請求項１記載の半導体装置。
  3. 前記中継フレームのみを変更することにより、前記外部端子はそのままで、異なるチップサイズの半導体素子が搭載可能となることを特徴とする請求項１記載の半導体装置。
  4. 前記中継フレームが前記外部端子と同一材料で形成されることを特徴とする請求項１記載の半導体装置。
  5. 前記絶縁テープに、前記第１の接続端子が固定された部分から前記第２の接続端子が固定された部分までの間にスリットが設けられることを特徴とする請求項１または請求項２または請求項３または請求項４のいずれかに記載の半導体装置。
  6. 請求項１または請求項２または請求項３または請求項４または請求項５のいずれかに記載の中継フレームを有するリードフレームの製造方法であって、
    前記第１の接続端子同士が接続され、かつ前記第２の接続端子同士が接続された状態で前記中継フレームを形成する工程と、
    前記中継フレームと前記絶縁テープを固着する工程と、
    接続された前記第１の接続端子および前記第２の接続端子をそれぞれ切り離す工程と、
    前記外部端子と前記中継フレームとを前記第２の接続端子で導電性接着剤を用いて接続する工程と
    を含むことを特徴とするリードフレームの製造方法。
  7. 請求項１または請求項２または請求項３または請求項４または請求項５のいずれかに記載の半導体装置の製造方法であって、
    前記リードフレームのダイパッド上に前記半導体素子を搭載する工程と、
    前記半導体素子上の前記ボンディングパッドと前記中継フレームの第１の接続端子を前記ワイヤーで電気的に接続する工程と、
    少なくとも前記半導体素子及び前記電気的に接合された部分を覆うと共に、前記外部電極が導出するよう樹脂により封止する工程と
    を含むことを特徴とする半導体装置の製造方法。
JP2007144293A 2007-05-31 2007-05-31 半導体装置および半導体装置の製造方法ならびにリードフレームの製造方法 Pending JP2008300581A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007144293A JP2008300581A (ja) 2007-05-31 2007-05-31 半導体装置および半導体装置の製造方法ならびにリードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007144293A JP2008300581A (ja) 2007-05-31 2007-05-31 半導体装置および半導体装置の製造方法ならびにリードフレームの製造方法

Publications (1)

Publication Number Publication Date
JP2008300581A true JP2008300581A (ja) 2008-12-11

Family

ID=40173807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007144293A Pending JP2008300581A (ja) 2007-05-31 2007-05-31 半導体装置および半導体装置の製造方法ならびにリードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP2008300581A (ja)

Similar Documents

Publication Publication Date Title
US20210143089A1 (en) Semiconductor package with wettable flank
CN107644862B (zh) 具有银纳米层的粗糙引线框
KR101286874B1 (ko) 반도체 장치 및 그 제조 방법
US8304268B2 (en) Fabrication method of semiconductor package structure
CN102332445B (zh) 半导体装置及其制造方法
JPH1167809A (ja) 半導体装置
US20120248590A1 (en) Semiconductor package and lead frame therefor
JP2019012755A (ja) 半導体装置の製造方法および半導体装置
US6692991B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
JP5767294B2 (ja) 半導体装置
US20130048351A1 (en) Electronic package structure and method for manufacturing same
JP2000196006A (ja) 半導体装置およびその製造方法
JP2000236060A (ja) 半導体装置
JP2010165777A (ja) 半導体装置及びその製造方法
JP4901776B2 (ja) リードフレームとそれを用いた半導体装置及びその生産方法
JP2017038051A (ja) 半導体パッケージ及びその製造方法
JP2008300581A (ja) 半導体装置および半導体装置の製造方法ならびにリードフレームの製造方法
TWI294680B (ja)
JP5857883B2 (ja) モールドパッケージの製造方法
JP2013016851A (ja) 半導体装置の製造方法
JP2009278024A (ja) 半導体装置
JP2009231322A (ja) 半導体装置の製造方法
JP2008182060A (ja) 半導体装置の製造方法
JP2003188332A (ja) 半導体装置およびその製造方法
JP2019212846A (ja) 半導体装置及びその製造方法