JP2008182060A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008182060A
JP2008182060A JP2007014535A JP2007014535A JP2008182060A JP 2008182060 A JP2008182060 A JP 2008182060A JP 2007014535 A JP2007014535 A JP 2007014535A JP 2007014535 A JP2007014535 A JP 2007014535A JP 2008182060 A JP2008182060 A JP 2008182060A
Authority
JP
Japan
Prior art keywords
die pad
semiconductor chip
frame
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007014535A
Other languages
English (en)
Inventor
Akihiko Iwatani
昭彦 岩谷
Tomoko Tono
朋子 東野
Toshihiro Shiotsuki
敏弘 塩月
Hideyuki Suga
秀幸 須賀
Kazuko Hanawa
和子 花輪
Masahito Numazaki
雅人 沼崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007014535A priority Critical patent/JP2008182060A/ja
Publication of JP2008182060A publication Critical patent/JP2008182060A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】樹脂封止型パッケージを有する半導体装置において、半田リフロー時のパッケージクラックを抑制することのできる技術を提供する。
【解決手段】ダイパッド３に形成された矩形の穴１０の角部を所定の曲率半径、例えば０．３ｍｍ以上の曲率半径を有する曲線によって変化させる。これにより、モールド工程において発生したボイドを逃げやすくして、角部を直角とした場合よりも樹脂内に残るボイドを減少させる。また、ダイパッド３の角部領域でのダイボンディング材のはみ出しを無くして、半導体チップとダイパッド３との間に隙間を形成することにより、発生したボイドを上記隙間に入り込ませる。
【選択図】図３

Description

本発明は、半導体装置の製造技術に関し、特に、樹脂封止型パッケージを有する半導体装置の製造に適用して有効な技術に関するものである。
例えば複数の互いに独立した透孔を設けたタブ上にペレットを上記透孔に接着剤がはみ出すことなく接着し、これらタブとペレットとを樹脂で封止することにより、樹脂封止型パッケージにおけるクラックの発生を防止することができる面実装型ＩＣが特開平８−２５５８６７号公報（特許文献１）に開示されている。
また、半導体素子と、半導体素子の裏面の一部が露出する状態で半導体素子を搭載し得るダイパッドと、半導体素子の表面及び裏面の全体に被覆される高密着性材料とを備えることにより、半田リフロー時において、パッケージにクラックが発生することを防止することのできる半導体装置が特開平６−２６８１４６号公報（特許文献２）に開示されている。
特開平８−２５５８６７号公報 特開平６−２６８１４６号公報
従来の表面実装型パッケージは、ダイパッド上に半導体チップが搭載され、全体が封止樹脂により覆われた構造を有しており、半導体チップの裏面全体はダイボンディング材によりダイパッドに接着されている。しかし、実装工程における半田リフロー時に、ダイパッドと封止樹脂との熱応力の差によりダイパッドから封止樹脂が剥離してパッケージにクラックが発生してしまう、あるいはダイボンディング材が吸湿した水分の拡散または気化によりダイパッドから半導体チップが剥離してパッケージにクラックが発生してしまうなどの問題が表面実装型パッケージに生じていた。
そこで、上記問題を解決すべく、近年、枠形状のダイパッドを採用した表面実装型パッケージが提案されている。例えばダイパッドの中央部にエッチングまたはパンチングにより穴を開けて半導体チップの直下にダイパッドのない部分を設けることにより、ダイパッドと封止樹脂との接触面積を極力小さくした構造の表面実装型パッケージの開発が進められている。
しかしながら、本発明者が検討したところ、前述した枠形状のダイパッドを採用した表面実装型パッケージでは、モールド工程における樹脂封止をする際に、枠内側の角部にボイドが発生しやすく、２００〜２５０℃の温度で行われる半田リフロー時に、このボイドが起点となってパッケージにクラックが発生するという技術的課題が存在することが明らかとなった。
本発明の目的は、樹脂封止型パッケージを有する半導体装置において、半田リフロー時のパッケージクラックを抑制することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、中央部に矩形の穴が形成された枠形状のダイパッドを備えるリードフレームを使用し、ダイパッド上に半導体チップを搭載する樹脂封止型パッケージを有する半導体装置の製造方法であって、ダイパッドに形成された矩形の穴の角部は直角ではなく、０．３ｍｍ以上の曲率半径を有して曲線によって変化している。
また、本発明は、中央部に矩形の穴が形成された枠形状のダイパッドを備えるリードフレームを使用し、ダイパッド上に半導体チップを搭載する樹脂封止型パッケージを有する半導体装置の製造方法であって、ダイパッドの枠の内側から所定の距離をおき、ダイパッドの枠の内側に沿って、ダイパッドの前記半導体チップが搭載される面にダイパッドの厚さの半分程度の深さの溝が形成されている。
また、本発明は、中央部に矩形の穴が形成された枠形状のダイパッドを備えるリードフレームを使用し、ダイパッド上に半導体チップを搭載する樹脂封止型パッケージを有する半導体装置の製造方法であって、ダイパッドの枠の内側に沿って、ダイパッドの厚さの約半分の厚さの段差がダイパッドの半導体チップが搭載される面と反対側の面に所定の幅で形成されている。
また、本発明は、中央部に矩形の穴が形成された枠形状のダイパッドと、ダイパッドの角部に繋がり、一部が２分割された吊りリードとを備え、ダイパッドに形成された矩形の穴の角部と吊りリードの２分割により形成された間隙とが繋がっているリードフレームを使用し、ダイパッド上に半導体チップを搭載する樹脂封止型パッケージを有する半導体装置の製造方法であって、吊りリードに形成された間隙の全体が、ダイパッドに搭載される半導体チップで覆われていない。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
モールド工程においてダイパッドの枠内側の角部に発生するボイドを減少させることができる、また、半導体チップとダイパッドとの間に隙間を形成して、ボイドが発生しても、その隙間にボイドを入り込ませることができることから、半田リフロー時におけるボイド起因のパッケージクラックの発生を抑制することができる。
本実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、本実施の形態においては、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す。また、本実施の形態を説明するための全図において、同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
本実施の形態１による半導体装置の製造方法を図１〜図９を用いて工程順に説明する。図１は本実施の形態１による半導体装置の製造方法の工程図、図２は本実施の形態１によるリードフレームの外形の一例を示す要部平面図、図３および図４は図２に示したリードフレームを構成する単位フレームに備わるダイパッドの拡大平面図、図５および図７〜図９は本実施の形態１による各製造工程における半導体装置の要部断面図、図６は本実施の形態１によるダイパッドの角部領域上のダイボンディング材の広がりを説明する要部平面図である。
まず、例えば図２に示すリードフレーム１を用意する（図１のリードフレーム供給工程Ｐ１）。本実施の形態１におけるリードフレーム１としてＱＦＰ（Quad Flat Package）向けのマトリックス型のリードフレームを例示している。リードフレーム１は、リードフレームの長手方向（ｘ軸方向）を列とし、この列の方向と直交する方向（ｙ軸方向）を行とすると、半導体製品１つ分に該当する単位フレーム２が６行２列に配置された構成となっている。
各単位フレーム２は、ダイボンディング工程によって半導体チップが搭載されるダイパッド３と、ダイパッド３を囲むように設けられ、半導体チップ上の外部端子とワイヤボンディング工程によって接続される多数のリード４と、半導体チップを含む樹脂封止領域の角部に設けられ、モールド工程においてモールド金型のキャビティ部内に樹脂を流入する際の入り口の領域となるゲート部５などを含んでいる。また、各単位フレーム２の間および各単位フレーム２の周辺には、複数の孔６やスリット７などが設けられているが、これらは、リードフレーム１の位置決めのためや、樹脂の流入に伴うリードフレーム１の歪みを緩和するためのものである。そして、列方向に隣接する単位フレーム２の間には、樹脂の流入経路となるランナ部８が設けられている。このランナ部８は、複数の孔９のパターンを有するものとなっている。
さらに、図３に示すように、ダイパッド３は矩形の平板であるが、その中央部に矩形の穴１０が設けられ、４辺に一定の幅の領域（以下、直線領域という）３ａを有する枠形状に形成されている。矩形の穴１０はリードフレーム１の厚さ方向に貫通しており、例えばエッチングまたはプレス加工により形成することができる。また、矩形の穴１０の４辺は直線であるが、４つの角部は直角ではなく、曲線によって変化している。その角部の曲線は、矩形の穴１０を形成する際に自然に形成されるものではなく、曲率半径の設計値を指定して形成されるものであって、例えばその角部の曲率半径は０．３ｍｍ以上とすることができる。
なお、図３には、４辺の直線領域３ａが全て同じ幅、例えば１ｍｍ程度の幅のダイパッド３を記載しているが、図４に示すように、Ｘ方向に沿った２辺の直線領域３ａを第１の幅Ｌ１とし、Ｙ方向に沿った２辺の直線領域３ａを上記第１の幅Ｌ１とは異なる第２の幅Ｌ２としてもよく、あるいは４辺の直線領域３ａを互いに異なる幅としてもよい。
次に、図５に示すように、リードフレーム１のダイパッド３上に、例えば０．２〜０．３ｍｍの間隔でドット状のダイボンディング材１１、例えば銀ペースト樹脂を載せて、そのダイボンディング材１１上に半導体チップ１２を軽く押し付ける。その後、例えば１００〜２００℃程度の温度によってダイボンディング材１１の硬化処置を行う。これにより半導体チップ１２をダイパッド３上に接着して、半導体チップ１２とダイパッド３とが機械的に固定される（図１のダイボンディング工程Ｐ２）。
ところで、このダイボンディング工程では、半導体チップ１２を押し付けることによりダイボンディング材１１が枠形状のダイパッド３から矩形の穴１０にはみ出す危険がある。そこで、ダイボンディング材１１がダイパッド３からはみ出さないように、ダイボンディング材１１の量やダイパッド３上での位置等が設定されているが、ダイパッド３の角部領域においては、ｘ軸方向およびｙ軸方向からダイパッド上に載せたダイボンディング材１１が広がってくるため、直線領域３ａよりもダイボンディング材１１がはみ出しやすい。しかし、本実施の形態１においては、図６に示すように、ダイパッド３に形成された矩形の穴１０の角部を所定の曲率半径を有する曲線によって変化させていることから、矩形の穴１０の角部を直角とした場合よりもダイボンディング材１１のはみ出しを防ぐことができる。
次に、図７に示すように、半導体チップ１２の表面の縁辺に配列された外部端子１３とリードフレーム１のリード４とをボンディングワイヤ１４を用いて接続する（図１のワイヤボンディング工程Ｐ３）。ボンディングワイヤ１４は、例えば直径３０μｍ程度の金細線を用いることができる。
次に、半導体チップ１２およびボンディングワイヤ１４を含むリードフレーム１を上部金型および下部金型からなる金型成型機にセットした後、溶融した樹脂であって、例えば１５０℃程度の温度によって熱硬化する樹脂、例えばエポキシ樹脂またはシリコーン樹脂等を送圧してモールド金型に流し込む。続いて、例えば１５０℃程度の温度によって上記樹脂の熱硬化処理を行い、図８に示すように、半導体チップ１２、ダイパッド３およびボンディングワイヤ１４等を樹脂１５で封入してモールド成形する（図１のモールド工程Ｐ４）。
ここで、前述したモールド金型に樹脂１５を流し込む際、ダイパッド３に形成された矩形の穴１０の角部にボイドが発生しやすいが、本実施の形態１では、ダイパッド３に形成された矩形の穴１０の角部を所定の曲率半径、例えば０．３ｍｍ以上の曲率半径を有する曲線によって変化させることにより、角部を直角とした場合よりもボイドを減少させる。さらに、ダイパッド３の角部領域でのダイボンディング材１１のはみ出しが無く、半導体チップ１２とダイパッド３との間に隙間が形成されるので、ボイドが発生しても、上記隙間にボイドを入り込ませることができる。
次に、余分な樹脂およびバリを取り除き、さらに露出したリードフレーム１の表面に銀メッキを施す（図１のリード処理工程Ｐ５）。続いて、図９に示すように、リードフレーム１の吊りリードを切断し、さらに吊りリードを成形することにより、半導体装置１６が完成する（図１のリード切断成形工程Ｐ６）。
次に、実装基板を用意し（図１の実装基板供給工程Ｐ７）、実装基板の表面に形成された低抵抗の金属膜からなる配線パターン上に半田ペーストを塗布する（図１の半田ペースト塗布工程Ｐ８）。続いて、例えば自動マウント機によって上記半導体装置１６を真空吸着して実装基板上に移送し、半田ペーストを介して所望する配線パターン上に半導体装置１６を押し付ける（図１のマウンティング工程Ｐ９）。その後、例えば２００〜２５０℃程度の温度によって半田ペーストの熱硬化処理を行うことにより、半導体装置１６と実装基板の表面に形成された配線パターンとが機械的に固定され、また、電気的に接続される（図１のリフロー処理工程Ｐ１０）。
リフロー処理工程では、半田リフロー時に、モールド工程において矩形の穴１０の角部に発生したボイドが起点となってパッケージにクラックが発生しやすい。しかし、本実施の形態１では、ダイパッド３に形成された矩形の穴１０の角部を所定の曲率半径、例えば０．３ｍｍ以上の曲率半径を有する曲線によって変化させることにより、モールド工程において矩形の穴１０の角部に発生するボイドを減少させることができる。さらに、ダイパッド３の角部領域でのダイボンディング材のはみ出しが無く、ボイドが発生しても、この角部領域に形成される半導体チップ１２とダイパッド３との間に隙間にボイドを入り込ませることができる。これらにより、前述した半田リフロー時におけるボイド起因のパッケージクラックの発生を抑制することができる。
なお、本実施の形態１では、ダイパッド３に形成された矩形の穴１０の角部の曲率半径を０．３ｍｍ以上と例示している。これは、本発明者らが２６５℃を最高温度とする耐熱性試験を行ったところ、角部の曲率半径が０．２５ｍｍの枠形状のダイパッドの場合、半導体チップとダイパッドとの間の全面剥がれが約８５％発生したが、角部の曲率半径が０．３５ｍｍの枠形状のダイパッドの場合、半導体チップとダイパッドとの全面剥がれは１０％以下に抑えることができた結果から導き出された値である。従って、剥がれの発生状況は処理温度、樹脂の種類、ダイパッドの厚さまたはダイパッドの枠の幅等によって変わるものであり、上記値が最も適した値として特定されるものではない。
（実施の形態２）
本実施の形態２によるダイパッドの形状を図１０に示す。図１０（ａ）はダイパッドの拡大平面図、（ｂ）は（ａ）のＡ−Ａ′線における断面図である。
本実施の形態２が前述した実施の形態１と異なる点は、枠形状のダイパッド１７の枠の内側に沿って、ダイパッド１７の半導体チップ１２が搭載される面に溝１８を形成している点にある。溝１８はダイパッド１７の半分程度の深さであり、ダイパッド１７の枠の外側よりも内側に寄った領域に、所定の幅（例えば２００μｍ程度）で形成されている。このように、ダイパッド１７に溝１８を形成することにより、ダイボンディング材１１のはみ出しを防止して、半導体チップ１２とダイパッド１７との間に隙間を形成することができる。その結果、モールド工程において発生するボイドを上記隙間に入り込ませることができるので、半田リフロー時におけるボイド起因のパッケージクラックの発生を抑制することができる。
なお、枠形状のダイパッド１７に形成された矩形の穴１９の角部を、前述した実施の形態１のダイパッド３に形成された矩形の穴１０と同様に、その角部を所定の曲率半径を有する曲線によって変化させてもよい。
（実施の形態３）
本実施の形態３によるダイパッドの形状を図１１に示す。図１１（ａ）はダイパッドの拡大平面図、（ｂ）は（ａ）のＢ−Ｂ′線における断面図である。
本実施の形態３が前述した実施の形態１と異なる点は、枠形状のダイパッド２０の枠の内側に沿って、ダイパッド２０の半導体チップ１２が搭載される面と反対側の面にダイパッド２０の半分程度の厚さの段差２１を形成している点にある。例えばダイパッド２０の幅Ｌ３が約１ｍｍの場合であれば、段差２１の幅Ｌ４は約０．３ｍｍとすることができる。このように、ダイパッド２０に段差２１を形成することにより、モールド工程において発生するボイドを減少させることができるので、半田リフロー時におけるボイド起因のパッケージクラックの発生を抑制することができる。
なお、枠形状のダイパッド２０に形成された矩形の穴２２の角部を、前述した実施の形態１のダイパッド３に形成された矩形の穴１０と同様に、その角部を所定の曲率半径を有する曲線によって変化させてもよい。
（実施の形態４）
本実施の形態４によるダイパッドの形状を図１２に示す。図１２はダイパッドの拡大平面図である。
本実施の形態４が前述した実施の形態１と異なる点は、吊りリード２３のダイパッド２４に接続する部分を２分割することにより、ダイパッド２４に繋がる４つの吊りリード２３に間隙２５が形成され、ダイパッド２４に形成した矩形の穴２６の角部と吊りリード２４に形成した間隙２５とが繋がっている点である。吊りリード２３に形成した間隙２５の全体が、ダイパッド２４に搭載される半導体チップ１２に覆われないように、上記間隙２５は形成される。このように、ダイパッド２４に形成した矩形の穴２６に繋がる間隙２５を吊りリード２３に形成することにより、モールド工程において発生するボイドを上記間隙２５から逃がすことができるので、半田リフロー時におけるボイド起因のパッケージクラックの発生を抑制することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態では、ＱＦＰ向けのリードフレームを例示したが、これに限定されるものではなく、樹脂封止型パッケージを有する半導体製品に用いられる種々のリードフレームに適用することができる。
本発明の半導体装置の製造方法は、枠形状のダイパッドを備えるリードフレームを用いた半導体製品に適用することができる。
本実施の形態１による半導体装置の製造方法の工程図である。 本実施の形態１によるリードフレームの外形の一例を示す要部平面図である。 本実施の形態１によるリードフレームを構成する単位フレームに備わるダイパッドの一例を示す拡大平面図である。 本実施の形態１によるリードフレームを構成する単位フレームに備わるダイパッドの他の例を示す拡大平面図である。 本実施の形態１による半導体装置の製造工程を示す半導体装置の要部断面図である。 本実施の形態１によるダイパッドの角部領域上のダイボンディング材の広がりを説明する要部平面図である。 本実施の形態１による半導体装置の製造工程を示す半導体装置の要部断面図である。 本実施の形態１による半導体装置の製造工程を示す半導体装置の要部断面図である。 本実施の形態１による半導体装置の製造工程を示す半導体装置の要部断面図である。 本実施の形態２によるダイパッドの形状を示す図であって、（ａ）はダイパッドの拡大平面図、（ｂ）は（ａ）のＡ−Ａ′線における断面図である。 本実施の形態３によるダイパッドの形状を示す図であって、（ａ）はダイパッドの拡大平面図、（ｂ）は（ａ）のＢ−Ｂ′線における断面図である。 本実施の形態４によるダイパッドの形状を示す拡大平面図である。
符号の説明
１ リードフレーム
２ 単位フレーム
３ ダイパッド
３ａ 直線領域
４ リード
５ ゲート部
６ 孔
７ スリット
８ ランナ部
９ 孔
１０ 矩形の穴
１１ ダイボンディング材
１２ 半導体チップ
１３ 外部端子
１４ ボンディングワイヤ
１５ 樹脂
１６ 半導体装置
１７ ダイパッド
１８ 溝
１９ 矩形の穴
２０ ダイパッド
２１ 段差
２２ 矩形の穴
２３ 吊りリード
２４ ダイパッド
２５ 間隙
２６ 矩形の穴
Ｌ１，Ｌ２，Ｌ３，Ｌ４ 幅

Claims (5)

  1. （ａ）中央部に矩形の穴が形成された枠形状のダイパッドを備えるリードフレームを用意する工程と、
    （ｂ）前記ダイパッド上に半導体チップを接着する工程と、
    （ｃ）前記半導体チップの外部端子と前記リードフレームのリードとをボンディングワイヤを用いて接続する工程と、
    （ｄ）金型を用いて前記半導体チップ、前記ダイパッドおよび前記ボンディングワイヤを樹脂により封止する工程とを含む半導体装置の製造方法であって、
    前記ダイパッドに形成された前記矩形の穴の角部は直角ではなく、０．３ｍｍ以上の曲率半径を有して曲線によって変化していることを特徴とする半導体装置の製造方法。
  2. （ａ）中央部に矩形の穴が形成された枠形状のダイパッドを備えるリードフレームを用意する工程と、
    （ｂ）前記ダイパッド上に半導体チップを接着する工程と、
    （ｃ）前記半導体チップの外部端子と前記リードフレームのリードとをボンディングワイヤを用いて接続する工程と、
    （ｄ）金型を用いて前記半導体チップ、前記ダイパッドおよび前記ボンディングワイヤを樹脂により封止する工程とを含む半導体装置の製造方法であって、
    前記ダイパッドの枠の内側から所定の距離をおき、前記ダイパッドの枠の内側に沿って、前記ダイパッドの前記半導体チップが搭載される面に前記ダイパッドの厚さの半分程度の深さの溝が形成されていることを特徴とする半導体装置の製造方法。
  3. （ａ）中央部に矩形の穴が形成された枠形状のダイパッドを備えるリードフレームを用意する工程と、
    （ｂ）前記ダイパッド上に半導体チップを接着する工程と、
    （ｃ）前記半導体チップの外部端子と前記リードフレームのリードとをボンディングワイヤを用いて接続する工程と、
    （ｄ）金型を用いて前記半導体チップ、前記ダイパッドおよび前記ボンディングワイヤを樹脂により封止する工程とを含む半導体装置の製造方法であって、
    前記ダイパッドの枠の内側に沿って、前記ダイパッドの厚さの半分程度の厚さの段差が前記ダイパッドの前記半導体チップが搭載される面と反対側の面に所定の幅で形成されていることを特徴とする半導体装置の製造方法。
  4. 請求項２または３記載の半導体装置の製造方法において、前記ダイパッドに形成された前記矩形の穴の角部は直角ではなく、０．３ｍｍ以上の曲率半径を有して曲線によって変化していることを特徴とする半導体装置の製造方法。
  5. （ａ）中央部に矩形の穴が形成された枠形状のダイパッドと、前記ダイパッドの角部に繋がり、一部が２分割された吊りリードとを備え、前記ダイパッドに形成された前記矩形の穴の角部と前記吊りリードの２分割により形成された間隙とが繋がっているリードフレームを用意する工程と、
    （ｂ）前記ダイパッド上に半導体チップを接着する工程と、
    （ｃ）前記半導体チップの外部端子と前記リードフレームのリードとをボンディングワイヤを用いて接続する工程と、
    （ｄ）金型を用いて前記半導体チップ、前記ダイパッドおよび前記ボンディングワイヤを樹脂により封止する工程とを含む半導体装置の製造方法であって、
    前記吊りリードに形成された前記間隙の全体が、前記ダイパッドに搭載される前記半導体チップで覆われないことを特徴とする半導体装置の製造方法。
JP2007014535A 2007-01-25 2007-01-25 半導体装置の製造方法 Pending JP2008182060A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007014535A JP2008182060A (ja) 2007-01-25 2007-01-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007014535A JP2008182060A (ja) 2007-01-25 2007-01-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008182060A true JP2008182060A (ja) 2008-08-07

Family

ID=39725721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007014535A Pending JP2008182060A (ja) 2007-01-25 2007-01-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008182060A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209604A (ja) * 2012-08-02 2012-10-25 Renesas Electronics Corp 半導体装置
CN105397221A (zh) * 2015-12-01 2016-03-16 长沙奥托自动化技术有限公司 一种tqfp芯片的pcb封装设计及焊接方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209604A (ja) * 2012-08-02 2012-10-25 Renesas Electronics Corp 半導体装置
CN105397221A (zh) * 2015-12-01 2016-03-16 长沙奥托自动化技术有限公司 一种tqfp芯片的pcb封装设计及焊接方法

Similar Documents

Publication Publication Date Title
US7019388B2 (en) Semiconductor device
US6713849B2 (en) Semiconductor utilizing grooves in lead and tab portions of lead frame to prevent peel off between the lead frame and the resin
JP4246243B2 (ja) 半導体集積回路装置
US6841414B1 (en) Saw and etch singulation method for a chip package
JP2023053144A (ja) 半導体装置
JP2003243600A (ja) 半導体装置およびその製造方法
JP2005026466A (ja) 半導体装置およびリードフレーム
JP2006100636A (ja) 半導体装置の製造方法
JPH11121644A (ja) 個別半導体装置およびその製造方法
JP7010737B2 (ja) 半導体装置およびその製造方法
JP3660854B2 (ja) 半導体装置の製造方法
JP4243270B2 (ja) 半導体装置の製造方法
JP2008235859A (ja) 半導体装置とその製造方法
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
JP2008182060A (ja) 半導体装置の製造方法
JP2017183417A (ja) 半導体装置
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
JP5119092B2 (ja) 半導体装置の製造方法
JP4747188B2 (ja) 半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP2013042182A (ja) 半導体装置の製造方法
JPH0555430A (ja) リードフレームとそれを用いた樹脂封止型半導体装置
JP2010050491A (ja) 半導体装置の製造方法
JP2006165449A (ja) 半導体装置及びその製造方法
JP2009278024A (ja) 半導体装置