JP2008182060A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008182060A JP2008182060A JP2007014535A JP2007014535A JP2008182060A JP 2008182060 A JP2008182060 A JP 2008182060A JP 2007014535 A JP2007014535 A JP 2007014535A JP 2007014535 A JP2007014535 A JP 2007014535A JP 2008182060 A JP2008182060 A JP 2008182060A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor chip
- frame
- semiconductor device
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】樹脂封止型パッケージを有する半導体装置において、半田リフロー時のパッケージクラックを抑制することのできる技術を提供する。
【解決手段】ダイパッド3に形成された矩形の穴10の角部を所定の曲率半径、例えば0.3mm以上の曲率半径を有する曲線によって変化させる。これにより、モールド工程において発生したボイドを逃げやすくして、角部を直角とした場合よりも樹脂内に残るボイドを減少させる。また、ダイパッド3の角部領域でのダイボンディング材のはみ出しを無くして、半導体チップとダイパッド3との間に隙間を形成することにより、発生したボイドを上記隙間に入り込ませる。
【選択図】図3
【解決手段】ダイパッド3に形成された矩形の穴10の角部を所定の曲率半径、例えば0.3mm以上の曲率半径を有する曲線によって変化させる。これにより、モールド工程において発生したボイドを逃げやすくして、角部を直角とした場合よりも樹脂内に残るボイドを減少させる。また、ダイパッド3の角部領域でのダイボンディング材のはみ出しを無くして、半導体チップとダイパッド3との間に隙間を形成することにより、発生したボイドを上記隙間に入り込ませる。
【選択図】図3
Description
本発明は、半導体装置の製造技術に関し、特に、樹脂封止型パッケージを有する半導体装置の製造に適用して有効な技術に関するものである。
例えば複数の互いに独立した透孔を設けたタブ上にペレットを上記透孔に接着剤がはみ出すことなく接着し、これらタブとペレットとを樹脂で封止することにより、樹脂封止型パッケージにおけるクラックの発生を防止することができる面実装型ICが特開平8−255867号公報(特許文献1)に開示されている。
また、半導体素子と、半導体素子の裏面の一部が露出する状態で半導体素子を搭載し得るダイパッドと、半導体素子の表面及び裏面の全体に被覆される高密着性材料とを備えることにより、半田リフロー時において、パッケージにクラックが発生することを防止することのできる半導体装置が特開平6−268146号公報(特許文献2)に開示されている。
特開平8−255867号公報
特開平6−268146号公報
従来の表面実装型パッケージは、ダイパッド上に半導体チップが搭載され、全体が封止樹脂により覆われた構造を有しており、半導体チップの裏面全体はダイボンディング材によりダイパッドに接着されている。しかし、実装工程における半田リフロー時に、ダイパッドと封止樹脂との熱応力の差によりダイパッドから封止樹脂が剥離してパッケージにクラックが発生してしまう、あるいはダイボンディング材が吸湿した水分の拡散または気化によりダイパッドから半導体チップが剥離してパッケージにクラックが発生してしまうなどの問題が表面実装型パッケージに生じていた。
そこで、上記問題を解決すべく、近年、枠形状のダイパッドを採用した表面実装型パッケージが提案されている。例えばダイパッドの中央部にエッチングまたはパンチングにより穴を開けて半導体チップの直下にダイパッドのない部分を設けることにより、ダイパッドと封止樹脂との接触面積を極力小さくした構造の表面実装型パッケージの開発が進められている。
しかしながら、本発明者が検討したところ、前述した枠形状のダイパッドを採用した表面実装型パッケージでは、モールド工程における樹脂封止をする際に、枠内側の角部にボイドが発生しやすく、200〜250℃の温度で行われる半田リフロー時に、このボイドが起点となってパッケージにクラックが発生するという技術的課題が存在することが明らかとなった。
本発明の目的は、樹脂封止型パッケージを有する半導体装置において、半田リフロー時のパッケージクラックを抑制することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、中央部に矩形の穴が形成された枠形状のダイパッドを備えるリードフレームを使用し、ダイパッド上に半導体チップを搭載する樹脂封止型パッケージを有する半導体装置の製造方法であって、ダイパッドに形成された矩形の穴の角部は直角ではなく、0.3mm以上の曲率半径を有して曲線によって変化している。
また、本発明は、中央部に矩形の穴が形成された枠形状のダイパッドを備えるリードフレームを使用し、ダイパッド上に半導体チップを搭載する樹脂封止型パッケージを有する半導体装置の製造方法であって、ダイパッドの枠の内側から所定の距離をおき、ダイパッドの枠の内側に沿って、ダイパッドの前記半導体チップが搭載される面にダイパッドの厚さの半分程度の深さの溝が形成されている。
また、本発明は、中央部に矩形の穴が形成された枠形状のダイパッドを備えるリードフレームを使用し、ダイパッド上に半導体チップを搭載する樹脂封止型パッケージを有する半導体装置の製造方法であって、ダイパッドの枠の内側に沿って、ダイパッドの厚さの約半分の厚さの段差がダイパッドの半導体チップが搭載される面と反対側の面に所定の幅で形成されている。
また、本発明は、中央部に矩形の穴が形成された枠形状のダイパッドと、ダイパッドの角部に繋がり、一部が2分割された吊りリードとを備え、ダイパッドに形成された矩形の穴の角部と吊りリードの2分割により形成された間隙とが繋がっているリードフレームを使用し、ダイパッド上に半導体チップを搭載する樹脂封止型パッケージを有する半導体装置の製造方法であって、吊りリードに形成された間隙の全体が、ダイパッドに搭載される半導体チップで覆われていない。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
モールド工程においてダイパッドの枠内側の角部に発生するボイドを減少させることができる、また、半導体チップとダイパッドとの間に隙間を形成して、ボイドが発生しても、その隙間にボイドを入り込ませることができることから、半田リフロー時におけるボイド起因のパッケージクラックの発生を抑制することができる。
本実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、本実施の形態においては、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す。また、本実施の形態を説明するための全図において、同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
(実施の形態1)
本実施の形態1による半導体装置の製造方法を図1〜図9を用いて工程順に説明する。図1は本実施の形態1による半導体装置の製造方法の工程図、図2は本実施の形態1によるリードフレームの外形の一例を示す要部平面図、図3および図4は図2に示したリードフレームを構成する単位フレームに備わるダイパッドの拡大平面図、図5および図7〜図9は本実施の形態1による各製造工程における半導体装置の要部断面図、図6は本実施の形態1によるダイパッドの角部領域上のダイボンディング材の広がりを説明する要部平面図である。
本実施の形態1による半導体装置の製造方法を図1〜図9を用いて工程順に説明する。図1は本実施の形態1による半導体装置の製造方法の工程図、図2は本実施の形態1によるリードフレームの外形の一例を示す要部平面図、図3および図4は図2に示したリードフレームを構成する単位フレームに備わるダイパッドの拡大平面図、図5および図7〜図9は本実施の形態1による各製造工程における半導体装置の要部断面図、図6は本実施の形態1によるダイパッドの角部領域上のダイボンディング材の広がりを説明する要部平面図である。
まず、例えば図2に示すリードフレーム1を用意する(図1のリードフレーム供給工程P1)。本実施の形態1におけるリードフレーム1としてQFP(Quad Flat Package)向けのマトリックス型のリードフレームを例示している。リードフレーム1は、リードフレームの長手方向(x軸方向)を列とし、この列の方向と直交する方向(y軸方向)を行とすると、半導体製品1つ分に該当する単位フレーム2が6行2列に配置された構成となっている。
各単位フレーム2は、ダイボンディング工程によって半導体チップが搭載されるダイパッド3と、ダイパッド3を囲むように設けられ、半導体チップ上の外部端子とワイヤボンディング工程によって接続される多数のリード4と、半導体チップを含む樹脂封止領域の角部に設けられ、モールド工程においてモールド金型のキャビティ部内に樹脂を流入する際の入り口の領域となるゲート部5などを含んでいる。また、各単位フレーム2の間および各単位フレーム2の周辺には、複数の孔6やスリット7などが設けられているが、これらは、リードフレーム1の位置決めのためや、樹脂の流入に伴うリードフレーム1の歪みを緩和するためのものである。そして、列方向に隣接する単位フレーム2の間には、樹脂の流入経路となるランナ部8が設けられている。このランナ部8は、複数の孔9のパターンを有するものとなっている。
さらに、図3に示すように、ダイパッド3は矩形の平板であるが、その中央部に矩形の穴10が設けられ、4辺に一定の幅の領域(以下、直線領域という)3aを有する枠形状に形成されている。矩形の穴10はリードフレーム1の厚さ方向に貫通しており、例えばエッチングまたはプレス加工により形成することができる。また、矩形の穴10の4辺は直線であるが、4つの角部は直角ではなく、曲線によって変化している。その角部の曲線は、矩形の穴10を形成する際に自然に形成されるものではなく、曲率半径の設計値を指定して形成されるものであって、例えばその角部の曲率半径は0.3mm以上とすることができる。
なお、図3には、4辺の直線領域3aが全て同じ幅、例えば1mm程度の幅のダイパッド3を記載しているが、図4に示すように、X方向に沿った2辺の直線領域3aを第1の幅L1とし、Y方向に沿った2辺の直線領域3aを上記第1の幅L1とは異なる第2の幅L2としてもよく、あるいは4辺の直線領域3aを互いに異なる幅としてもよい。
次に、図5に示すように、リードフレーム1のダイパッド3上に、例えば0.2〜0.3mmの間隔でドット状のダイボンディング材11、例えば銀ペースト樹脂を載せて、そのダイボンディング材11上に半導体チップ12を軽く押し付ける。その後、例えば100〜200℃程度の温度によってダイボンディング材11の硬化処置を行う。これにより半導体チップ12をダイパッド3上に接着して、半導体チップ12とダイパッド3とが機械的に固定される(図1のダイボンディング工程P2)。
ところで、このダイボンディング工程では、半導体チップ12を押し付けることによりダイボンディング材11が枠形状のダイパッド3から矩形の穴10にはみ出す危険がある。そこで、ダイボンディング材11がダイパッド3からはみ出さないように、ダイボンディング材11の量やダイパッド3上での位置等が設定されているが、ダイパッド3の角部領域においては、x軸方向およびy軸方向からダイパッド上に載せたダイボンディング材11が広がってくるため、直線領域3aよりもダイボンディング材11がはみ出しやすい。しかし、本実施の形態1においては、図6に示すように、ダイパッド3に形成された矩形の穴10の角部を所定の曲率半径を有する曲線によって変化させていることから、矩形の穴10の角部を直角とした場合よりもダイボンディング材11のはみ出しを防ぐことができる。
次に、図7に示すように、半導体チップ12の表面の縁辺に配列された外部端子13とリードフレーム1のリード4とをボンディングワイヤ14を用いて接続する(図1のワイヤボンディング工程P3)。ボンディングワイヤ14は、例えば直径30μm程度の金細線を用いることができる。
次に、半導体チップ12およびボンディングワイヤ14を含むリードフレーム1を上部金型および下部金型からなる金型成型機にセットした後、溶融した樹脂であって、例えば150℃程度の温度によって熱硬化する樹脂、例えばエポキシ樹脂またはシリコーン樹脂等を送圧してモールド金型に流し込む。続いて、例えば150℃程度の温度によって上記樹脂の熱硬化処理を行い、図8に示すように、半導体チップ12、ダイパッド3およびボンディングワイヤ14等を樹脂15で封入してモールド成形する(図1のモールド工程P4)。
ここで、前述したモールド金型に樹脂15を流し込む際、ダイパッド3に形成された矩形の穴10の角部にボイドが発生しやすいが、本実施の形態1では、ダイパッド3に形成された矩形の穴10の角部を所定の曲率半径、例えば0.3mm以上の曲率半径を有する曲線によって変化させることにより、角部を直角とした場合よりもボイドを減少させる。さらに、ダイパッド3の角部領域でのダイボンディング材11のはみ出しが無く、半導体チップ12とダイパッド3との間に隙間が形成されるので、ボイドが発生しても、上記隙間にボイドを入り込ませることができる。
次に、余分な樹脂およびバリを取り除き、さらに露出したリードフレーム1の表面に銀メッキを施す(図1のリード処理工程P5)。続いて、図9に示すように、リードフレーム1の吊りリードを切断し、さらに吊りリードを成形することにより、半導体装置16が完成する(図1のリード切断成形工程P6)。
次に、実装基板を用意し(図1の実装基板供給工程P7)、実装基板の表面に形成された低抵抗の金属膜からなる配線パターン上に半田ペーストを塗布する(図1の半田ペースト塗布工程P8)。続いて、例えば自動マウント機によって上記半導体装置16を真空吸着して実装基板上に移送し、半田ペーストを介して所望する配線パターン上に半導体装置16を押し付ける(図1のマウンティング工程P9)。その後、例えば200〜250℃程度の温度によって半田ペーストの熱硬化処理を行うことにより、半導体装置16と実装基板の表面に形成された配線パターンとが機械的に固定され、また、電気的に接続される(図1のリフロー処理工程P10)。
リフロー処理工程では、半田リフロー時に、モールド工程において矩形の穴10の角部に発生したボイドが起点となってパッケージにクラックが発生しやすい。しかし、本実施の形態1では、ダイパッド3に形成された矩形の穴10の角部を所定の曲率半径、例えば0.3mm以上の曲率半径を有する曲線によって変化させることにより、モールド工程において矩形の穴10の角部に発生するボイドを減少させることができる。さらに、ダイパッド3の角部領域でのダイボンディング材のはみ出しが無く、ボイドが発生しても、この角部領域に形成される半導体チップ12とダイパッド3との間に隙間にボイドを入り込ませることができる。これらにより、前述した半田リフロー時におけるボイド起因のパッケージクラックの発生を抑制することができる。
なお、本実施の形態1では、ダイパッド3に形成された矩形の穴10の角部の曲率半径を0.3mm以上と例示している。これは、本発明者らが265℃を最高温度とする耐熱性試験を行ったところ、角部の曲率半径が0.25mmの枠形状のダイパッドの場合、半導体チップとダイパッドとの間の全面剥がれが約85%発生したが、角部の曲率半径が0.35mmの枠形状のダイパッドの場合、半導体チップとダイパッドとの全面剥がれは10%以下に抑えることができた結果から導き出された値である。従って、剥がれの発生状況は処理温度、樹脂の種類、ダイパッドの厚さまたはダイパッドの枠の幅等によって変わるものであり、上記値が最も適した値として特定されるものではない。
(実施の形態2)
本実施の形態2によるダイパッドの形状を図10に示す。図10(a)はダイパッドの拡大平面図、(b)は(a)のA−A′線における断面図である。
本実施の形態2によるダイパッドの形状を図10に示す。図10(a)はダイパッドの拡大平面図、(b)は(a)のA−A′線における断面図である。
本実施の形態2が前述した実施の形態1と異なる点は、枠形状のダイパッド17の枠の内側に沿って、ダイパッド17の半導体チップ12が搭載される面に溝18を形成している点にある。溝18はダイパッド17の半分程度の深さであり、ダイパッド17の枠の外側よりも内側に寄った領域に、所定の幅(例えば200μm程度)で形成されている。このように、ダイパッド17に溝18を形成することにより、ダイボンディング材11のはみ出しを防止して、半導体チップ12とダイパッド17との間に隙間を形成することができる。その結果、モールド工程において発生するボイドを上記隙間に入り込ませることができるので、半田リフロー時におけるボイド起因のパッケージクラックの発生を抑制することができる。
なお、枠形状のダイパッド17に形成された矩形の穴19の角部を、前述した実施の形態1のダイパッド3に形成された矩形の穴10と同様に、その角部を所定の曲率半径を有する曲線によって変化させてもよい。
(実施の形態3)
本実施の形態3によるダイパッドの形状を図11に示す。図11(a)はダイパッドの拡大平面図、(b)は(a)のB−B′線における断面図である。
本実施の形態3によるダイパッドの形状を図11に示す。図11(a)はダイパッドの拡大平面図、(b)は(a)のB−B′線における断面図である。
本実施の形態3が前述した実施の形態1と異なる点は、枠形状のダイパッド20の枠の内側に沿って、ダイパッド20の半導体チップ12が搭載される面と反対側の面にダイパッド20の半分程度の厚さの段差21を形成している点にある。例えばダイパッド20の幅L3が約1mmの場合であれば、段差21の幅L4は約0.3mmとすることができる。このように、ダイパッド20に段差21を形成することにより、モールド工程において発生するボイドを減少させることができるので、半田リフロー時におけるボイド起因のパッケージクラックの発生を抑制することができる。
なお、枠形状のダイパッド20に形成された矩形の穴22の角部を、前述した実施の形態1のダイパッド3に形成された矩形の穴10と同様に、その角部を所定の曲率半径を有する曲線によって変化させてもよい。
(実施の形態4)
本実施の形態4によるダイパッドの形状を図12に示す。図12はダイパッドの拡大平面図である。
本実施の形態4によるダイパッドの形状を図12に示す。図12はダイパッドの拡大平面図である。
本実施の形態4が前述した実施の形態1と異なる点は、吊りリード23のダイパッド24に接続する部分を2分割することにより、ダイパッド24に繋がる4つの吊りリード23に間隙25が形成され、ダイパッド24に形成した矩形の穴26の角部と吊りリード24に形成した間隙25とが繋がっている点である。吊りリード23に形成した間隙25の全体が、ダイパッド24に搭載される半導体チップ12に覆われないように、上記間隙25は形成される。このように、ダイパッド24に形成した矩形の穴26に繋がる間隙25を吊りリード23に形成することにより、モールド工程において発生するボイドを上記間隙25から逃がすことができるので、半田リフロー時におけるボイド起因のパッケージクラックの発生を抑制することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態では、QFP向けのリードフレームを例示したが、これに限定されるものではなく、樹脂封止型パッケージを有する半導体製品に用いられる種々のリードフレームに適用することができる。
本発明の半導体装置の製造方法は、枠形状のダイパッドを備えるリードフレームを用いた半導体製品に適用することができる。
1 リードフレーム
2 単位フレーム
3 ダイパッド
3a 直線領域
4 リード
5 ゲート部
6 孔
7 スリット
8 ランナ部
9 孔
10 矩形の穴
11 ダイボンディング材
12 半導体チップ
13 外部端子
14 ボンディングワイヤ
15 樹脂
16 半導体装置
17 ダイパッド
18 溝
19 矩形の穴
20 ダイパッド
21 段差
22 矩形の穴
23 吊りリード
24 ダイパッド
25 間隙
26 矩形の穴
L1,L2,L3,L4 幅
2 単位フレーム
3 ダイパッド
3a 直線領域
4 リード
5 ゲート部
6 孔
7 スリット
8 ランナ部
9 孔
10 矩形の穴
11 ダイボンディング材
12 半導体チップ
13 外部端子
14 ボンディングワイヤ
15 樹脂
16 半導体装置
17 ダイパッド
18 溝
19 矩形の穴
20 ダイパッド
21 段差
22 矩形の穴
23 吊りリード
24 ダイパッド
25 間隙
26 矩形の穴
L1,L2,L3,L4 幅
Claims (5)
- (a)中央部に矩形の穴が形成された枠形状のダイパッドを備えるリードフレームを用意する工程と、
(b)前記ダイパッド上に半導体チップを接着する工程と、
(c)前記半導体チップの外部端子と前記リードフレームのリードとをボンディングワイヤを用いて接続する工程と、
(d)金型を用いて前記半導体チップ、前記ダイパッドおよび前記ボンディングワイヤを樹脂により封止する工程とを含む半導体装置の製造方法であって、
前記ダイパッドに形成された前記矩形の穴の角部は直角ではなく、0.3mm以上の曲率半径を有して曲線によって変化していることを特徴とする半導体装置の製造方法。 - (a)中央部に矩形の穴が形成された枠形状のダイパッドを備えるリードフレームを用意する工程と、
(b)前記ダイパッド上に半導体チップを接着する工程と、
(c)前記半導体チップの外部端子と前記リードフレームのリードとをボンディングワイヤを用いて接続する工程と、
(d)金型を用いて前記半導体チップ、前記ダイパッドおよび前記ボンディングワイヤを樹脂により封止する工程とを含む半導体装置の製造方法であって、
前記ダイパッドの枠の内側から所定の距離をおき、前記ダイパッドの枠の内側に沿って、前記ダイパッドの前記半導体チップが搭載される面に前記ダイパッドの厚さの半分程度の深さの溝が形成されていることを特徴とする半導体装置の製造方法。 - (a)中央部に矩形の穴が形成された枠形状のダイパッドを備えるリードフレームを用意する工程と、
(b)前記ダイパッド上に半導体チップを接着する工程と、
(c)前記半導体チップの外部端子と前記リードフレームのリードとをボンディングワイヤを用いて接続する工程と、
(d)金型を用いて前記半導体チップ、前記ダイパッドおよび前記ボンディングワイヤを樹脂により封止する工程とを含む半導体装置の製造方法であって、
前記ダイパッドの枠の内側に沿って、前記ダイパッドの厚さの半分程度の厚さの段差が前記ダイパッドの前記半導体チップが搭載される面と反対側の面に所定の幅で形成されていることを特徴とする半導体装置の製造方法。 - 請求項2または3記載の半導体装置の製造方法において、前記ダイパッドに形成された前記矩形の穴の角部は直角ではなく、0.3mm以上の曲率半径を有して曲線によって変化していることを特徴とする半導体装置の製造方法。
- (a)中央部に矩形の穴が形成された枠形状のダイパッドと、前記ダイパッドの角部に繋がり、一部が2分割された吊りリードとを備え、前記ダイパッドに形成された前記矩形の穴の角部と前記吊りリードの2分割により形成された間隙とが繋がっているリードフレームを用意する工程と、
(b)前記ダイパッド上に半導体チップを接着する工程と、
(c)前記半導体チップの外部端子と前記リードフレームのリードとをボンディングワイヤを用いて接続する工程と、
(d)金型を用いて前記半導体チップ、前記ダイパッドおよび前記ボンディングワイヤを樹脂により封止する工程とを含む半導体装置の製造方法であって、
前記吊りリードに形成された前記間隙の全体が、前記ダイパッドに搭載される前記半導体チップで覆われないことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007014535A JP2008182060A (ja) | 2007-01-25 | 2007-01-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007014535A JP2008182060A (ja) | 2007-01-25 | 2007-01-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008182060A true JP2008182060A (ja) | 2008-08-07 |
Family
ID=39725721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007014535A Pending JP2008182060A (ja) | 2007-01-25 | 2007-01-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008182060A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012209604A (ja) * | 2012-08-02 | 2012-10-25 | Renesas Electronics Corp | 半導体装置 |
CN105397221A (zh) * | 2015-12-01 | 2016-03-16 | 长沙奥托自动化技术有限公司 | 一种tqfp芯片的pcb封装设计及焊接方法 |
-
2007
- 2007-01-25 JP JP2007014535A patent/JP2008182060A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012209604A (ja) * | 2012-08-02 | 2012-10-25 | Renesas Electronics Corp | 半導体装置 |
CN105397221A (zh) * | 2015-12-01 | 2016-03-16 | 长沙奥托自动化技术有限公司 | 一种tqfp芯片的pcb封装设计及焊接方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7019388B2 (en) | Semiconductor device | |
US6713849B2 (en) | Semiconductor utilizing grooves in lead and tab portions of lead frame to prevent peel off between the lead frame and the resin | |
JP4246243B2 (ja) | 半導体集積回路装置 | |
US6841414B1 (en) | Saw and etch singulation method for a chip package | |
JP2023053144A (ja) | 半導体装置 | |
JP2003243600A (ja) | 半導体装置およびその製造方法 | |
JP2005026466A (ja) | 半導体装置およびリードフレーム | |
JP2006100636A (ja) | 半導体装置の製造方法 | |
JPH11121644A (ja) | 個別半導体装置およびその製造方法 | |
JP7010737B2 (ja) | 半導体装置およびその製造方法 | |
JP3660854B2 (ja) | 半導体装置の製造方法 | |
JP4243270B2 (ja) | 半導体装置の製造方法 | |
JP2008235859A (ja) | 半導体装置とその製造方法 | |
JP5579982B2 (ja) | 半導体装置の中間構造体及び中間構造体の製造方法 | |
JP2008182060A (ja) | 半導体装置の製造方法 | |
JP2017183417A (ja) | 半導体装置 | |
TWI387080B (zh) | 四方扁平無引腳之半導體封裝結構及封裝方法 | |
JP5119092B2 (ja) | 半導体装置の製造方法 | |
JP4747188B2 (ja) | 半導体装置の製造方法 | |
JP2002164496A (ja) | 半導体装置およびその製造方法 | |
JP2013042182A (ja) | 半導体装置の製造方法 | |
JPH0555430A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置 | |
JP2010050491A (ja) | 半導体装置の製造方法 | |
JP2006165449A (ja) | 半導体装置及びその製造方法 | |
JP2009278024A (ja) | 半導体装置 |