CN107431060A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN107431060A
CN107431060A CN201580077834.5A CN201580077834A CN107431060A CN 107431060 A CN107431060 A CN 107431060A CN 201580077834 A CN201580077834 A CN 201580077834A CN 107431060 A CN107431060 A CN 107431060A
Authority
CN
China
Prior art keywords
groove
carrying portion
chip carrying
resin
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580077834.5A
Other languages
English (en)
Other versions
CN107431060B (zh
Inventor
谷口敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN107431060A publication Critical patent/CN107431060A/zh
Application granted granted Critical
Publication of CN107431060B publication Critical patent/CN107431060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

提高半导体器件的可靠性。半导体器件的制造方法在由于形成由树脂构成的封固体的工序，树脂也进入形成于芯片搭载部的下表面的槽的情况下，通过清洗芯片搭载部的下表面的工序，除去埋入槽的树脂，在芯片搭载部的下表面形成镀覆膜的工序中，在槽的内壁也形成镀覆膜。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造技术，例如，涉及应用于具有从封固体露出了芯片搭载部的下表面的构造的半导体器件的制造技术并有效的技术。
背景技术
在日本特开2014-7363号公报(专利文献1)中，记载了在从封固体露出的裸片焊盘(die pad)的下表面上形成单一的槽的技术。
在日本特开2012-94598号公报(专利文献2)中，记载了除去形成在从封固体露出的裸片焊盘上的树脂飞边的技术。
现有技术文献
专利文献
专利文献1：日本特开2014-7363号公报
专利文献2：日本特开2012-94598号公报
发明内容
发明要解决的问题
作为半导体器件的封装形态，有使搭载半导体芯片的芯片搭载部(裸片焊盘、接片(tab))的下表面从封固体露出的接片露出型半导体器件。该接片露出型半导体器件具有能够从裸片焊盘的下表面高效地释放在半导体芯片产生的热的优点，所述裸片焊盘的下表面从封固体露出。
但是，在接片露出型半导体器件的制造工序中，存在一边露出芯片搭载部的下表面一边形成封固体的工序，但在实际的形成封固体的工序中，不可避免地存在构成封固体的树脂漏出到芯片搭载部的下表面的情况。当该树脂泄漏变多时，芯片搭载部的下表面中的由树脂覆盖的区域变大，从露出的芯片搭载部的散热效率有可能降低。即，即使特意设计成露出芯片搭载部的下表面，在实际的制造工序中也不可避免地存在树脂泄漏，因此从提高半导体器件的散热效率的观点来看，如何能够抑制向芯片搭载部的下表面的树脂泄漏变得重要。也就是说，为了制造将芯片搭载部的下表面露出而使散热效率提高的半导体器件，需要下功夫抑制在实际的制造工序中不可避免地存在的树脂泄漏的增大。
其他课题和新的特征可以从本说明书的记述及附图得以明确。
用于解决问题的手段
一实施方式中的半导体器件的制造方法在由于形成由树脂构成的封固体的工序，树脂也进入形成于芯片搭载部的下表面的第一槽的情况下，通过清洗芯片搭载部的下表面的工序，除去埋入第一槽的树脂，在芯片搭载部的下表面形成镀覆膜的工序中，在第一槽的内壁也形成镀覆膜。
发明的效果
根据一实施方式，能够提高半导体器件的可靠性。
附图说明
图1是从上表面侧观察关联技术中的芯片搭载部得到的俯视图。
图2是在图1的A-A线处切断得到的剖视图。
图3是表示对图2所示的关联技术中的芯片搭载部实施利用树脂的封固工序而形成封固体的状态的示意性剖视图。
图4(a)是从上表面侧观察实施方式中的半导体器件得到的俯视图，(b)是从下表面侧观察实施方式中的半导体器件得到的俯视图。
图5是在实施方式的半导体器件中透视地表示封固体的内部的俯视图。
图6是在一个剖面处切断实施方式中的半导体器件得到的剖视图。
图7是从上表面侧观察芯片搭载部的角部附近得到的部分放大图。
图8是在图7的A-A线处切断得到的剖视图。
图9是表示将实施方式中的半导体器件安装于安装基板的状态的剖视图。
图10是表示实施方式中的半导体器件的制造工序的流程的流程图。
图11是表示实施方式中的半导体器件的制造工序的俯视图。
图12是接着图11的表示半导体器件的制造工序的图，(a)是俯视图，(b)是剖视图。
图13是接着图12的表示半导体器件的制造工序的图，(a)是俯视图，(b)是剖视图。
图14是接着图13的表示半导体器件的制造工序的图，(a)是俯视图，(b)是剖视图。
图15是接着图14的表示半导体器件的制造工序的剖视图。
图16是接着图15的表示半导体器件的制造工序的剖视图。
图17是接着图16的表示半导体器件的制造工序的图，(a)是从上表面侧观察到的俯视图，(b)是从下表面侧观察到的俯视图。
图18是表示利用形成于芯片搭载部的下表面的多个槽抑制树脂的进入的示意图。
图19是与图17所示的俯视图对应的剖视图。
图20是接着图19的表示半导体器件的制造工序的图，(a)是俯视图，(b)是剖视图。
图21(a)是接着图20的表示半导体器件的制造工序的剖视图，(b)是(a)的部分放大图。
图22是接着图21的表示半导体器件的制造工序的剖视图。
图23(a)是表示变形例1的示意图，(b)是表示变形例2的示意图。
图24(a)是从上表面侧观察变形例3中的半导体器件(单片模塑型)得到的立体图，(b)是从下表面侧观察变形例3中的半导体器件得到的立体图。
图25是表示变形例3中的半导体器件的剖视图。
图26(a)是从上表面侧观察变形例3中的半导体器件(分批模塑型)得到的立体图，(b)是从下表面侧观察变形例3中的半导体器件得到的立体图。
图27是表示变形例3中的半导体器件的剖视图。
具体实施方式
在以下实施方式中，为了方便起见，在需要时，分割为多个部分或实施方式来进行说明，除了特别明示的情况，这些内容并不是无关的，而是一方为另一方的一部分或全部变形例、详细说明、补充说明等关系。
另外，在以下实施方式中，在提及元件的数量等(包含个数、数值、量、范围等)的情况下，除了特别明示的情况以及原理上明显限定于特定数量等情况，并不限定于该特定的数量，也可以是特定的数量以上或以下。
并且，不言而喻的是，在以下实施方式中，除了特别明示的情况以及一般认为原理上明显必要等情况，其构成要素(也包括要素步骤等)不是必要的。
同样地，在以下实施方式中，在提及构成要素等的形状、位置关系等时，除了特别明示的情况以及一般认为原理上明显并非如此等情况，包括实际上近似或类似于该形状等情况。上述数值和范围也同样如此。
另外，在用于说明实施方式的全部附图中，同一部件原则上赋予相同的标号，并省略其重复的说明。此外，为了容易理解附图，有时即使是俯视图也附加剖面线。
<关联技术的说明>
首先，说明与接片露出型半导体器件相关的关联技术，之后，进行对该关联技术的改善的研究。然后，说明通过对关联技术的改善的研究而想到的技术思想。另外，在本说明书中所描述的“相关技术”是如下技术：具有发明人新发现的问题，且虽然不是公知的现有技术，但意图记载新技术思想的前提技术(未公知技术)。
包括芯片搭载部和引线(lead)的引线框架(lead frame)例如由容易氧化的铜材构成，被氧化的铜材的紧贴性降低。因此，在接片露出型半导体器件中，在将半导体器件安装于安装基板时，为了提高连接可靠性，形成覆盖露出的芯片搭载部的下表面的镀覆膜，并经由该镀覆膜，将芯片搭载部安装于安装基板上的金属图案(端子)。此时，形成于芯片搭载部的下表面的镀覆膜例如存在预先形成于引线框架的情况和在半导体器件的制造工序中形成的情况。
近年来，从考虑环境的观点来看，要求半导体器件所使用的镀覆膜的无铅化。作为该无铅对策，在关联技术中，例如，进行：使用由Ni(镍)/Pd(钯)/Au(金)的层叠膜构成的镀覆膜，且预先在引线框架上形成Ni/Pd/Au膜。
在这里，在接片露出型半导体器件中，在封固工序中，构成封固体的树脂必然会漏出到芯片搭载部的下表面。因此，在接片露出型半导体器件中，可考虑在封固工序后实施将漏出到芯片搭载部的下表面的树脂除去的清洗工序。但是，在关联技术中，不实施将漏出到芯片搭载部的下表面的树脂除去的清洗工序。其原因在于，在关联技术中，当实施清洗工序时，构成Ni/Pd/Au膜的镍会堆积在芯片搭载部的下表面。也就是说，当镍堆积在芯片搭载部的下表面时，由于该镍容易氧化，所以芯片搭载部与安装基板的连接可靠性会降低。
也就是说，Ni/Pd/Au膜具有覆盖由容易氧化的铜材构成的芯片搭载部，并提高芯片搭载部与安装基板的连接可靠性的功能。但是，当实施将漏出到芯片搭载部的下表面的树脂除去的清洗工序时，由于镍堆积在Ni/Pd/Au膜的最外表面上，且该镍容易氧化，所以即使在芯片搭载部的下表面上形成Ni/Pd/Au膜，也不能够提高芯片搭载部与安装基板的连接可靠性。即，在关联技术中，当实施将漏出到芯片搭载部的下表面的树脂除去的清洗工序时，Ni/Pd/Au膜具有的提高连接可靠性这样的功能不再发挥。
因此，在关联技术中，从提高接片露出型半导体器件与安装基板的连接可靠性的观点来看，难以实施清洗工序。另一方面，在封固工序中，由于构成封固体的树脂必然漏出到芯片搭载部的下表面，所以在关联技术中，需要尽可能减少漏出到芯片搭载部的下表面的树脂的量。
具体而言，图1是从上表面侧观察关联技术中的芯片搭载部TAB得到的俯视图。在图1中，在芯片搭载部TAB的端部形成有层差部DL，沿着芯片搭载部TAB的外周部形成有槽DIT。在这里，由于层差部DL和槽DIT形成于芯片搭载部TAB的下表面，所以在图1中用虚线表示。
图2是在图1的A-A线处切断得到的剖视图。如图2所示，在芯片搭载部TAB的下表面的端部形成有层差部DL，在与该层差部DL分离的内侧形成有单一的槽DIT。在这里，在图2中，示出了芯片搭载部TAB的厚度t1、层差部DL的层差d1以及槽DIT的深度d2。
图3是表示对图2所示的关联技术中的芯片搭载部TAB实施利用树脂RS的封固工序而形成封固体MR的状态的示意性剖视图。在图3中，虽然为了抑制树脂泄漏向芯片搭载部TAB的下表面的扩展而设置有层差部DL，但如果仅用层差部DL，难以完全抑制树脂泄漏的扩展。因此，在关联技术中，在层差部DL的分离的内侧设置有槽DIT。由此，漏出到芯片搭载部TAB的下表面的树脂RS由于进入槽DIT内而被拦截。由此，根据关联技术，能够抑制树脂泄漏向比槽DIT靠内侧的区域扩展。也就是说，在关联技术中，通过设置层差部DL和槽DIT，抑制了漏出到芯片搭载部TAB的下表面的树脂RS的扩展。因此，在关联技术中设置的槽DIT具有尽可能使树脂RS进入内部，并抑制树脂泄漏向比槽DIT靠内侧的区域扩展的功能。也就是说，在关联技术中，设置槽DIT的基本思想是尽可能加深槽DIT的深度而提高槽DIT的拦截树脂RS的功能。即，在关联技术中，由于不以除去漏出到芯片搭载部TAB的下表面的树脂RS为前提，没有假想将进入槽DIT内的树脂RS除去。因此，在关联技术中，主要着眼于尽可能加深槽DIT的深度而提高槽DIT的拦截树脂RS的功能，而不考虑除去埋入槽DIT的树脂RS的容易性。因此，在关联技术中，为了提高槽DIT的拦截树脂RS的功能，例如，如图2所示，将槽DIT的深度d2设为芯片搭载部TAB的厚度t1的1/2以上。另外，在关联技术中，将层差部DL的层差d1设为芯片搭载部TAB的厚度t1的1/2以上。
在按这种方式构成的关联技术中，如图3所示，在芯片搭载部TAB的下表面的区域A1中，镀覆膜PF露出，另一方面，芯片搭载部TAB的下表面的区域B1由漏出到下表面的树脂RS覆盖。结果，在关联技术中，在由树脂RS覆盖的区域B1中的散热特性降低，并且由于不能将区域B1使用于与安装基板的连接，所以芯片搭载部TAB与安装基板的连接可靠性也降低。即，在关联技术中，从提高半导体器件的散热特性和提高连接可靠性的观点来看，存在改善的余地。
因此，在本实施方式中，下功夫克服在关联技术中存在的改善的余地。以下，将说明该实施了改进的本实施方式中的技术思想。
<实施方式中的基本思想>
本实施方式中的基本思想是如下思想：在接片露出型半导体器件中，以在芯片搭载部的下表面设置抑制树脂泄漏的扩展的槽为前提，在利用树脂的封固工序后，实施将进入槽的内部的树脂与漏出到芯片搭载部的下表面的树脂一起除去的清洗工序，清洗工序后，在槽的内部也形成镀覆膜。
即，在本实施方式中的基本思想中，抑制树脂泄漏在槽的内部的扩展，另一方面，除去进入槽的内部的树脂，并在槽的内壁形成镀覆膜。由此，根据本实施方式中的基本思想，能够实现：由从包括槽内的芯片搭载部的下表面除去树脂导致的半导体器件的散热特性的提高、由也在槽的内壁形成镀覆膜导致的半导体器件与安装基板的连接可靠性的提高。
本实施方式中的基本思想中，在芯片搭载部的下表面设置槽这一点与关联技术共通，但不同点在于：在关联技术中设置的槽不以除去进入槽的内部的树脂为前提，与之相对，在本实施方式中设置的槽以除去进入槽的内部的树脂为前提。也就是说，本实施方式中的槽与关联技术所设置的槽的共通点为：具有抑制树脂泄漏在芯片搭载部的下表面的扩展的功能。但是，由于在关联技术中设置的槽的设计思想不以除去进入槽的内部的树脂为前提，所以成为专用于如下观点的基本思想：尽可能增大槽的内部的容积，提高树脂泄漏的拦截效果。与此相对，由于在本实施方式中设置的槽的设计思想以除去进入槽的内部的树脂为前提，所以成为来自如下观点的基本思想：对于槽，不仅考虑树脂泄漏的拦截功能，也考虑进入槽的内部的树脂的除去容易性。这样，由于本实施方式中的基本思想与关联技术中的基本思想和方向性(观点)不同，所以具体实现本实施方式中的基本思想的半导体器件的构成与关联技术中的半导体器件的构成不同。也就是说，本实施方式中的芯片搭载部的下表面构成与关联技术中的芯片搭载部的下表面构成不同。
<半导体器件的构成>
以下，说明本实施方式中的半导体器件的构成。
图4是表示本实施方式中的半导体器件PKG1的构成的俯视图。特别是，图4(a)是从上表面侧(正面侧)观察本实施方式中的半导体器件PKG1得到的俯视图，图4(b)是从下表面侧(背面侧)观察本实施方式中的半导体器件PKG1得到的俯视图。在图4(a)中，本实施方式中的半导体器件PKG1例如具有呈矩形形状的封固体MR，从该封固体MR的四个侧面突出有多个引线LD。另一方面，在图4(b)中，本实施方式中的半导体器件PKG1的芯片搭载部TAB的下表面从封固体MR露出，在露出的芯片搭载部TAB上，沿着芯片搭载部TAB的外周部形成有双重的槽DIT1和槽DIT2。这样，本实施方式中的半导体器件PKG1构成芯片搭载部TAB的下表面从封固体MR露出的所谓接片露出型半导体器件，特别是，本实施方式中的半导体器件PKG1的封装构造成为QFP(Quad Flat Package：扁平封装)。
接着，图5是在本实施方式的半导体器件PKG1中透视地表示封固体MR的内部的俯视图。如图5所示，在封固体MR的内部的中心部，配置有矩形形状的芯片搭载部TAB，在该芯片搭载部TAB的上表面上搭载有矩形形状的半导体芯片CHP。在该半导体芯片CHP上例如形成有集成电路，集成电路由形成于半导体基板的多个场效应晶体管和形成于场效应晶体管的上方的多层布线构成，在该多层布线的最上层形成有图5所示的多个焊盘PD。这些多个焊盘PD例如沿着呈矩形形状的半导体芯片CHP的外周部配置，形成于半导体芯片CHP的焊盘PD和引线LD例如通过由金线构成的导线(导电性部件)W电连接。
接着，图6是在一个剖面处切断本实施方式中的半导体器件PKG1得到的剖视图。如图6所示，本实施方式中的半导体器件PKG1例如具有由树脂构成的封固体MR，芯片搭载部TAB的下表面从封固体MR露出。而且，在芯片搭载部TAB的上表面上搭载有半导体芯片CHP，形成于该半导体芯片CHP的表面的焊盘(在图6中未图示)和引线LD用导线W连接。在这里，在本实施方式中，在从封固体MR露出的芯片搭载部TAB的下表面，在外缘部(外端部)形成有层差部DL，在比该层差部DL靠内侧形成有槽DIT1，且在槽DIT1的内侧形成有槽DIT2。此时，在本实施方式中的半导体器件PKG1中，在层差部DL中埋入有构成封固体MR的树脂，另一方面，在槽DIT1和槽DIT2的内部不形成树脂。
图7是从上表面侧观察芯片搭载部TAB的角部附近得到的部分放大图。在图7中，可知：在芯片搭载部TAB的下表面形成有层差部DL，在该层差部DL的内侧形成有槽DIT1，且在槽DIT1的内侧形成有槽DIT2。而且，如图7所示，槽DIT1和槽DIT2沿着芯片搭载部TAB的外周部形成，特别是，在芯片搭载部TAB的角部附近，槽DIT1和槽DIT2形成为锥形。
接着，图8是在图7的A-A线处切断得到的剖视图。如图8所示，在芯片搭载部TAB的下表面从由树脂RS构成的封固体MR露出，在露出的芯片搭载部TAB的下表面，形成有层差部DL、槽DIT1以及槽DIT2。此时，在层差部DL的内部，填充有树脂RS，另一方面，在槽DIT1和槽DIT2的内部，不形成树脂RS，并且形成有镀覆膜PF。即，在芯片搭载部TAB的下表面，在图8所示的区域A2中形成有镀覆膜PF。在这里，在本实施方式中，如图8所示，作为芯片搭载部TAB的厚度t1、层差部DL的层差d1以及槽DIT1和槽DIT2的深度d2的关系，d1≤1/2×t1、d2≤1/2×t1这样的关系成立。另外，在本实施方式中，如图8所示，层差部DL的层差与槽DIT1的中心部之间的距离L1、槽DIT1的中心部与槽DIT2的中心部之间的距离L2的L1<L2这样的关系成立。
本实施方式中的半导体器件按上述方式构成，整理更详细的构成如下。
(1)本实施方式中的半导体器件PKG1具备：在下表面形成有槽DIT1的芯片搭载部TAB、搭载于芯片搭载部TAB的上表面的半导体芯片CHP、经由导线W与半导体芯片CHP的焊盘PD电连接的引线LD以及封固半导体芯片CHP的封固体MR。而且，芯片搭载部TAB的下表面从封固体MR露出，且在包括槽DIT1内的下表面形成有镀覆膜PF。
(2)在槽DIT1内不形成构成封固体MR的树脂RS。
(3)槽DIT1沿着芯片搭载部TAB的外周部形成。
(4)槽DIT1的深度d2为芯片搭载部TAB的厚度t1的1/2以下。
(5)槽DIT1的截面形状为V字形。
(6)在芯片搭载部TAB的下表面还与槽DIT1分离地形成有槽DIT2。
(7)槽DIT2形成在比槽DIT1靠芯片搭载部TAB的内侧。
(8)槽DIT1的深度d2和槽DIT2的深度d2均为芯片搭载部TAB的厚度t1的1/2以下。
(9)在槽DIT2的内壁上也形成有镀覆膜PF。
(10)在槽DIT2内不形成构成封固体MR的树脂RS。
(11)在芯片搭载部TAB的下表面的外端部，形成有与槽DIT分离的层差部DL。
(12)槽DIT1形成在比层差部DL靠内侧。
(13)槽DIT1的深度d2比层差部DL的层差d1浅。
(14)在芯片搭载部TAB的下表面，在比槽DIT1靠内侧形成有槽DIT2，在剖视图中，层差部DL的层差位置与槽DIT1的中心位置的距离L1比槽DIT1的中心位置与槽DIT2的中心位置的距离L2小。
(15)在层差部DL的内部，形成有构成封固体MR的树脂RS。
(16)芯片搭载部TAB具有：沿第一方向延伸的第一边、与第一边交叉的第二边以及作为第一边与第二边的交叉点的角部。而且，槽DIT1具有与第一边并行的第一部分、与第二边并行的第二部分以及将第一部分和所述第二部分连接的第三部分。此时，槽DIT1的第三部分与角部之间的距离比槽DIT1的第一部分与第一边之间的距离长，且比槽DIT1的第二部分与第二边之间的距离长。
(17)槽DIT1的第三部分与第一部分形成的角是钝角，且槽DIT1的第三部分与第二部分形成的角是钝角。
接着，说明将本实施方式中的半导体器件PKG1安装于安装基板MB而成的状态。图9是表示将本实施方式中的半导体器件PKG1安装于安装基板MB的状态的剖视图。在图9中，在安装基板MB的上表面，形成有端子TE1和端子TE2，在该安装基板MB的上表面上，搭载有本实施方式中的半导体器件PKG1。具体而言，如图9所示，从封固体MR露出的芯片搭载部TAB的下表面与安装基板MB的端子TE2通过焊料SL电连接，且从封固体MR突出的引线LD的一部分(外部引线)与安装基板MB的端子TE1通过焊料SL电连接。这样，本实施方式中的半导体器件PKG1被安装于安装基板MB。
<实施方式的构造上的特征>
接着，说明本实施方式的构造上的特征点。例如，如图8所示，本实施方式的构造上的特征点为：在槽DIT1的内部和槽DIT2的内部不形成树脂RS，在槽DIT1的内壁和槽DIT2的内壁上形成有镀覆膜PF。也就是说，如图8所示，本实施方式的构造上的特征点为：芯片搭载部TAB的下表面中的、包括槽DIT1和槽DIT2的区域A2中形成有镀覆膜PF。
由此，如图9所示，能够将包括槽DIT1和槽DIT2的区域(图8的区域A2)整体使用于与安装基板MB的端子TE2的电连接。因此，根据本实施方式，能够提高半导体器件PKG1与安装基板MB的连接可靠性。并且，由于能够使槽DIT1和槽DIT2经由镀覆膜PF与安装基板MB的端子TE2接触，所以能够使从芯片搭载部TAB的散热效率提高。即，根据本实施方式，由于能够将包括槽DIT1和槽DIT2的区域A2整体作为热的释放路径使用，所以能够使在半导体芯片CHP产生的热高效地从芯片搭载部TAB的下表面释放。因此，根据本实施方式，不仅能够提高半导体器件PKG1与安装基板MB的连接可靠性，能够抑制由散热效率的提高导致的半导体器件PKG1的误动作，通过它们的相辅相乘的效应，能够实现半导体器件PKG1的可靠性的大幅提高。
例如，在关联技术中，如图3所示，在槽DIT的内部残存有树脂RS，在槽DIT的内壁不形成镀覆膜PF，在芯片搭载部TAB的下表面中的包括槽DIT的区域B1中，形成有树脂RS。因此，在关联技术中，不能够将区域B1使用于与安装基板的连接，只能够将比槽DIT靠内侧的区域A1使用于与安装基板的连接。因此，在关联技术中，利用导电部件(镀覆膜PF)的半导体器件与安装基板的接触面积变少，结果，芯片搭载部TAB与安装基板的连接可靠性降低，并且由于有助于散热效率的增大的区域也变少，所以散热效率也降低。根据关联技术，该情况由在槽DIT的内部残存有树脂RS而引起，会招致半导体器件与安装基板的连接可靠性的降低和从半导体器件的散热效率的降低，通过这些相辅相成的原因，关联技术中的半导体器件的可靠性降低。
与此相对，根据本实施方式中的半导体器件PKG1，如图8所示，在槽DIT1的内部和槽DIT2的内部不形成树脂RS，形成有镀覆膜PF。根据本实施方式，该情况意味着槽DIT1和槽DIT2的形成区域也能够使用于与安装基板MB的连接。而且，由于包括槽DIT1和槽DIT2的区域A2比关联技术中的区域A1大，所以根据本实施方式中的半导体器件PKG1，与关联技术相比，能够增大半导体器件PKG1与安装基板MB的连接面积。结果，根据本实施方式，与关联技术相比，能够提高半导体器件PKG1与安装基板MB的连接可靠性，并且能够使从半导体器件PKG1的散热效率提高。因此，根据本实施方式，与关联技术相比，能够提高半导体器件的可靠性。
<半导体器件的制造方法>
本实施方式中的半导体器件PKG1按上述方式构成，以下，参照附图说明其制造方法。
首先，图10是表示本实施方式中的半导体器件的制造工序的流程的流程图，基于该流程图，简单地说明本实施方式中的半导体器件的制造工序的流程。在图10中，例如，准备引线框架，所述引线框架具备引线和芯片搭载部(S101)。此时，在准备的引线框架的芯片搭载部的下表面预先形成有层差部和槽。
接着，在引线框架的芯片搭载部上搭载半导体芯片(芯片贴装工序)(S102)。之后，用导电性部件(导线)将形成于半导体芯片的表面的焊盘和设置于引线框架的引线电连接(导线结合(bonding)工序)(S103)。接着，以覆盖半导体芯片和引线的一部分(内侧引线部)且露出芯片搭载部的下表面的方式形成由树脂构成的封固体(模塑工序)(S104)。然后，清洗芯片搭载部的下表面(清洗工序)(S105)。此时，存在漏出到芯片搭载部的下表面的树脂的情况下，通过该清洗工序，从芯片搭载部的下表面除去树脂。
之后，在从封固体露出的芯片搭载部的下表面和引线的其他部分(外侧引线部)形成镀覆膜(镀覆工序)(S106)。接着，在将引线成形后(成型工序)(S107)，将半导体器件单片化(单片化工序)(S108)。这样，能够制造本实施方式中的半导体器件。制造而成的半导体器件例如安装于安装基板(安装工序)(S109)。具体而言，经由焊料连接从封固体露出的芯片搭载部的下表面和安装基板的端子，并且经由焊料连接从封固体露出的引线的部分和安装基板的端子。如以上，接片露出型半导体器件被安装于安装基板。
接着，参照附图，进一步说明本实施方式中的半导体器件的制造工序。首先，如图11所示，准备呈阵列状配置了产品区域PR的引线框架LF。在这里，图12(a)是放大表示产品区域PR的俯视图，图12(b)是表示产品区域PR的一个剖面的剖视图。如图12(a)所示，在产品区域PR的中央部配置有呈矩形形状的芯片搭载部TAB，在该芯片搭载部TAB的周围配置有多个引线LD。另外，如图12(b)所示，在芯片搭载部TAB的下表面上，预先以相互分离的方式形成有层差部DL、槽DIT1以及槽DIT2。具体而言，槽DIT1形成在比层差部DL靠内侧，槽DIT2形成在比槽DIT1靠内侧。而且，槽DIT1的深度和槽DIT2的深度比层差部DL的层差浅。另外，在剖视图中，层差部DL的层差位置与槽DIT1的中心位置的距离比槽DIT1的中心位置与槽DIT2的中心位置的距离小。
此时，层差部DL、槽DIT1以及槽DIT2例如通过冲压法形成，在层差部DL形成有垂直层差，另一方面，槽DIT1和槽DIT2的截面形状呈V字形。
进一步，如图12(b)所示，引线LD的配置位置比芯片搭载部TAB的配置位置高。换句话说，芯片搭载部TAB的配置位置比引线LD的配置位置低。
接着，准备在表面形成有焊盘的半导体芯片CHP。而且，如图13(a)和图13(b)所示，在芯片搭载部TAB的上表面上搭载半导体芯片CHP。之后，如图14(a)和图14(b)所示，用导线W将形成于半导体芯片CHP的焊盘和引线LD电连接。
接着，如图15所示，利用下模具BM和上模具UM，一边形成空间CAV，一边夹入引线框架。具体而言，将搭载了半导体芯片CHP的芯片搭载部TAB配置在下模具BM上，并且用下模具BM和上模具UM夹持引线LD。由此，在由下模具BM和上模具UM密闭的空间CAV中，配置了搭载有半导体芯片CHP的芯片搭载部TAB。在该状态下，如图16所示，在由下模具BM和上模具UM密闭而成的空间CAV内注入树脂RS。此时，在本实施方式中，由于在芯片搭载部TAB的外端部形成有层差部DL，所以如图16所示，从芯片搭载部TAB的侧面注入的树脂RS的注入压力被分散。结果，树脂RS难以侵入配置在下模具BM上的芯片搭载部TAB的下表面。即，在本实施方式中，形成在芯片搭载部TAB的外端部的层差部DL具有如下功能：使树脂RS的注入压力分散，抑制树脂RS进入芯片搭载部TAB的下表面。如以上，能够实施一边露出引线LD的一部分和芯片搭载部TAB的下表面，一边用树脂RS封固半导体芯片CHP的工序。
这样，在本实施方式中，为了抑制树脂RS进入芯片搭载部TAB的下表面，在芯片搭载部TAB的外端部设置有层差部DL，但如果仅设置层差部DL，则难以可靠地抑制树脂RS进入芯片搭载部TAB的下表面。也就是说，在一边露出芯片搭载部TAB的下表面，一边用树脂RS封固半导体芯片CHP的工序中，即使设置防止树脂RS的泄漏的层差部DL，有时树脂RS也会进入芯片搭载部TAB的下表面。
具体而言，图17是表示在引线框架的产品区域PR中形成由树脂RS构成的封固体MR后的状态的图。特别是，图17(a)是从封固体MR的上表面侧观察到的俯视图，图17(b)是从封固体MR的下表面侧观察到的俯视图。
如图17(b)所示，芯片搭载部TAB的下表面从封固体MR的下表面露出，但在图17(b)中，示出了树脂RS进入该芯片搭载部TAB的下表面的情况。如图17(b)所示，可知，在芯片搭载部TAB的下表面上，沿着芯片搭载部TAB的外周部形成有相互分离的槽DIT1和槽DIT2。也就是说，沿着芯片搭载部TAB的外周部，在外侧形成有槽DIT1，在槽DIT1的内侧形成有槽DIT2。
在这里，如图17(b)所示，可知：虽然树脂RS进入了芯片搭载部TAB的下表面，但该树脂RS由形成于芯片搭载部TAB的下表面的槽DIT1和槽DIT2拦截，树脂RS不进入比槽DIT2靠内侧的区域中。即，可知：在本实施方式中，由于在芯片搭载部TAB的下表面，在层差部DL的内侧设置有槽DIT1和槽DIT2，不能够利用层差部DL防止的树脂RS的进入受槽DIT1和槽DIT2拦截。也就是说，即使在树脂RS进入芯片搭载部TAB的下表面的情况下，根据本实施方式，可知，由于在层差部DL的内侧设置有槽DIT1和槽DIT2，所以抑制了树脂RS进入比内侧的槽DIT2更靠内侧的区域。
具体而言，图18是表示利用形成于芯片搭载部TAB的下表面的槽DIT1和槽DIT2抑制了树脂RS的进入的示意图。特别是，如图18所示，可知，在本实施方式中，抑制了树脂RS进入比槽DIT2更靠内侧的区域。此时，从图18也可以理解，在树脂RS也进入了形成于芯片搭载部TAB的下表面的槽DIT1和槽DIT2的情况下，可知进入槽DIT1的树脂RS的量比进入槽DIT2的树脂RS的量多。也就是说，首先，利用形成于外侧的槽DIT1抑制了树脂RS的进入，但未能够由该槽DIT1拦截的树脂RS由形成于内侧的槽DIT2拦截。由此，如图18所示，进入槽DIT1的树脂RS的量比进入槽DIT2的树脂RS的量多。
如以上，能够实施一边露出引线LD的一部分和芯片搭载部TAB的下表面，一边用树脂RS封固半导体芯片CHP的工序。此时，在图19中，示出了在形成于芯片搭载部TAB的下表面的槽DIT1和槽DIT2中埋入了树脂RS的状态。
接着，如图20(a)和图20(b)所示，清洗芯片搭载部TAB的下表面。由此，除去埋入槽DIT1和槽DIT2的树脂RS。例如，清洗芯片搭载部TAB的下表面的工序能够通过电解去飞边(电解)和水压去飞边(高压水喷射)的组合来实施。也就是说，在本实施方式的清洗工序中，利用电解去飞边使附着的树脂RS浮起后，通过利用水压去飞边将浮起的树脂RS吹走从而除去。
接着，如图21(a)和图21(b)所示，在从封固体MR露出的引线LD的部分和从封固体MR露出的芯片搭载部TAB的下表面形成镀覆膜PF。具体而言，在本实施方式的外部镀覆工序中，例如，利用电解镀覆法，形成由纯锡(Sn)构成的镀覆膜PF。此外，镀覆膜PF由不含铅的材料(无铅材料)构成即可，不限于纯锡，可以使用由锡-铋或锡-铜构成的材料。
根据以上说明，在本实施方式中，在由于形成封固体MR的工序而树脂RS也进入了形成于芯片搭载部TAB的下表面的槽DIT1和槽DIT2的情况下(参照图18)，通过清洗工序，除去了埋入槽DIT1和槽DIT2的树脂RS(参照图20)。然后，在外部镀覆工序中，在槽DIT1的内壁和槽DIT2的内壁也形成镀覆膜PF(参照图21)。
之后，如图22所示，例如，在将从封固体MR突出的引线LD成形为鸥翼状后，将半导体器件PKG1单片化。如以上，能够制造本实施方式中的半导体器件PKG1。
<实施方式中的包括制造方法方面的特征>
本实施方式中的基本思想是如下思想：在接片露出型半导体器件中，以在芯片搭载部的下表面设置抑制树脂泄漏的扩展的槽为前提，在利用树脂的封固工序后，实施与漏出到芯片搭载部的下表面的树脂一起，也除去进入槽的内部的树脂的清洗工序，清洗工序后，在槽的内部也形成镀覆膜。
而且，在本实施方式中，具有将上述基本思想具体实现的特征点，以下，说明本实施方式中的包括制造方法方面的特征点。
本实施方式中的第一特征点为：不是在准备的引线框架LF上预先形成镀覆膜PF，而是在半导体器件的制造工序中形成镀覆膜。进一步而言，本实施方式中的第一特征点为：例如，如图20和图21所示，在实施了清洗从封固体MR露出的芯片搭载部TAB的下表面的工序后的工序中，在芯片搭载部TAB的下表面形成镀覆膜PF。由此，根据本实施方式，例如，如图21(b)所示，能够在槽DIT1的内壁和槽DIT2的内壁形成镀覆膜PF。也就是说，根据本实施方式中的第一特征点，在由于形成封固体MR的工序而树脂RS也进入了形成于芯片搭载部TAB的下表面的槽DIT1和槽DIT2的情况下，通过清洗芯片搭载部TAB的下表面的工序，除去埋入槽DIT1和槽DIT2的树脂RS。然后，在外部镀覆工序中，能够在槽DIT1的内壁和槽DIT2的内壁也形成镀覆膜PF。结果，根据本实施方式，例如，如图9所示，能够将包括槽DIT1和槽DIT2的区域(图8的区域A2)整体使用于与安装基板MB的端子TE2的电连接。因此，根据本实施方式，能够提高半导体器件PKG1与安装基板MB的连接可靠性。并且，由于能够使槽DIT1和槽DIT2经由镀覆膜PF与安装基板MB的端子TE2接触，所以能够使从芯片搭载部TAB的散热效率提高。即，根据本实施方式，由于能够将包括槽DIT1和槽DIT2的区域作为热的释放路径使用，所以能够使在半导体芯片CHP产生的热高效地从芯片搭载部TAB的下表面释放。因此，根据本实施方式，不仅能够提高半导体器件PKG1与安装基板MB的连接可靠性，能够抑制由散热效率的提高导致的半导体器件PKG1的误动作，通过它们的相辅相乘的效应，能够实现半导体器件PKG1的可靠性的提高。
例如，在关联技术中，作为无铅对策，使用由Ni(镍)/Pd(钯)/Au(金)的层叠膜构成的镀覆膜PF，且预先在引线框架上形成Ni/Pd/Au膜。但是，在按这种方式构成的关联技术中，难以实施将漏出到芯片搭载部TAB的下表面的树脂RS除去的清洗工序。其原因在于，在关联技术中，由于预先在引线框架LF上形成有镀覆膜PF，在关联技术中，当实施清洗工序时，必然地会给镀覆膜PF带来不良影响。具体而言，在关联技术中，当实施清洗工序时，构成Ni/Pd/Au膜的镍会堆积在芯片搭载部TAB的下表面。而且，当镍堆积在芯片搭载部TAB的下表面时，由于该镍容易氧化，所以芯片搭载部TAB与安装基板MB的连接可靠性会降低。因此，在关联技术中，难以实施将漏出到芯片搭载部TAB的下表面的树脂RS除去的清洗工序。
与此相对，根据本实施方式，不是如关联技术那样预先在准备的引线框架LF上形成由Ni(镍)/Pd(钯)/Au(金)的层叠膜构成的镀覆膜PF，而是在半导体器件的制造工序中(外部镀覆工序)中形成例如由纯锡构成的镀覆膜PF。由此，根据本实施方式，能够在外部镀覆工序之前的工序中形成封固体MR，并在形成该封固体MR的工序与外部镀覆工序之间插入清洗芯片搭载部TAB的下表面的工序。其原因在于，根据该构成，由于在实施清洗工序后实施外部镀覆工序，由清洗工序导致的影响不会对镀覆膜PF带来影响。
根据以上说明，本实施方式中的第一特征点为：在半导体器件的制造工序中形成由无铅材料构成的镀覆膜PF。进一步而言，本实施方式中的第一特征点为：形成镀覆膜PF的外部镀覆工序在形成封固体MR的工序之后的工序中实施。而且，由于该第一特征点，能够在外部镀覆工序之前的工序中插入清洗芯片搭载部TAB的下表面的工序。结果，根据本实施方式，即使在树脂RS也进入了形成于芯片搭载部TAB的下表面的槽DIT1和槽DIT2的情况下，通过清洗芯片搭载部TAB的下表面的工序，除去埋入槽DIT1和槽DIT2的树脂RS，在外部镀覆工序中，在槽DIT1的内壁和槽DIT2的内壁也形成镀覆膜PF。由此，槽DIT1的内部和槽DIT2的内部也有助于半导体器件PKG1与安装基板MB的连接，由此，根据本实施方式，能够提高半导体器件PKG1与安装基板MB的连接可靠性，并且能够提高半导体器件PKG1的散热特性。
本实施方式中的基本思想中，在芯片搭载部的下表面设置槽这一点与关联技术共通，但不同点在于：在关联技术中设置的槽不以除去进入槽的内部的树脂为前提，与之相对，在本实施方式中设置的槽以除去进入槽的内部的树脂为前提。也就是说，本实施方式中的槽与关联技术所设置的槽的共通点为：具有抑制树脂泄漏在芯片搭载部的下表面的扩展的功能。但是，由于在关联技术中设置的槽的设计思想不以除去进入槽的内部的树脂为前提，所以成为专用于如下观点的基本思想：尽可能增大槽的内部的容积，提高树脂泄漏的拦截效果。与此相对，由于在本实施方式中设置的槽的设计思想以除去进入槽的内部的树脂为前提，所以成为来自如下观点的基本思想：对于槽，不仅考虑树脂泄漏的拦截功能，也考虑进入槽的内部的树脂的除去容易性。这样，由于本实施方式中的基本思想与关联技术中的基本思想和方向性(观点)不同，所以具体实现本实施方式中的基本思想的半导体器件的构成与关联技术中的半导体器件的构成不同。也就是说，本实施方式中的芯片搭载部的下表面构成与关联技术中的芯片搭载部的下表面构成不同。
以下，说明将该基本思想具体实现而成的本实施方式中的第二特征点。本实施方式中的第二特征点为：为了容易除去进入槽DIT1的内部和槽DIT2的内部的树脂RS，对槽DIT1的形状和槽DIT2的形状实施了改进。具体而言，例如，如图8所示，槽DIT1和槽DIT2构成为：槽DIT1的深度d2和槽DIT2的深度d2分别成为芯片搭载部TAB的厚度t1的1/2以下。由此，根据本实施方式，能够减小槽DIT1的深度d2和槽DIT2的深度d2。这意味着容易除去进入槽DIT1和槽DIT2的内部的树脂RS。结果，根据本实施方式中的第二特征点，通过清洗芯片搭载部TAB的下表面的清洗工序，能够可靠地除去进入槽DIT1和槽DIT2的树脂RS。
关于该点，在关联技术中，例如，如图3所示，槽DIT的深度比芯片搭载部TAB的厚度的1/2大。这是由于，在关联技术中，由于不以除去进入槽DIT的内部的树脂RS为前提，所以仅着眼于尽可能增大槽DIT的内部的容积而提高树脂泄漏的拦截效果的观点。与此相对，在本实施方式中设置的槽DIT1(槽DIT2)以除去进入槽DIT1(槽DIT2)的内部的树脂RS为前提，所以对于槽DIT1(槽DIT2)，不仅考虑了树脂泄漏的拦截功能，也考虑了进入槽DIT1(槽DIT2)的内部的树脂RS的除去容易性。结果，在本实施方式中，为了使进入的树脂RS的除去特性提高，构成为：槽DIT1(槽DIT2)的深度d2成为芯片搭载部TAB的厚度t1的1/2以下。
该本实施方式中的第二特征点如以下，也能够用其他表达方式来表示。即，例如，如图8所示，槽DIT1(槽DIT2)也能够构成为槽DIT1(槽DIT2)的深度d2比层差部DL的层差d1小。由此，根据本实施方式，能够减小槽DIT1(槽DIT2)的深度d2。这意味着容易除去进入槽DIT1(槽DIT2)的内部的树脂RS。结果，根据本实施方式中的第二特征点，通过清洗芯片搭载部TAB的下表面的清洗工序，能够可靠地除去进入槽DIT1(槽DIT2)的树脂RS。
即，在层差部DL中埋入有树脂RS，不以除去该埋入的树脂RS为前提。另一方面，槽DIT1(槽DIT2)以除去进入的树脂RS为前提。因此，层差部DL与槽DIT1(槽DIT2)在是否除去树脂RS这一点不同，由于深度越浅越容易除去树脂RS，所以在本实施方式中，构成为槽DIT1(槽DIT2)的深度d2比层差部DL的层差d1小。
关于该点，在关联技术中，例如，如图3所示，槽DIT的深度与层差部DL的层差成为同程度。这是由于，在关联技术中，由于不以除去进入槽DIT的内部的树脂RS为前提，所以仅着眼于尽可能增大槽DIT的内部的容积而提高树脂泄漏的拦截效果的观点。另一方面，在本实施方式中，由于以除去进入槽DIT1(槽DIT2)的树脂RS为前提，如图8所示，槽DIT1(槽DIT2)的深度d2比不以除去埋入的树脂RS为前提的层差部DL的层差小。
作为本实施方式中的第二特征点的进一步的改进点，例如，如图8所示，槽DIT1的形状和槽DIT2的形状设为V字形。由此，根据本实施方式，能够提高进入槽DIT1(槽DIT2)的树脂RS的除去容易性。其原因在于，与图3所示的关联技术中的半圆形的槽DIT相比，根据本实施方式中的V字形的槽DIT1(槽DIT2)，由于即使是与半圆形的槽DIT相同的深度和宽度，容积也会变小，所以可认为进入槽DIT1(槽DIT2)的树脂RS的除去容易性提高。
另外，例如，为了形成V字形的槽DIT1(槽DIT2)，能够使用冲压法。根据以上说明，本实施方式中的第二特征点具体地具有：减小槽DIT1(槽DIT2)的深度d2的第一改进点和设为V字形而减小容积的第二改进点。而且，由于该第一改进点与第二改进点的相辅相乘的效应，根据本实施方式，能够大幅提高进入槽DIT1(槽DIT2)的树脂RS的除去特性。
接着，本实施方式中的第三特征点为：例如，如图7和图8所示，在芯片搭载部TAB的下表面设置有多个槽(例如槽DIT1和槽DIT2)。正因为本实施方式中的槽DIT1以除去进入槽DIT1的内部的树脂RS为前提，对于槽DIT1，不仅考虑了树脂泄漏的拦截功能，也考虑了进入槽DIT1的内部的树脂RS的除去容易性，所以这是有用的构成。即，在本实施方式中，考虑了进入槽DIT1的内部的树脂RS的除去容易性，从提高该树脂RS的除去容易性的观点想到了上述第二特征点。而且，根据该本实施方式中的第二特征点，通过减小槽DIT1的深度d2的第一改进点和设为V字形而减小容积的第二改进点，能够提高进入槽DIT1的树脂RS的除去容易性。另一方面，如果反过来说，能够提高进入槽DIT1的树脂RS的除去容易性这一情况也可以说意味着槽DIT1的拦截功能降低。因此，在本实施方式中，为了抑制作为提高进入槽DIT1的树脂RS的除去容易性的构成的副作用而变得明显的拦截功能的降低，在芯片搭载部TAB的下表面设置有多个槽(例如槽DIT1和槽DIT2)(第三特征点)。由此，例如，如图18所示，能够用设置于槽DIT1的内侧的槽DIT2拦截未被槽DIT1拦截的树脂RS。也就是说，根据本实施方式中的第三特征点，能够抑制拦截功能的降低这样的第二特征点的副作用，使拦截功能充分地发挥。
这样，根据本实施方式，通过将上述第二特征点和第三特征点组合，能够在高层次兼顾在芯片搭载部TAB的下表面的树脂泄漏的拦截功能的提高和进入槽DIT1(槽DIT2)的内部的树脂RS的除去容易性的提高。
正因为以清洗芯片搭载部TAB的下表面并除去进入槽DIT1(槽DIT2)的内部的树脂RS这样的第一特征点为前提，所以本实施方式中的第三特征点是有用的构成。以下说明该点。
例如，在图3所示的关联技术中，未假想将埋入槽DIT的树脂RS除去。因此，在关联技术中，难以在芯片搭载部TAB的下表面采用相互分离地配置的多个槽DIT。其原因在于，在关联技术中，当在芯片搭载部TAB的下表面设置多个槽DIT时，在到内侧的槽DIT为止的区域中残存树脂RS。也就是说，在关联技术中，在芯片搭载部TAB的下表面设置多个槽DIT而实现树脂泄漏的拦截功能的提高的情况下，由于漏出到芯片搭载部TAB的下表面的树脂RS按原样残存，所以树脂RS残存的区域变大。这意味着招致半导体器件与安装基板的连接可靠性的降低，并且招致半导体器件的散热特性的降低。因此，在关联技术中，从实现半导体器件与安装基板的连接可靠性的提高、半导体器件的散热特性的提高的观点来看，成为难以采用在芯片搭载部TAB的下表面设置多个槽DIT的构成。即，在未假想将埋入槽DIT的树脂RS除去的关联技术中，与在芯片搭载部TAB的下表面设置多个槽DIT而实现树脂泄漏的拦截功能的提高的构成相比，设置单一的槽DIT，并尽可能增大单一的槽DIT的内部的容积而提高树脂泄漏的拦截效果的构成较有用。
与此相对，在本实施方式中，以清洗芯片搭载部TAB的下表面并除去进入槽DIT1(槽DIT2)的内部的树脂RS为前提。在该情况下，由于进入槽DIT1和槽DIT2中的每一个的树脂RS会被除去，设置多个槽DIT1和槽DIT2的构成与关联技术不同，成为如下构成：能够实现树脂泄漏的拦截功能的提高，也不会招致半导体器件与安装基板的连接可靠性的降低、半导体器件的散热特性的降低。另一方面，在本实施方式中，由于设置单一的槽，并尽可能增大单一的槽的内部的容积而提高树脂泄漏的拦截效果的构成使进入的树脂RS的除去容易性显著降低，所以成为难以在本实施方式中采用的构成。在这里，在本实施方式中，以清洗芯片搭载部TAB的下表面并除去进入槽DIT1(槽DIT2)的内部的树脂RS为前提。因此，在本实施方式中，与在芯片搭载部TAB的下表面设置单一的槽DIT，并尽可能增大单一的槽DIT的内部的容积而提高树脂泄漏的拦截效果的构成相比，在芯片搭载部TAB的下表面设置多个槽(槽DIT1和槽DIT2)而实现树脂泄漏的拦截功能的提高的构成较有用。
这样，本实施方式与关联技术的方向性(观点)不同。因此，正因为以清洗芯片搭载部TAB的下表面并除去进入槽DIT1(槽DIT2)的内部的树脂RS这样的第一特征点为前提，所以在芯片搭载部TAB的下表面相互分离地设置多个槽(槽DIT1和槽DIT2)这样的本实施方式中的第三特征点成为具有有用的技术意义的构成。
接着，本实施方式中的第四特征点为：实施了如下改进：尽可能在芯片搭载部TAB的下表面的外周部抑制树脂RS的进入。其原因在于，如果能够尽可能在芯片搭载部TAB的下表面的外周部抑制树脂RS的进入，则能够减小芯片搭载部TAB的下表面中的、树脂RS进入的面积，结果，能够提高进入下表面的树脂RS的除去容易性。
本实施方式中的第四特征点的具体第一改进点为：例如，如图8所示，在剖视图中，层差部DL的层差位置与槽DIT1的中心位置的距离L1比槽DIT1的中心位置与槽DIT2的中心位置的距离L2小。由此，能够使配置于外侧的槽DIT1的配置位置接近芯片搭载部TAB的外周部。即，配置于外侧的槽DIT1的配置位置越接近芯片搭载部TAB的外周部，越能够减小进入芯片搭载部TAB的下表面的树脂RS的面积。由此，根据本实施方式中的第四特征点，能够提高进入芯片搭载部TAB的下表面的树脂RS的除去容易性。
接着，本实施方式中的第四特征点的进一步具体的第二改进点为：例如，如图7所示，沿着芯片搭载部TAB的下表面的外周部延伸并配置的槽DIT1(槽DIT2)在芯片搭载部TAB的角部附近具有锥形形状。换句话说，芯片搭载部TAB具有：沿第一方向延伸的第一边、与第一边交叉的第二边以及作为第一边与第二边的交叉点的角部。而且，槽DIT1(槽DIT2)具有与第一边并行的第一部分、与第二边并行的第二部分以及将第一部分和所述第二部分连接的第三部分。在这里，槽DIT1(槽DIT2)的第三部分与角部之间的距离比槽DIT1(槽DIT2)的第一部分与第一边之间的距离长，且比槽DIT1(槽DIT2)的第二部分与第二边之间的距离长。特别是，第三部分与第一部分形成的角为钝角，第三部分与第二部分形成的角也为钝角。
由此，根据本实施方式中的第四特征点的进一步具体的第二改进点，能够尽可能接近芯片搭载部TAB的外周部附近地配置槽DIT1(槽DIT2)。其原因在于，由于设计布局限制，必须使槽DIT1(槽DIT2)距芯片搭载部TAB的角部一定距离，但由于具有锥形形状，能够一边确保角部与锥形形状的距离，一边与没有锥形形状的情况下相比，尽可能接近芯片搭载部TAB的外周部附近地配置槽DIT1(槽DIT2)。结果，根据本实施方式，能够减小进入芯片搭载部TAB的下表面的树脂RS的面积，由此，能够提高进入芯片搭载部TAB的下表面的树脂RS的除去容易性。
根据以上说明，根据本实施方式中的第四特征点，由于上述第一改进点与第二改进点的相辅相乘的效应，能够尽可能接近芯片搭载部TAB的外周部附近地配置槽DIT1(槽DIT2)。结果，能够减小进入芯片搭载部TAB的下表面的树脂RS的量，由此，能够大幅提高进入芯片搭载部TAB的下表面的树脂RS的除去容易性。
接着，本实施方式中的第五特征点为：例如，如图8所示，层差部DL的层差d1为芯片搭载部TAB的厚度t1的1/2以下。在这里，从有效地抑制树脂RS进入芯片搭载部TAB的下表面的观点来看，能够考虑到优选层差部DL的层差较大。由于该点，例如，如图3所示的关联技术那样，能够考虑到优选将层差部DL的层差设为比芯片搭载部TAB的厚度的1/2大，但在本实施方式中，将层差部DL的层差d1设为芯片搭载部TAB的厚度t1的1/2以下。
这基于以下所示的理由。即，层差部DL例如通过冲压法形成，但层差部DL的层差越大，压扁量变得越大，结果，芯片搭载部TAB的上表面的平坦性降低。然后，当芯片搭载部TAB的上表面的平坦性降低时，搭载在芯片搭载部TAB的上表面的半导体芯片CHP的安装性降低。因此，在本实施方式中，将层差部DL的层差d1设为芯片搭载部TAB的厚度t1的1/2以下。在该情况下，由于能够减小用冲压法形成层差部DL时的压扁量，所以能够抑制芯片搭载部TAB的上表面的平坦性的降低。因此，根据本实施方式中的第五特征点，能够抑制搭载在芯片搭载部TAB的上表面的半导体芯片CHP的安装性的降低。
而且，根据本实施方式中的第五特征点，利用单独的层差部DL抑制树脂RS进入芯片搭载部TAB的下表面的效果减小。但是，根据本实施方式，当考虑在层差部DL的内侧设置槽DIT1，且在槽DIT1的内侧设置槽DIT2时，通过层差部DL、槽DIT1以及槽DIT2的组合，充分地抑制了树脂RS进入芯片搭载部TAB的下表面。也就是说，由于通过层差部DL、槽DIT1以及槽DIT2的组合，树脂RS向芯片搭载部TAB的下表面的进入被抑制为最小限度，所以进一步从提高芯片搭载部TAB的上表面的平坦性的观点来看，采用本实施方式中的第五特征点是有用的。
<变形例1>
图23(a)是放大表示本变形例1中的芯片搭载部TAB的一部分的图。如图23(a)所示，在本变形例1中的芯片搭载部TAB的下表面，在外端部设置有层差部DL，与该层差部DL的内侧分离地形成有槽DIT1，且与该槽DIT1的内侧分离地形成有槽DIT2。
在这里，在本变形例1中，槽DIT1的深度与槽DIT2的深度不同。具体而言，槽DIT1的深度比槽DIT2的深度深。换句话说，槽DIT2的深度比槽DIT1的深度浅。进一步，详细而言，如图23(a)所示，在层差部DL的层差d1、槽DIT1的深度d2a以及槽DIT2的深度d2b之间，d1>d2a>d2b这样的关系成立。
这基于以下所示的理由。即，在层差部DL中埋入有树脂，不以除去埋入层差部DL的树脂为前提。另一方面，槽DIT1(槽DIT2)以除去进入的树脂为前提。因此，层差部DL与槽DIT1(槽DIT2)在是否除去树脂这一点不同，由于深度越浅越容易除去树脂，所以在本变形例1中，槽DIT1的深度d2a和槽DIT2的深度d2b也比层差部DL的层差d1小。
进一步，在本变形例1中，也考虑了以下点。例如，如图18所示，在树脂RS也进入了形成于芯片搭载部TAB的下表面的槽DIT1和槽DIT2的情况下，进入槽DIT1的树脂RS的量比进入槽DIT2的树脂RS的量多。也就是说，首先，利用形成于外侧的槽DIT1抑制了树脂RS的进入，但未能够由该槽DIT1拦截的树脂RS由形成于内侧的槽DIT2拦截。因此，如图18所示，进入槽DIT1的树脂RS的量比进入槽DIT2的树脂RS的量多。因此，在本变形例1中，使槽DIT1的深度d2a比槽DIT2的深度d2b深。由此，根据本变形例1，在配置于外侧的槽DIT1中，由于深度d2a比层差部DL的层差d1小，能够确保除去容易性，另一方面，通过使槽DIT1的深度d2a比槽DIT2的深度d2b深，充分地确保了拦截功能。换句话说，根据本变形例1，由于配置于内侧的槽DIT2不比槽DIT1更被要求树脂的拦截效果，所以也能够使槽DIT2的深度d2b比槽DIT1的深度d2a浅而提高树脂的除去容易性。
<变形例2>
图23(b)是放大表示本变形例2中的芯片搭载部TAB的一部分的图。如图23(b)所示，在本变形例2中的芯片搭载部TAB的下表面，在外端部设置有层差部DL，与该层差部DL的内侧分离地形成有槽DIT1，且与该槽DIT1的内侧分离地形成有槽DIT2。
在这里，在本变形例2中，槽DIT1的形状和槽DIT2的形状呈半圆形。也就是说，在实施方式中，例如，如图8所示，说明了将槽DIT1的形状和槽DIT2的形状形成为V字形的例子，但不限于此，如图23(b)所示的本变形例2那样，也可以将槽DIT1的形状和槽DIT2的形状设为半圆形。该情况下，例如，由于槽DIT1和槽DIT2能够通过蚀刻加工形成，所以不会像冲压法那样产生压扁量，所以能够得到容易确保芯片搭载部TAB的上表面的平坦性的优点。
<变形例3>
在实施方式中，作为半导体器件PKG1的封装形态，以QFP为例列举说明，但实施方式中的技术思想不限于此，例如，也能够应用于封装形态为QFN(Quad Flat Non-LeadedPackage：方形扁平无引线封装)的半导体器件。
(单片模塑型)
图24(a)是从上表面侧观察本变形例3中的半导体器件PKG2得到的外观图，图24(b)是从下表面侧观察本变形例3中的半导体器件PKG2得到的外观图。如图24(b)所示，在封固体MR的下表面的外周部配置有多个引线LD，在封固体MR的下表面的中央部，芯片搭载部TAB的下表面从封固体MR露出。而且，在露出的芯片搭载部TAB的下表面，形成有槽DIT1和槽DIT2。
图25是表示本变形例3中的半导体器件PKG2的剖视图。如图25所示，可知，在本变形例3中的半导体器件PKG2中，在从封固体MR露出的芯片搭载部TAB的下表面上，也形成有槽DIT1和槽DIT2。这样，在本变形例3中的半导体器件PKG2中，也能够将实施方式中的技术思想具体实现。
(分批模塑型)
图26(a)是从上表面侧观察本变形例3中的半导体器件PKG3得到的外观图，图26(b)是从下表面侧观察本变形例3中的半导体器件PKG3得到的外观图。如图26(b)所示，在封固体MR的下表面的外周部配置有多个引线LD，在封固体MR的下表面的中央部，芯片搭载部TAB的下表面从封固体MR露出。而且，在露出的芯片搭载部TAB的下表面，形成有槽DIT1和槽DIT2。
图27是表示本变形例3中的半导体器件PKG3的剖视图。如图27所示，可知，在本变形例3中的半导体器件PKG3中，在从封固体MR露出的芯片搭载部TAB的下表面上，也形成有槽DIT1和槽DIT2。这样，在本变形例3中的半导体器件PKG3中，也能够将实施方式中的技术思想具体实现。
以上，基于实施方式具体说明了本发明人所研发的发明，但本发明并不限定于所述实施方式，当然能够在不脱离其主旨的范围内进行各种变更。
所述实施方式包括以下方式。
(附记1)一种半导体器件，具备：
芯片搭载部，在下表面形成有第一槽；
半导体芯片，搭载于所述芯片搭载部的上表面；
引线，经由导电性部件与所述半导体芯片的焊盘电连接；以及
封固体，将所述半导体芯片封装，
所述芯片搭载部的所述下表面从所述封固体露出，
在包括所述第一槽内的所述下表面形成有镀覆膜。
(附记2)
在附记1记载的半导体器件中，
在所述第一槽内不形成构成所述封固体的树脂。
(附记3)
在附记1记载的半导体器件中，
所述第一槽沿着所述芯片搭载部的外周部形成。
(附记4)
在附记1记载的半导体器件中，
所述第一槽的深度为所述芯片搭载部的厚度的1/2以下。
(附记5)
在附记1记载的半导体器件中，
所述第一槽的截面形状为V字形。
(附记6)
在附记1记载的半导体器件中，
在所述芯片搭载部的所述下表面，还与所述第一槽分离地形成有第二槽。
(附记7)
在附记6记载的半导体器件中，
所述第二槽形成在比所述第一槽靠所述芯片搭载部的内侧。
(附记8)
在附记6记载的半导体器件中，
所述第一槽的深度和所述第二槽的深度均为所述芯片搭载部的厚度的1/2以下。
(附记9)
在附记7记载的半导体器件中，
所述第一槽的深度比所述第二槽的深度深。
(附记10)
在附记6记载的半导体器件中，
在所述第二槽的内壁上也形成有所述镀覆膜。
(附记11)
在附记6记载的半导体器件中，
在所述第二槽内不形成构成所述封固体的树脂。
(附记12)
在附记1记载的半导体器件中，
在所述芯片搭载部的下表面的外端部，形成有与所述第一槽分离的层差部。
(附记13)
在附记12记载的半导体器件中，
所述第一槽形成在比所述层差部靠内侧。
(附记14)
在附记12记载的半导体器件中，
所述第一槽的深度比所述层差部的层差浅。
(附记15)
在附记12记载的半导体器件中，
在所述芯片搭载部的所述下表面，在比所述第一槽靠内侧形成有第二槽，
在剖视图中，所述层差部的层差位置与所述第一槽的中心位置的距离比所述第一槽的中心位置与所述第二槽的中心位置的距离小。
(附记16)
在附记12记载的半导体器件中，
在所述层差部的内部，形成有构成所述封固体的树脂。
(附记17)
在附记1记载的半导体器件中，
所述芯片搭载部具有：
沿第一方向延伸的第一边；
与所述第一边交叉的第二边；以及
作为所述第一边与所述第二边的交叉点的角部，
所述第一槽具有：
与所述第一边并行的第一部分；
与所述第二边并行的第二部分；以及
将所述第一部分和所述第二部分连接的第三部分，
所述第一槽的所述第三部分与所述角部之间的距离比所述第一槽的所述第一部分与所述第一边之间的距离长，且比所述第一槽的所述第二部分与所述第二边之间的距离长。
(附记18)
在附记17记载的半导体器件中，
所述第三部分与所述第一部分形成的角为钝角，
所述第三部分与所述第二部分形成的角为钝角。
附图标记的说明
CHP 半导体芯片
DIT1 槽
DIT2 槽
DL 层差部
LD 引线
LF 引线框架
MR 封固体
PF 镀覆膜
RS 树脂
TAB 芯片搭载部
W 导线

Claims (15)

1.一种半导体器件的制造方法，包括：
(a)准备引线框架的工序，所述引线框架具有在下表面形成有第一槽的芯片搭载部和引线；
(b)将半导体芯片搭载在所述芯片搭载部的上表面的工序；
(c)经由导电性部件将形成于所述半导体芯片的焊盘与所述引线电连接的工序；
(d)一边使所述引线的一部分和所述芯片搭载部的所述下表面露出，一边用树脂封固所述半导体芯片的工序；
(e)在所述(d)工序之后清洗所述芯片搭载部的所述下表面的工序；以及
(f)在所述(e)工序之后，在所述芯片搭载部的所述下表面上形成镀覆膜的工序，
在由于所述(d)工序所述树脂也进入在所述芯片搭载部的所述下表面形成的所述第一槽的情况下，通过所述(e)工序埋入所述第一槽的所述树脂被除去，在所述(f)工序中，在所述第一槽的内壁也形成所述镀覆膜。
2.根据权利要求1所述的半导体器件的制造方法，
所述第一槽沿着所述芯片搭载部的外周部形成。
3.根据权利要求1所述的半导体器件的制造方法，
所述第一槽的深度为所述芯片搭载部的厚度的1/2以下。
4.根据权利要求1所述的半导体器件的制造方法，
所述第一槽利用冲压法形成。
5.根据权利要求1所述的半导体器件的制造方法，
所述第一槽的截面形状为V字形。
6.根据权利要求1所述的半导体器件的制造方法，
在所述芯片搭载部的所述下表面，还与所述第一槽分离地形成有第二槽。
7.根据权利要求6所述的半导体器件的制造方法，
所述第二槽也沿着所述芯片搭载部的外周部形成。
8.根据权利要求7所述的半导体器件的制造方法，
所述第二槽与所述第一槽相比形成在所述芯片搭载部的内侧。
9.根据权利要求6所述的半导体器件的制造方法，
所述第一槽的深度和所述第二槽的深度均为所述芯片搭载部的厚度的1/2以下。
10.根据权利要求8所述的半导体器件的制造方法，
所述第一槽的深度比所述第二槽的深度深。
11.根据权利要求8所述的半导体器件的制造方法，
在由于所述(d)工序所述树脂也进入在所述芯片搭载部的所述下表面形成的所述第一槽和所述第二槽的情况下，进入所述第一槽的所述树脂的量比进入所述第二槽的所述树脂的量多。
12.根据权利要求1所述的半导体器件的制造方法，
在所述芯片搭载部的下表面的外端部，形成有与所述第一槽分离的层差部。
13.根据权利要求12所述的半导体器件的制造方法，
所述第一槽与所述层差部靠相比形成在内侧。
14.根据权利要求12所述的半导体器件的制造方法，
所述第一槽的深度比所述层差部的层差浅。
15.根据权利要求12所述的半导体器件的制造方法，
在所述芯片搭载部的所述下表面，在所述第一槽的内侧形成有第二槽，
在剖视图中，所述层差部的层差位置与所述第一槽的中心位置的距离比所述第一槽的中心位置与所述第二槽的中心位置的距离小。
CN201580077834.5A 2015-06-24 2015-06-24 半导体器件的制造方法 Active CN107431060B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/068179 WO2016207999A1 (ja) 2015-06-24 2015-06-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN107431060A true CN107431060A (zh) 2017-12-01
CN107431060B CN107431060B (zh) 2021-01-05

Family

ID=57585216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580077834.5A Active CN107431060B (zh) 2015-06-24 2015-06-24 半导体器件的制造方法

Country Status (7)

Country Link
US (2) US9972508B2 (zh)
EP (1) EP3316294A4 (zh)
JP (1) JP6337207B2 (zh)
KR (1) KR102457011B1 (zh)
CN (1) CN107431060B (zh)
TW (1) TWI703694B (zh)
WO (1) WO2016207999A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110568678B (zh) * 2019-09-26 2021-01-01 深圳市华星光电技术有限公司 显示面板
US11830778B2 (en) * 2020-11-12 2023-11-28 International Business Machines Corporation Back-side wafer modification

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196006A (ja) * 1998-12-24 2000-07-14 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
US20030006055A1 (en) * 2001-07-05 2003-01-09 Walsin Advanced Electronics Ltd Semiconductor package for fixed surface mounting
JP2008147370A (ja) * 2006-12-08 2008-06-26 Nec Electronics Corp 半導体装置及びその製造方法
JP2011091145A (ja) * 2009-10-21 2011-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CN103137592A (zh) * 2011-12-01 2013-06-05 瑞萨电子株式会社 半导体器件
JP2013258348A (ja) * 2012-06-14 2013-12-26 Renesas Electronics Corp 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7608482B1 (en) * 2006-12-21 2009-10-27 National Semiconductor Corporation Integrated circuit package with molded insulation
JP2009076658A (ja) * 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
US8133759B2 (en) * 2009-04-28 2012-03-13 Macronix International Co., Ltd. Leadframe
WO2011142006A1 (ja) * 2010-05-12 2011-11-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5503466B2 (ja) * 2010-08-31 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5706128B2 (ja) 2010-10-25 2015-04-22 株式会社三井ハイテック 半導体装置の樹脂バリ除去方法
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
KR20150056531A (ko) * 2012-09-24 2015-05-26 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
JP6129645B2 (ja) * 2013-05-29 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196006A (ja) * 1998-12-24 2000-07-14 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
US20030006055A1 (en) * 2001-07-05 2003-01-09 Walsin Advanced Electronics Ltd Semiconductor package for fixed surface mounting
JP2008147370A (ja) * 2006-12-08 2008-06-26 Nec Electronics Corp 半導体装置及びその製造方法
JP2011091145A (ja) * 2009-10-21 2011-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CN103137592A (zh) * 2011-12-01 2013-06-05 瑞萨电子株式会社 半导体器件
JP2013258348A (ja) * 2012-06-14 2013-12-26 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6337207B2 (ja) 2018-06-06
JPWO2016207999A1 (ja) 2017-11-24
KR20180020121A (ko) 2018-02-27
CN107431060B (zh) 2021-01-05
EP3316294A4 (en) 2019-02-20
TWI703694B (zh) 2020-09-01
KR102457011B1 (ko) 2022-10-21
EP3316294A1 (en) 2018-05-02
US9972508B2 (en) 2018-05-15
US20180033649A1 (en) 2018-02-01
TW201724429A (zh) 2017-07-01
WO2016207999A1 (ja) 2016-12-29
US20190228987A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
US6984880B2 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US7112875B1 (en) Secure digital memory card using land grid array structure
US8362598B2 (en) Semiconductor device with electromagnetic interference shielding
US20120126378A1 (en) Semiconductor device package with electromagnetic shielding
KR101156520B1 (ko) 면실장형 전자부품 및 그 제조방법
US9978611B2 (en) Stack frame for electrical connections and the method to fabricate thereof
US9589906B2 (en) Semiconductor device package and method of manufacturing the same
US10636735B2 (en) Package structure and the method to fabricate thereof
JP2017037898A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
CN107431060A (zh) 半导体器件的制造方法
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
CN210575932U (zh) 一种引线框架及封装结构
JP2533012B2 (ja) 表面実装型半導体装置
JP2533011B2 (ja) 表面実装型半導体装置
KR20050000972A (ko) 칩 스택 패키지
JP2018117166A (ja) 半導体装置
DE10047135B4 (de) Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement
KR100191078B1 (ko) 퓨즈드 리이드에 응력흡수수단이 형성된 반도체 패키지용 리이드프레임
KR0161870B1 (ko) 반도체 패키지의 구조 및 제조방법
JP4049782B2 (ja) 半導体装置
JP4620710B2 (ja) 半導体装置
CN110610919A (zh) 一种引线框架、制作方法及封装结构
JPS58178545A (ja) リ−ドフレ−ム
KR200426929Y1 (ko) 내부 접지층을 갖는 집적회로 패키지
KR20000031199A (ko) 리드 프레임과 이를 이용한 적층 칩 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1246502

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant