JPS58178545A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS58178545A JPS58178545A JP6147782A JP6147782A JPS58178545A JP S58178545 A JPS58178545 A JP S58178545A JP 6147782 A JP6147782 A JP 6147782A JP 6147782 A JP6147782 A JP 6147782A JP S58178545 A JPS58178545 A JP S58178545A
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- wirings
- lead frame
- lead
- sides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49558—Insulating layers on lead frames, e.g. bridging members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は可撓性絶縁板上に導電箔体を配設した構造のリ
ードフレームに関する。
ードフレームに関する。
半導体装置用リードフレームは、通常、金属板をプレス
加工あるいは食刻加工して一体的に形成したものが実用
されている。この種のリードフレームでは、複数個の半
導体チップを各独立に載置する場合、同載置部を外部導
出線から浮かせた状態で設けることが困難であるため、
これを支持する余分な外部導出線を必要とし、形状が大
きくなったり、あるいは独立の半導体チップや回路要素
の内蔵に限度があるという難点を有する。
加工あるいは食刻加工して一体的に形成したものが実用
されている。この種のリードフレームでは、複数個の半
導体チップを各独立に載置する場合、同載置部を外部導
出線から浮かせた状態で設けることが困難であるため、
これを支持する余分な外部導出線を必要とし、形状が大
きくなったり、あるいは独立の半導体チップや回路要素
の内蔵に限度があるという難点を有する。
一方、半導体集積回路の実装に際し、可撓性絶縁板上に
配設した多数の金属箔リードの先端を半導体チップの所
定の接続部にボンディングする方式が用いられることも
、いわゆるフィルムキャリア方式とじ１、広く知られて
いる。しかるに、゛かかるフィルムキャリア方式では、
フィンガリードと称される前記金属箔リードと半導体チ
ップ土の多数のポンプイングツ場ド部とを一度のボンデ
イング工程で形成し得る利点はあるが、複数個の半導体
チップを独立に搭載したり、あるいは、半導体チップと
他の回路要素を複合して搭載する混成集積回路の場合に
は、半導体チップ側、回路要素側のそれぞれの接続部に
バンプ（突起電極）と呼ばれる個有の加工を施こす必要
があり、従来からの組立技術であるダイボンディング、
ワイヤボンディングの技術との融合性に難点がある。
配設した多数の金属箔リードの先端を半導体チップの所
定の接続部にボンディングする方式が用いられることも
、いわゆるフィルムキャリア方式とじ１、広く知られて
いる。しかるに、゛かかるフィルムキャリア方式では、
フィンガリードと称される前記金属箔リードと半導体チ
ップ土の多数のポンプイングツ場ド部とを一度のボンデ
イング工程で形成し得る利点はあるが、複数個の半導体
チップを独立に搭載したり、あるいは、半導体チップと
他の回路要素を複合して搭載する混成集積回路の場合に
は、半導体チップ側、回路要素側のそれぞれの接続部に
バンプ（突起電極）と呼ばれる個有の加工を施こす必要
があり、従来からの組立技術であるダイボンディング、
ワイヤボンディングの技術との融合性に難点がある。
本発明は、従来の金属板リードフレームあるいはフィル
ムキャリア方式にみられた上述の問題点を一挙に解消す
るものである。すなわち、本発明は可撓性絶縁板上に、
回路要素の載置部、外部導出線部および前記外部導出線
部の両側の分離帯状部を導電箔体で形成したリードフレ
ームを提供するものである。以下に、本発明を実施例の
図面により詳しく説明する。
ムキャリア方式にみられた上述の問題点を一挙に解消す
るものである。すなわち、本発明は可撓性絶縁板上に、
回路要素の載置部、外部導出線部および前記外部導出線
部の両側の分離帯状部を導電箔体で形成したリードフレ
ームを提供するものである。以下に、本発明を実施例の
図面により詳しく説明する。
第１図は本発明の実施例のデュアルインライン（ＤＩＬ
）型リードフレームの平面図である。このリードフレー
ムは、可撓性絶縁板１の一方の面上に、回路要素の載置
部２、外部導出線部３および前記外部導出線部３０両側
に分離帯状部４をそれぞれ金属箔体、たとえばニッケル
めっきされた銅箔で付設したものである。回路要素の載
置部２は、たとえば半導体集積回路チップを搭載するの
に十分な大きさであり、単一あるいは複数で設けられ、
これらが外部導出線部３の所定の１つに導電接続されて
いる。また、このリードフレームの中には、外部導出線
３とは導電接続されずに、これと遊離した状態の配線部
６を、それぞれ、任意の形状で設け、これらを各回路要
素間の相互結線内部導体として利用することができる。
）型リードフレームの平面図である。このリードフレー
ムは、可撓性絶縁板１の一方の面上に、回路要素の載置
部２、外部導出線部３および前記外部導出線部３０両側
に分離帯状部４をそれぞれ金属箔体、たとえばニッケル
めっきされた銅箔で付設したものである。回路要素の載
置部２は、たとえば半導体集積回路チップを搭載するの
に十分な大きさであり、単一あるいは複数で設けられ、
これらが外部導出線部３の所定の１つに導電接続されて
いる。また、このリードフレームの中には、外部導出線
３とは導電接続されずに、これと遊離した状態の配線部
６を、それぞれ、任意の形状で設け、これらを各回路要
素間の相互結線内部導体として利用することができる。
この配線部６は、さらに、可撓性絶縁板１の他方の面上
にも設け、両面の配線部間を小孔６のスルーホールを通
じて導電接続することもできる。なお、外部導出線部３
にもスルーホール６を設けて、可撓性絶縁板１の他面側
に配した外部導出線部と導電接続をなしておけば、可撓
性絶縁板１の両面の外部導出線を外部機器との結合に利
用することができるとともに、必要に応じて１回路要素
の載置部２゜配線部６も、可撓性絶縁板１の他方の面に
自在の形状９寸法で配設でき、これによって、回路要素
の収納実装密度を一層高めることができる。
にも設け、両面の配線部間を小孔６のスルーホールを通
じて導電接続することもできる。なお、外部導出線部３
にもスルーホール６を設けて、可撓性絶縁板１の他面側
に配した外部導出線部と導電接続をなしておけば、可撓
性絶縁板１の両面の外部導出線を外部機器との結合に利
用することができるとともに、必要に応じて１回路要素
の載置部２゜配線部６も、可撓性絶縁板１の他方の面に
自在の形状９寸法で配設でき、これによって、回路要素
の収納実装密度を一層高めることができる。
さて、第１図示のリードフレームは、集積回路要素の樹
脂封止成型に適すように、可撓性絶縁板１の随所に貫通
孔７を設け、この貫通孔７の位置に樹脂封止外囲体の側
面、いわゆる樹脂モールドライン８を置くようにする。
脂封止成型に適すように、可撓性絶縁板１の随所に貫通
孔７を設け、この貫通孔７の位置に樹脂封止外囲体の側
面、いわゆる樹脂モールドライン８を置くようにする。
これによって、樹脂封止外囲体は可撓性絶縁板１の両面
で貫通孔７に流入した成型用樹脂によって一体化され、
封止外囲体の封着性が高く保持される。分離帯状部４は
樹脂封止成型の際に、成型用樹脂あるいは成型過程の前
段で施されるオーバーコート樹脂の流出を阻止する堰と
なる。すなわち、オーバーコート樹脂あるいは成型用樹
脂は流動性素材からの熱硬化処理により固体化されるの
で、その流動性により外部導出線部３の厚みに相当する
透き間から、可撓性絶縁板１の表面を伝って、同樹脂が
流れ出ようとする。このとき、分離帯状部４があると、
これより外部へは樹脂が流出しないように止めらｔする
。この分離帯状部４は、回路要素の載置部２゜外部導出
線部３および配線部６とともに、同じ金属箔体でパター
ン形成される。この場合、分離帯状部４は、前述の樹脂
モールドライン８を取り囲んで一重でも十分に効果を奏
すが、これを第１図示のように二重に設けると、樹脂流
出の阻止効果が一層高められる。とシわけ、外部導出線
相互の近接による浮遊キャパシタンスが度外視されるな
らば、分離帯状部４の各月の一端を隣接の一方の外部導
出線と接触させ、他端が隣接他方の外部導出線とは非接
触になるようにすれば、隣接の内外部導出線間の絶縁を
維持し、かつ、樹脂導出阻止効果も大きい。このとき、
分離帯状部４が二重であれば、第２図に示す第１図の要
部平面図のようにそれぞれの分離片４，４′を互いに偏
在させて。
で貫通孔７に流入した成型用樹脂によって一体化され、
封止外囲体の封着性が高く保持される。分離帯状部４は
樹脂封止成型の際に、成型用樹脂あるいは成型過程の前
段で施されるオーバーコート樹脂の流出を阻止する堰と
なる。すなわち、オーバーコート樹脂あるいは成型用樹
脂は流動性素材からの熱硬化処理により固体化されるの
で、その流動性により外部導出線部３の厚みに相当する
透き間から、可撓性絶縁板１の表面を伝って、同樹脂が
流れ出ようとする。このとき、分離帯状部４があると、
これより外部へは樹脂が流出しないように止めらｔする
。この分離帯状部４は、回路要素の載置部２゜外部導出
線部３および配線部６とともに、同じ金属箔体でパター
ン形成される。この場合、分離帯状部４は、前述の樹脂
モールドライン８を取り囲んで一重でも十分に効果を奏
すが、これを第１図示のように二重に設けると、樹脂流
出の阻止効果が一層高められる。とシわけ、外部導出線
相互の近接による浮遊キャパシタンスが度外視されるな
らば、分離帯状部４の各月の一端を隣接の一方の外部導
出線と接触させ、他端が隣接他方の外部導出線とは非接
触になるようにすれば、隣接の内外部導出線間の絶縁を
維持し、かつ、樹脂導出阻止効果も大きい。このとき、
分離帯状部４が二重であれば、第２図に示す第１図の要
部平面図のようにそれぞれの分離片４，４′を互いに偏
在させて。
各一方が隣接の外部導出線３，３′の各１つと接触ない
し近接させておくと樹脂流出が確実に阻止できる。なお
、このリードフレームの外辺に設けられた枠部９は補強
用であシ、孔１０は組立工程での送り用である。
し近接させておくと樹脂流出が確実に阻止できる。なお
、このリードフレームの外辺に設けられた枠部９は補強
用であシ、孔１０は組立工程での送り用である。
第３図は前記第１図示のリードフレームの■−■切断面
を示す要部拡大図であシ、可撓性絶縁板１の両面に外部
導出線部３および分離帯状部（分離片）４を配設し、こ
れらをオーバーコート樹脂１１で被覆した状態を表わし
たものである。
を示す要部拡大図であシ、可撓性絶縁板１の両面に外部
導出線部３および分離帯状部（分離片）４を配設し、こ
れらをオーバーコート樹脂１１で被覆した状態を表わし
たものである。
以上に実施例で詳述したように、本発明は可撓性絶縁板
上に、回路要素の載置部、外部導出線部および前記外部
導出線部の両側の分離帯状部を導電箔体で形成したこと
を特徴とするリードフレームであシ、実施態様として、
分離帯状部が隣接の両性部導出線部間で絶縁分離されて
設けられたもの、分離帯状部が二重に設けられたもの、
さらには、二重に設けられた分離帯状部の各分離片が隣
接の一方の外部導出線部と接触し、かつ、他方の外部導
出線部とは非接触に形成されたものを各例示することが
できる。本発明のリードフレームによれば、回路要素と
して半導体集積回路チップを載置部にダイボンティング
をなし、このチップ上の外部導出用電極部と所定の配線
部あるいは外部導出線部とを慣用のワイヤボンティング
法で金属細線結続し、さらには、他の回路要素たとえば
抵抗、コンデンサなどの受動素子を他の載置部、配線部
ならびに外部導出線を利用して組み込み、これらを通常
のトランスファモールド法による樹脂封止成型をなすこ
とができ、その封着性、作業性がよく、従来からの金属
板リードフレームによる組立技術との融合性も十分であ
り、このリードフレームの二［業的価値もまた頗る高い
ものである。
上に、回路要素の載置部、外部導出線部および前記外部
導出線部の両側の分離帯状部を導電箔体で形成したこと
を特徴とするリードフレームであシ、実施態様として、
分離帯状部が隣接の両性部導出線部間で絶縁分離されて
設けられたもの、分離帯状部が二重に設けられたもの、
さらには、二重に設けられた分離帯状部の各分離片が隣
接の一方の外部導出線部と接触し、かつ、他方の外部導
出線部とは非接触に形成されたものを各例示することが
できる。本発明のリードフレームによれば、回路要素と
して半導体集積回路チップを載置部にダイボンティング
をなし、このチップ上の外部導出用電極部と所定の配線
部あるいは外部導出線部とを慣用のワイヤボンティング
法で金属細線結続し、さらには、他の回路要素たとえば
抵抗、コンデンサなどの受動素子を他の載置部、配線部
ならびに外部導出線を利用して組み込み、これらを通常
のトランスファモールド法による樹脂封止成型をなすこ
とができ、その封着性、作業性がよく、従来からの金属
板リードフレームによる組立技術との融合性も十分であ
り、このリードフレームの二［業的価値もまた頗る高い
ものである。
本発明は、実施例のＤＩＬ型リードフレームに限らず、
シングルイ／ライン型、フラットパッケージ型にも適用
でき、さらには、第４図の実施例の平面図のように、任
意の外囲体形状および外部導出線形状のものにも適用可
能である。尚、第４図で第１図と同一番号は同一部分を
示す。
シングルイ／ライン型、フラットパッケージ型にも適用
でき、さらには、第４図の実施例の平面図のように、任
意の外囲体形状および外部導出線形状のものにも適用可
能である。尚、第４図で第１図と同一番号は同一部分を
示す。
第１図は本発明の実施例リードフレームの平面図、第２
図は本発明の他の実施例リードフレームの要部平面図、
第３図は本発明の実施例の要部断面拡大図、第４図は本
発明の別の実施例リードフレームの平面図である。 １・・・・・・可撓性絶縁板、２・・・・・・回路要素
の載置部。 ３・・・・・・外部導出線部、４・・・・・分離帯状部
、６・・・・・・配置ｌ、６・・・・・・スルーホール ・・・・・・樹脂モールドライン、９・・・・・・ｅ音
じ．１ｏ・・・・・送す孔、１１・・・・・・オーツ（
−コートＩｉ ＩＩＷ。 代理人の氏名 弁理士 中 尾 敏 男 Ｆｉｉ）１名
第１図
図は本発明の他の実施例リードフレームの要部平面図、
第３図は本発明の実施例の要部断面拡大図、第４図は本
発明の別の実施例リードフレームの平面図である。 １・・・・・・可撓性絶縁板、２・・・・・・回路要素
の載置部。 ３・・・・・・外部導出線部、４・・・・・分離帯状部
、６・・・・・・配置ｌ、６・・・・・・スルーホール ・・・・・・樹脂モールドライン、９・・・・・・ｅ音
じ．１ｏ・・・・・送す孔、１１・・・・・・オーツ（
−コートＩｉ ＩＩＷ。 代理人の氏名 弁理士 中 尾 敏 男 Ｆｉｉ）１名
第１図
Claims (4)
- （１）可撓性絶縁板上に、回路要素の載置部、外部導出
線部および前記外部導出線部の両側の分離帯状部が導電
箔体で形成されていることを特徴とするリードフレーム
。 - （２）外部導出線部の両側の分離帯状部が隣接の筒外部
導出線部間で絶縁分離されて設けられていることを特徴
とする特許請求の範囲第１項に記載のリードフレーム。 - （３）外部導出線部の両側の分離帯状部が二重に設けら
れていることを特徴とする特許請求の範囲第１項に記載
のリードフレーム。 - （４）外部導出線部の両側の分離帯状部が二重に設けら
れ、前記分離帯状部をなす分離片が隣接の一方の外部導
出線部と接触し、他方の外部導出線部とは非接触に形成
されたことを特徴とする特許請求の範囲第１項に記載の
リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6147782A JPS58178545A (ja) | 1982-04-12 | 1982-04-12 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6147782A JPS58178545A (ja) | 1982-04-12 | 1982-04-12 | リ−ドフレ−ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58178545A true JPS58178545A (ja) | 1983-10-19 |
| JPH0463543B2 JPH0463543B2 (ja) | 1992-10-12 |
Family
ID=13172179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6147782A Granted JPS58178545A (ja) | 1982-04-12 | 1982-04-12 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58178545A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4862246A (en) * | 1984-09-26 | 1989-08-29 | Hitachi, Ltd. | Semiconductor device lead frame with etched through holes |
| US5075760A (en) * | 1988-01-18 | 1991-12-24 | Texas Instruments Incorporated | Semiconductor device package assembly employing flexible tape |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5286365U (ja) * | 1975-12-24 | 1977-06-28 |
-
1982
- 1982-04-12 JP JP6147782A patent/JPS58178545A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5286365U (ja) * | 1975-12-24 | 1977-06-28 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4862246A (en) * | 1984-09-26 | 1989-08-29 | Hitachi, Ltd. | Semiconductor device lead frame with etched through holes |
| US5075760A (en) * | 1988-01-18 | 1991-12-24 | Texas Instruments Incorporated | Semiconductor device package assembly employing flexible tape |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0463543B2 (ja) | 1992-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| US4984059A (en) | Semiconductor device and a method for fabricating the same | |
| US5373188A (en) | Packaged semiconductor device including multiple semiconductor chips and cross-over lead | |
| US4774635A (en) | Semiconductor package with high density I/O lead connection | |
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| KR100226737B1 (ko) | 반도체소자 적층형 반도체 패키지 | |
| KR100328143B1 (ko) | 계층화된 도전 평면을 갖는 리드 프레임 | |
| JPH11150225A (ja) | リードフレームベースの垂直相互接続パッケージ | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| US6686651B1 (en) | Multi-layer leadframe structure | |
| JPS5998543A (ja) | 半導体装置 | |
| KR20040108582A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS58178545A (ja) | リ−ドフレ−ム | |
| USRE36894E (en) | Semiconductor package with high density I/O lead connection | |
| JP2691799B2 (ja) | リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計 | |
| JPH0517709B2 (ja) | ||
| JPS63146453A (ja) | 半導体パツケ−ジおよびその製造方法 | |
| JP3053013B2 (ja) | 半導体集積回路装置 | |
| JPH0817960A (ja) | Ｑｆｐ構造半導体装置 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JPS62226649A (ja) | ハイブリツド型半導体装置 | |
| JP2883065B2 (ja) | 半導体装置 | |
| JPH0661380A (ja) | 半導体装置 | |
| JP2000124386A (ja) | 電子回路装置 | |
| JPH03296233A (ja) | 半導体装置 |